CN1490857A - 一种微距覆晶载板的结构及其制造方法 - Google Patents

一种微距覆晶载板的结构及其制造方法 Download PDF

Info

Publication number
CN1490857A
CN1490857A CNA021468818A CN02146881A CN1490857A CN 1490857 A CN1490857 A CN 1490857A CN A021468818 A CNA021468818 A CN A021468818A CN 02146881 A CN02146881 A CN 02146881A CN 1490857 A CN1490857 A CN 1490857A
Authority
CN
China
Prior art keywords
layer
metal
support plate
forms
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA021468818A
Other languages
English (en)
Inventor
张谦为
黄胜川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JINGSHUO SCIENCE AND TECHNOLOGY Co Ltd
Original Assignee
JINGSHUO SCIENCE AND TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JINGSHUO SCIENCE AND TECHNOLOGY Co Ltd filed Critical JINGSHUO SCIENCE AND TECHNOLOGY Co Ltd
Priority to CNA021468818A priority Critical patent/CN1490857A/zh
Publication of CN1490857A publication Critical patent/CN1490857A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种微距覆晶载板的结构及及制造方法，其是在结合垫间，于金属线路上直接形成金属氧化防焊阻堤作为取代公知技术中的防焊阻剂之用，使得该结合垫不会深埋在防焊阻剂中，同时开发一种于激光钻微小孔后以镀铜填孔方式形成该线路导通结构，因此可直接在孔上直接形成，大幅改善布线空间及弹性，且配合上述布线空间的改善，本发明提供一种微距覆晶载板的结构，可实现在有限空间的限制之下，另外设计一支撑线路以增加载板抗曲强度。

Description

一种微距覆晶载板的结构及其制造方法
技术领域
本发明涉及一种使用于半导体封装工艺中微距覆晶载板的结构及其制造方法，可解决IC结合区的对位精度要求的困难，解决IC封装不良的问题。
背景技术
由于目前电子产品是朝向更轻薄短小的趋势发展，再加上其电子产品的功能也不断增加，使得电子产品中IC的I/O数快速增加，因此其相对的封装技术也必须不断更新以适应实际需要，封装技术由早期的插件式到表面粘着(Surface Mounting Technology，SMT)，如以美国Fairchild公司提出的双列直插式封装(Dual-In-Line Package，DIP)与美国德州仪器公司所发展的扁平封装(Flat Package，FP)为其代表；另外一最引人注目的打线式球格阵列(Ball Grid Array，BGA)封装也随之兴起，这是一种以突起状的电极，排成格子状以取代栅格阵列(Pin Grid Array，PGA)封装的插脚(Pin)、栅格阵列(PGA)为一通孔封装容易受到印刷载板的格子间距的限制，但球格阵列(BGA)是属于一表面封装，因此毫无限制，最适合小型且高I/O密度的封装，所以配合现今在高级产品最新技术的覆晶封装(Flip Chip)的兴起，而使得球格阵列(BGA)成为现今封装工艺中的主流，但实际操作中在使用覆晶载板球格阵列(Flip Chip Ball GarryArray，FCBGA)，于一般传统现有技术工艺及结构，在配合覆晶载板(FlipChip Substrate)于球格阵列封装时发现，公知球格阵列(BGA)封装结构上会产生有布线空间紧迫、载板易变形(Warpage)及防焊阻剂厚度变化太大造成IC封装时粘着不良……等问题)所以必须开发一种新的封装结构及制造方法以提供解决对策。
在公知结构上的一般覆晶载板通常为具有4层至8层的多层印刷电路板，如图1A所示，其载板材料为陶瓷或有机材料，其中多层结构的线路导通，是以一机械钻孔或激光钻微小孔为之，再拉导线制作IC连接凸块(Bump)的结合垫(Bump Pad)，此种统做法在线路布局上会较占空间，且相对于布线密度及弹性上均将受极大限制。所以必须开发一种在激光钻微小孔后以镀铜填孔方式形成该线路导通结构，因此可直接在孔上直接形成，大幅改善布线空间及布线弹性。
由于IC封装时，必须经过一高温过程，而在此情况下载板会受热变形，造成板翘或板扭的情形，最后造成IC封装晶片于电性连接时连接不良。
此外，某些现有技术其金属氧化阻层是以电镀增加氧化镍层(Nio)的方式为之，氧化镍层厚度必须控制在5μm以下，其缺点为在FCBGA封装过程，必须在IC底部灌胶(Underfill)，其金属线路对灌胶的附着力不高，因此对电路的可靠度会有相当大的影响。
覆晶载板在IC封装工艺中，一般传统公知的制作方法为在其熔焊(Solder Reflow)时，于覆晶载板的表面为防止融化的焊锡流动而造成该IC中的锡桥短路，因此在载板表面会使用一于表面涂布环氧(Epoxy)感光防焊阻剂(Solder Resist)的处理方式，并在和IC中每一个I/O的微小连接凸块(Solder Bump)的地区，形成精确的结合垫(Bump Pad)，使之该结合垫得以和IC封装时连接之用。此方式在微距高密度的覆晶载板上，特别是在IC结合区的对位精度要求需在25μm以内的覆晶载板上，其制造的困难度极高，同时因制作防焊阻剂时，其防焊阻剂厚度变化必须控制在15～45μm之间，且同时将结合垫(Bump Pad)如水井般深埋在防焊阻剂中，这也会对IC连接凸块和载板间的连接会造成接合不良的影响。
发明内容
本发明的目的在于提供一种微距覆晶载板的结构及其制造方法，以克服现有技术中所存在的上述缺陷。
本发明的上述目的是这样实现的：一种微距覆晶载板的制造方法，其特征在于，它包括：
·提供一载板步骤，是将该载板表面预先形成第一金属层，此第一金属层材料为铜，钯等导电金属，在该载板上预先形成复数个载板导通孔，是以一机械或激光钻孔形成，且该复数导孔孔径50～300μm，并于该第一金属层表面与该载板导通孔中形成一第一镀金属层；
·形成一内层线路步骤，是利用形成的感光阻剂将影像转移，以当作罩幕蚀刻该第一镀金属层与该第一金属层形成沟渠，未被蚀刻的部分形成该内层线路；
·黑氧化内层线路步骤，是以氧化内层金属线路，形成金属线路表面粗糙，以增加多层板结合时和介电层的结合力，此表面粗糙的制造方法，可利用碱性药水将金属线路的金属如铜氧化成氧化铜，或仅用微蚀药水如硫酸双氧水将平滑金属线路表面咬蚀成凹凸粗糙面，以增加多层板结合时和介电层的结合力；
·形成一介电层与第二金属层步骤，是以介电物质填入该载板导通孔与该沟渠中，并覆盖整个该内层线路，再于该介电层表面形成一金属层，此金属层为金属箔如铜箔，厚度为5～12μm，若化学沉积金属薄层如贵金属钯加上铜厚度l～5μm，之后将金属层薄化至1～5μm形成第二金属层；
·以激光形成介电层通孔步骤，是形成干膜以影像转移形成一光罩开口以蚀刻将开口金属层蚀除以形成激光光罩，并依此激光光罩的开口处以激光钻孔形成复数个介电层通孔，并于该介电层通孔中形成一第二镀金属层，并填孔镀铜于该介电层通孔中，之后整理该第二镀金属层表面；
·形成一线路层步骤，是形成干膜作为罩幕形成IC焊垫，再以电镀方法于该第二金属层上形成一镍金层，再利用剥膜方法移除干膜裸露第二层金属层，之后再以感光阻剂罩幕结合裸露的镀镍金IC焊垫及形成该层线路，此感光阻剂以压膜机，真空压膜机贴付干膜或以液态阻剂涂布形成，以蚀刻无镍金及干膜罩幕保护的第二层金属层形成沟渠，未被蚀刻的部分形成该导电性线路层及其支撑线路；
·形成复数个防焊阻剂区域步骤，是于该第二金属层上的非IC结合区直接形成防焊阻剂区域；
·形成复数个黑氧化防焊阻堤步骤，是以一氧化方式利用IC焊垫镀镍金后形成的钝化保护层以外的导电连接线路上直接形成该复数个黑氧化阻堤于第二金属层的IC焊垫连接线路表面；
·封装覆晶步骤，是于晶片反面以锡铅结合凸块与该镀镍金焊垫结合电性连接，且电性导通于该覆晶载板通孔与该介电层通孔中的线路，之后再以灌胶于IC底部。
本发明所述的制造方法，其特征在于，以激光形成介电层通孔(Via)步骤中，可用感光阻剂(Photo Resist)以干膜或液态方式涂布(Coating)以影像转移形成一光罩开口以蚀刻将开口金属层蚀除以形成激光光罩(Conformal Mask)，并依此激光光罩的开口处以激光钻孔如(LaserAblation)形成复数个介电层通孔，或以高能量激光如UV-YAG激光直接于金属层以高能量烧出激光光罩，再以较低能量激光形成复数个介电层通孔，导孔孔径约25～150μm，并于该介电层通孔中形成一第二镀金层层，并填孔镀铜(Plating Filled Copper)于该介电层通孔中，之后整理该第二镀金属层表面。
本发明所述的制造方法，其特征在于，形成一线路层步骤，是形成干膜(Dry Film Photo Resist)作为罩幕形成IC焊垫(Bump Pad)，再以电镀方法于该第二金属层上形成一镍金(Eletrolytic Ni/Au)层，再利用剥膜方法移除干膜裸露第二层金属层，之后再以感光阻剂(PhotoResist)罩幕结合裸露的镀镍金IC焊垫及形成该层线路，此感光阻剂可以压膜机，真空压膜机贴付干膜或以液态阻剂涂布形成，之后以蚀刻无镍金及干膜罩幕保护的第二层金属层形成沟渠，未被蚀刻的部分形成该导通电性线路层及其支撑线路(Mesh Pattern)，此为一选择性电镀镍金而不需在线路布局上提供电镀导线及制造支撑线路以增加载板抗曲强度，并缩小在IC封装过程受热变形而形成的板翘及板扭量。
本发明所述的制造方法，其特征在于，形成复数个黑氧化防焊阻堤步骤，是以一氧化方式利用IC焊垫镀镍金后形成的钝化保护层以外的导电连接线路上直接形成该复数个黑氧化阻堤(Black Oxide Dam)于第二金属层的IC焊垫连接线路表面。
另外，本发明还提供了一种微距覆晶载板的结构，其特征在于，它包括：
·一载板(Substrate)，该载板表面预先形成第一金属层，且在该核心载板(Core)上预先形成复数个载板导通孔(Through Hole)，以一机械或激光钻孔形成，且该复数导孔孔径为50～300μm，并于该第一金属层表面与该核心载板导通孔中形成一第一镀金属层；
·一内层线路，是蚀刻该第一镀金属层与该第一金属层形成沟渠，未被蚀刻的部分形成该内层线路；
·一黑氧化内层线路，形成于该内层金属线路表面；
·一介电层，是以介电物质填入该核心载板(Core)导通孔与该沟渠中，并覆盖整个该内层线路形成，再于介电层表面形成一金属层之后，再将金属层薄化至1～5μm形成第二金属层；
·复数个介电层通孔(Via)，该导孔孔径为25～150μm，并于该介电层通中形成一第二镀金属层，并填孔镀铜(Plating Filled Copper)于该介电层通孔中；
·一线路层，是于该第二金属层上形成一镍金(Eletrolytic Nd/Au)层，且以蚀刻无镍金及干膜罩幕保护的第二层金属层形成沟渠，未被蚀刻的部分形成该导通电性线路层及其支撑线路(Mesh Pattern)；
·复数个防焊阻剂区域，是于该第二金属层上的非IC结合区直接形成防焊阻剂区域；
·复数个黑氧化防焊阻堤，是以一氧化方式直接形成该复数个黑氧化阻堤(Black Oxide Dam)于第二金属层的IC焊垫连接线路表面。
本发明所述的结构，其特征在于所述的核心载板(Core)及增层介电材料为一双马来酰亚胺三嗪(Bismaleimide Triazine，BT)玻璃纤维布补强介电材料或为其他高分子有机树脂材料甚至为无机的陶瓷材料。
本发明所述的结构，其特征在于，复数个介电层通孔(Via)，该导孔孔径为25～150μm，并于该介电层通中形成一第二镀金属层，并填孔镀铜(Plating Filled Copper)于该介电层通孔中，此介电导孔的布局方式为导孔堆叠于核心载板导通孔上(Via on Through Hole)，导孔堆叠于导孔上(Via On Via)，导孔于金属层上，以及覆晶IC连接凸块于通孔上(Bump Pad On Via)。
本发明所述的结构，其特征在于，一线路层，是于该第二金属层上形成一镍金(Eletrolytic Ni/Au)层，且以蚀到无镍金及干膜罩幕保护的第二层金属层形成沟渠，未被蚀刻的部分形成该导通电性线路层及其支撑线路(Mesh Pattern)，此为一选择性电镀镍金而不需在线路布局上提供电镀导线及制造支撑线路以增加载板抗曲强度，并缩小在IC封装过程受热变形而形成的板翘及板扭量。
本发明所述的结构，其特征在于，复数个防焊阻剂区域，是于该第二金属层上的非IC结合区直接形成防焊阻剂区域，防焊阻剂为一表面涂布的Epoxy感光防焊阻剂或为高分子有机材料，此于IC结合区不涂布防焊阻剂的结构，可解决因IC封装时防焊阻剂膨胀系数和载板，IC晶片，底胶(Underfill)的差异导致板形成的板翘及板扭量过大，甚至使载板线路断裂失效(Micro Crak)。
本发明所述的结构，其特征在于，复数个黑氧化防焊阻堤厚度为0.5～5μm。
由此可见，本发明提供了一种微距覆晶载板的结构，其在结合垫(BumpPad)间，于金属线路上直接形成金属氧化防焊阻堤(Black Oxide Dam)作为取代公知技术中的防焊阻剂之用，而且其结合垫间的防焊阻堤厚度大小可轻易控制在1～3μm以下，使得该结合垫(Bump Pad)不会深埋在防焊阻剂中，同时本发明在IC结合区也将不需要再受防焊阻剂对位精度的要求的限制，因此可解决IC结合区的对位精度要求的困难。
此外，在金属氧化阻层是以电镀增加氧化镍层(NiO)的方式为之的某些现有技术，虽然能够提供和本发明类似的功能，但是，正如上面所指出的那样，其缺点为在FCBGA封装过程，必须在IC底部灌胶(Underfill)，其金属线路对灌胶的附着力不高，因此对电路的可靠度会有相当大的影响，而本发明是在金属线路直接长出绒毛状的金属氧化防焊阻堤(BlackOxide Dam)，利用此方式会增加灌胶的附着力，对电路长期信赖性有极大帮助，而公知的增加氧化镍层为金属层并不能会增加此功能。
并且本发明为改善上述受热变形的缺点，并配合上述布线空间的改善，提供了一种微距覆晶载板的结构，可实现在有限空间的限制之下，另外设计一支撑线路(Mesh Pattern)以增加载板抗曲强度，并缩小因受热变形而形成的板翘或板扭量，解决IC封装不良的问题。
下面结合实施例及其附图，对本发明作进一步详细说明。
附图说明
图1A为公知覆晶载板结构示意图；
图1B为本发明的微距覆晶载板结构示意图；
图2A～图2U为本发明的一种微距覆晶载板的制造方法的实施例的详细说明示意图；
图3为本发明实施例的微距覆晶载板的结构示意图。
具体实施方式
参照图1B，本发明提供了一种微距覆晶载板的结构，其在结合垫(BumpPad)间，于金属线路上直接形成金属氧化防焊阻堤(Black Oxide Dam)作为取代公知技术中的防焊阻剂之用，而且其结合垫间的防焊阻堤厚度大小可轻易控制在1～3μm以下，使得该结合垫(Bump Pad)不会深埋在防焊阻剂中，同时本发明在IC结合区也将不需要再受防焊阻剂对位精度的要求的限制，因此可解决IC结合区的对位精度要求的困难。
参照图2A～图2U，其为本发明的一种微距覆晶载板的制造方法的实施例的详细说明，包括下列步骤：
如图2A～图2C所示，其为提供一载板(Substrate)步骤，图2A为提供一载板201，该载板201可为一覆晶载板(Flip Chip Substrate)，其中载板201材料可为一双马来酰亚胺三嗪(Bismaleimide Triazine，BT)介电材料或为其它的有机材料甚至可为无机的陶瓷材料，且其厚度约为0.1～0.4mm；实施的方式是将该载板201表面预先形成第一金属层202，且该第一金属层202材料可为铜(Cu)，其厚度约为12μm；且图2B为该载板201上预先以一机械方式或激光钻孔形成复数个载板通孔203，且该复数个载板通孔203的孔径约为100～250μm；并图2C于该第一金属层202表面与该载板通孔203中形成一第一镀金属层204，该第一镀金属层204材料可为铜(Cu)，且其厚度约为15μm。
如图2D～图2E所示，其为形成一内层线路步骤，图2D是利用形成的干膜205(Dry Film)将形成该内层线路的影像转移，并以干膜205当作罩幕(Mask)蚀刻去除部分该第一镀金属层204与该第一金属层202以形成沟渠206(Trace)，如图2E未被蚀刻且留下来的部分该第一镀金属层与该第一金属层形成该内层线路。
如图2F所示，其为黑氧化(Black Oxide)内层线路步骤，是以氧化该内层线路的表面金属的方式，形成一黑氧化金属内层线路层207于该内层线路表面。
如图2G～图2H所示，其为形成一介电层与第二金属层步骤，图2G是以介电物质以热压热融方式填入该载板通孔与该沟渠中形成一介电层208，并覆盖整个该内层线路，其中该介电层208材料可为一双马来酰亚胺三嗪(Bismaleimide Triazine，BT)介电材料或其它介电材料，同时再于该介电层208表面结合一金属箔209，该金属箔209材料可为铜(Cu)，且其厚度约为12μm；图2G是将该金属箔209薄化形成该第二金属层209a，且该金属箔209经薄化形成的该第二金属层209a厚度约为7～9μm。
如图2I～图2M所示，其为以激光形成介电层通孔步骤，图2I是形成干膜210以影像转移形成如图2J中的激光光罩211(Laser Conformal)，并依此激光光罩的开口(Laser Conformal Opening)处，以激光钻孔(LaserDrilling)形成如图2K的复数个介电层通孔212，其孔径约为100μm，并如图2L于该介电层通孔212中及第二金属层209a上形成一第二镀金属层213，并以电镀方式填孔镀铜214(Plating Filled Copper)于该介电层通孔中，图2M为整理该第二镀金属层213表面，且整理该第二镀金属层213以薄化处理，而露出形成该第二金属层209a，其厚度仍约为7～9μm。
如图2N～图2R所示，其为形成一线路层步骤，图2N是形成干膜214作为罩幂，图20于该第二金属层上未被干膜214覆盖之处形成一镍金(Ni/Au)层215，该镍金层215是以电镀方式形成，其形成的厚度约为5μm，且以该镍金层215作为覆晶结合凸块的连接区；图2P再利用一干膜压合技术或液态光阻剂涂布作为罩幕216，接着如图2Q的影像转移制作217，最后再如图2R蚀刻该第二金属层218，未被蚀刻的部分形成该线路层，其中该线路层除了导通电性以外，可同时另外设计形成一支撑线路(MeshPattern)以增加载板抗曲强度，并缩小因受热变形而形成的板翘或板扭量。
如图2S所示，其为形成复数个防焊阻剂区域步骤，是于该第二金属层上的非IC结合区直接形成防焊阻剂区域219，该防焊阻剂219可为一表面涂布的环氧(Epoxy)感光防焊阻剂。
如图2T所示，其为形成复数个黑氧化防焊阻堤步骤，是以一氧化方式直接于未被蚀刻的部分该第二金属层表面，形成该复数个黑氧化阻堤220(Black Oxide Dam)于该第二金属层209a上，该复数个黑氧化阻堤220厚度约为1～3μm以下。
如图2U所示，其为封装覆晶步骤，是灌胶(Underfill)223于IC222底部，覆晶结合凸块221与该镍金层215电性连接，且电性导通于该覆晶载板通孔与该介电层通孔中的线路，且连接至BGA锡球224上。
如图3所示，其为本发明一种微距覆晶载板的结构示意图，包括：一载板(Substrate)301，该载板表面预先形成第一金属层302，且其第一金属层302厚度约为12μm，且该载板上预先形成复数个载板通孔303，该复数个载板通孔303的孔径约为100～250μm，并于该第一金属层302表面与该载板通孔303中形成一第一镀金属层304，其厚度约为15μm；一内层线路，是蚀刻该第一镀金属层304与该第一金属层302形成沟渠306，未被蚀刻的部分形成该内层线路；一黑氧化内层307线路，是于该内层线路表面；一介电层，是以介电物质308填入该载板通孔303与该沟渠306中，并覆盖整个该内层线路形成，再于该介电层308表面形成一金属箔309，其金属箔厚度约为12μm，之后再将该金属箔309薄化形成一第二金属层309a，该第二金属层309a厚度约为7～9μm；复数个介电层通孔312，该以激光钻孔的通孔的孔径约为100μm，且于该介电层通孔312中形成一第二镀金属层313，并填孔镀铜(Plating Filled Copper)于该介电层通孔312中；一线路层，是于该第二金属层309a上形成一镍金层315作为与覆晶结合凸块与该镍金层315电性连接之用，该镍金层315厚度约为5μm，再蚀刻去除部分的该第二金属层309a形成该线路层，该线路层同时另外形成一支撑线路(Mesh Pattern)以增加载板抗曲强度，并缩小因受热变形而形成的板翘或板扭量；复数个防焊阻剂区域319，是于该第二金属层309a上的非IC结合区直接形成防焊阻剂区域319；复数个黑氧化防焊阻堤，是以一氧化方式直接形成该复数个黑氧化阻堤320(Black Oxide Dam)于该第二金属层309a上，该复数个黑氧化阻堤320厚度约为1～3μm以下。
由于本发明提供了一种基于现有技术的布线导通方式，因此改善了其布线弹性，同时对制造精度及线路制造困难度降低，可大幅节省生产成本。
由于本发明提供了一种基于布线弹性改善可挪出空间增加补强结构线路的结构设计，此设计可改善载板变形问题。
由于本发明以线路本身制造金属氧化防焊阻堤，其取代了传统的防焊阻剂结构，可以解决厚度控制不易的问题，并可大幅提高IC封装合格率。
经由以上本发明的一实施例与“现有技术”比较，本发明具有以下优点：
1.本发明所提供的黑氧化层阻堤(Black Oxide Dam)的制作，为在非结合垫(Non-Bump Pad)的线路上生成该黑氧化层，且可以降低该阻堤厚度，并作为提供相当公知于一般过高的防焊阻剂的功能。但相较公知使用的防焊阻剂的精确对位，应控制在+/-25μm的需求下，可轻易取得50μm的裕度(Alignment Tolerance)，同时本发明以镀铜填孔方式形成该线路导通结构的设计可减少布线数目，对Bump Pads Pitch缩小约50μm，可更增加其布线密度，使布线空间宽广，造成有空间设计补强载板变形的金属线路补强网(Mesh Pattern)，使覆晶封装合格率提高的结构及设计。
2.本发明所形成的黑氧化层(Black Oxide)的厚度约为1～3μm，可提供相较于公知使用的防焊阻剂厚度控制在+/-25μm的需求下，更清晰的形状及解析度，且其对位精度更可容易控制在20μm以下。
3.公知技术中感光防焊阻剂在制造过程中因其结构类似深井，因而在极高密度微小结合垫的底部，容易留有残留物，此残留物对封装合格率会有极大影响，而本发明所使用的黑氧化层可完全避免此问题的产生。
4.利用黑氧化防焊阻堤Black Oxide Dam(或相类似金属表面氧化工艺)作为高密度覆晶连接凸块在IC封装焊接过程中代替公知的焊锡阻剂的应用。并其结合垫(Bump Pad)上镀镍金层的厚度约为5μm，其中金属氧化阻堤(Black Oxide Dam)低于结合垫，相对于现有技术防焊阻剂厚度大小约为25μm，仍高于结合垫的结构，因此在覆晶结合凸块(Flip ChipBumping)封装其结合性对于高合格率及长期信赖度方面有非常优越的改善。
5.现有公知的封装大都以锡铅凸块(Solder Bump)结合技术为之，未来必须配合环保要求改为无铅技术，而本发明所公开的黑氧化防焊阻堤仍可配合运用无误。
以上所公开的附图及说明，仅为本发明的较佳实施例而已，并非用以限定本发明的实施，凡是熟悉本技术的人士其按照本发明的精神，所进行的变化或修饰，均涵盖在本发明权利要求所确定的保护范围内。

Claims (10)

1.一种微距覆晶载板的制造方法，其特征在于，它包括：
·提供一载板步骤，是将该载板表面预先形成第一金属层，此第一金属层材料为铜，钯等导电金属，在该载板上预先形成复数个载板导通孔，是以一机械或激光钻孔形成，且该复数导孔孔径50～300μm，并于该第一金属层表面与该载板导通孔中形成一第一镀金属层；
·形成一内层线路步骤，是利用形成的感光阻剂将影像转移，以当作罩幕蚀刻该第一镀金属层与该第一金属层形成沟渠，未被蚀刻的部分形成该内层线路；
·黑氧化内层线路步骤，是以氧化内层金属线路，形成金属线路表面粗糙，以增加多层板结合时和介电层的结合力，此表面粗糙的制造方法，可利用碱性药水将金属线路的金属如铜氧化成氧化铜，或仅用微蚀药水如硫酸双氧水将平滑金属线路表面咬蚀成凹凸粗糙面，以增加多层板结合时和介电层的结合力；
·形成一介电层与第二金属层步骤，是以介电物质填入该载板导通孔与该沟渠中，并覆盖整个该内层线路，再于该介电层表面形成一金属层，此金属层为金属箔如铜箔，厚度为5～12μm，若化学沉积金属薄层如贵金属钯加上铜厚度1～5μm，之后将金属层薄化至1～5μm形成第二金属层；
·以激光形成介电层通孔步骤，是形成干膜以影像转移形成一光罩开口以蚀刻将开口金属层蚀除以形成激光光罩，并依此激光光罩的开口处以激光钻孔形成复数个介电层通孔，并于该介电层通孔中形成一第二镀金属层，并填孔镀铜于该介电层通孔中，之后整理该第二镀金属层表而；
·形成一线路层步骤，是形成干膜作为罩幕形成IC焊垫，再以电镀方法于该第二金属层上形成一镍金层，再利用剥膜方法移除干膜裸露第二层金属层，之后再以感光阻剂罩幕结合裸露的镀镍金IC焊垫及形成该层线路，此感光阻剂以压膜机，真空压膜机贴付干膜或以液态阻剂涂布形成，以蚀刻无镍金及干膜罩幕保护的第二层金属层形成沟渠，未被蚀刻的部分形成该导电性线路层及其支撑线路；
·形成复数个防焊阻剂区域步骤，是于该第二金属层上的非IC结合区直接形成防焊阻剂区域；
·形成复数个黑氧化防焊阻堤步骤，是以一氧化方式利用IC焊垫镀镍金后形成的钝化保护层以外的导电连接线路上直接形成该复数个黑氧化阻堤于第二金属层的IC焊垫连接线路表面；
·封装覆晶步骤，是于晶片反面以锡铅结合凸块与该镀镍金焊垫结合电性连接，且电性导通于该覆晶载板通孔与该介电层通孔中的线路，之后再以灌胶于IC底部。
2.如权利要求1所述的制造方法，其特征在于，以激光形成介电层通孔步骤中，用感光阻剂以干膜或液态方式涂布(Coating)以影像转移形成一光罩开口以蚀刻将开口金属层蚀除以形成激光光罩，并依此激光光罩的开口处以激光钻孔形成复数个介电层通孔，或以高能量激光如UV-YAG激光直接于金属层以高能量烧出激光光罩，再以较低能量激光形成复数个介电层通孔，导孔孔径约25～150μm，并于该介电层通孔中形成一第二镀金层层，并填孔镀铜于该介电层通孔中，之后整理该第二镀金属层表面。
3.如权利要求1所述的制造方法，其特征在于，形成一线路层步骤，是形成干膜作为罩幕形成IC焊垫，再以电镀方法于该第二金属层上形成一镍金层，再利用剥膜方法移除干膜裸露第二层金属层，之后再以感光阻剂罩幕结合裸露的镀镍金IC焊垫及形成该层线路，此感光阻剂以压膜机，真空压膜机贴付干膜或以液态阻剂涂布形成，之后以蚀刻无镍金及干膜罩幕保护的第二层金属层形成沟渠，未被蚀刻的部分形成该导通电性线路层及其支撑线路，此为一选择性电镀镍金而不需在线路布局上提供电镀导线及制造支撑线路以增加载板抗曲强度，并缩小在IC封装过程受热变形而形成的板翘及板扭量。
4.如权利要求1所述的制造方法，其特征在于，形成复数个黑氧化防焊阻堤步骤，是以一氧化方式利用IC焊垫镀镍金后形成的钝化保护层以外的导电连接线路上直接形成该复数个黑氧化阻堤于第二金属层的IC焊垫连接线路表面。
5、一种微距覆晶载板的结构，其特征在于，它包括：
·一载板，该载板表面预先形成第一金属层，且在该核心载板上预先形成复数个载板导通孔，以一机械或激光钻孔形成，且该复数导孔孔径为50～300μm，并于该第一金属层表面与该核心载板导通孔中形成一第一镀金属层；
·一内层线路，是蚀刻该第一镀金属层与该第一金属层形成沟渠，未被蚀刻的部分形成该内层线路；
·一黑氧化内层线路，形成于该内层金属线路表面；
·一介电层，是以介电物质填入该核心载板导通孔与该沟渠中，并覆盖整个该内层线路形成，再于介电层表面形成一金属层之后，再将金属层薄化至1～5μm形成第二金属层；
·复数个介电层通孔，该导孔孔径为25～150μm，并于该介电层通孔中形成一第二镀金属层，并填孔镀铜于该介电层通孔中：
·一线路层，是于该第二金属层上形成一镍金层，且以蚀刻无镍金及干膜罩幕保护的第二层金属层形成沟渠，未被蚀刻的部分形成该导通电性线路层及其支撑线路；
·复数个防焊阻剂区域，是于该第二金属层上的非IC结合区直接形成防焊阻剂区域；
·复数个黑氧化防焊阻堤，是以一氧化方式直接形成该复数个黑氧化阻堤于第二金属层的IC焊垫连接线路表面。
6.如权利要求5所述的结构，其特征在于所述的核心载板及增层介电材料为一双马来酰亚胺三嗪玻璃纤维布补强介电材料或为其他高分子有机树脂材料甚至为无机的陶瓷材料。
7.如权利要求5所述的结构，其特征在于，复数个介电层通孔，该导孔孔径为25～150μm，并于该介电层通中形成一第二镀金属层，并填孔镀铜于该介电层通孔中，此介电导孔的布局方式为导孔堆叠于核心载板导通孔上，导孔堆叠于导孔上，导孔于金属层上，以及覆晶IC连接凸块于通孔上。
8.如权利要求5所述的结构，其特征在于，一线路层，是于该第二金属层上形成一镍金层，且以蚀到无镍金及干膜罩幕保护的第二层金属层形成沟渠，未被蚀刻的部分形成该导通电性线路层及其支撑线路，此为一选择性电镀镍金而不需在线路布局上提供电镀导线及制造支撑线路以增加载板抗曲强度，并缩小在IC封装过程受热变形而形成的板翘及板扭量。
9.如权利要求5所述的结构，其特征在于，复数个防焊阻剂区域，是于该第二金属层上的非IC结合区直接形成防焊阻剂区域，防焊阻剂为一表面涂布的Epoxy感光防焊阻剂或为高分子有机材料，此于IC结合区不涂布防焊阻剂的结构，可解决因IC封装时防焊阻剂膨胀系数和载板，IC晶片，底胶的差异导致板形成的板翘及板扭量过大，甚至使载板线路断裂失效。
10.如权利要求5所述的结构，其特征在于，复数个黑氧化防焊阻堤厚度为0.5～5μm。
CNA021468818A 2002-10-18 2002-10-18 一种微距覆晶载板的结构及其制造方法 Pending CN1490857A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA021468818A CN1490857A (zh) 2002-10-18 2002-10-18 一种微距覆晶载板的结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA021468818A CN1490857A (zh) 2002-10-18 2002-10-18 一种微距覆晶载板的结构及其制造方法

Publications (1)

Publication Number Publication Date
CN1490857A true CN1490857A (zh) 2004-04-21

Family

ID=34148676

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA021468818A Pending CN1490857A (zh) 2002-10-18 2002-10-18 一种微距覆晶载板的结构及其制造方法

Country Status (1)

Country Link
CN (1) CN1490857A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100431143C (zh) * 2006-04-10 2008-11-05 联华电子股份有限公司 半导体封装结构
CN100485909C (zh) * 2006-08-18 2009-05-06 巨擘科技股份有限公司 结合ic整合基板与载板的结构及其与电子装置的制造方法
CN101866898A (zh) * 2009-04-15 2010-10-20 国际商业机器公司 用于c4球中均匀电流密度的金属布线结构
CN102110866A (zh) * 2009-12-24 2011-06-29 深南电路有限公司 波导槽制作工艺
CN101290917B (zh) * 2007-04-17 2011-08-31 南亚电路板股份有限公司 焊接垫结构
CN102446907A (zh) * 2010-10-13 2012-05-09 环旭电子股份有限公司 立体封装结构及其制作方法
CN101547555B (zh) * 2009-05-05 2012-10-10 福建星网锐捷网络有限公司 印刷电路板
CN103200776A (zh) * 2013-04-19 2013-07-10 苏州光韵达光电科技有限公司 一种球栅阵列结构pcb的激光钻孔方法
CN104047041A (zh) * 2013-03-15 2014-09-17 深圳市九和咏精密电路有限公司 一种印刷电路板制备方法
CN107197596A (zh) * 2016-03-14 2017-09-22 康代有限公司 用印剂填充通路的方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100431143C (zh) * 2006-04-10 2008-11-05 联华电子股份有限公司 半导体封装结构
CN100485909C (zh) * 2006-08-18 2009-05-06 巨擘科技股份有限公司 结合ic整合基板与载板的结构及其与电子装置的制造方法
CN101290917B (zh) * 2007-04-17 2011-08-31 南亚电路板股份有限公司 焊接垫结构
CN101866898B (zh) * 2009-04-15 2012-07-25 国际商业机器公司 用于c4球中均匀电流密度的金属布线结构
CN101866898A (zh) * 2009-04-15 2010-10-20 国际商业机器公司 用于c4球中均匀电流密度的金属布线结构
CN101547555B (zh) * 2009-05-05 2012-10-10 福建星网锐捷网络有限公司 印刷电路板
CN102110866A (zh) * 2009-12-24 2011-06-29 深南电路有限公司 波导槽制作工艺
CN102110866B (zh) * 2009-12-24 2013-08-28 深南电路有限公司 波导槽制作工艺
CN102446907A (zh) * 2010-10-13 2012-05-09 环旭电子股份有限公司 立体封装结构及其制作方法
CN104047041A (zh) * 2013-03-15 2014-09-17 深圳市九和咏精密电路有限公司 一种印刷电路板制备方法
CN104047041B (zh) * 2013-03-15 2017-04-26 深圳市九和咏精密电路有限公司 一种印刷电路板制备方法
CN103200776A (zh) * 2013-04-19 2013-07-10 苏州光韵达光电科技有限公司 一种球栅阵列结构pcb的激光钻孔方法
CN107197596A (zh) * 2016-03-14 2017-09-22 康代有限公司 用印剂填充通路的方法

Similar Documents

Publication Publication Date Title
US7396700B2 (en) Method for fabricating thermally enhanced semiconductor device
CN102098876B (zh) 用于电路基板的制造工艺
US5994773A (en) Ball grid array semiconductor package
US8232633B2 (en) Image sensor package with dual substrates and the method of the same
CN1873935B (zh) 配线基板的制造方法及半导体器件的制造方法
US20080006936A1 (en) Superfine-circuit semiconductor package structure
EP0536418B1 (en) Method of manufacturing a semiconductor device terminal structure
US6731014B2 (en) Semiconductor package substrate, semiconductor package
US8096049B2 (en) Method of manufacturing a multilayer wiring board
US20060145328A1 (en) Three dimensional package structure with semiconductor chip embedded in substrate and method for fabricating the same
TWI353650B (en) Chip embedded package structure and method for fab
KR20110003453A (ko) 회로판 및 그 제조방법
US6969674B2 (en) Structure and method for fine pitch flip chip substrate
CN102088013B (zh) 具有晶粒埋入式以及双面覆盖重增层之基板结构及其方法
JP2004235523A (ja) 半導体装置および半導体装置の製造方法
US20160242284A9 (en) Printed circuit board having metal bumps
EP0987748A2 (en) Multilayered circuit board for semiconductor chip module, and method of manufacturing the same
US6586846B2 (en) Low cost decal material used for packaging
US6596620B2 (en) BGA substrate via structure
TW200411879A (en) Substrate with stacked via and fine circuit thereon, and method for fabricating the same
CN1490857A (zh) 一种微距覆晶载板的结构及其制造方法
TW201947722A (zh) 覆晶封裝基板
TW202114000A (zh) 覆晶封裝基板及其製法
US11658104B2 (en) Intermediate substrate and fabrication method thereof
US6634543B2 (en) Method of forming metallic z-interconnects for laminate chip packages and boards

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication