CN102446907A - 立体封装结构及其制作方法 - Google Patents

立体封装结构及其制作方法 Download PDF

Info

Publication number
CN102446907A
CN102446907A CN201010505263XA CN201010505263A CN102446907A CN 102446907 A CN102446907 A CN 102446907A CN 201010505263X A CN201010505263X A CN 201010505263XA CN 201010505263 A CN201010505263 A CN 201010505263A CN 102446907 A CN102446907 A CN 102446907A
Authority
CN
China
Prior art keywords
packing colloid
pattern coating
metallization pattern
electronic component
circuit substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010505263XA
Other languages
English (en)
Inventor
吴明哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUANXU ELECTRONICS CO Ltd
Universal Scientific Industrial Co Ltd
Universal Global Scientific Industrial Co Ltd
Original Assignee
HUANXU ELECTRONICS CO Ltd
Universal Global Scientific Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HUANXU ELECTRONICS CO Ltd, Universal Global Scientific Industrial Co Ltd filed Critical HUANXU ELECTRONICS CO Ltd
Priority to CN201010505263XA priority Critical patent/CN102446907A/zh
Publication of CN102446907A publication Critical patent/CN102446907A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

本发明公开了一种立体封装结构及其制作方法，该立体封装结构包含：一电路基板，至少一个层叠设置于该电路基板上的封装单元，该封装单元包括：至少一个设置于该电路基板上的电子元件，以及一包覆该电子元件的第一封装胶体，该封装单元的该第一封装胶体的表面可用以直接堆叠至少一个其他电子元件或封装组件/封装单元。该制作方法包含：提供一电路基板；设置至少一个电子元件于该电路基板上；进行一雷射直接成型(LDS)方法，以成型一包覆该电子元件的第一封装胶体，并成型一金属化图案镀层于该第一封装胶体上；堆叠至少一个其他电子元件于该第一封装胶体的表面，以形成立体封装结构。采用本发明，可以有效降低封装的厚度，进而实现电子产品的微小化。

Description

立体封装结构及其制作方法
技术领域
本发明涉及一种立体封装结构及其制作方法，特别是涉及一种可降低封装厚度的立体封装结构及其制作方法。
背景技术
随着半导体制程技术能力不断向上提升，半导体芯片的功能日益强大，以致半导体芯片讯号的传输量逐渐增加，芯片的脚数亦随之增加，进而使封装技术必须随着技术的演进而不断提升。当信息科技的发展日渐趋向于轻薄短小的形式，为了适用于行动装置机体高空间密度的特性，各模块的需求除了需要维持高效能且稳定的质量，还必须节省空间以达到轻薄短小的目的。
在传统的POP(package on package)结构中，通常利用锡球设于下层封装的上表面，以做为上层封装体的导电接点，然而，传统的锡球的厚度约为0.4至0.5mm，故其导致整体封装的厚度无法进一步缩小；另外，在经过回焊制程时，基板的变形将导致锡球无法和其对应的接点相连接，因此，传统的封装结构不论是在产品厚度的考虑或是制程稳定性上，均存有不足的地方。
发明内容
本发明要解决的技术问题是为了克服现有技术中传统的封装结构不论是在产品厚度的考虑还是制程稳定性上，均有不足的缺陷，提供一种立体封装结构及其制作方法，其是利用雷射直接成型(LDS)的方法将金属化图案镀层直接成型于封装胶体上，以取代传统的锡球等组件，故可有效降低整体封装的厚度。
本发明是通过下述技术方案来解决上述技术问题的：
本发明提供一种立体封装结构的制作方法，其特点在于，包含以下步骤：
步骤一：提供一电路基板，该电路基板上设有导电线路及接地点；
步骤二：设置至少一个电子元件于该电路基板上，该至少一电子元件连接于该导电线路；
步骤三：进行一雷射直接成型(LDS)方法，包括以下步骤：
步骤三之一：成型一包覆该电子元件的第一封装胶体；以及
步骤三之二：成型一金属化图案镀层于该第一封装胶体上，以形成一封装单元，且该金属化图案镀层为电性连接在该导电线路及接地点；及
步骤四：堆叠至少一个其他电子元件于该第一封装胶体的表面。
较佳地，成型一金属化图案镀层于该第一封装胶体的步骤，还包括于该第一封装胶体中形成穿孔的步骤，还成型该金属化图案镀层成型于该第一封装胶体的表面及该第一封装胶体的该穿孔。
较佳地，成型一金属化图案镀层于该第一封装胶体的步骤，是利用雷射将第一封装胶体的表面及该第一封装胶体的该穿孔予以改质以形成一活化区域，再将金属沉积于该活化区域而形成该金属化图案镀层。
较佳地，将金属沉积于该活化区域的步骤中，是利用无电镀方法依序将铜材料、镍材料及金材料成型于该活化区域而形成该金属化图案镀层。
较佳地，在堆叠至少一个其他电子元件于该第一封装胶体的表面的步骤之后，还包括成型一第二封装胶体以包覆于该至少一个堆叠于该第一封装胶体的表面的其他电子元件的步骤。
本发明还提出一种立体封装结构，其特点在于，包含：
一电路基板，其上设有导电线路及接地点；以及
至少一个层叠设置于该电路基板上的封装单元，该封装单元包括：至少一个设置于该电路基板上的电子元件，该些电子元件电性连接于该导电线路；以及一包覆该电子元件的第一封装胶体，其中该第一封装胶体为一雷射直接成型(LDS)部件，该第一封装胶体还形成有一金属化图案镀层，该金属化图案镀层电性连接于该导电线路及接地点；
由此，该封装单元的该第一封装胶体的表面可用以直接堆叠至少一个其他电子元件或封装组件/封装单元。
在一具体实施例中，可利用雷射将含金属、金属催化物或其有机物的塑性材料予以改质，使其具有金属化的活化核心，并由此以使导电金属材料能够直接附着成型在塑性材料上。
较佳地，该第一封装胶体成型有至少一个穿孔，而该金属化图案镀层是成型于该第一封装胶体的表面及该第一封装胶体的该穿孔，以连接于该导电线路及接地点。
较佳地，该金属化图案镀层是于该第一封装胶体的表面及该第一封装胶体的该穿孔以雷射直接形成一活化区域，以将金属沉积于该活化区域而形成的。
较佳地，该第一封装胶体的材质为一种含金属、金属催化物或其有机物的塑性材料，该第一封装胶体可被雷射所改质而形成该活化区域。
较佳地，该封装单元还包括一第二封装胶体，该第二封装胶体是包覆于该至少一个堆叠在该第一封装胶体的表面的其他电子元件，并形成叠层于该封装单元的另一封装单元。
本发明具有以下有益的效果：本发明的立体封装结构及其制作方法可广泛应用于无线通信产品、计算机相关电子产品等领域，以有效降低封装的厚度，进而达成电子产品的微小化。
为了能更进一步了解本发明上述技术方案的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所附图是仅用以提供参考和说明用的，并非用来对本发明加以限制。
附图说明
图1-图1A为本发明立体封装结构的制作方法的流程步骤图。
图2为本发明一第一较佳施例的示意图。
图3为本发明一第二较佳实施例的示意图。
图4为本发明一第三较佳实施例的示意图。
图5为本发明一第四较佳实施例的示意图。
图6为本发明一第五较佳实施例的示意图。
【主要组件符号说明】
10电路基板
11A、11B、11C电子元件
11D单一封装组件
12第一封装胶体
121金属化图案镀层
122穿孔
13第二封装胶体
20、20′、20″封装单元
S101～S107流程步骤
具体实施方式
下面结合附图给出本发明多个较佳实施例，以详细说明本发明的技术方案。
本发明提出一种立体封装结构及其制作方法，上述制作方法主要在一封装单元的第一封装胶体上直接成型线路于连接端点，使后续(或称上层)的电子元件或封装组件/封装单元可以直接构装于下层的封装单元上，以形成立体封装结构，而不必利用锡球等导电组件，故可进一步降低整体封装后的厚度。
请参考图1与图1A所示，并请配合图2，本发明的第一具体实施例包括以下步骤：
步骤S101：首先，提供一电路基板10，其上设有导电线路及接地点(图中未示)；而该电路基板10为本发明的立体封装结构的承载单元。
步骤S103：设置至少一个电子元件11A于该电路基板10上，而该电子元件11A连接于该导电线路(图中未示)。图2所示，该电路基板上设有四个电子元件11A于其上表面，但并不以此为限，而为了达成电路的目的，该四个电子元件11A电性连接于电路基板10的导电线路。
步骤S105：进行一雷射直接成型(LDS)方法，而该方法具有以下子步骤：
步骤S1051：成型一包覆该电子元件11A的第一封装胶体12。
步骤S1053：成型一金属化图案镀层121于该第一封装胶体12上以形成一封装单元20。
以下将详细说明雷射直接成型(LDS)方法：上述封装单元20的第一封装胶体12以雷射直接成型所制作，其先以模制(molding)方法成型该第一封装胶体12(即步骤S1051)，并于该第一封装胶体12上以雷射形成一活化区域，再将金属材料沉积于该活化区域以形成金属化图案镀层121(即步骤S1053)，进而成型上述的雷射直接成型(LDS)的第一封装胶体12，换言之，该第一封装胶体12由一种无法直接将金属材料沉积于其上的部件，而本发明使用雷射将该第一封装胶体12的一预定区域(例如表面)改质形成一活化区域，再利用一金属沉积技术，例如化学镀(亦称无电镀)、电镀，使导电金属材料得以直接附着于该第一封装胶体12的活化区域上，以形成可传导电路讯号的金属化图案镀层121。
具体而言，该第一封装胶体12的材质为一种含金属、金属催化物或其有机物的塑性材料，其可被雷射所改质而形成该活化区域，换言之，可利用雷射将上述材料予以改质，使该活化区域具有金属化的活化核心，因此，该活化区域的活化核心会催化物理或化学反应；而在本具体实施例中，该第一封装胶体12的材质为一种含铜的有机复合材料(Cu-organic-complex)，并利用该复合材料包覆电子元件11A。
而在步骤S1053中，较佳地，将电路基板10上的导电线路及接地点向上位移，以形成立体的封装样式。具体而言，该第一封装胶体12中可形成穿孔122，而穿孔122的位置对应电路基板10上的导电线路及接地点；再利用雷射将该第一封装胶体12的表面及该第一封装胶体12的该穿孔122改质形成活化区域，故可利用化学镀、电镀等金属沉积方法，使导电金属材料可直接沉积附着于该第一封装胶体12的表面及该第一封装胶体12的该穿孔122，即，利用钻孔方法形成对应导电线路及接地点的穿孔122后，利用雷射活化改质，即可利用镀孔或填孔等制程，使金属化图案镀层121电连接于导电线路、接地点或EMI薄膜(film)。
另外，上述的无电镀步骤可包括依次将铜材料、镍材料及金材料成型于该活化区域而形成该金属化图案镀层121的步骤，其中所沉积的铜层约为5um，镍层约为3um，金层约为0.1um，但并不以上述为限。
由此可知，在上述步骤之后，封装单元20已被制作完成。而其表面的部分金属化图案镀层121可具有导电线路的电路功能；而其他与接地点或EMI film相连接的金属化图案镀层121则具有抑制EMI的效果，换言之，图2中的电子元件11A可根据金属化图案镀层121而达到电磁遮蔽的效果。
更重要的是，由于封装单元20表面的金属化图案镀层121已具备电路基板10的导电线路的讯号功能，因此其他电子元件11B、11C等可直接堆叠于封装单元20的表面，其中电子元件11B同于电子元件11A，而电子元件11C可为一种晶圆级尺度封装(Wafer Level Chip Scale Package，WLCSP)，但不以此为限。因此，步骤S107则堆叠至少一个其他电子元件11B、11C于该第一封装胶体12的表面，以达到立体构装/封装的目的，且由于金属化图案镀层121仅为一金属薄层(如金属化图案镀层121的整体厚度约为8.1um，而第一封装胶体12的厚度约为800um)，相较于传统锡球的厚度(约为0.4至0.5mm)，本发明的立体封装结构进一步地还具有缩小其厚度的功效。
而在步骤S107之后，还包括成型一第二封装胶体12以包覆于该至少一个堆叠于该第一封装胶体12的表面的其他电子元件11B、11C的步骤。换言之，可利用模制(molding)方法将第二封装胶体13包覆于电子元件11B、11C，而在本具体实施例中，第二封装胶体13不同于第一封装胶体12，第二封装胶体13为一种非导体的塑材，且其中不需含有金属组成，换言之，一般常见的工业塑材均可应用于本步骤中。
综上所述，如图2所示的本发明的第一较佳实施例，立体封装结构包括电路基板10及至少一个层叠设置于该电路基板10上的封装单元20，其中该封装单元20包括：至少一个设置于该电路基板10上的电子元件11A，该些电子元件11A电性连接于该导电线路；以及一包覆该电子元件11A的第一封装胶体12，其中该第一封装胶体12为一雷射直接成型(LDS)部件，该第一封装胶体12还形成有一金属化图案镀层121，该金属化图案镀层121电性连接于该导电线路及接地点。而在本具体实施例中，该第一封装胶体12成型有至少一个穿孔122，金属化图案镀层121则设置于该第一封装胶体12的表面及该第一封装胶体12的该穿孔122。此外，第二封装胶体13包覆于该至少一个堆叠于该第一封装胶体12的表面的其他电子元件11B、11C，以形成层叠于封装单元20上的另一封装单元20′，进而建构成本发明的立体封装结构。
图3则显示本发明的第二较佳实施例，其中，与第一较佳实施例的差异在于：电子元件11A、11B、11C的位置不同，换言之，在本具体实施例中，电子元件11C的晶圆级尺度封装设于封装单元20，而金属化图案镀层121则同样可达成电磁遮蔽的效果，且也可达成缩减整体厚度的功效。
图4则显示本发明的第三较佳实施例，其中，与第一较佳实施例的差异在于：本实施例为一种立体构装中的双面构装样式，封装单元20成型于电路基板10的下表面，金属化图案镀层121同样成型于该第一封装胶体12的表面及该穿孔122；而另一封装单元20′则成型于电路基板10的上表面。
图5则显示本发明的第四较佳实施例，其中，与第一较佳实施例的差异在于：本实施例将较厚的电子元件11C的晶圆级尺度封装与两层较薄的电子元件11A、11B置于同一结构面，换言之，电子元件11A、11B成型于电路基板10的左半部，且利用第一封装胶体12的特性将两者进行层叠；而电子元件11C的晶圆级尺度封装则设于电路基板10的右半部，再利用第二封装胶体13将整体结构包覆封装。
图6则显示本发明的第五较佳实施例，其中，与第一较佳实施例的差异在于：本实施例将多个单一封装组件11D进行立体化的构装式样，例如先将一封装组件11D设于电路基板10，并利用上述的第一封装胶体12、金属化图案镀层121形成最下层的封装单元20；再将另一封装组件11D设于第一封装胶体12上，同样利用第一封装胶体12、金属化图案镀层121形成次层的封装单元20′；再一步将另一封装组件11D设于次层的第一封装胶体12上，以形成最上层的封装单元20″。
综上所述，本发明具有下列诸项优点：
1、本发明的立体封装结构具有薄型化的结构。由于本发明提供一种以雷射直接成型的第一封装胶体，故该金属化图案镀层仅是成型于模制成型的该第一封装胶体上的金属线路，相较于现有技术必须利用锡球等，本发明的立体封装结构可大幅缩小各种封装样式的尺寸。
2、本发明的第一封装胶体上的金属化图案镀层可利用钻孔、镀孔或填孔等制程连接于接地或EMI薄膜，故可获得电磁遮蔽的效果。
以上所述仅仅为本发明的较佳实施例，而非为了局限本发明的专利范围，因此凡运用本发明说明书及图示内容所为的等效技术变化，均包含于本发明的范围内。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改。因此，本发明的保护范围由所附权利要求书限定。

Claims (10)

1.一种立体封装结构，其特征在于，包含：
一电路基板，该电路基板上设有导电线路及接地点；以及
至少一个层叠设置于该电路基板上的封装单元，该封装单元包括：
至少一个设置于该电路基板上的电子元件，该至少一电子元件电性连接于该导电线路；以及
一包覆该电子元件的第一封装胶体，其中该第一封装胶体为一雷射直接成型部件，该第一封装胶体还形成有一金属化图案镀层，该金属化图案镀层电性连接于该导电线路及接地点；
该封装单元的该第一封装胶体的表面用以直接堆叠至少一个其他电子元件。
2.如权利要求1所述的立体封装结构，其特征在于，该第一封装胶体成型有至少一个穿孔，而该金属化图案镀层是成型于该第一封装胶体的表面及该第一封装胶体的该穿孔，以连接于该导电线路及接地点。
3.如权利要求2所述的立体封装结构，其特征在于，该金属化图案镀层是于该第一封装胶体的表面及该第一封装胶体的该穿孔以雷射直接形成一活化区域，以将金属沉积于该活化区域而形成的。
4.如权利要求3所述的立体封装结构，其特征在于，该第一封装胶体的材质为一种含金属、金属催化物或其有机物的塑性材料，该第一封装胶体可被雷射所改质而形成该活化区域。
5.如权利要求1所述的立体封装结构，其特征在于，该封装单元还包括一第二封装胶体，该第二封装胶体是包覆于该至少一个堆叠在该第一封装胶体的表面的其他电子元件，并形成叠层于该封装单元的另一封装单元。
6.一种立体封装结构的制作方法，其特征在于，包含以下步骤：
提供一电路基板，该电路基板上设有导电线路及接地点；
设置至少一个电子元件于该电路基板上，该至少一电子元件连接于该导电线路；
进行一雷射直接成型方法，包括以下步骤：
成型一包覆该电子元件的第一封装胶体；以及
成型一金属化图案镀层于该第一封装胶体上，由此形成一封装单
元，且该金属化图案镀层电性连接于该导电线路及接地点；以及
堆叠至少一个其他电子元件于该第一封装胶体的表面。
7.如权利要求6所述的立体封装结构的制作方法，其特征在于，成型一金属化图案镀层于该第一封装胶体的步骤，还包括于该第一封装胶体中形成穿孔的步骤，再成型该金属化图案镀层成型于该第一封装胶体的表面及该第一封装胶体的该穿孔。
8.如权利要求7所述的立体封装结构的制作方法，其特征在于，成型一金属化图案镀层于该第一封装胶体的步骤，是利用雷射将第一封装胶体的表面及该第一封装胶体的该穿孔予以改质以形成一活化区域，再将金属沉积于该活化区域而形成该金属化图案镀层。
9.如权利要求8所述的立体封装结构的制作方法，其特征在于，将金属沉积于该活化区域的步骤中，是利用无电镀方法顺序将铜材料、镍材料及金材料成型于该活化区域而形成该金属化图案镀层。
10.如权利要求6所述的立体封装结构的制作方法，其特征在于，在堆叠至少一个其他电子元件于该第一封装胶体的表面的步骤之后，还包括成型一第二封装胶体以包覆于该至少一个堆叠于该第一封装胶体的表面的其他电子元件的步骤。
CN201010505263XA 2010-10-13 2010-10-13 立体封装结构及其制作方法 Pending CN102446907A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010505263XA CN102446907A (zh) 2010-10-13 2010-10-13 立体封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010505263XA CN102446907A (zh) 2010-10-13 2010-10-13 立体封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN102446907A true CN102446907A (zh) 2012-05-09

Family

ID=46009265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010505263XA Pending CN102446907A (zh) 2010-10-13 2010-10-13 立体封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN102446907A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI467714B (zh) * 2012-06-18 2015-01-01 矽品精密工業股份有限公司 半導體封裝件及其製法
CN107658275A (zh) * 2013-05-31 2018-02-02 日月光半导体制造股份有限公司 堆叠式多封装模块及其制造方法
CN112151470A (zh) * 2020-09-28 2020-12-29 青岛歌尔微电子研究院有限公司 一种芯片封装结构及其制备方法、以及电子器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1463038A (zh) * 2002-05-31 2003-12-24 富士通株式会社 半导体器件及其制造方法
CN1490857A (zh) * 2002-10-18 2004-04-21 景硕科技股份有限公司 一种微距覆晶载板的结构及其制造方法
CN101127344A (zh) * 2006-06-20 2008-02-20 美国博通公司 Ic封装体、堆叠式ic封装器件及制造方法
US7632753B1 (en) * 2007-10-04 2009-12-15 Amkor Technology, Inc. Wafer level package utilizing laser-activated dielectric material
CN101640972A (zh) * 2008-07-28 2010-02-03 欣兴电子股份有限公司 一种电路板结构
CN101796638A (zh) * 2007-09-04 2010-08-04 欧司朗光电半导体有限公司 半导体器件和用于制造半导体器件的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1463038A (zh) * 2002-05-31 2003-12-24 富士通株式会社 半导体器件及其制造方法
CN1490857A (zh) * 2002-10-18 2004-04-21 景硕科技股份有限公司 一种微距覆晶载板的结构及其制造方法
CN101127344A (zh) * 2006-06-20 2008-02-20 美国博通公司 Ic封装体、堆叠式ic封装器件及制造方法
CN101796638A (zh) * 2007-09-04 2010-08-04 欧司朗光电半导体有限公司 半导体器件和用于制造半导体器件的方法
US7632753B1 (en) * 2007-10-04 2009-12-15 Amkor Technology, Inc. Wafer level package utilizing laser-activated dielectric material
CN101640972A (zh) * 2008-07-28 2010-02-03 欣兴电子股份有限公司 一种电路板结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI467714B (zh) * 2012-06-18 2015-01-01 矽品精密工業股份有限公司 半導體封裝件及其製法
CN107658275A (zh) * 2013-05-31 2018-02-02 日月光半导体制造股份有限公司 堆叠式多封装模块及其制造方法
CN112151470A (zh) * 2020-09-28 2020-12-29 青岛歌尔微电子研究院有限公司 一种芯片封装结构及其制备方法、以及电子器件

Similar Documents

Publication Publication Date Title
CN103400825B (zh) 半导体封装件及其制造方法
CN103250245B (zh) 无凸起内建层和层叠芯混合结构及组装它们的方法
KR101038351B1 (ko) 회로 기판 및 그 제조 방법
CN101409279B (zh) 包含与芯片背面相连的电子元件的半导体器件
CN103440991B (zh) 固体电解电容器及其制造方法
CN104700982A (zh) 片式电子组件及其制造方法
TW200532725A (en) Solid electrolytic capacitor, transmission-line device, method of producing the same, and composite electronic component using the same
CN102349359B (zh) 树脂布线基板
CN103889168A (zh) 承载电路板、承载电路板的制作方法及封装结构
CN105304584A (zh) 中介基板及其制造方法
CN102446907A (zh) 立体封装结构及其制作方法
US8973258B2 (en) Manufacturing method of substrate structure
CN105323948B (zh) 中介基板及其制造方法
CN101887860A (zh) 电子元件制造方法及其封装结构
CN106340506A (zh) 一种半导体封装结构及其制作方法
CN205093051U (zh) 部件内置基板以及通信模块
CN102479773A (zh) 具有电性屏蔽功能的模块集成电路封装结构及其制作方法
CN104576616A (zh) 模块集成电路封装结构及其制作方法
CN103718292A (zh) 用于高密度电感器的薄膜结构和晶片级封装中的重分布
CN103855124B (zh) 半导体装置及其制造方法
US8742573B2 (en) Package structure and manufacturing method thereof
CN103208429B (zh) 封装基板的制法
US20090108444A1 (en) Chip package structure and its fabrication method
CN105321894A (zh) 半导体封装件及其制法
TWI411093B (zh) 立體封裝結構及其製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120509