JP6603174B2 - 半導体装置、及び半導体装置の製造方法 - Google Patents

半導体装置、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6603174B2
JP6603174B2 JP2016095289A JP2016095289A JP6603174B2 JP 6603174 B2 JP6603174 B2 JP 6603174B2 JP 2016095289 A JP2016095289 A JP 2016095289A JP 2016095289 A JP2016095289 A JP 2016095289A JP 6603174 B2 JP6603174 B2 JP 6603174B2
Authority
JP
Japan
Prior art keywords
sealing
semiconductor
base material
semiconductor element
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016095289A
Other languages
English (en)
Other versions
JP2017204558A (ja
Inventor
朋陽 中村
秀樹 秋葉
利夫 塩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2016095289A priority Critical patent/JP6603174B2/ja
Priority to US15/490,016 priority patent/US10177059B2/en
Priority to KR1020170057162A priority patent/KR102262042B1/ko
Priority to TW106115348A priority patent/TWI721165B/zh
Priority to US15/715,455 priority patent/US10242924B2/en
Publication of JP2017204558A publication Critical patent/JP2017204558A/ja
Application granted granted Critical
Publication of JP6603174B2 publication Critical patent/JP6603174B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)

Description

本発明は、半導体封止用基材付封止材、該半導体封止用基材付封止材を用いて製造された半導体装置、及びその製造方法に関する。
近年、携帯電話やスマートフォン、タブレット端末などに代表される電子機器の小型化、薄型化、高機能化が求められており、電子機器を構成する半導体装置についても小型化、薄型化、高密度実装化が要求されるようになっている。このような要求を実現する半導体パッケージ製造技術として、ファンアウト型ウエハレベルパッケージ技術が大きな注目を集めている。ファンアウト型ウエハレベルパッケージは、従来のウエハレベルの再配線技術を用いて半導体素子の領域外にも再配線層を形成するパッケージの総称である。半導体パッケージの種類として一般的なＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型のパッケージなどでは、半導体素子をパッケージ基板に実装して、ワイヤボンディングする必要があるが、このファンアウト型ウエハレベルパッケージにおいては、それらのパッケージ基板やワイヤ配線などを薄膜の配線体に置き換えて半導体素子と接合することにより、ベアチップレベルの小型パッケージが可能となる。
このようなファンアウト型ウエハレベルパッケージを製造する方法としては、仮固定材として両面粘着シートを貼り付けた支持基板に複数の半導体素子を仮固定し、封止樹脂で複数の半導体素子を一括封止した後、封止体から粘着シートを除去し、次いで封止体の粘着シートが貼り付けられていた面上に再配線層を形成する方法が知られている（特許文献１〜３参照）。これらのファンアウト型ウエハレベルパッケージの製造においては、製造コストの面から、大面積での一括封止が行われているが、パッケージの反り、特に支持基板と仮固定材を除去した後の反りが顕著となることが大きな問題となっている。
特開２０１５−０３２６４７号公報 特開２０１４−１９７６７０号公報 特開２０１４−０９５０４７号公報
本発明は、上記問題を解決するためになされたものであり、大面積のパッケージを封止する場合にも、パッケージの反りを抑えることができる半導体封止用基材付封止材、該封止材で半導体素子が封止された半導体装置、及び該半導体装置の製造方法を提供することを目的とする。
上記課題を達成するために、本発明では、半導体素子を搭載した半導体素子搭載基板の素子搭載面、又は半導体素子を形成した半導体素子形成ウエハの素子形成面を一括封止するための半導体封止用基材付封止材であって、該半導体封止用基材付封止材が、基材と、該基材の一方の表面に形成された未硬化又は半硬化の熱硬化性樹脂成分を含む封止樹脂層とを有するものであり、該半導体封止用基材付封止材により封止される前記半導体素子の線膨張係数α１、前記封止樹脂層の硬化物の線膨張係数α２、及び前記基材の線膨張係数α３が、下記式（１）及び（２）を同時に満たすものである半導体封止用基材付封止材を提供する。
α１＜α３＜α２ （１）
−２＜α１＋α２−２α３＜２ （２）
（ただし、線膨張係数の単位はｐｐｍ／Ｋである。）
このような半導体封止用基材付封止材であれば、半導体素子領域と半導体素子のない樹脂領域のそれぞれの領域における微小な反りを相殺することにより、大面積のパッケージを封止する場合にも、パッケージ全体としての反りを抑えることができる半導体封止用基材付封止材となる。
また、前記線膨張係数α１、前記線膨張係数α２、及び前記線膨張係数α３が、前記式（１）及び（２）に加えて、下記式（３）及び（４）を満たすものであることが好ましい。
α３−α１＜５ （３）
α２−α３＜５ （４）
（ただし、線膨張係数の単位はｐｐｍ／Ｋである。）
このような半導体封止用基材付封止材であれば、半導体素子領域と半導体素子のない樹脂領域のそれぞれの領域における反りが更に微小なものとなり、表面の凹凸を抑制することができる。従って、特に、この半導体封止用基材付封止材をファンアウト型ウエハレベルパッケージの製造に用いた場合には、再配線層形成時に、工程に乗らないといった問題を避けることができる。
また、前記基材が、繊維基材に熱硬化性樹脂組成物が含浸して硬化した繊維含有樹脂基材であることが好ましい。
このような基材であれば、基材自体の線膨張係数を小さくすることができ、半導体素子領域の反りを更に抑制することが可能となる。
また、前記封止樹脂層が、熱可塑性樹脂成分を含まないものであるか、前記封止樹脂層を形成するための組成物全体に対して２質量％以下の熱可塑性樹脂成分を含むものであることが好ましい。
このような封止樹脂層とすることで、硬化後の封止樹脂層を、再配線層形成工程におけるメッキ加工時の耐薬品性に優れたものとすることができる。
前記封止樹脂層が、無機充填材を含み、該無機充填材の量が、前記封止樹脂層を形成するための組成物全体の７５〜９５質量％であることが好ましい。
このような半導体封止用基材付封止材であれば、パッケージの反りを更に抑えることができる。
また、本発明では、上記の半導体封止用基材付封止材の封止樹脂層で半導体素子が封止されたものである半導体装置を提供する。
このような半導体装置であれば、封止面が大面積であっても、パッケージの反りが抑制された半導体装置となる。
この場合、前記半導体装置が、ファンアウト型ウエハレベルパッケージであることが好ましい。
また、本発明では、半導体装置の製造方法であって、半導体素子を搭載した半導体素子搭載基板の素子搭載面、又は半導体素子を形成した半導体素子形成ウエハの素子形成面を、上記の半導体封止用基材付封止材の封止樹脂層の硬化物で一括封止する半導体装置の製造方法を提供する。
このような半導体装置の製造方法であれば、封止面が大面積であっても、パッケージの反りが抑制された半導体装置を容易に製造することができる。
また、上記の本発明の半導体装置の製造方法は、支持基板上に積層した仮固定材で半導体素子を仮固定した半導体素子搭載基板の素子搭載面を、前記半導体封止用基材付封止材の封止樹脂層により被覆する被覆工程、前記封止樹脂層を加熱して硬化させることで、前記素子搭載面を一括封止する封止工程、前記仮固定材を除去する仮固定材除去工程、前記仮固定材除去後の露出面に再配線層を形成することで再配線体を作製する再配線工程、及び前記再配線体をダイシングすることで半導体装置を製造するダイシング工程、を有することが好ましい。
このような半導体装置の製造方法であれば、封止面が大面積であっても、パッケージの反りが抑制されたファンアウト型ウエハレベルパッケージの半導体装置を製造することができる。
以上のように、本発明の半導体封止用基材付封止材であれば、大面積のパッケージを封止する場合にもパッケージの反りを抑えることができる半導体封止用基材付封止材となる。また、本発明の半導体封止用基材付封止材であれば、封止樹脂層が熱可塑性樹脂成分を含まなくても、シート形状を保ち、かつパッケージの反りを低減することができる。従って、従来シート形状を保つために配合していた熱可塑性樹脂成分を封止樹脂層に配合する必要がなく、硬化後の封止樹脂層を、ファンアウト型ウエハレベルパッケージの製造の再配線層形成工程におけるメッキ加工時の耐薬品性に優れたものとすることができる。つまり、本発明の半導体封止用基材付封止材は、ファンアウト型ウエハレベルパッケージの製造に特に好適である。また、本発明の半導体装置であれば、上記のような本発明の半導体封止用基材付封止材で半導体素子が封止されるため、封止面が大面積であっても、パッケージの反りが抑制された半導体装置となる。また、本発明の半導体装置の製造方法であれば、このような半導体装置を容易に製造することができ、また、ファンアウト型ウエハレベルパッケージの半導体装置を製造することもできる。
本発明の半導体封止用基材付封止材の一例を示す概略断面図である。 本発明の半導体封止用基材付封止材を用いて製造された半導体装置の一例を示す概略断面図である。 本発明の半導体封止用基材付封止材を用いて半導体素子を搭載した基板から半導体装置を製造する方法の一例のフロー図である。
上記のようなファンアウト型ウエハレベルパッケージの製造における反りの問題を解決するために、本発明者らは鋭意検討を重ねた。その結果、半導体封止用基材付封止材における基材、封止樹脂層の硬化物、及び封止する半導体素子の線膨張係数の関係を特定の範囲とすることで上記問題を解決できることに想到し、本発明を完成させた。
即ち、本発明は、半導体素子を搭載した半導体素子搭載基板の素子搭載面、又は半導体素子を形成した半導体素子形成ウエハの素子形成面を一括封止するための半導体封止用基材付封止材であって、該半導体封止用基材付封止材が、基材と、該基材の一方の表面に形成された未硬化又は半硬化の熱硬化性樹脂成分を含む封止樹脂層とを有するものであり、該半導体封止用基材付封止材により封止される前記半導体素子の線膨張係数α１、前記封止樹脂層の硬化物の線膨張係数α２、及び前記基材の線膨張係数α３が、下記式（１）及び（２）を同時に満たすものである半導体封止用基材付封止材である。
α１＜α３＜α２ （１）
−２＜α１＋α２−２α３＜２ （２）
（ただし、線膨張係数の単位はｐｐｍ／Ｋである。）
以下、本発明の半導体封止用基材付封止材、半導体装置、及び半導体装置の製造方法について詳細に説明するが、本発明はこれらに限定されるものではない。
［半導体封止用基材付封止材］
図１は、本発明の半導体封止用基材付封止材の一例を示す概略断面図である。図１の半導体封止用基材付封止材１は、基材２と、基材２の一方の表面に形成された未硬化又は半硬化の熱硬化性樹脂成分を含む封止樹脂層３とを有するものである。また、本発明において、半導体封止用基材付封止材により封止される半導体素子（不図示）の線膨張係数α１、封止樹脂層３の硬化物の線膨張係数α２、及び基材２の線膨張係数α３は、下記式（１）及び（２）を同時に満たすものである。
α１＜α３＜α２ （１）
−２＜α１＋α２−２α３＜２ （２）
（ただし、線膨張係数の単位はｐｐｍ／Ｋである。）
線膨張係数α１、α２、及びα３が、上記式（１）及び（２）を同時に満たすものであれば、半導体素子領域と半導体素子のない樹脂領域のそれぞれの領域における微小な反りを相殺することが可能となり、大面積のパッケージを封止する場合にも、パッケージ全体としての反りを抑えることができる。
また、半導体封止用基材付封止材により封止される半導体素子の線膨張係数α１、封止樹脂層の硬化物の線膨張係数α２、及び基材の線膨張係数α３が、上記式（１）及び（２）に加えて、下記式（３）及び（４）を満たすものであることが好ましい。
α３−α１＜５ （３）
α２−α３＜５ （４）
（ただし、線膨張係数の単位はｐｐｍ／Ｋである。）
線膨張係数α１、α２、及びα３が、上記式（１）及び（２）に加えて、上記式（３）及び（４）を満たすものであれば、半導体素子領域と半導体素子のない樹脂領域のそれぞれの領域における反りが更に微小なものとなり、表面の凹凸を抑制することができる。従って、この半導体封止用基材付封止材をファンアウト型ウエハレベルパッケージの製造に用いた場合には、再配線層形成時に、工程に乗らないといった問題を避けることができる。
なお、線膨張係数α１、α２、及びα３のうち、半導体素子の線膨張係数α１については、予め半導体封止用基材付封止材で封止する半導体素子の線膨張係数α１を求めておけばよい。また、封止樹脂層の硬化物の線膨張係数α２、及び基材の線膨張係数α３については、上記式（１）及び（２）、場合によっては更に上記式（３）及び（４）を満たすような材料を適宜選択すればよい。特に、封止樹脂層については、使用する樹脂の種類や無機充填材などの添加剤の配合量によって、硬化物の線膨張係数α２を調整することができる。また、基材を、例えば繊維基材に熱硬化性樹脂組成物が含浸して硬化した繊維含有樹脂基材とした場合には、繊維基材に含浸させる熱硬化性樹脂組成物の樹脂の種類や無機充填材などの添加剤の配合量によって、基材の線膨張係数α３を調整することができる。
＜基材＞
本発明において、半導体封止用基材付封止材１を構成する基材２として使用することができるものは特に限定はされず、封止する対象となる半導体素子の線膨張係数等に応じて、無機基板、金属基板、又は有機樹脂基板等を使用することができる。また、特に有機樹脂基板を使用する場合には、繊維含有の有機樹脂基板を使用することもできる。
基材の厚さは、無機基板、金属基板、又は有機樹脂基板のいずれの場合も２０μｍ〜１ｍｍであることが好ましく、３０μｍ〜５００μｍであることがより好ましい。２０μｍ以上であれば薄すぎて変形しやすくなることを抑制できるため好ましく、また１ｍｍ以下であれば半導体装置そのものが厚くなることを抑制できるため好ましい。
無機基板としては、セラミックス基板、ガラス基板、シリコンウエハなど、金属基板としては、表面が絶縁処理された銅やアルミ基板などを代表的なものとして挙げることができる。有機樹脂基板としては、繊維基材に熱硬化性樹脂やフィラー等を含浸させてなる樹脂含浸繊維基材、更に熱硬化性樹脂を半硬化又は硬化した繊維含有樹脂基材や、熱硬化性樹脂等を基板状に成形した樹脂基板が挙げられる。代表的なものとして、ＢＴ（ビスマレイミドトリアジン）樹脂基板、ガラスエポキシ基板、ＦＲＰ（繊維強化プラスチック）基板等を挙げることができる。
有機樹脂基板に用いる熱硬化性樹脂としては、特に限定はされないが、ＢＴ樹脂、エポキシ樹脂等や、通常半導体素子の封止に使用される下記に例示するようなエポキシ樹脂、シリコーン樹脂、エポキシ樹脂とシリコーン樹脂からなる混成樹脂、更にシアネートエステル樹脂等が挙げられる。
なお、繊維基材に含浸させる熱硬化性樹脂として、例えば、熱硬化性エポキシ樹脂を用いた樹脂含浸繊維基材、又はエポキシ樹脂を含浸後に半硬化した繊維含有樹脂基材を基材として使用して、本発明の半導体封止用基材付封止材を作製する場合、基材の一方の表面に形成される封止樹脂層に用いる熱硬化性樹脂もエポキシ樹脂であることが好ましい。このように、基材に含浸させた熱硬化性樹脂と、基材の一方の表面に形成される封止樹脂層に用いる熱硬化性樹脂とが同種のものであれば、半導体素子搭載基板の素子搭載面を一括封止するときに同時に硬化をさせることができ、それにより一層強固な封止機能が達成されるため好ましい。
基材としては、特に、繊維基材に熱硬化性樹脂組成物が含浸して硬化した繊維含有樹脂基材であることが好ましい。以下、繊維基材に熱硬化性樹脂組成物が含浸して硬化した繊維含有樹脂基材について、更に詳しく説明する。
〔繊維基材〕
有機樹脂基板に用いる繊維基材として使用することができるものとしては、例えば炭素繊維、ガラス繊維、石英ガラス繊維、金属繊維等の無機繊維、芳香族ポリアミド繊維、ポリイミド繊維、ポリアミドイミド繊維等の有機繊維、更には炭化ケイ素繊維、炭化チタン繊維、ボロン繊維、アルミナ繊維等が例示され、製品特性に応じていかなるものも使用することができる。また、最も好ましい繊維基材としてはガラス繊維、石英ガラス繊維、炭素繊維等が例示される。中でも、絶縁性の高いガラス繊維や石英ガラス繊維が特に好ましい。
〔熱硬化性樹脂組成物〕
繊維基材に含浸させる熱硬化性樹脂組成物は、熱硬化性樹脂を含むものである。
（熱硬化性樹脂）
熱硬化性樹脂組成物に用いる熱硬化性樹脂としては、特に限定はされないが、通常半導体素子の封止に使用される、エポキシ樹脂、シリコーン樹脂、エポキシ樹脂とシリコーン樹脂からなる混成樹脂、及びシアネートエステル樹脂等が挙げられる。また、ＢＴ樹脂などの熱硬化性樹脂を使用することもできる。
≪エポキシ樹脂≫
本発明において熱硬化性樹脂組成物に用いることができるエポキシ樹脂としては、特に限定されないが、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、３，３’，５，５’−テトラメチル−４，４’−ビフェノール型エポキシ樹脂、又は４，４’−ビフェノール型エポキシ樹脂のようなビフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡノボラック型エポキシ樹脂、ナフタレンジオール型エポキシ樹脂、トリスフェニロールメタン型エポキシ樹脂、テトラキスフェニロールエタン型エポキシ樹脂、及びフェノールジシクロペンタジエンノボラック型エポキシ樹脂の芳香環を水素化したエポキシ樹脂、脂環式エポキシ樹脂など室温で液状や固体の公知のエポキシ樹脂が挙げられる。また、必要に応じて、上記以外のエポキシ樹脂を目的に応じて一定量併用することができる。
エポキシ樹脂を含む熱硬化性樹脂組成物にはエポキシ樹脂の硬化剤を含めることができる。このような硬化剤としては、フェノールノボラック樹脂、各種アミン誘導体、酸無水物や酸無水物基を一部開環させカルボン酸を生成させたものなどを使用することができる。中でも、本発明の半導体封止用基材付封止材を用いて製造される半導体装置の信頼性を確保するために、フェノールノボラック樹脂を用いることが好ましい。特に、エポキシ樹脂とフェノールノボラック樹脂の混合比をエポキシ基とフェノール性水酸基の比率が１：０．８〜１．３となるように混合することが好ましい。
更に、エポキシ樹脂と硬化剤の反応を促進するため、反応促進剤（触媒）としてイミダゾール誘導体、フォスフィン誘導体、アミン誘導体、有機アルミニウム化合物などの金属化合物等を使用してもよい。
エポキシ樹脂を含む熱硬化性樹脂組成物には、更に必要に応じて各種の添加剤を配合することができる。例えば、樹脂の性質を改善する目的で種々の熱可塑性樹脂、熱可塑性エラストマー、有機合成ゴム、シリコーン系等の低応力剤、ワックス類、ハロゲントラップ剤等の添加剤を目的に応じて適宜添加配合することができる。
≪シリコーン樹脂≫
本発明において熱硬化性樹脂組成物に用いることができるシリコーン樹脂としては、特に限定されないが、例えば熱硬化性、又はＵＶ硬化性のシリコーン樹脂等が挙げられる。特に、シリコーン樹脂を含む熱硬化性樹脂組成物は付加硬化型シリコーン樹脂組成物を含むことが好ましい。付加硬化型シリコーン樹脂組成物としては、（Ａ）非共役二重結合を有する有機ケイ素化合物（例えば、アルケニル基含有ジオルガノポリシロキサン）、（Ｂ）オルガノハイドロジェンポリシロキサン、及び（Ｃ）白金系触媒を必須成分とするものが特に好ましい。以下、これら（Ａ）〜（Ｃ）成分について説明する。
（Ａ）成分：非共役二重結合を有する有機ケイ素化合物
（Ａ）成分の非共役二重結合を有する有機ケイ素化合物としては、下記一般式（ａ）で示される、分子鎖両末端が脂肪族不飽和基含有トリオルガノシロキシ基で封鎖された直鎖状ジオルガノポリシロキサンなどの、オルガノポリシロキサンが例示される。
Figure 0006603174
 （式中、Ｒ１１は非共役二重結合含有一価炭化水素基を示し、Ｒ１２〜Ｒ１７はそれぞれ同一又は異種の一価炭化水素基を示し、ａ及びｂは０≦ａ≦５００、０≦ｂ≦２５０、かつ０≦ａ＋ｂ≦５００を満たす整数である。）
上記一般式（ａ）中、Ｒ１１は非共役二重結合含有一価炭化水素基であり、好ましくは炭素数２〜８、特に好ましくは炭素数２〜６のアルケニル基で代表される脂肪族不飽和結合を有する非共役二重結合含有一価炭化水素基である。
上記一般式（ａ）中、Ｒ１２〜Ｒ１７はそれぞれ同一又は異種の一価炭化水素基であり、好ましくは炭素数１〜２０、特に好ましくは炭素数１〜１０のアルキル基、アルケニル基、アリール基、アラルキル基等が挙げられる。また、このうちＲ１４〜Ｒ１７は、より好ましくは脂肪族不飽和結合を除く一価炭化水素基であり、特に好ましくはアルケニル基等の脂肪族不飽和結合を持たないアルキル基、アリール基、アラルキル基等が挙げられる。更に、このうちＲ１６、Ｒ１７は芳香族一価炭化水素基であることが好ましく、フェニル基やトリル基等の炭素数６〜１２のアリール基等であることが特に好ましい。
上記一般式（ａ）中、ａ及びｂは０≦ａ≦５００、０≦ｂ≦２５０、かつ０≦ａ＋ｂ≦５００を満たす整数であり、ａは１０≦ａ≦５００であることが好ましく、ｂは０≦ｂ≦１５０であることが好ましく、またａ＋ｂは１０≦ａ＋ｂ≦５００を満たすことが好ましい。
上記一般式（ａ）で示されるオルガノポリシロキサンは、例えば、環状ジフェニルポリシロキサン、環状メチルフェニルポリシロキサン等の環状ジオルガノポリシロキサンと、末端基を構成するジフェニルテトラビニルジシロキサン、ジビニルテトラフェニルジシロキサン等のジシロキサンとのアルカリ平衡化反応によって得ることができるが、この場合、アルカリ触媒（特にＫＯＨ等の強アルカリ）による平衡化反応においては、少量の触媒でも不可逆反応で重合が進行するため、定量的に開環重合のみが進行し、末端封鎖率も高いため、通常、シラノール基及びクロル分は含有されない。
上記一般式（ａ）で示されるオルガノポリシロキサンとしては、具体的に下記のものが例示される。
Figure 0006603174
 （上記式において、ｋ、ｍは、０≦ｋ≦５００、０≦ｍ≦２５０、かつ０≦ｋ＋ｍ≦５００を満たす整数であり、好ましくは５≦ｋ＋ｍ≦２５０、かつ０≦ｍ／（ｋ＋ｍ）≦０．５を満たす整数である。）
（Ａ）成分としては、上記一般式（ａ）で示される直鎖構造を有するオルガノポリシロキサンの他、必要に応じて、３官能性シロキサン単位、４官能性シロキサン単位等を含む三次元網目構造を有するオルガノポリシロキサンを併用することもできる。このような非共役二重結合を有する有機ケイ素化合物は、１種単独で用いても２種以上を混合して用いてもよい。
（Ａ）成分の非共役二重結合を有する有機ケイ素化合物中の非共役二重結合を有する基（例えば、Ｓｉ原子に結合するアルケニル基等の二重結合を有する一価炭化水素基）の量は、全一価炭化水素基（Ｓｉ原子に結合する全ての一価炭化水素基）のうち０．１〜２０モル％であることが好ましく、より好ましくは０．２〜１０モル％、特に好ましくは０．２〜５モル％である。非共役二重結合を有する基の量が０．１モル％以上であれば硬化させたときに良好な硬化物を得ることができ、２０モル％以下であれば硬化させたときの機械的特性が良いため好ましい。
また、（Ａ）成分の非共役二重結合を有する有機ケイ素化合物は芳香族一価炭化水素基（Ｓｉ原子に結合する芳香族一価炭化水素基）を有することが好ましく、芳香族一価炭化水素基の含有量は、全一価炭化水素基（Ｓｉ原子に結合する全ての一価炭化水素基）の０〜９５モル％であることが好ましく、より好ましくは１０〜９０モル％、特に好ましくは２０〜８０モル％である。芳香族一価炭化水素基は樹脂中に適量含まれた方が、硬化させたときの機械的特性が良く製造もしやすいという利点がある。
（Ｂ）成分：オルガノハイドロジェンポリシロキサン
（Ｂ）成分としては、１分子中にケイ素原子に結合した水素原子（以下、「ＳｉＨ基」と称する）を２個以上有するオルガノハイドロジェンポリシロキサンが好ましい。１分子中にＳｉＨ基を２個以上有するオルガノハイドロジェンポリシロキサンであれば、架橋剤として作用し、（Ｂ）成分中のＳｉＨ基と（Ａ）成分のビニル基、その他のアルケニル基等の非共役二重結合含有基とが付加反応することにより、硬化物を形成することができる。
また、（Ｂ）成分のオルガノハイドロジェンポリシロキサンは、芳香族一価炭化水素基を有することが好ましい。このように、芳香族一価炭化水素基を有するオルガノハイドロジェンポリシロキサンであれば、上記の（Ａ）成分との相溶性を高めることができる。このようなオルガノハイドロジェンポリシロキサンは１種単独で用いても２種以上を混合して用いてもよく、例えば、芳香族炭化水素基を有するオルガノハイドロジェンポリシロキサンを（Ｂ）成分の一部又は全部として含ませることができる。
（Ｂ）成分のオルガノハイドロジェンポリシロキサンとしては、特に限定されないが、例えば１，１，３，３−テトラメチルジシロキサン、１，３，５，７−テトラメチルシクロテトラシロキサン、トリス（ジメチルハイドロジェンシロキシ）メチルシラン、トリス（ジメチルハイドロジェンシロキシ）フェニルシラン、１−グリシドキシプロピル−１，３，５，７−テトラメチルシクロテトラシロキサン、１，５−グリシドキシプロピル−１，３，５，７−テトラメチルシクロテトラシロキサン、１−グリシドキシプロピル−５−トリメトキシシリルエチル−１，３，５，７−テトラメチルシクロテトラシロキサン、両末端トリメチルシロキシ基封鎖メチルハイドロジェンポリシロキサン、両末端トリメチルシロキシ基封鎖ジメチルシロキサン・メチルハイドロジェンシロキサン共重合体、両末端ジメチルハイドロジェンシロキシ基封鎖ジメチルポリシロキサン、両末端ジメチルハイドロジェンシロキシ基封鎖ジメチルシロキサン・メチルハイドロジェンシロキサン共重合体、両末端トリメチルシロキシ基封鎖メチルハイドロジェンシロキサン・ジフェニルシロキサン共重合体、両末端トリメチルシロキシ基封鎖メチルハイドロジェンシロキサン・ジフェニルシロキサン・ジメチルシロキサン共重合体、トリメトキシシラン重合体、（ＣＨ３）２ＨＳｉＯ１／２単位とＳｉＯ４／２単位とからなる共重合体、（ＣＨ３）２ＨＳｉＯ１／２単位とＳｉＯ４／２単位と（Ｃ６Ｈ５）ＳｉＯ３／２単位とからなる共重合体等が挙げられる。
また、下記構造で示される化合物、あるいはこれらの化合物を材料として使用して得られるオルガノハイドロジェンポリシロキサンも用いることができる。
Figure 0006603174
（Ｂ）成分のオルガノハイドロジェンポリシロキサンの分子構造は、直鎖状、環状、分岐状、三次元網状構造のいずれであってもよく、１分子中のケイ素原子の数（又は重合体の場合は重合度）は２以上が好ましく、より好ましくは３〜５００、特に好ましくは４〜３００程度である。
（Ｂ）成分のオルガノハイドロジェンポリシロキサンの配合量は、（Ａ）成分のアルケニル基等の非共役二重結合を有する基１個当たり（Ｂ）成分中のＳｉＨ基が０．７〜３．０個となる量であることが好ましく、１．０〜２．０個であることが特に好ましい。
（Ｃ）成分：白金系触媒
（Ｃ）成分の白金系触媒としては、例えば塩化白金酸、アルコール変性塩化白金酸、キレート構造を有する白金錯体等が挙げられる。これらは１種単独でも、２種以上の組み合わせでも使用することができる。
（Ｃ）成分の白金系触媒の配合量は、硬化有効量（いわゆる、触媒量）でよく、通常、（Ａ）成分及び（Ｂ）成分の総質量１００質量部あたり、白金族金属の質量換算で０．１〜５００ｐｐｍであることが好ましく、特に０．５〜１００ｐｐｍの範囲であることが好ましい。
≪エポキシ樹脂とシリコーン樹脂からなる混成樹脂≫
本発明において熱硬化性樹脂組成物に用いることができるエポキシ樹脂とシリコーン樹脂からなる混成樹脂としては、特に限定されないが、例えば前述のエポキシ樹脂と前述のシリコーン樹脂で用いたものを挙げることができる。ここでいう混成樹脂とは、硬化時に互いに反応して共架橋構造を形成するものである。
≪シアネートエステル樹脂≫
本発明において熱硬化性樹脂組成物に用いることができるシアネートエステル樹脂としては、特に限定されないが、例えばシアネートエステル化合物又はそのオリゴマーと、硬化剤としてフェノール化合物及びジヒドロキシナフタレンのいずれか又は両方を配合した樹脂組成物が挙げられる。
シアネートエステル化合物又はそのオリゴマー
シアネートエステル化合物又はそのオリゴマーとして使用する成分は、下記一般式（ｂ）で示されるものである。
Figure 0006603174
 （式中、Ｒ１及びＲ２は水素原子又は炭素数１〜４のアルキル基を示し、Ｒ３は
Figure 0006603174
 のいずれかを示す。Ｒ４は水素原子又はメチル基であり、ｎ＝０〜３０の整数である。）
ここで、シアネートエステル化合物としては、１分子中にシアネート基を２個以上有するものであり、具体的には、多芳香環の２価フェノールのシアン酸エステル、例えばビス（３，５−ジメチル−４−シアネートフェニル）メタン、ビス（４−シアネートフェニル）メタン、ビス（３−メチル−４−シアネートフェニル）メタン、ビス（３−エチル−４−シアネートフェニル）メタン、ビス（４−シアネートフェニル）−１，１−エタン、ビス（４−シアネートフェニル）−２，２−プロパン、ジ（４−シアネートフェニル）エーテル、ジ（４−シアネートフェニル）チオエーテル、多価フェノールのポリシアン酸エステル、例えばフェノールノボラック型シアネートエステル、クレゾールノボラック型シアネートエステル、フェニルアラルキル型シアネートエステル、ビフェニルアラルキル型シアネートエステル、ナフタレンアラルキル型シアネートエステルなどが挙げられる。
前述のシアネートエステル化合物はフェノール類と塩化シアンを塩基性下で反応させることにより得られる。上記シアネートエステル化合物は、その構造より軟化点が１０６℃の固形のものから、常温で液状のものまでの幅広い特性を有するものの中から用途に合わせて適宜選択することができる。
このうち、シアネート基の当量が小さいもの、即ち官能基間分子量が小さいものは硬化収縮が小さく、低熱膨張、高Ｔｇ（ガラス転移温度）の硬化物を得ることができる。シアネート基当量が大きいものは若干Ｔｇが低下するが、トリアジン架橋間隔がフレキシブルになり、低弾性化、高強靭化、低吸水化が期待できる。
なお、シアネートエステル化合物中に結合あるいは残存している塩素は好ましくは５０ｐｐｍ以下、より好ましくは２０ｐｐｍ以下であることが好適である。５０ｐｐｍ以下であれば、長期高温保管時、熱分解により遊離した塩素あるいは塩素イオンが酸化されたＣｕフレームやＣｕワイヤ、Ａｇメッキを腐食させ、剥離や電気的不良を引き起こす可能性が少ない。また樹脂の絶縁性も良好となる。
硬化剤
一般にシアネートエステル樹脂の硬化剤や硬化触媒としては金属塩、金属錯体や活性水素を持つフェノール性水酸基や一級アミン類などが用いられるが、本発明では特にフェノール化合物やジヒドロキシナフタレンが好適に用いられる。
上記のシアネートエステル樹脂の硬化剤として好適に用いることができるフェノール化合物としては、特に限定されないが、下記一般式（ｃ）で示されるものを例示できる。
Figure 0006603174
 （式中、Ｒ５及びＲ６は水素原子又は炭素数１〜４のアルキル基を示し、Ｒ７は
Figure 0006603174
 のいずれかを示す。Ｒ４は水素原子又はメチル基であり、ｐ＝０〜３０の整数である。）
ここで、フェノール化合物としては、１分子中に２個以上のフェノール性水酸基を持つフェノール樹脂、ビスフェノールＦ型樹脂、ビスフェノールＡ型樹脂、フェノールノボラック樹脂、フェノールアラルキル型樹脂、ビフェニルアラルキル型樹脂、ナフタレンアラルキル型樹脂が挙げられ、これらのうち１種を単独で用いてもよいし、２種以上を併用してもよい。
フェノール化合物はフェノール性水酸基当量が小さいもの、例えば水酸基当量１２０以下のものはシアネート基との反応性が高く、１２０℃以下の低温でも硬化反応が進行する。この場合はシアネート基に対する水酸基のモル比を小さくするとよい。好適な範囲はシアネート基１モルに対し０．０５〜０．１１モルである。この場合、硬化収縮が少なく、低熱膨張で高Ｔｇの硬化物が得られる。
一方、フェノール性水酸基当量が大きいもの、例えば水酸基当量１７５以上のものはシアネート基との反応が抑えられ保存性が良く、流動性が良い組成物が得られる。好適な範囲はシアネート基１モルに対し０．１〜０．４モルである。この場合、Ｔｇは若干低下するが吸水率の低い硬化物が得られる。希望の硬化物特性と硬化性を得るために、これらフェノール樹脂は２種類以上併用することもできる。
上記のシアネートエステル樹脂の硬化剤として好適に用いることができるジヒドロキシナフタレンは下記一般式（ｄ）で表される。
Figure 0006603174
ここでジヒドロキシナフタレンとしては、１，２−ジヒドロキシナフタレン、１，３−ジヒドロキシナフタレン、１，４−ジヒドロキシナフタレン、１，５−ジヒドロキシナフタレン、１，６−ジヒドロキシナフタレン、１，７−ジヒドロキシナフタレン、２，６−ジヒドロキシナフタレン、２，７−ジヒドロキシナフタレンなどが挙げられる。これらのうち、融点が１３０℃の１，２−ジヒドロキシナフタレン、１，３−ジヒドロキシナフタレン、１，６−ジヒドロキシナフタレンは非常に反応性が高く、少量でシアネート基の環化反応を促進する。融点が２００℃以上の１，５−ジヒドロキシナフタレン、２，６−ジヒドロキシナフタレンは比較的反応が抑制される。
これらジヒドロキシナフタレンを単独で使用した場合、官能基間分子量が小さく、かつ剛直な構造であるため硬化収縮が小さく、高Ｔｇの硬化物が得られる。また水酸基当量の大きい１分子中に２個以上の水酸基を持つフェノール化合物と併用することにより硬化性を調整することもできる。
上記フェノール化合物及びジヒドロキシナフタレン中のハロゲン元素やアルカリ金属などは、１２０℃、２気圧下での抽出で１０ｐｐｍ、特に５ｐｐｍ以下であることが好ましい。
（着色剤）
本発明において、熱硬化性樹脂組成物は、上述の熱硬化性樹脂に加えて着色剤を含むものとすることが好ましい。熱硬化性樹脂組成物が着色剤を含むことによって、外観不良を抑制でき、またレーザーマーキング性を向上させることができる。
用いられる着色剤としては特に限定されるものでなく、公知の顔料又は染料を単独又は２種以上を組み合わせて用いることができる。特に、外観及びレーザーマーキング性向上の観点から、黒色系の着色剤が好ましい。
黒色系の着色剤としては、例えば、カーボンブラック（ファーネスブラック、チャンネルブラック、アセチレンブラック、サーマルブラック、ランプブラックなど）、グラファイト（黒鉛）、酸化銅、二酸化マンガン、アゾ系顔料（アゾメチンブラックなど）、アニリンブラック、ペリレンブラック、チタンブラック、シアニンブラック、活性炭、フェライト（非磁性フェライト、磁性フェライトなど）、マグネタイト、酸化クロム、酸化鉄、二硫化モリブデン、クロム錯体、複合酸化物系黒色色素、アントラキノン系有機黒色色素などが挙げられ、中でもカーボンブラックが好ましく用いられる。
着色剤は、熱硬化性樹脂組成物１００質量部中に、０．１〜３０質量部含まれることが好ましく、特に１〜１５質量部含まれることが好ましい。
着色剤の配合量が０．１質量部以上であれば、基材の着色が良好となり、外観不良を抑制でき、レーザーマーキング性が良好となる。また、着色剤の配合量が３０質量部以下であれば基材を作製する際に繊維基材に含浸させる熱硬化性樹脂組成物の粘度が増加し作業性が著しく低下するのを防ぐことができる。
（無機充填材）
また、本発明において、熱硬化性樹脂組成物には、無機充填材を配合することができる。配合される無機充填材としては、例えば、溶融シリカ、結晶性シリカ等のシリカ類、アルミナ、窒化珪素、窒化アルミニウム、アルミノシリケート、ボロンナイトライド、ガラス繊維、三酸化アンチモン等が挙げられる。
特に、熱硬化性樹脂組成物がエポキシ樹脂を含む場合には、エポキシ樹脂と無機充填材との結合強度を強くするため、添加する無機充填材として、シランカップリング剤、チタネートカップリング剤等のカップリング剤で予め表面処理したものを配合してもよい。
このようなカップリング剤としては、例えば、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン、β−（３，４−エポキシシクロヘキシル）エチルトリメトキシシラン等のエポキシ官能性アルコキシシラン、Ｎ−β（アミノエチル）−γ−アミノプロピルトリメトキシシラン、γ−アミノプロピルトリエトキシシラン、Ｎ−フェニル−γ−アミノプロピルトリメトキシシラン等のアミノ官能性アルコキシシラン、γ−メルカプトプロピルトリメトキシシラン等のメルカプト官能性アルコキシシラン等を用いることが好ましい。なお、表面処理に用いるカップリング剤の配合量及び表面処理方法については特に限定されるものではない。
無機充填材の配合量は、熱硬化性樹脂組成物中のエポキシ樹脂やシリコーン樹脂などの樹脂成分の総質量１００質量部に対し、１００〜１，３００質量部が好ましく、特に２００〜１，０００質量部が好ましい。１００質量部以上であれば十分な強度を得ることができ、１，３００質量部以下であれば流動性低下による充填性の不良が抑制され、結果として基板に搭載された半導体素子やウエハに形成された半導体素子を良好に封止することができる。なお、この無機充填材は、熱硬化性樹脂組成物全体の５０〜９５質量％、特に６０〜９０質量％の範囲で含有することが好ましい。
上述のように、基材を、例えば繊維基材に熱硬化性樹脂組成物が含浸して硬化した繊維含有樹脂基材とした場合には、繊維基材に含浸させる熱硬化性樹脂組成物に使用する樹脂の種類や無機充填材などの添加剤の配合量によって、基材の線膨張係数α３を調整することができる。
＜封止樹脂層＞
図１に示されるように、本発明の半導体封止用基材付封止材１は、上述の基材２の一方の表面に、封止樹脂層３を有するものである。この封止樹脂層３は、未硬化又は半硬化の熱硬化性樹脂成分を含むものである。この封止樹脂層３は、半導体素子を搭載した半導体素子搭載基板の素子搭載面、又は半導体素子を形成した半導体素子形成ウエハの素子形成面を一括封止する役割を有する。
封止樹脂層の厚さは、特に限定されないが、２０μｍ以上２，０００μｍ以下であることが好ましい。２０μｍ以上であれば半導体素子が搭載された各種基板の半導体素子搭載面を封止するのに充分であり、薄すぎることによる充填性の不良が生じることを抑制できるため好ましく、２，０００μｍ以下であれば封止された半導体装置が厚くなりすぎることが抑制できるため好ましい。
〔熱硬化性樹脂成分〕
封止樹脂層を形成するための組成物は、熱硬化性樹脂成分を含むものである。熱硬化性樹脂は、特に限定されないが、通常、半導体素子の封止に使用される液状エポキシ樹脂や固形のエポキシ樹脂、シリコーン樹脂、又はエポキシ樹脂とシリコーン樹脂からなる混成樹脂、シアネートエステル樹脂等の熱硬化性樹脂であることが好ましい。特に、熱硬化性樹脂は、５０℃未満で固形化し、かつ５０℃以上１５０℃以下で溶融するエポキシ樹脂、シリコーン樹脂、エポキシ樹脂とシリコーン樹脂からなる混成樹脂、及びシアネートエステル樹脂のいずれかを含むものであることが好ましい。
このようなエポキシ樹脂、シリコーン樹脂、エポキシ樹脂とシリコーン樹脂からなる混成樹脂、及びシアネートエステル樹脂としては、上述の繊維基材に含浸させる熱硬化性樹脂組成物に含まれる熱硬化性樹脂として例示したものと同じものを例示することができる。
〔熱可塑性樹脂成分〕
本発明において、封止樹脂層は、熱可塑性樹脂成分を含んでいても含まなくてもよいが、熱可塑性樹脂成分を含む場合、熱可塑性樹脂成分の配合量は、封止樹脂層を形成するための組成物全体に対して２質量％以下であることが好ましい。
通常、熱可塑性樹脂成分は、封止樹脂層に可とう性を付与するための成分として使用され、従来の樹脂シートなどでは取扱性を向上させ、シート形状を保持するために添加されているが、本発明の半導体封止用基材付封止材では、基材により封止樹脂層が支えられる構造となるため、熱可塑性樹脂成分を含まなくても、取扱性が良好で、かつシート形状が保持されたものとなる。
また、上記のように封止樹脂層に多量の熱可塑性樹脂成分を配合した従来の樹脂シートでは、ファンアウト型ウエハレベルパッケージ製造の再配線層形成工程において、メッキ加工時に用いられる薬品により封止樹脂が劣化しやすくなるという問題があるが、本発明の半導体封止用基材付封止材では、封止樹脂層を、熱可塑性樹脂成分を全く含まない、あるいは封止樹脂層を形成するための組成物全体に対して２質量％以下の少量の熱可塑性樹脂成分しか含まないものとすることができるため、硬化後の封止樹脂層を、再配線層形成工程におけるメッキ加工時の耐薬品性に優れたものとすることができる。つまり、ファンアウト型ウエハレベルパッケージの製造に特に好適なものとすることができる。
熱可塑性樹脂としては、例えば、ポリアクリル酸エステル等の各種アクリル系共重合体、スチレンアクリレート系共重合体、ブタジエンゴム、スチレン−ブタジエンゴム（ＳＢＲ）、エチレン−酢酸ビニルコポリマー（ＥＶＡ）、イソプレンゴム、アクリロニトリルゴム等のゴム質重合体、ウレタン系エラストマー、シリコーン系エラストマー、ポリエステル系エラストマーなどが挙げられる。
〔無機充填材〕
また、封止樹脂層を形成するための組成物には、上述の繊維基材に含浸させる熱硬化性樹脂組成物と同様、無機充填材を配合してもよい。無機充填材としては、上述の繊維基材に含浸させる熱硬化性樹脂組成物に配合するものとして例示したものと同様のものを例示することができる。
無機充填材の配合量は、熱硬化性樹脂組成物中のエポキシ樹脂やシリコーン樹脂などの樹脂成分の総質量１００質量部に対し、３００〜１，３００質量部が好ましく、特に５００〜１，０００質量部が好ましい。３００質量部以上であれば基材との線膨張係数の差が大きくなることを抑制でき、半導体装置の反りを抑えるのに好適となり、１，３００質量部以下であれば流動性低下による充填性の不良が抑制され、結果として基板に搭載された半導体素子やウエハに形成された半導体素子を良好に封止することができる。なお、この無機充填材は、熱硬化性樹脂組成物全体の７５〜９５質量％、特に８０〜９０質量％の範囲で含有することが好ましい。
〔その他の添加剤〕
封止樹脂層を形成するための組成物には、必要に応じて、上記成分に加えて、その他の添加剤を配合してもよい。このような添加剤としては、例えば、三酸化アンチモン等のアンチモン化合物、モリブデン酸亜鉛担持タルク、モリブデン酸亜鉛担持酸化亜鉛等のモリブデン化合物、ホスファゼン化合物、水酸化アルミニウム、水酸化マグネシウム等の水酸化物、ホウ酸亜鉛、スズ酸亜鉛等の難燃剤、カーボンブラック等の着色剤、ハイドロタルサイト等のハロゲンイオントラップ剤等を挙げることができる。
上述のように、封止樹脂層を形成するための組成物に使用する樹脂の種類や無機充填材などの添加剤の配合量によって、封止樹脂層の硬化物の線膨張係数α２を調整することができる。
［半導体封止用基材付封止材の製造方法］
本発明の半導体封止用基材付封止材は、基材の一方の表面に封止樹脂層を形成することで作製することができる。封止樹脂層は、基材の一方の表面に未硬化又は半硬化の熱硬化性樹脂を含む組成物（上述の封止樹脂層を形成するための組成物）をシート状あるいはフィルム状で積層し、真空ラミネートや高温真空プレス、熱ロール等を用いることで形成する方法、また、減圧又は真空下で、印刷やディスペンス等で液状エポキシ樹脂やシリコーン樹脂等の熱硬化性樹脂を含む組成物を塗布し加熱する方法、更に、未硬化又は半硬化の熱硬化性樹脂を含む組成物をプレス成形する方法など、各種の方法で形成することができる。
［半導体装置］
また、本発明では、上述の本発明の半導体封止用基材付封止材の封止樹脂層で半導体素子が封止されたものである半導体装置を提供する。図２は、本発明の半導体封止用基材付封止材を用いて製造された半導体装置の一例を示す概略断面図である。
図２の半導体装置４は、半導体素子５が硬化後の封止樹脂層３’で封止されたものであり、硬化後の封止樹脂層３’の表面側には半導体封止用基材付封止材の基材２を有し、逆側（半導体素子５側）にはバッファーコート層６、メッキパターン層７、及び絶縁保護層８からなる再配線層１０、更にはバンプ９を有する。
上述のように、本発明の半導体封止用基材付封止材は、ファンアウト型ウエハレベルパッケージの製造に特に好適なものであるため、この半導体封止用基材付封止材で半導体素子が封止された本発明の半導体装置は、図２に示されるようなファンアウト型ウエハレベルパッケージとすることができる。
［半導体装置の製造方法］
また、本発明では、半導体装置の製造方法であって、半導体素子を搭載した半導体素子搭載基板の素子搭載面、又は半導体素子を形成した半導体素子形成ウエハの素子形成面を、上述の本発明の半導体封止用基材付封止材の封止樹脂層の硬化物で一括封止する半導体装置の製造方法を提供する。
また、本発明の半導体装置の製造方法は、支持基板上に積層した仮固定材で半導体素子を仮固定した半導体素子搭載基板の素子搭載面を、前記半導体封止用基材付封止材の封止樹脂層により被覆する被覆工程、前記封止樹脂層を加熱して硬化させることで、前記素子搭載面を一括封止する封止工程、前記仮固定材を除去する仮固定材除去工程、前記仮固定材除去後の露出面に再配線層を形成することで再配線体を作製する再配線工程、及び前記再配線体をダイシングすることで半導体装置を製造するダイシング工程、を有する方法であることが好ましい。
図３は、本発明の半導体封止用基材付封止材を用いて半導体素子を搭載した基板から半導体装置を製造する方法の一例のフロー図である。以下、図３を参照して、本発明の半導体装置の製造方法について具体的に説明する。
図３の半導体装置の製造方法は、支持基板１２上に積層した仮固定材１１で半導体素子５を仮固定した半導体素子搭載基板１３の素子搭載面を、基材２の一方の表面に封止樹脂層３が形成された半導体封止用基材付封止材１の封止樹脂層３により被覆する被覆工程（図３（Ａ））、封止樹脂層３を加熱して硬化させることで硬化後の封止樹脂層３’とし、素子搭載面を一括封止する封止工程（図３（Ｂ））、支持基板１２と仮固定材１１を除去する仮固定材除去工程（図３（Ｃ））、仮固定材除去後の露出面にバッファーコート層６、メッキパターン層７、及び絶縁保護層８からなる再配線層１０、更にはバンプ９を形成することで再配線体１４を作製する再配線工程（図３（Ｄ））、及び再配線体１４をダイシングすることで半導体装置４を製造するダイシング工程（図３（Ｅ））を有する。
〔被覆工程〕
本発明の半導体装置の製造方法における被覆工程は、半導体封止用基材付封止材１の封止樹脂層３により、支持基板１２上に積層した仮固定材１１で半導体素子５を仮固定（搭載）した半導体素子搭載基板１３の素子搭載面を被覆する工程である。
仮固定材１１としては、特に限定されないが、例えば、ＵＶ硬化性粘着剤などのＵＶ剥離性粘着剤、熱発泡性粘着剤などの熱剥離性粘着剤等を用いることができる。
また、支持基板１２としては、特に限定されないが、例えば、ガラス基板、シリコンウエハ、ＳＵＳ（ステンレス鋼）などの金属板、ポリアミドやポリイミドなどのプラスチック基板等を用いることができる。
〔封止工程〕
本発明の半導体装置の製造方法における封止工程は、上記被覆工程の後、封止樹脂層３を加熱して硬化させ、硬化後の封止樹脂層３’とすることで、半導体素子搭載基板の半導体素子搭載面を一括封止する工程である。加熱温度としては、例えば１００〜２００℃とし、加熱時間は例えば１〜６０分間とすることができる。
〔仮固定材除去工程〕
本発明の半導体装置の製造方法における仮固定材除去工程は、上記封止後の半導体素子搭載基板から、支持基板１２と仮固定材１１を除去する工程である。
なお、図３（Ｃ）中のｄは半導体素子５自体の長さ、ｅは半導体素子５間の距離を示しており、ｄは０．１ｍｍ〜３０ｍｍであることが好ましく、１ｍｍ〜２０ｍｍがより好ましく、ｅは０．１〜５０ｍｍが好ましく、２〜２０ｍｍがより好ましい。また、ｄとｅの割合ｄ／ｅは０．１〜２０であることが好ましく、０．５〜５がより好ましい。ｄとｅがこのような範囲であれば、大面積のパッケージにおいても、パッケージ全体としての反りを更に良好に抑えることができる。
また、本発明の半導体封止用基材付封止材は基材を有しているため、基材のない通常の封止樹脂で封止する場合に次工程に進むために必要となる、封止樹脂面側にサポート基板を貼り付ける工程を省くことも可能となる。
〔再配線工程〕
本発明の半導体装置の製造方法における再配線工程は、上記仮固定材を除去することにより露出した半導体素子面（露出面）に、再配線層１０を形成することで再配線体１４を作製する工程である。
再配線層の形成方法としては、特に限定されないが、例えば、露出した半導体素子５に感光性ポリイミド材料やＰＢＯ（ポリベンゾオキサゾール）などを用いてパターニングしたバッファーコート層６を形成し、次いで金属スパッタ法などにより形成した金属シード層に、セミアディティブ法などの公知の方法でパターニングしたメッキパターン層７を形成し、ポリイミドやＰＢＯなどを用いてパターニングした絶縁保護層８を形成する方法が挙げられる。
また、形成した再配線層１０に、半田ボールや半田メッキなど公知の方法により、バンプ９を形成してもよい。
〔ダイシング工程〕
本発明の半導体装置の製造方法におけるダイシング工程は、上記の再配線層を形成した再配線体１４をダイシングすることで個片化し、半導体装置４を製造する工程である。また、ダイシングし、個片化したものに、レーザーマークによる印字を行ってもよい。
以上のように、本発明の半導体封止用基材付封止材であれば、大面積のパッケージを封止する場合にもパッケージの反りを抑えることができる半導体封止用基材付封止材となる。また、本発明の半導体封止用基材付封止材であれば、封止樹脂層が熱可塑性樹脂成分を含まなくても、シート形状を保ち、かつパッケージの反りを低減することができる。従って、従来シート形状を保つために配合していた熱可塑性樹脂成分を封止樹脂層に配合する必要がなく、硬化後の封止樹脂層を、ファンアウト型ウエハレベルパッケージの製造の再配線層形成工程におけるメッキ加工時の耐薬品性に優れたものとすることができる。つまり、本発明の半導体封止用基材付封止材は、ファンアウト型ウエハレベルパッケージの製造に特に好適である。また、本発明の半導体装置であれば、上記のような本発明の半導体封止用基材付封止材で半導体素子が封止されるため、封止面が大面積であっても、パッケージの反りが抑制された半導体装置となる。また、本発明の半導体装置の製造方法であれば、このような半導体装置を容易に製造することができ、また、ファンアウト型ウエハレベルパッケージの半導体装置を製造することもできる。
以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
［実施例１］
＜基材の作製＞
クレゾールノボラック型エポキシ樹脂（商品名：ＥＰＩＣＬＯＮ−Ｎ６９５、ＤＩＣ製）６０質量部、フェノールノボラック樹脂（商品名：ＴＤ２０９０、ＤＩＣ製）３０質量部、黒色顔料としてカーボンブラック（商品名：３２３０Ｂ、三菱化学製）３質量部、触媒ＴＰＰ（トリフェニルホスフィン）０．６質量部に、トルエン３００質量部を加えて攪拌混合し、エポキシ樹脂組成物のトルエン分散液を調製した。このエポキシ樹脂組成物のトルエン分散液に繊維基材としてＥガラスクロス（日東紡績製、厚さ：１５０μｍ）を浸漬することにより、エポキシ樹脂組成物のトルエン分散液をＥガラスクロスに含浸させた。該ガラスクロスを１２０℃で１５分間放置することによりトルエンを揮発させた。該ガラスクロスを１７５℃で５分間加熱成型して成型品を得、更にこれを１８０℃で４時間加熱（２次硬化）することで、含浸させたエポキシ樹脂組成物を硬化させ、繊維基材層の両面にエポキシ樹脂組成物の硬化物層が形成された、４００ｍｍ×５００ｍｍ、厚さ０．１６ｍｍのエポキシ樹脂含浸繊維基材Ｘ１を得た。
＜封止樹脂層となる樹脂組成物の調製＞
クレゾールノボラック型エポキシ樹脂（商品名：ＥＰＩＣＬＯＮ−Ｎ６５５、ＤＩＣ製）６０質量部、フェノールノボラック樹脂（商品名：ＢＲＧ５５５、昭和高分子製）３０質量部、平均粒径７μｍの球状シリカ（商品名：ＭＳＳ−７、龍森製）４００質量部、触媒ＴＰＰ（トリフェニルホスフィン）０．２質量部、シランカップリング剤：３−グリシドキシプロピルトリメトキシシラン（商品名：ＫＢＭ４０３、信越化学工業製）０．５質量部、黒色顔料としてカーボンブラック（商品名：３２３０Ｂ、三菱化学製）３質量部を高速混合装置で十分混合した後、連続混練装置で加熱混練し、次いでＴダイから押し出しすることにより、３９０ｍｍ×４９０ｍｍ、厚さ０．３ｍｍのシート状の熱硬化性樹脂組成物Ｙ１を得た。
＜半導体封止用基材付封止材の作製＞
上記エポキシ樹脂含浸繊維基材Ｘ１上に、上記シート状の熱硬化性樹脂組成物Ｙ１を載せ、ニッコーマテリアルズ社製の真空ラミネータを用いて、真空度５０Ｐａ、温度５０℃、時間６０秒の条件でラミネートすることにより半導体封止用基材付封止材Ｚ１を作製した。
＜半導体素子搭載基板の作製＞
支持基板として、４２０ｍｍ×５２０ｍｍ、厚さ１ｍｍのＳＵＳ板を準備し、仮固定材としてリバアルファＮｏ．３１９５Ｖを同サイズで貼り合わせ、リバアルファ上に２０ｍｍ×２０ｍｍのシリコンチップを２００個搭載した半導体素子搭載基板を作製した。
＜封止後半導体素子搭載基板の作製＞
上記の半導体封止用基材付封止材Ｚ１と上記半導体素子搭載基板をニッコーマテリアルズ社の真空プレスを用いて、真空度５０Ｐａ、圧力１．０ＭＰａ、１５０℃、３００ｓの条件で圧縮成形することで硬化封止した。硬化封止後、１５０℃で４時間ポストキュアした後、１８０℃でリバアルファと支持基板を除去し、封止後半導体素子搭載基板を得た。
［実施例２］
＜基材の作製＞
エポキシ樹脂組成物に平均粒径０．５μｍの球状シリカ（商品名：ＳＣ−２０５０、アドマテックス製）５０質量部を加える以外は実施例１と同様の操作を行い、４００ｍｍ×５００ｍｍ、厚さ０．１６ｍｍのエポキシ樹脂含浸繊維基材Ｘ２を得た。
＜封止樹脂層となる樹脂組成物の調製＞
クレゾールノボラック型エポキシ樹脂（商品名：ＥＰＩＣＬＯＮ−Ｎ６５５、ＤＩＣ製）４０質量部、ビスフェノールＡ型結晶性エポキシ樹脂（商品名：ＹＬ−６８１０、三菱化学製）１２質量部、フェノールノボラック樹脂（商品名：ＢＲＧ５５５、昭和高分子製）３０質量部、平均粒径７μｍの球状シリカ（商品名：ＭＳＳ−７、龍森製）４５０質量部、触媒ＴＰＰ（トリフェニルホスフィン）０．２質量部、シランカップリング剤：３−グリシドキシプロピルトリメトキシシラン（商品名：ＫＢＭ４０３、信越化学工業製）０．５質量部、黒色顔料としてカーボンブラック（商品名：３２３０Ｂ、三菱化学製）３質量部を高速混合装置で十分混合した後、連続混練装置で加熱混練し、次いでＴダイから押し出しすることにより、３９０ｍｍ×４９０ｍｍ、厚さ０．３ｍｍのシート状の熱硬化性樹脂組成物Ｙ２を得た。
＜半導体封止用基材付封止材の作製＞
エポキシ樹脂含浸繊維基材Ｘ１の代わりにエポキシ樹脂含浸繊維基材Ｘ２を使用し、シート状の熱硬化性樹脂組成物Ｙ１の代わりにシート状の熱硬化性樹脂組成物Ｙ２を使用する以外は実施例１と同様の操作を行い、半導体封止用基材付封止材Ｚ２を得た。
＜半導体素子搭載基板の作製＞
実施例１と同様にして半導体素子搭載基板を作製した。
＜封止後半導体素子搭載基板の作製＞
半導体封止用基材付封止材Ｚ１の代わりに半導体封止用基材付封止材Ｚ２を使用する以外は実施例１と同様の操作を行い、封止後半導体素子搭載基板を得た。
［実施例３］
＜基材の作製＞
非共役二重結合を有する有機ケイ素化合物として分子鎖両末端ビニル基封鎖ジメチルポリシロキサン５０質量部、分子鎖両末端ジメチルハイドロジェンシロキシ基封鎖ジメチルポリシロキサン５０質量部、反応抑制剤としてアセチレンアルコール系のエチニルシクロヘキサノール０．２質量部、塩化白金酸のオクチルアルコール変性溶液０．１質量部、及び黒色顔料としてカーボンブラック３質量部に、トルエン２００質量部を加えて攪拌混合し、シリコーン樹脂組成物のトルエン分散液を調製した。このシリコーン樹脂組成物のトルエン分散液に繊維基材としてＥガラスクロス（日東紡績製、厚さ：１５０μｍ）を浸漬することにより、シリコーン樹脂組成物のトルエン分散液をＥガラスクロスに含浸させた。該ガラスクロスを、１２０℃で１５分間放置することによりトルエンを揮発させた。該ガラスクロスを１７５℃で５分間加熱成型して成型品を得、更にこれを１５０℃で１０分間加熱（２次硬化）することで、含浸させた熱硬化性樹脂を硬化させ、繊維基材層の両面にシリコーン樹脂組成物の硬化物層が形成された４００ｍｍ×５００ｍｍ、厚さ０．１６ｍｍのシリコーン樹脂含浸繊維基材Ｘ３を得た。
＜封止樹脂層となる樹脂組成物の調製＞
平均粒径７μｍの球状シリカの配合量を３５０質量部とする以外は実施例１と同様の操作を行い、３９０ｍｍ×４９０ｍｍ、厚さ０．３ｍｍのシート状の熱硬化性樹脂組成物Ｙ３を得た。
＜半導体封止用基材付封止材の作製＞
エポキシ樹脂含浸繊維基材Ｘ１の代わりにシリコーン樹脂含浸繊維基材Ｘ３を使用し、シート状の熱硬化性樹脂組成物Ｙ１の代わりにシート状の熱硬化性樹脂組成物Ｙ３を使用する以外は実施例１と同様の操作を行い、半導体封止用基材付封止材Ｚ３を得た。
＜半導体素子搭載基板の作製＞
実施例１と同様にして半導体素子搭載基板を作製した。
＜封止後半導体素子搭載基板の作製＞
半導体封止用基材付封止材Ｚ１の代わりに半導体封止用基材付封止材Ｚ３を使用する以外は実施例１と同様の操作を行い、封止後半導体素子搭載基板を得た。
［実施例４］
＜基材の作製＞
クレゾールノボラック型エポキシ樹脂（商品名：ＥＰＩＣＬＯＮ−Ｎ６８５、ＤＩＣ製）６０質量部、フェノールノボラック樹脂（商品名：ＴＤ２１３１、ＤＩＣ製）３０質量部、黒色顔料としてカーボンブラック（商品名：３２３０Ｂ、三菱化学製）３質量部、触媒ＴＰＰ（トリフェニルホスフィン）０．６質量部に、トルエン３００質量部を加えて攪拌混合し、エポキシ樹脂組成物のトルエン分散液を調製した。このエポキシ樹脂組成物のトルエン分散液に繊維基材としてＥガラスクロス（日東紡績製、厚さ：１５０μｍ）を浸漬することにより、エポキシ樹脂組成物のトルエン分散液をＥガラスクロスに含浸させた。該ガラスクロスを１２０℃で１５分間放置することによりトルエンを揮発させた。該ガラスクロスを１７５℃で５分間加熱成型して成型品を得、更にこれを１８０℃で４時間加熱（２次硬化）することで、含浸させたエポキシ樹脂組成物を硬化させ、繊維基材層の両面にエポキシ樹脂組成物の硬化物層が形成された、４００ｍｍ×５００ｍｍ、厚さ０．１６ｍｍのエポキシ樹脂含浸繊維基材Ｘ４を得た。
＜封止樹脂層となる樹脂組成物の調製＞
平均粒径７μｍの球状シリカの配合量を３３０質量部とする以外は実施例１と同様の操作を行い、３９０ｍｍ×４９０ｍｍ、厚さ０．３ｍｍのシート状の熱硬化性樹脂組成物Ｙ４を得た。
＜半導体封止用基材付封止材の作製＞
エポキシ樹脂含浸繊維基材Ｘ１の代わりにエポキシ樹脂含浸繊維基材Ｘ４を使用し、シート状の熱硬化性樹脂組成物Ｙ１の代わりにシート状の熱硬化性樹脂組成物Ｙ４を使用する以外は実施例１と同様の操作を行い、半導体封止用基材付封止材Ｚ４を得た。
＜半導体素子搭載基板の作製＞
実施例１と同様にして半導体素子搭載基板を作製した。
＜封止後半導体素子搭載基板の作製＞
半導体封止用基材付封止材Ｚ１の代わりに半導体封止用基材付封止材Ｚ４を使用する以外は実施例１と同様の操作を行い、封止後半導体素子搭載基板を得た。
［実施例５］
＜基材の作製＞
実施例１と同様の操作を行い、４００ｍｍ×５００ｍｍ、厚さ０．１６ｍｍのエポキシ樹脂含浸繊維基材Ｘ１を得た。
＜封止樹脂層となる樹脂組成物の調製＞
熱可塑性樹脂（商品名：メタブレンＪ−５８００、三菱レイヨン製）１質量部を加える以外は実施例１と同様の操作を行い、３９０ｍｍ×４９０ｍｍ、厚さ０．３ｍｍのシート状の熱硬化性樹脂組成物Ｙ５を得た。なお、このシート状の熱硬化性樹脂組成物Ｙ５は、組成物全体に対して２質量％以下の量の熱可塑性樹脂を含むものである。
＜半導体封止用基材付封止材の作製＞
シート状の熱硬化性樹脂組成物Ｙ１の代わりにシート状の熱硬化性樹脂組成物Ｙ５を使用する以外は実施例１と同様の操作を行い、半導体封止用基材付封止材Ｚ５を得た。
＜半導体素子搭載基板の作製＞
実施例１と同様にして半導体素子搭載基板を作製した。
＜封止後半導体素子搭載基板の作製＞
半導体封止用基材付封止材Ｚ１の代わりに半導体封止用基材付封止材Ｚ５を使用する以外は実施例１と同様の操作を行い、封止後半導体素子搭載基板を得た。
［実施例６］
＜基材の作製＞
クレゾールノボラック型エポキシ樹脂（商品名：ＥＰＩＣＬＯＮ−Ｎ６８５、ＤＩＣ製）６０質量部、フェノールノボラック樹脂（商品名：ＴＤ２０９０、ＤＩＣ製）３０質量部、黒色顔料としてカーボンブラック（商品名：３２３０Ｂ、三菱化学製）３質量部、触媒ＴＰＰ（トリフェニルホスフィン）０．６質量部に、トルエン３００質量部を加えて攪拌混合し、エポキシ樹脂組成物のトルエン分散液を調製した。このエポキシ樹脂組成物のトルエン分散液に繊維基材としてＥガラスクロス（日東紡績製、厚さ：１５０μｍ）を浸漬することにより、エポキシ樹脂組成物のトルエン分散液をＥガラスクロスに含浸させた。該ガラスクロスを１２０℃で１５分間放置することによりトルエンを揮発させた。該ガラスクロスを１７５℃で５分間加熱成型して成型品を得、更にこれを１８０℃で４時間加熱（２次硬化）することで、含浸させたエポキシ樹脂組成物を硬化させ、繊維基材層の両面にエポキシ樹脂組成物の硬化物層が形成された、４００ｍｍ×５００ｍｍ、厚さ０．１６ｍｍのエポキシ樹脂含浸繊維基材Ｘ５を得た。
＜封止樹脂層となる樹脂組成物の調製＞
熱可塑性樹脂（商品名：メタブレンＪ−５８００、三菱レイヨン製）２０質量部を加える以外は実施例１と同様の操作を行い、３９０ｍｍ×４９０ｍｍ、厚さ０．３ｍｍのシート状の熱硬化性樹脂組成物Ｙ６を得た。なお、このシート状の熱硬化性樹脂組成物Ｙ６は、組成物全体に対して２質量％超える量の熱可塑性樹脂を含むものである。
＜半導体封止用基材付封止材の作製＞
エポキシ樹脂含浸繊維基材Ｘ１の代わりにエポキシ樹脂含浸繊維基材Ｘ５を使用し、シート状の熱硬化性樹脂組成物Ｙ１の代わりにシート状の熱硬化性樹脂組成物Ｙ６を使用する以外は実施例１と同様の操作を行い、半導体封止用基材付封止材Ｚ６を得た。
＜半導体素子搭載基板の作製＞
実施例１と同様にして半導体素子搭載基板を作製した。
＜封止後半導体素子搭載基板の作製＞
半導体封止用基材付封止材Ｚ１の代わりに半導体封止用基材付封止材Ｚ６を使用する以外は実施例１と同様の操作を行い、封止後半導体素子搭載基板を得た。
［比較例１］
＜封止樹脂組成物の作製＞
実施例１と同様の操作を行い、３９０ｍｍ×４９０ｍｍ、厚さ０．３ｍｍのシート状の熱硬化性樹脂組成物Ｙ１を得た。
＜半導体素子搭載基板の作製＞
実施例１と同様にして半導体素子搭載基板を作製した。
＜封止後半導体素子搭載基板の調製＞
基材を用いずに、シート状の熱硬化性樹脂組成物Ｙ１で直接基板を封止する以外は実施例１と同様の操作を行い、封止後半導体素子搭載基板を得た。
［比較例２］
＜基材の作製＞
クレゾールノボラック型エポキシ樹脂（商品名：ＥＰＩＣＬＯＮ−Ｎ６５５、ＤＩＣ製）６０質量部、フェノールノボラック樹脂（商品名：ＴＤ２１３１、ＤＩＣ製）３０質量部、黒色顔料としてカーボンブラック（商品名：３２３０Ｂ、三菱化学製）３質量部、触媒ＴＰＰ（トリフェニルホスフィン）０．６質量部に、トルエン３００質量部を加えて攪拌混合し、エポキシ樹脂組成物のトルエン分散液を調製した。このエポキシ樹脂組成物のトルエン分散液に繊維基材としてＥガラスクロス（日東紡績製、厚さ：１５０μｍ）を浸漬することにより、エポキシ樹脂組成物のトルエン分散液をＥガラスクロスに含浸させた。該ガラスクロスを１２０℃で１５分間放置することによりトルエンを揮発させた。該ガラスクロスを１７５℃で５分間加熱成型して成型品を得、更にこれを１８０℃で４時間加熱（２次硬化）することで、含浸させたエポキシ樹脂組成物を硬化させ、繊維基材層の両面にエポキシ樹脂組成物の硬化物層が形成された、４００ｍｍ×５００ｍｍ、厚さ０．１６ｍｍのエポキシ樹脂含浸繊維基材Ｘ６を得た。
＜封止樹脂層となる樹脂組成物の調製＞
実施例２と同様の操作を行い、３９０ｍｍ×４９０ｍｍ、厚さ０．３ｍｍのシート状の熱硬化性樹脂組成物Ｙ２を得た。
＜半導体封止用基材付封止材の作製＞
エポキシ樹脂含浸繊維基材Ｘ１の代わりにエポキシ樹脂含浸繊維基材Ｘ６を使用し、シート状の熱硬化性樹脂組成物Ｙ１の代わりにシート状の熱硬化性樹脂組成物Ｙ２を使用する以外は実施例１と同様の操作を行い、半導体封止用基材付封止材Ｚ７を得た。
＜半導体素子搭載基板の作製＞
実施例１と同様にして半導体素子搭載基板を作製した。
＜封止後半導体素子搭載基板の作製＞
半導体封止用基材付封止材Ｚ１の代わりに半導体封止用基材付封止材Ｚ７を使用する以外は実施例１と同様の操作を行い、封止後半導体素子搭載基板を得た。
［比較例３］
＜基材の作製＞
実施例６と同様の操作を行い、４００ｍｍ×５００ｍｍ、厚さ０．１６ｍｍのエポキシ樹脂含浸繊維基材Ｘ５を得た。
＜封止樹脂層となる樹脂組成物の調製＞
実施例２と同様の操作を行い、３９０ｍｍ×４９０ｍｍ、厚さ０．３ｍｍのシート状の熱硬化性樹脂組成物Ｙ２を得た。
＜半導体封止用基材付封止材の作製＞
エポキシ樹脂含浸繊維基材Ｘ１の代わりにエポキシ樹脂含浸繊維基材Ｘ５を使用し、シート状の熱硬化性樹脂組成物Ｙ１の代わりにシート状の熱硬化性樹脂組成物Ｙ２を使用する以外は実施例１と同様の操作を行い、半導体封止用基材付封止材Ｚ８を得た。
＜半導体素子搭載基板の作製＞
実施例１と同様にして半導体素子搭載基板を作製した。
＜封止後半導体素子搭載基板の作製＞
半導体封止用基材付封止材Ｚ１の代わりに半導体封止用基材付封止材Ｚ８を使用する以外は実施例１と同様の操作を行い、封止後半導体素子搭載基板を得た。
［比較例４］
＜基材の作製＞
エポキシ樹脂組成物に平均粒径０．５μｍの球状シリカ（商品名：ＳＣ−２０５０、アドマテックス製）１００質量部を加える以外は実施例１と同様の操作を行い、４００ｍｍ×５００ｍｍ、厚さ０．１６ｍｍのエポキシ樹脂含浸繊維基材Ｘ７を得た。
＜封止樹脂層となる樹脂組成物の調製＞
平均粒径７μｍの球状シリカの配合量を３００質量部とする以外は実施例１と同様の操作を行い、３９０ｍｍ×４９０ｍｍ、厚さ０．３ｍｍのシート状の熱硬化性樹脂組成物Ｙ７を得た。
＜半導体封止用基材付封止材の作製＞
エポキシ樹脂含浸繊維基材Ｘ１の代わりにエポキシ樹脂含浸繊維基材Ｘ７を使用し、シート状の熱硬化性樹脂組成物Ｙ１の代わりにシート状の熱硬化性樹脂組成物Ｙ７を使用する以外は実施例１と同様の操作を行い、半導体封止用基材付封止材Ｚ９を得た。
＜半導体素子搭載基板の作製＞
実施例１と同様にして半導体素子搭載基板を作製した。
＜封止後半導体素子搭載基板の作製＞
半導体封止用基材付封止材Ｚ１の代わりに半導体封止用基材付封止材Ｚ９を使用する以外は実施例１と同様の操作を行い、封止後半導体素子搭載基板を得た。
［比較例５］
＜基材の作製＞
比較例４と同様の操作を行い、４００ｍｍ×５００ｍｍ、厚さ０．１６ｍｍのエポキシ樹脂含浸繊維基材Ｘ７を得た。
＜封止樹脂層となる樹脂組成物の調製＞
実施例６と同様の操作を行い、３９０ｍｍ×４９０ｍｍ、厚さ０．３ｍｍのシート状の熱硬化性樹脂組成物Ｙ６を得た。なお、このシート状の熱硬化性樹脂組成物Ｙ６は、組成物全体に対して２質量％超える量の熱可塑性樹脂を含むものである。
＜半導体封止用基材付封止材の作製＞
エポキシ樹脂含浸繊維基材Ｘ１の代わりにエポキシ樹脂含浸繊維基材Ｘ７を使用し、シート状の熱硬化性樹脂組成物Ｙ１の代わりにシート状の熱硬化性樹脂組成物Ｙ６を使用する以外は実施例１と同様の操作を行い、半導体封止用基材付封止材Ｚ１０を得た。
＜半導体素子搭載基板の作製＞
実施例１と同様にして半導体素子搭載基板を作製した。
＜封止後半導体素子搭載基板の作製＞
半導体封止用基材付封止材Ｚ１の代わりに半導体封止用基材付封止材Ｚ１０を使用する以外は実施例１と同様の操作を行い、封止後半導体素子搭載基板を得た。
実施例１〜６及び比較例１〜５で得られた封止後半導体素子搭載基板、即ち、ダイシング前の半導体装置の特性を以下のようにして評価した。評価結果を表２に示す。
（線膨張係数の測定）
半導体素子の線膨張係数α１：各実施例及び比較例で使用した半導体素子の線膨張係数は、３ｐｐｍ／Ｋであった。
封止樹脂層硬化物の線膨張係数α２：各実施例及び比較例で使用した封止樹脂層用のシート状の熱硬化性樹脂組成物を、ＥＭＭＩ規格に準じた金型を使用して、１５０℃、６．９Ｎ／ｍｍ２、成形時間３００秒の条件で成形した５×５×１５ｍｍの試験片を用いて、ＲＩＧＡＫＵ製ＴＭＡ装置を用いて熱機械分析を行った。昇温５℃／分、荷重１９．６ｍＮの条件で圧縮荷重法により室温から３００℃まで測定し、線膨張係数を測定した。
基材の線膨張係数α３：各実施例及び比較例で使用した基材を、幅５ｍｍ、長さ１５ｍｍにカットした試験片を用いて、ＲＩＧＡＫＵ製ＴＭＡ装置を用いて熱機械分析を行った。試験片を装置に装着後、昇温５℃／分、荷重１ｇの条件で引っ張り荷重法により室温から３００℃まで測定し、Ｘ−Ｙ方向の線膨張係数を測定した。
（パッケージ反り量）
得られた半導体装置を、シリコンチップが露出している面が上面側になるように配置し、レーザー三次元測定機を用いて、各半導体装置の対角線方向に高さの変位を測定し、変位差を反り量とした。反りの向きが下側に凸となった場合は正、上側に凸となった場合は負の値を用いて示した。
（耐薬品性）
得られた半導体装置を表１に示すＡ〜Ｊの薬品と浸漬条件において、順に全ての薬品を浸漬した後の樹脂表面及び断面を顕微鏡にて観察し、クラックや割れなどの劣化がないものを○、クラックや割れが生じていたものを×とした。
Figure 0006603174
Figure 0006603174
表２に示されるように、半導体素子の線膨張係数α１、封止樹脂層の硬化物の線膨張係数α２、及び基材の線膨張係数α３が、α１＜α３＜α２及び−２＜α１＋α２−２α３＜２の両方を満たす実施例１〜６では、大面積のパッケージを封止してもパッケージの反りを抑えることができていた。一方、基材を使用しなかった比較例１や、α１、α２、及びα３が、−２＜α１＋α２−２α３＜２を満たさない比較例２〜５では、実施例１〜６に比べて大きなパッケージの反りが発生していた。また、封止樹脂層に熱可塑性樹脂を配合しなかった実施例１〜４、比較例１〜４、及び熱可塑性樹脂を組成物全体に対して２質量％以下の量で配合した実施例５では、封止樹脂層に熱可塑性樹脂を組成物全体に対して２質量％を超える量で配合した実施例６及び比較例５に比べて、封止樹脂層の硬化物の耐薬品性が良好であった。なお、同じ（α１＋α２−２α３）値を有する実施例１と実施例４とでは、α３−α１＜５、かつα２−α３＜５の実施例１の方が、より反りが小さかった。
以上のことから、本発明の半導体封止用基材付封止材であれば、ファンアウト型ウエハレベルパッケージの製造において、大面積のパッケージを封止してもパッケージの反りを抑えることができることが明らかとなった。また、封止樹脂層に熱可塑性樹脂を配合しない、あるいは熱可塑性樹脂を配合する場合にも配合量を所定量以下とすることで、封止樹脂層の硬化物を耐薬品性に優れたものとすることができることが明らかとなった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…半導体封止用基材付封止材、 ２…基材、 ３…封止樹脂層、
３’…硬化後の封止樹脂層、 ４…半導体装置、 ５…半導体素子、
６…バッファーコート層、 ７…メッキパターン層、 ８…絶縁保護層、
９…バンプ、 １０…再配線層、 １１…仮固定材、 １２…支持基板、
１３…半導体素子搭載基板、 １４…再配線体。

Claims (12)

  1. 半導体素子を搭載した半導体素子搭載基板の素子搭載面、又は半導体素子を形成した半導体素子形成ウエハの素子形成面を一括封止するための半導体封止用基材付封止材であって、該半導体封止用基材付封止材が、基材と、該基材の一方の表面に形成された未硬化又は半硬化の熱硬化性樹脂成分を含む封止樹脂層とを有するものであり、該半導体封止用基材付封止材により封止される前記半導体素子の線膨張係数α１、前記封止樹脂層の硬化物の線膨張係数α２、及び前記基材の線膨張係数α３が、下記式（１）及び（２）を同時に満たすものである半導体封止用基材付封止材の封止樹脂層で半導体素子が封止されたものであることを特徴とする半導体装置。
    α１＜α３＜α２ （１）
    −２＜α１＋α２−２α３＜２ （２）
    （ただし、線膨張係数の単位はｐｐｍ／Ｋである。）
  2. 前記線膨張係数α１、前記線膨張係数α２、及び前記線膨張係数α３が、前記式（１）及び（２）に加えて、下記式（３）及び（４）を満たすものであることを特徴とする請求項１に記載の半導体装置。
    α３−α１＜５ （３）
    α２−α３＜５ （４）
    （ただし、線膨張係数の単位はｐｐｍ／Ｋである。）
  3. 前記基材が、繊維基材に熱硬化性樹脂組成物が含浸して硬化した繊維含有樹脂基材であることを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 前記封止樹脂層が、熱可塑性樹脂成分を含まないものであるか、前記封止樹脂層を形成するための組成物全体に対して２質量％以下の熱可塑性樹脂成分を含むものであることを特徴とする請求項１から請求項３のいずれか一項に記載の半導体装置。
  5. 前記封止樹脂層が、無機充填材を含み、該無機充填材の量が、前記封止樹脂層を形成するための組成物全体の７５〜９５質量％であることを特徴とする請求項１から請求項４のいずれか一項に記載の半導体装置。
  6. 前記半導体装置が、ファンアウト型ウエハレベルパッケージであることを特徴とする請求項１から請求項５のいずれか一項に記載の半導体装置。
  7. 半導体装置の製造方法であって、
    半導体素子を搭載した半導体素子搭載基板の素子搭載面、又は半導体素子を形成した半導体素子形成ウエハの素子形成面を、
    半導体素子を搭載した半導体素子搭載基板の素子搭載面、又は半導体素子を形成した半導体素子形成ウエハの素子形成面を一括封止するための半導体封止用基材付封止材であって、該半導体封止用基材付封止材が、基材と、該基材の一方の表面に形成された未硬化又は半硬化の熱硬化性樹脂成分を含む封止樹脂層とを有するものであり、該半導体封止用基材付封止材により封止される前記半導体素子の線膨張係数α １ 、前記封止樹脂層の硬化物の線膨張係数α ２ 、及び前記基材の線膨張係数α ３ が、下記式（１）及び（２）を同時に満たすものである半導体封止用基材付封止材の封止樹脂層の硬化物で一括封止することを特徴とする半導体装置の製造方法。
    α １ ＜α ３ ＜α ２ （１）
    −２＜α １ ＋α ２ −２α ３ ＜２ （２）
    （ただし、線膨張係数の単位はｐｐｍ／Ｋである。）
  8. 前記線膨張係数α １ 、前記線膨張係数α ２ 、及び前記線膨張係数α ３ が、前記式（１）及び（２）に加えて、下記式（３）及び（４）を満たすものであることを特徴とする請求項７に記載の半導体装置の製造方法。
    α ３ −α １ ＜５ （３）
    α ２ −α ３ ＜５ （４）
    （ただし、線膨張係数の単位はｐｐｍ／Ｋである。）
  9. 前記基材が、繊維基材に熱硬化性樹脂組成物が含浸して硬化した繊維含有樹脂基材であることを特徴とする請求項７又は請求項８に記載の半導体装置の製造方法。
  10. 前記封止樹脂層が、熱可塑性樹脂成分を含まないものであるか、前記封止樹脂層を形成するための組成物全体に対して２質量％以下の熱可塑性樹脂成分を含むものであることを特徴とする請求項７から請求項９のいずれか一項に記載の半導体装置の製造方法。
  11. 前記封止樹脂層が、無機充填材を含み、該無機充填材の量が、前記封止樹脂層を形成するための組成物全体の７５〜９５質量％であることを特徴とする請求項７から請求項１０のいずれか一項に記載の半導体装置の製造方法。
  12. 支持基板上に積層した仮固定材で半導体素子を仮固定した半導体素子搭載基板の素子搭載面を、前記半導体封止用基材付封止材の封止樹脂層により被覆する被覆工程、
    前記封止樹脂層を加熱して硬化させることで、前記素子搭載面を一括封止する封止工程、
    前記仮固定材を除去する仮固定材除去工程、
    前記仮固定材除去後の露出面に再配線層を形成することで再配線体を作製する再配線工程、及び
    前記再配線体をダイシングすることで半導体装置を製造するダイシング工程、
    を有することを特徴とする請求項７から請求項１１のいずれか一項に記載の半導体装置の製造方法。
JP2016095289A 2016-05-11 2016-05-11 半導体装置、及び半導体装置の製造方法 Active JP6603174B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016095289A JP6603174B2 (ja) 2016-05-11 2016-05-11 半導体装置、及び半導体装置の製造方法
US15/490,016 US10177059B2 (en) 2016-05-11 2017-04-18 Method for manufacturing semiconductor apparatus using a base-attached encapsulant
KR1020170057162A KR102262042B1 (ko) 2016-05-11 2017-05-08 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치 및 반도체 장치의 제조 방법
TW106115348A TWI721165B (zh) 2016-05-11 2017-05-09 半導體封止用之附有基材之封止材、半導體裝置以及半導體裝置之製造方法
US15/715,455 US10242924B2 (en) 2016-05-11 2017-09-26 Base-attached encapsulant for semiconductor encapsulation, semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016095289A JP6603174B2 (ja) 2016-05-11 2016-05-11 半導体装置、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017204558A JP2017204558A (ja) 2017-11-16
JP6603174B2 true JP6603174B2 (ja) 2019-11-06

Family

ID=60295244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016095289A Active JP6603174B2 (ja) 2016-05-11 2016-05-11 半導体装置、及び半導体装置の製造方法

Country Status (4)

Country Link
US (2) US10177059B2 (ja)
JP (1) JP6603174B2 (ja)
KR (1) KR102262042B1 (ja)
TW (1) TWI721165B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6800113B2 (ja) * 2017-08-28 2020-12-16 信越化学工業株式会社 繊維含有樹脂基板、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、封止後半導体素子搭載シート、半導体装置、及び半導体装置の製造方法
US11799442B2 (en) * 2017-09-29 2023-10-24 Nagase Chemtex Corporation Manufacturing method of mounting structure, and laminate sheet therefor
US10665522B2 (en) * 2017-12-22 2020-05-26 Intel IP Corporation Package including an integrated routing layer and a molded routing layer
JP7109940B2 (ja) * 2018-03-08 2022-08-01 日東電工株式会社 封止用接着シート
JP7174637B2 (ja) * 2019-01-28 2022-11-17 株式会社ダイセル 硬化性フイルム
JP7354666B2 (ja) * 2019-08-19 2023-10-03 株式会社レゾナック 封止用フィルム、封止構造体、及び封止構造体の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6123243B2 (ja) 2012-11-12 2017-05-10 味の素株式会社 絶縁樹脂材料
JP2014103176A (ja) * 2012-11-16 2014-06-05 Shin Etsu Chem Co Ltd 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
KR101983132B1 (ko) * 2012-11-29 2019-05-28 삼성전기주식회사 전자부품 패키지
JP2014197670A (ja) 2013-03-07 2014-10-16 日東電工株式会社 半導体装置の製造方法及び熱硬化性樹脂シート
JP5977717B2 (ja) * 2013-07-29 2016-08-24 信越化学工業株式会社 半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法
JP6066856B2 (ja) * 2013-08-01 2017-01-25 日東電工株式会社 半導体装置の製造方法、及び、封止用シート
US9768038B2 (en) * 2013-12-23 2017-09-19 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of making embedded wafer level chip scale packages
JP2015153853A (ja) * 2014-02-13 2015-08-24 日立化成株式会社 半導体装置
JP6165686B2 (ja) * 2014-07-31 2017-07-19 信越化学工業株式会社 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2016046469A (ja) * 2014-08-26 2016-04-04 日東電工株式会社 半導体装置の製造方法及び封止用シート

Also Published As

Publication number Publication date
KR20170127363A (ko) 2017-11-21
KR102262042B1 (ko) 2021-06-09
US10242924B2 (en) 2019-03-26
JP2017204558A (ja) 2017-11-16
US10177059B2 (en) 2019-01-08
US20170330813A1 (en) 2017-11-16
US20180025958A1 (en) 2018-01-25
TW201807760A (zh) 2018-03-01
TWI721165B (zh) 2021-03-11

Similar Documents

Publication Publication Date Title
JP6603174B2 (ja) 半導体装置、及び半導体装置の製造方法
JP5851824B2 (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP5977717B2 (ja) 半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法
US20180247834A1 (en) Method for manufacturing semiconductor apparatus
JP6254509B2 (ja) 電磁波シールド性支持基材付封止材及び封止後半導体素子搭載基板、封止後半導体素子形成ウエハ並びに半導体装置
JP5934078B2 (ja) 繊維含有樹脂基板及び半導体装置の製造方法
JP6463662B2 (ja) 半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法
JP6185342B2 (ja) 封止材積層複合体、封止後半導体素子搭載基板又は封止後半導体素子形成ウエハ、及び半導体装置の製造方法
JP2015050447A (ja) 封止材積層複合体、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
KR20150109272A (ko) 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치 및 반도체 장치의 제조 방법
JP6117715B2 (ja) 真空ラミネーション装置および半導体装置の製造方法
JP2013197327A (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板、及び半導体装置の製造方法
JP5542848B2 (ja) 封止材積層複合体、封止後半導体素子搭載ウエハ、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP6001515B2 (ja) 封止材積層複合体、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2014103178A (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2015154011A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170414

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191010

R150 Certificate of patent or registration of utility model

Ref document number: 6603174

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150