KR20170127363A - 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치 및 반도체 장치의 제조 방법 - Google Patents

반도체 밀봉용 기재 부착 밀봉재, 반도체 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20170127363A
KR20170127363A KR1020170057162A KR20170057162A KR20170127363A KR 20170127363 A KR20170127363 A KR 20170127363A KR 1020170057162 A KR1020170057162 A KR 1020170057162A KR 20170057162 A KR20170057162 A KR 20170057162A KR 20170127363 A KR20170127363 A KR 20170127363A
Authority
KR
South Korea
Prior art keywords
sealing
semiconductor
substrate
base material
semiconductor element
Prior art date
Application number
KR1020170057162A
Other languages
English (en)
Other versions
KR102262042B1 (ko
Inventor
도모아키 나카무라
히데키 아키바
도시오 시오바라
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20170127363A publication Critical patent/KR20170127363A/ko
Application granted granted Critical
Publication of KR102262042B1 publication Critical patent/KR102262042B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)

Abstract

[과제] 대면적의 패키지를 밀봉하는 경우에도, 패키지의 휨을 억제할 수 있는 반도체 밀봉용 기재 부착 밀봉재를 제공한다.
[해결 수단] 반도체 소자를 탑재한 반도체 소자 탑재 기판의 소자 탑재면, 또는 반도체 소자를 형성한 반도체 소자 형성 웨이퍼의 소자 형성면을 일괄 밀봉하기 위한 반도체 밀봉용 기재 부착 밀봉재이며, 해당 반도체 밀봉용 기재 부착 밀봉재가, 기재와, 해당 기재의 한쪽 표면에 형성된 미경화 또는 반경화된 열 경화성 수지 성분을 포함하는 밀봉 수지층을 갖는 것이며, 해당 반도체 밀봉용 기재 부착 밀봉재에 의해 밀봉되는 상기 반도체 소자의 선팽창 계수 α1, 상기 밀봉 수지층의 경화물의 선팽창 계수 α2 및 상기 기재의 선팽창 계수 α3이, 하기 식 (1) 및 (2)를 동시에 충족하는 것인 반도체 밀봉용 기재 부착 밀봉재.
Figure pat00018

(단, 선팽창 계수의 단위는 ppm/K이다)

Description

반도체 밀봉용 기재 부착 밀봉재, 반도체 장치 및 반도체 장치의 제조 방법{BASE-ATTACHED ENCAPSULANT FOR SEMICONDUCTOR ENCAPSULATION, SEMICONDUCTOR APPARATUS, AND METHOD FOR MANUFACTURING SEMICONDUCTOR APPARATUS}
본 발명은 반도체 밀봉용 기재 부착 밀봉재, 해당 반도체 밀봉용 기재 부착 밀봉재를 사용하여 제조된 반도체 장치 및 그의 제조 방법에 관한 것이다.
근년, 휴대 전화나 스마트폰, 태블릿 단말기 등으로 대표되는 전자 기기의 소형화, 박형화, 고기능화가 요구되고 있으며, 전자 기기를 구성하는 반도체 장치에 대해서도 소형화, 박형화, 고밀도 실장화가 요구되고 있다. 이와 같은 요구를 실현하는 반도체 패키지 제조 기술로서, 팬 아웃형 웨이퍼 레벨 패키지 기술이 큰 주목을 모으고 있다. 팬 아웃형 웨이퍼 레벨 패키지는, 종래의 웨이퍼 레벨의 재배선 기술을 사용하여 반도체 소자의 영역 외에도 재배선층을 형성하는 패키지의 총칭이다. 반도체 패키지의 종류로서 일반적인 BGA(Ball Grid Array)형의 패키지 등에서는, 반도체 소자를 패키지 기판에 실장하여, 와이어 본딩할 필요가 있지만, 이 팬 아웃형 웨이퍼 레벨 패키지에 있어서는, 그들 패키지 기판이나 와이어 배선 등을 박막의 배선체로 치환하여 반도체 소자와 접합함으로써, 베어 칩 레벨의 소형 패키지가 가능해진다.
이러한 팬 아웃형 웨이퍼 레벨 패키지를 제조하는 방법으로서는, 가고정재로서 양면 점착 시트를 부착한 지지 기판에 복수의 반도체 소자를 가고정하고, 밀봉 수지로 복수의 반도체 소자를 일괄 밀봉한 후, 밀봉체로부터 점착 시트를 제거하고, 계속하여 밀봉체의 점착 시트가 부착되어 있던 면 위에 재배선층을 형성하는 방법이 알려져 있다(특허문헌 1 내지 3 참조). 이들 팬 아웃형 웨이퍼 레벨 패키지의 제조에 있어서는, 제조 비용면에서, 대면적에서의 일괄 밀봉이 행하여지고 있지만, 패키지의 휨, 특히 지지 기판과 가고정재를 제거한 후의 휨이 현저해지는 것이 큰 문제가 되었다.
일본 특허 공개 제2015-032647호 공보 일본 특허 공개 제2014-197670호 공보 일본 특허 공개 제2014-095047호 공보
본 발명은 상기 문제를 해결하기 위하여 이루어진 것이며, 대면적의 패키지를 밀봉하는 경우에도 패키지의 휨을 억제할 수 있는 반도체 밀봉용 기재 부착 밀봉재, 해당 밀봉재로 반도체 소자가 밀봉된 반도체 장치 및 해당 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 달성하기 위하여, 본 발명에서는, 반도체 소자를 탑재한 반도체 소자 탑재 기판의 소자 탑재면, 또는 반도체 소자를 형성한 반도체 소자 형성 웨이퍼의 소자 형성면을 일괄 밀봉하기 위한 반도체 밀봉용 기재 부착 밀봉재이며, 해당 반도체 밀봉용 기재 부착 밀봉재가, 기재와, 해당 기재의 한쪽 표면에 형성된 미경화 또는 반경화된 열 경화성 수지 성분을 포함하는 밀봉 수지층을 갖는 것이며, 해당 반도체 밀봉용 기재 부착 밀봉재에 의해 밀봉되는 상기 반도체 소자의 선팽창 계수 α1, 상기 밀봉 수지층의 경화물의 선팽창 계수 α2 및 상기 기재의 선팽창 계수 α3이, 하기 식 (1) 및 (2)를 동시에 충족하는 것인 반도체 밀봉용 기재 부착 밀봉재를 제공한다.
Figure pat00001
(단, 선팽창 계수의 단위는 ppm/K이다)
이러한 반도체 밀봉용 기재 부착 밀봉재라면, 반도체 소자 영역과 반도체 소자가 아닌 수지 영역의 각각의 영역에서의 미소한 휨을 상쇄함으로써, 대면적의 패키지를 밀봉하는 경우에도 패키지 전체로서의 휨을 억제할 수 있는 반도체 밀봉용 기재 부착 밀봉재가 된다.
또한, 상기 선팽창 계수 α1, 상기 선팽창 계수 α2 및 상기 선팽창 계수 α3이, 상기 식 (1) 및 (2)에 더해, 하기 식 (3) 및 (4)를 충족하는 것임이 바람직하다.
Figure pat00002
(단, 선팽창 계수의 단위는 ppm/K이다)
이러한 반도체 밀봉용 기재 부착 밀봉재라면, 반도체 소자 영역과 반도체 소자가 아닌 수지 영역의 각각의 영역에서의 휨이 더욱 미소한 것이 되어, 표면의 요철을 억제할 수 있다. 따라서, 특히, 이 반도체 밀봉용 기재 부착 밀봉재를 팬 아웃형 웨이퍼 레벨 패키지의 제조에 사용한 경우에는 재배선층 형성 시에 공정에 들어가지 않는다는 문제를 피할 수 있다.
또한, 상기 기재가, 섬유 기재에 열 경화성 수지 조성물이 함침되고 경화된 섬유 함유 수지 기재인 것이 바람직하다.
이러한 기재라면, 기재 자체의 선팽창 계수를 작게 할 수 있어, 반도체 소자 영역의 휨을 더욱 억제하는 것이 가능해진다.
또한, 상기 밀봉 수지층이, 열 가소성 수지 성분을 포함하지 않은 것이거나, 상기 밀봉 수지층을 형성하기 위한 조성물 전체에 대하여 2질량％ 이하의 열 가소성 수지 성분을 포함하는 것이 바람직하다.
이러한 밀봉 수지층으로 함으로써, 경화 후의 밀봉 수지층을, 재배선층 형성 공정에 있어서의 도금 가공 시의 내약품성이 우수한 것으로 할 수 있다.
상기 밀봉 수지층이 무기 충전재를 포함하고, 해당 무기 충전재의 양이 상기 밀봉 수지층을 형성하기 위한 조성물 전체의 75 내지 95질량％인 것이 바람직하다.
이러한 반도체 밀봉용 기재 부착 밀봉재라면, 패키지의 휨을 더욱 억제할 수 있다.
또한, 본 발명에서는, 상기한 반도체 밀봉용 기재 부착 밀봉재의 밀봉 수지층으로 반도체 소자가 밀봉된 것인 반도체 장치를 제공한다.
이러한 반도체 장치라면, 밀봉면이 대면적이어도, 패키지의 휨이 억제된 반도체 장치가 된다.
이 경우, 상기 반도체 장치가 팬 아웃형 웨이퍼 레벨 패키지인 것이 바람직하다.
또한, 본 발명에서는, 반도체 장치의 제조 방법이며, 반도체 소자를 탑재한 반도체 소자 탑재 기판의 소자 탑재면, 또는 반도체 소자를 형성한 반도체 소자 형성 웨이퍼의 소자 형성면을, 상기한 반도체 밀봉용 기재 부착 밀봉재의 밀봉 수지층의 경화물로 일괄 밀봉하는 반도체 장치의 제조 방법을 제공한다.
이러한 반도체 장치의 제조 방법이라면, 밀봉면이 대면적이어도, 패키지의 휨이 억제된 반도체 장치를 용이하게 제조할 수 있다.
또한, 상기한 본 발명의 반도체 장치의 제조 방법은, 지지 기판 위에 적층한 가고정재로 반도체 소자를 가고정한 반도체 소자 탑재 기판의 소자 탑재면을, 상기 반도체 밀봉용 기재 부착 밀봉재의 밀봉 수지층에 의해 피복하는 피복 공정, 상기 밀봉 수지층을 가열하여 경화시킴으로써, 상기 소자 탑재면을 일괄 밀봉하는 밀봉 공정, 상기 가고정재를 제거하는 가고정재 제거 공정, 상기 가고정재 제거 후의 노출면에 재배선층을 형성함으로써 재배선체를 제작하는 재배선 공정 및 상기 재배선체를 다이싱함으로써 반도체 장치를 제조하는 다이싱 공정을 갖는 것이 바람직하다.
이러한 반도체 장치의 제조 방법이라면, 밀봉면이 대면적이어도, 패키지의 휨이 억제된 팬 아웃형 웨이퍼 레벨 패키지의 반도체 장치를 제조할 수 있다.
이상과 같이, 본 발명의 반도체 밀봉용 기재 부착 밀봉재라면, 대면적의 패키지를 밀봉하는 경우에도 패키지의 휨을 억제할 수 있는 반도체 밀봉용 기재 부착 밀봉재가 된다. 또한, 본 발명의 반도체 밀봉용 기재 부착 밀봉재라면, 밀봉 수지층이 열 가소성 수지 성분을 포함하지 않아도, 시트 형상을 유지하며, 또한 패키지의 휨을 저감시킬 수 있다. 따라서, 종래 시트 형상을 유지하기 위하여 배합했던 열 가소성 수지 성분을 밀봉 수지층에 배합할 필요가 없어, 경화 후의 밀봉 수지층을, 팬 아웃형 웨이퍼 레벨 패키지 제조의 재배선층 형성 공정에 있어서의 도금 가공 시의 내약품성이 우수한 것으로 할 수 있다. 즉, 본 발명의 반도체 밀봉용 기재 부착 밀봉재는, 팬 아웃형 웨이퍼 레벨 패키지의 제조에 특히 적합하다. 또한, 본 발명의 반도체 장치라면, 상기와 같은 본 발명의 반도체 밀봉용 기재 부착 밀봉재로 반도체 소자가 밀봉되기 때문에, 밀봉면이 대면적이어도, 패키지의 휨이 억제된 반도체 장치가 된다. 또한, 본 발명의 반도체 장치의 제조 방법이라면, 이러한 반도체 장치를 용이하게 제조할 수 있고, 또한 팬 아웃형 웨이퍼 레벨 패키지의 반도체 장치를 제조할 수도 있다.
도 1은 본 발명의 반도체 밀봉용 기재 부착 밀봉재의 일례를 도시하는 개략 단면도이다.
도 2는 본 발명의 반도체 밀봉용 기재 부착 밀봉재를 사용하여 제조된 반도체 장치의 일례를 도시하는 개략 단면도이다.
도 3은 본 발명의 반도체 밀봉용 기재 부착 밀봉재를 사용하여 반도체 소자를 탑재한 기판으로부터 반도체 장치를 제조하는 방법의 일례의 흐름도이다.
상기와 같은 팬 아웃형 웨이퍼 레벨 패키지의 제조에 있어서의 휨의 문제를 해결하기 위하여, 본 발명자들은 예의 검토를 거듭했다. 그 결과, 반도체 밀봉용 기재 부착 밀봉재에 있어서의 기재, 밀봉 수지층의 경화물, 및 밀봉하는 반도체 소자의 선팽창 계수의 관계를 특정한 범위로 함으로써 상기 문제를 해결할 수 있는 데 상도하여, 본 발명을 완성시켰다.
즉, 본 발명은 반도체 소자를 탑재한 반도체 소자 탑재 기판의 소자 탑재면, 또는 반도체 소자를 형성한 반도체 소자 형성 웨이퍼의 소자 형성면을 일괄 밀봉하기 위한 반도체 밀봉용 기재 부착 밀봉재이며, 해당 반도체 밀봉용 기재 부착 밀봉재가, 기재와, 해당 기재의 한쪽 표면에 형성된 미경화 또는 반경화된 열 경화성 수지 성분을 포함하는 밀봉 수지층을 갖는 것이며, 해당 반도체 밀봉용 기재 부착 밀봉재에 의해 밀봉되는 상기 반도체 소자의 선팽창 계수 α1, 상기 밀봉 수지층의 경화물의 선팽창 계수 α2 및 상기 기재의 선팽창 계수 α3이, 하기 식 (1) 및 (2)를 동시에 충족하는 것인 반도체 밀봉용 기재 부착 밀봉재이다.
Figure pat00003
(단, 선팽창 계수의 단위는 ppm/K이다)
이하, 본 발명의 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치 및 반도체 장치의 제조 방법에 대하여 상세하게 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
[반도체 밀봉용 기재 부착 밀봉재]
도 1은 본 발명의 반도체 밀봉용 기재 부착 밀봉재의 일례를 도시하는 개략 단면도이다. 도 1의 반도체 밀봉용 기재 부착 밀봉재(1)는, 기재(2)와, 기재(2)의 한쪽 표면에 형성된 미경화 또는 반경화된 열 경화성 수지 성분을 포함하는 밀봉 수지층(3)을 갖는 것이다. 또한, 본 발명에 있어서, 반도체 밀봉용 기재 부착 밀봉재에 의해 밀봉되는 반도체 소자(도시하지 않음)의 선팽창 계수 α1, 밀봉 수지층(3)의 경화물의 선팽창 계수 α2 및 기재(2)의 선팽창 계수 α3은, 하기 식 (1) 및 (2)를 동시에 충족하는 것이다.
Figure pat00004
(단, 선팽창 계수의 단위는 ppm/K이다)
선팽창 계수 α1, α2 및 α3이, 상기 식 (1) 및 (2)를 동시에 충족하는 것이라면, 반도체 소자 영역과 반도체 소자가 아닌 수지 영역의 각각의 영역에서의 미소한 휨을 상쇄하는 것이 가능해져, 대면적의 패키지를 밀봉하는 경우에도, 패키지 전체적인 휨을 억제할 수 있다.
또한, 반도체 밀봉용 기재 부착 밀봉재에 의해 밀봉되는 반도체 소자의 선팽창 계수 α1, 밀봉 수지층의 경화물의 선팽창 계수 α2 및 기재의 선팽창 계수 α3이, 상기 식 (1) 및 (2)에 더해, 하기 식 (3) 및 (4)를 충족하는 것임이 바람직하다.
Figure pat00005
(단, 선팽창 계수의 단위는 ppm/K이다)
선팽창 계수 α1, α2 및 α3이, 상기 식 (1) 및 (2)에 더해, 상기 식 (3) 및 (4)를 충족하는 것이라면, 반도체 소자 영역과 반도체 소자가 아닌 수지 영역의 각각의 영역에서의 휨이 더욱 미소한 것이 되어, 표면의 요철을 억제할 수 있다. 따라서, 이 반도체 밀봉용 기재 부착 밀봉재를 팬 아웃형 웨이퍼 레벨 패키지의 제조에 사용한 경우에는, 재배선층 형성 시에, 공정에 들어가지 않는다는 문제를 피할 수 있다.
또한, 선팽창 계수 α1, α2 및 α3 중 반도체 소자의 선팽창 계수 α1에 대해서는, 미리 반도체 밀봉용 기재 부착 밀봉재로 밀봉하는 반도체 소자의 선팽창 계수 α1을 구해 두면 좋다. 또한, 밀봉 수지층의 경화물의 선팽창 계수 α2 및 기재의 선팽창 계수 α3에 대해서는, 상기 식 (1) 및 (2), 경우에 따라서는 상기 식 (3) 및 (4)를 더 충족하는 재료를 적절히 선택하면 좋다. 특히, 밀봉 수지층에 대해서는, 사용하는 수지의 종류나 무기 충전재 등의 첨가제의 배합량에 의해, 경화물의 선팽창 계수 α2를 조정할 수 있다. 또한, 기재를, 예를 들어 섬유 기재에 열 경화성 수지 조성물이 함침되고 경화된 섬유 함유 수지 기재로 한 경우에는, 섬유 기재에 함침시키는 열 경화성 수지 조성물의 수지의 종류나 무기 충전재 등의 첨가제의 배합량에 의해 기재의 선팽창 계수 α3을 조정할 수 있다.
<기재>
본 발명에 있어서, 반도체 밀봉용 기재 부착 밀봉재(1)를 구성하는 기재(2)로서 사용할 수 있는 것은 특별히 한정은 되지 않고, 밀봉하는 대상이 되는 반도체 소자의 선팽창 계수 등에 따라, 무기 기판, 금속 기판, 또는 유기 수지 기판 등을 사용할 수 있다. 또한, 특히 유기 수지 기판을 사용하는 경우에는 섬유 함유 유기 수지 기판을 사용할 수도 있다.
기재의 두께는 무기 기판, 금속 기판 또는 유기 수지 기판의 어떤 경우든 20㎛ 내지 1㎜인 것이 바람직하고, 30㎛ 내지 500㎛인 것이 보다 바람직하다. 20㎛ 이상이면 지나치게 얇아 변형되기 쉬워지는 것을 억제할 수 있기 때문에 바람직하고, 또한 1㎜ 이하이면 반도체 장치 그 자체가 두꺼워지는 것을 억제할 수 있기 때문에 바람직하다.
무기 기판으로서는, 세라믹스 기판, 유리 기판, 실리콘 웨이퍼 등, 금속 기판으로서는, 표면이 절연 처리된 구리나 알루미늄 기판 등을 대표적인 것으로서 들 수 있다. 유기 수지 기판으로서는, 섬유 기재에 열 경화성 수지나 필러 등을 함침시켜 이루어지는 수지 함침 섬유 기재, 또한 열 경화성 수지를 반경화 또는 경화한 섬유 함유 수지 기재나, 열 경화성 수지 등을 기판 형상으로 성형한 수지 기판을 들 수 있다. 대표적인 것으로서, BT(비스말레이미드트리아진) 수지 기판, 유리 에폭시 기판, FRP(섬유 강화 플라스틱) 기판 등을 들 수 있다.
유기 수지 기판에 사용하는 열 경화성 수지로서는, 특별히 한정되지는 않지만, BT 수지, 에폭시 수지 등이나, 통상 반도체 소자의 밀봉에 사용되는 하기에 예시한 바와 같은 에폭시 수지, 실리콘 수지, 에폭시 수지와 실리콘 수지를 포함하는 혼성 수지, 또한 시아네이트 에스테르 수지 등을 들 수 있다.
또한, 섬유 기재에 함침시키는 열 경화성 수지로서, 예를 들어 열 경화성 에폭시 수지를 사용한 수지 함침 섬유 기재, 또는 에폭시 수지를 함침 후에 반경화한 섬유 함유 수지 기재를 기재로서 사용하여, 본 발명의 반도체 밀봉용 기재 부착 밀봉재를 제작하는 경우, 기재의 한쪽 표면에 형성되는 밀봉 수지층에 사용하는 열 경화성 수지도 에폭시 수지인 것이 바람직하다. 이와 같이, 기재에 함침시킨 열 경화성 수지와, 기재의 한쪽 표면에 형성되는 밀봉 수지층에 사용하는 열 경화성 수지가 동종의 것이면, 반도체 소자 탑재 기판의 소자 탑재면을 일괄 밀봉할 때에 동시에 경화를 시킬 수 있고, 그것에 의해 한층 견고한 밀봉 기능이 달성되기 때문에 바람직하다.
기재로서는, 특히 섬유 기재에 열 경화성 수지 조성물이 함침되고 경화된 섬유 함유 수지 기재인 것이 바람직하다. 이하, 섬유 기재에 열 경화성 수지 조성물이 함침되고 경화된 섬유 함유 수지 기재에 대하여, 더욱 상세하게 설명한다.
〔섬유 기재〕
유기 수지 기판에 사용하는 섬유 기재로서 사용할 수 있는 것으로서는, 예를 들어 탄소 섬유, 유리 섬유, 석영 유리 섬유, 금속 섬유 등의 무기 섬유, 방향족 폴리아미드 섬유, 폴리이미드 섬유, 폴리아미드이미드 섬유 등의 유기 섬유, 나아가 탄화규소 섬유, 탄화티타늄 섬유, 보론 섬유, 알루미나 섬유 등이 예시되며, 제품 특성에 따라 어떠한 것이든 사용할 수 있다. 또한, 가장 바람직한 섬유 기재로서는 유리 섬유, 석영 유리 섬유, 탄소 섬유 등이 예시된다. 그 중에서도, 절연성이 높은 유리 섬유나 석영 유리 섬유가 특히 바람직하다.
〔열 경화성 수지 조성물〕
섬유 기재에 함침시키는 열 경화성 수지 조성물은 열 경화성 수지를 포함하는 것이다.
(열 경화성 수지)
열 경화성 수지 조성물에 사용하는 열 경화성 수지로서는, 특별히 한정되지는 않지만, 통상 반도체 소자의 밀봉에 사용되는, 에폭시 수지, 실리콘 수지, 에폭시 수지와 실리콘 수지를 포함하는 혼성 수지, 및 시아네이트 에스테르 수지 등을 들 수 있다. 또한, BT 수지 등의 열 경화성 수지를 사용할 수도 있다.
≪에폭시 수지≫
본 발명에 있어서 열 경화성 수지 조성물에 사용할 수 있는 에폭시 수지로서는, 특별히 한정되지 않지만, 예를 들어 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 3,3',5,5'-테트라메틸-4,4'-비페놀형 에폭시 수지 또는 4,4'-비페놀형 에폭시 수지와 같은 비페놀형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 비스페놀 A 노볼락형 에폭시 수지, 나프탈렌디올형 에폭시 수지, 트리스페닐올메탄형 에폭시 수지, 테트라키스페닐올에탄형 에폭시 수지 및 페놀 디시클로펜타디엔 노볼락형 에폭시 수지의 방향환을 수소화한 에폭시 수지, 지환식 에폭시 수지 등 실온에서 액상이나 고체인 공지의 에폭시 수지를 들 수 있다. 또한, 필요에 따라 상기 이외의 에폭시 수지를 목적에 따라 일정량 병용할 수 있다.
에폭시 수지를 포함하는 열 경화성 수지 조성물에는 에폭시 수지의 경화제를 포함시킬 수 있다. 이러한 경화제로서는, 페놀 노볼락 수지, 각종 아민 유도체, 산 무수물이나 산 무수물기를 일부 개환시켜 카르복실산을 생성시킨 것 등을 사용할 수 있다. 그 중에서도, 본 발명의 반도체 밀봉용 기재 부착 밀봉재를 사용하여 제조되는 반도체 장치의 신뢰성을 확보하기 위하여, 페놀 노볼락 수지를 사용하는 것이 바람직하다. 특히, 에폭시 수지와 페놀 노볼락 수지의 혼합비를 에폭시기와 페놀성 수산기의 비율이 1:0.8 내지 1.3이 되도록 혼합하는 것이 바람직하다.
또한, 에폭시 수지와 경화제의 반응을 촉진하기 위하여, 반응 촉진제(촉매)로서 이미다졸 유도체, 포스핀 유도체, 아민 유도체, 유기 알루미늄 화합물 등의 금속 화합물 등을 사용해도 된다.
에폭시 수지를 포함하는 열 경화성 수지 조성물에는, 필요에 따라 각종 첨가제를 더 배합할 수 있다. 예를 들어, 수지의 성질을 개선할 목적으로 다양한 열 가소성 수지, 열 가소성 엘라스토머, 유기 합성 고무, 실리콘계 등의 저응력제, 왁스류, 할로겐 트랩제 등의 첨가제를 목적에 따라 적절히 첨가 배합할 수 있다.
≪실리콘 수지≫
본 발명에 있어서 열 경화성 수지 조성물에 사용할 수 있는 실리콘 수지로서는, 특별히 한정되지 않지만, 예를 들어 열 경화성 또는 UV 경화성의 실리콘 수지 등을 들 수 있다. 특히, 실리콘 수지를 포함하는 열 경화성 수지 조성물은 부가 경화형 실리콘 수지 조성물을 포함하는 것이 바람직하다. 부가 경화형 실리콘 수지 조성물로서는, (A) 비공액 이중 결합을 갖는 유기 규소 화합물(예를 들어, 알케닐기 함유 디오르가노폴리실록산), (B) 오르가노하이드로겐폴리실록산 및 (C) 백금계 촉매를 필수 성분으로 하는 것이 특히 바람직하다. 이하, 이들 (A) 내지 (C) 성분에 대하여 설명한다.
(A) 성분: 비공액 이중 결합을 갖는 유기 규소 화합물
(A) 성분의 비공액 이중 결합을 갖는 유기 규소 화합물로서는, 하기 일반식 (a)로 표시되는, 분자쇄 양 말단이 지방족 불포화기 함유 트리오르가노실록시기로 봉쇄된 직쇄상 디오르가노폴리실록산 등의, 오르가노폴리실록산이 예시된다.
Figure pat00006
(식 중 R11은 비공액 이중 결합 함유 1가 탄화수소기를 나타내고, R12 내지 R17은 각각 동일하거나 또는 이종(異種)의 1가 탄화수소기를 나타내고, a 및 b는 0≤a≤500, 0≤b≤250이고, 또한 0≤a+b≤500을 충족하는 정수이다)
상기 일반식 (a) 중 R11은 비공액 이중 결합 함유 1가 탄화수소기이며, 바람직하게는 탄소수 2 내지 8, 특히 바람직하게는 탄소수 2 내지 6의 알케닐기로 대표되는 지방족 불포화 결합을 갖는 비공액 이중 결합 함유 1가 탄화수소기이다.
상기 일반식 (a) 중 R12 내지 R17은 각각 동일하거나 또는 이종의 1가 탄화수소기이며, 바람직하게는 탄소수 1 내지 20, 특히 바람직하게는 탄소수 1 내지 10의 알킬기, 알케닐기, 아릴기, 아르알킬기 등을 들 수 있다. 또한, 이 중 R14 내지 R17은, 보다 바람직하게는 지방족 불포화 결합을 제외한 1가 탄화수소기이며, 특히 바람직하게는 알케닐기 등의 지방족 불포화 결합을 갖지 않는 알킬기, 아릴기, 아르알킬기 등을 들 수 있다. 또한, 이 중 R16, R17은 방향족 1가 탄화수소기인 것이 바람직하고, 페닐기나 톨릴기 등의 탄소수 6 내지 12의 아릴기 등인 것이 특히 바람직하다.
상기 일반식 (a) 중 a 및 b는 0≤a≤500, 0≤b≤250이고, 또한 0≤a+b≤500을 충족하는 정수이며, a는 10≤a≤500인 것이 바람직하고, b는 0≤b≤150인 것이 바람직하고, 또한 a+b는 10≤a+b≤500을 충족하는 것이 바람직하다.
상기 일반식 (a)로 표시되는 오르가노폴리실록산은, 예를 들어 환상 디페닐 폴리실록산, 환상 메틸페닐폴리실록산 등의 환상 디오르가노폴리실록산과, 말단기를 구성하는 디페닐테트라비닐디실록산, 디비닐테트라페닐디실록산 등의 디실록산의 알칼리 평형화 반응에 의해 얻을 수 있지만, 이 경우, 알칼리 촉매(특히 KOH 등의 강알칼리)에 의한 평형화 반응에 있어서는, 소량의 촉매로도 불가역 반응으로 중합이 진행되기 때문에, 정량적으로 개환 중합만이 진행되어, 말단 봉쇄율도 높기 때문에, 통상, 실라놀기 및 클로르분(分)은 함유되지 않는다.
상기 일반식 (a)로 표시되는 오르가노폴리실록산으로서는, 구체적으로 하기의 것이 예시된다.
Figure pat00007
(상기 식에 있어서, k, m은 0≤k≤500, 0≤m≤250이고, 또한 0≤k+m≤500을 충족하는 정수이며, 바람직하게는 5≤k+m≤250이고, 또한 0≤m/(k+m)≤0.5를 충족하는 정수이다)
(A) 성분으로서는, 상기 일반식 (a)로 표시되는 직쇄 구조를 갖는 오르가노폴리실록산 외에, 필요에 따라 3관능성 실록산 단위, 4관능성 실록산 단위 등을 포함하는 삼차원 그물눈 구조를 갖는 오르가노폴리실록산을 병용할 수도 있다. 이러한 비공액 이중 결합을 갖는 유기 규소 화합물은, 1종 단독으로 사용해도 되고 2종 이상을 혼합하여 사용해도 된다.
(A) 성분의 비공액 이중 결합을 갖는 유기 규소 화합물 중의 비공액 이중 결합을 갖는 기(예를 들어, Si 원자에 결합하는 알케닐기 등의 이중 결합을 갖는 1가 탄화수소기)의 양은, 모든 1가 탄화수소기(Si 원자에 결합하는 모든 1가 탄화수소기) 중 0.1 내지 20몰％인 것이 바람직하고, 보다 바람직하게는 0.2 내지 10몰％, 특히 바람직하게는 0.2 내지 5몰％이다. 비공액 이중 결합을 갖는 기의 양이 0.1몰％ 이상이면 경화시켰을 때에 양호한 경화물을 얻을 수 있고, 20몰％ 이하이면 경화시켰을 때의 기계적 특성이 좋기 때문에 바람직하다.
또한, (A) 성분의 비공액 이중 결합을 갖는 유기 규소 화합물은 방향족 1가 탄화수소기(Si 원자에 결합하는 방향족 1가 탄화수소기)를 갖는 것이 바람직하고, 방향족 1가 탄화수소기의 함유량은, 모든 1가 탄화수소기(Si 원자에 결합하는 모든 1가 탄화수소기) 중 0 내지 95몰％인 것이 바람직하고, 보다 바람직하게는 10 내지 90몰％, 특히 바람직하게는 20 내지 80몰％이다. 방향족 1가 탄화수소기는 수지 중에 적량 포함된 쪽이, 경화시켰을 때의 기계적 특성이 좋아 제조도 쉽다는 이점이 있다.
(B) 성분: 오르가노하이드로겐폴리실록산
(B) 성분으로서는, 1분자 중에 규소 원자에 결합한 수소 원자(이하, 「SiH기」라고 칭한다)를 2개 이상 갖는 오르가노하이드로겐폴리실록산이 바람직하다. 1분자 중에 SiH기를 2개 이상 갖는 오르가노하이드로겐폴리실록산이라면, 가교제로서 작용하여, (B) 성분 중의 SiH기와 (A) 성분의 비닐기, 그 밖의 알케닐기 등의 비공액 이중 결합 함유기가 부가 반응함으로써, 경화물을 형성할 수 있다.
또한, (B) 성분의 오르가노하이드로겐폴리실록산은 방향족 1가 탄화수소기를 갖는 것이 바람직하다. 이와 같이, 방향족 1가 탄화수소기를 갖는 오르가노하이드로겐폴리실록산이라면, 상기한 (A) 성분과의 상용성을 높일 수 있다. 이러한 오르가노하이드로겐폴리실록산은 1종 단독으로 사용해도 되고 2종 이상을 혼합하여 사용해도 되고, 예를 들어 방향족 탄화수소기를 갖는 오르가노하이드로겐폴리실록산을 (B) 성분의 일부 또는 전부로서 포함시킬 수 있다.
(B) 성분의 오르가노하이드로겐폴리실록산으로서는, 특별히 한정되지 않지만, 예를 들어 1,1,3,3-테트라메틸디실록산, 1,3,5,7-테트라메틸시클로테트라실록산, 트리스(디메틸하이드로겐실록시)메틸실란, 트리스(디메틸하이드로겐실록시)페닐실란, 1-글리시독시프로필-1,3,5,7-테트라메틸시클로테트라실록산, 1,5-글리시독시프로필-1,3,5,7-테트라메틸시클로테트라실록산, 1-글리시독시프로필-5-트리메톡시실릴에틸-1,3,5,7-테트라메틸시클로테트라실록산, 양 말단 트리메틸실록시기 봉쇄 메틸하이드로겐폴리실록산, 양 말단 트리메틸실록시기 봉쇄 디메틸실록산·메틸하이드로겐실록산 공중합체, 양 말단 디메틸하이드로겐실록시기 봉쇄 디메틸폴리실록산, 양 말단 디메틸하이드로겐실록시기 봉쇄 디메틸실록산·메틸하이드로겐실록산 공중합체, 양 말단 트리메틸실록시기 봉쇄 메틸하이드로겐실록산·디페닐실록산 공중합체, 양 말단 트리메틸실록시기 봉쇄 메틸하이드로겐실록산·디페닐실록산·디메틸실록산 공중합체, 트리메톡시실란 중합체, (CH3)2HSiO1 / 2 단위와 SiO4 / 2 단위를 포함하는 공중합체, (CH3)2HSiO1 / 2 단위와 SiO4 / 2 단위와 (C6H5)SiO3 / 2 단위를 포함하는 공중합체 등을 들 수 있다.
또한, 하기 구조로 표시되는 화합물, 혹은 이들 화합물을 재료로서 사용하여 얻어지는 오르가노하이드로겐폴리실록산도 사용할 수 있다.
Figure pat00008
(B) 성분의 오르가노하이드로겐폴리실록산의 분자 구조는 직쇄상, 환상, 분지상, 삼차원 망상 구조 중 어느 것이든 좋고, 1분자 중의 규소 원자의 수(또는 중합체의 경우는 중합도)는 2 이상이 바람직하고, 보다 바람직하게는 3 내지 500, 특히 바람직하게는 4 내지 300 정도이다.
(B) 성분의 오르가노하이드로겐폴리실록산의 배합량은, (A) 성분의 알케닐기 등의 비공액 이중 결합을 갖는 기 1개당 (B) 성분 중의 SiH기가 0.7 내지 3.0개가 되는 양인 것이 바람직하고, 1.0 내지 2.0개인 것이 특히 바람직하다.
(C) 성분: 백금계 촉매
(C) 성분의 백금계 촉매로서는, 예를 들어 염화백금산, 알코올 변성 염화백금산, 킬레이트 구조를 갖는 백금 착체 등을 들 수 있다. 이들은 1종 단독으로도, 2종 이상의 조합으로도 사용할 수 있다.
(C) 성분의 백금계 촉매의 배합량은, 경화 유효량(소위, 촉매량)이면 되는데, 통상, (A) 성분 및 (B) 성분의 총 질량 100질량부당, 백금족 금속의 질량 환산으로 0.1 내지 500ppm인 것이 바람직하고, 특히 0.5 내지 100ppm의 범위인 것이 바람직하다.
≪에폭시 수지와 실리콘 수지를 포함하는 혼성 수지≫
본 발명에 있어서 열 경화성 수지 조성물에 사용할 수 있는 에폭시 수지와 실리콘 수지를 포함하는 혼성 수지로서는, 특별히 한정되지 않지만, 예를 들어 전술한 에폭시 수지와 전술한 실리콘 수지에서 사용한 것을 들 수 있다. 여기에서 말하는 혼성 수지란, 경화 시에 서로 반응하여 공가교 구조를 형성하는 것이다.
≪시아네이트 에스테르 수지≫
본 발명에 있어서 열 경화성 수지 조성물에 사용할 수 있는 시아네이트 에스테르 수지로서는, 특별히 한정되지 않지만, 예를 들어 시아네이트 에스테르 화합물 또는 그의 올리고머와, 경화제로서 페놀 화합물 및 디히드록시나프탈렌 중 어느 하나 또는 양쪽을 배합한 수지 조성물을 들 수 있다.
시아네이트 에스테르 화합물 또는 그의 올리고머
시아네이트 에스테르 화합물 또는 그의 올리고머로서 사용하는 성분은, 하기 일반식 (b)로 표시되는 것이다.
Figure pat00009
(식 중 R1 및 R2는 수소 원자 또는 탄소수 1 내지 4의 알킬기를 나타내고, R3은
Figure pat00010
중 어느 것을 나타낸다. R4는 수소 원자 또는 메틸기이며, n=0 내지 30의 정수이다)
여기서, 시아네이트 에스테르 화합물로서는, 1분자 중에 시아네이트기를 2개 이상 갖는 것이며, 구체적으로는 다방향환의 2가 페놀의 시안산에스테르, 예를 들어 비스(3,5-디메틸-4-시아네이트페닐)메탄, 비스(4-시아네이트페닐)메탄, 비스(3-메틸-4-시아네이트페닐)메탄, 비스(3-에틸-4-시아네이트페닐)메탄, 비스(4-시아네이트페닐)-1,1-에탄, 비스(4-시아네이트페닐)-2,2-프로판, 디(4-시아네이트페닐)에테르, 디(4-시아네이트페닐)티오에테르, 다가 페놀의 폴리시안산에스테르, 예를 들어 페놀 노볼락형 시아네이트 에스테르, 크레졸 노볼락형 시아네이트 에스테르, 페닐 아르알킬형 시아네이트 에스테르, 비페닐 아르알킬형 시아네이트 에스테르, 나프탈렌 아르알킬형 시아네이트 에스테르 등을 들 수 있다.
전술한 시아네이트 에스테르 화합물은 페놀류와 염화시안을 염기성 하에서 반응시킴으로써 얻어진다. 상기 시아네이트 에스테르 화합물은, 그의 구조로부터 연화점이 106℃인 고형의 것부터, 상온에서 액상인 것까지의 폭넓은 특성을 갖는 것 중에서 용도에 맞춰 적절히 선택할 수 있다.
이 중 시아네이트기의 당량이 작은 것, 즉 관능기간 분자량이 작은 것은 경화 수축이 작고, 낮은 열 팽창, 높은 Tg(유리 전이 온도)의 경화물을 얻을 수 있다. 시아네이트기 당량이 큰 것은 약간 Tg가 저하되지만, 트리아진 가교 간격이 유연해져, 저탄성화, 고강인화, 저흡수화를 기대할 수 있다.
또한, 시아네이트 에스테르 화합물 중에 결합 혹은 잔존하고 있는 염소는 바람직하게는 50ppm 이하, 보다 바람직하게는 20ppm 이하인 것이 적합하다. 50ppm 이하이면 장기 고온 보관 시, 열 분해에 의해 유리된 염소 혹은 염소 이온이 산화된 Cu 프레임이나 Cu 와이어, Ag 도금을 부식시켜 박리나 전기적 불량을 야기할 가능성이 적다. 또한 수지의 절연성도 양호해진다.
경화제
일반적으로 시아네이트 에스테르 수지의 경화제나 경화 촉매로서는 금속염, 금속 착체나 활성 수소를 갖는 페놀성 수산기나 일급 아민류 등이 사용되지만, 본 발명에서는 특히 페놀 화합물이나 디히드록시나프탈렌이 적합하게 사용된다.
상기한 시아네이트 에스테르 수지의 경화제로서 적합하게 사용할 수 있는 페놀 화합물로서는, 특별히 한정되지 않지만, 하기 일반식 (c)로 표시되는 것을 예시할 수 있다.
Figure pat00011
(식 중 R5 및 R6은 수소 원자 또는 탄소수 1 내지 4의 알킬기를 나타내고, R7은
Figure pat00012
중 어느 것을 나타낸다. R4는 수소 원자 또는 메틸기이며, p=0 내지 30의 정수이다)
여기서, 페놀 화합물로서는, 1분자 중에 2개 이상의 페놀성 수산기를 갖는 페놀 수지, 비스페놀 F형 수지, 비스페놀 A형 수지, 페놀 노볼락 수지, 페놀 아르알킬형 수지, 비페닐 아르알킬형 수지, 나프탈렌 아르알킬형 수지를 들 수 있고, 이들 중 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
페놀 화합물은 페놀성 수산기 당량이 작은 것, 예를 들어 수산기 당량 120 이하의 것은 시아네이트기와의 반응성이 높아, 120℃ 이하의 저온에서도 경화 반응이 진행된다. 이 경우는 시아네이트기에 대한 수산기의 몰비를 작게 하면 된다. 적합한 범위는 시아네이트기 1몰에 대하여 0.05 내지 0.11몰이다. 이 경우, 경화 수축이 작고, 낮은 열 팽창, 높은 Tg의 경화물이 얻어진다.
한편, 페놀성 수산기 당량이 큰 것, 예를 들어 수산기 당량 175 이상의 것은 시아네이트기와의 반응이 억제되어 보존성이 좋고, 유동성이 좋은 조성물이 얻어진다. 적합한 범위는 시아네이트기 1몰에 대하여 0.1 내지 0.4몰이다. 이 경우, Tg는 약간 저하되지만 흡수율이 낮은 경화물이 얻어진다. 희망하는 경화물 특성과 경화성을 얻기 위하여, 이들 페놀 수지는 2종류 이상 병용할 수도 있다.
상기한 시아네이트 에스테르 수지의 경화제로서 적합하게 사용할 수 있는 디히드록시나프탈렌은 하기 일반식 (d)로 표시된다.
Figure pat00013
여기서 디히드록시나프탈렌으로서는, 1,2-디히드록시나프탈렌, 1,3-디히드록시나프탈렌, 1,4-디히드록시나프탈렌, 1,5-디히드록시나프탈렌, 1,6-디히드록시나프탈렌, 1,7-디히드록시나프탈렌, 2,6-디히드록시나프탈렌, 2,7-디히드록시나프탈렌 등을 들 수 있다. 이들 중 융점이 130℃인 1,2-디히드록시나프탈렌, 1,3-디히드록시나프탈렌, 1,6-디히드록시나프탈렌은 매우 반응성이 높아, 소량으로 시아네이트기의 환화 반응을 촉진한다. 융점이 200℃ 이상인 1,5-디히드록시나프탈렌, 2,6-디히드록시나프탈렌은 비교적 반응이 억제된다.
이들 디히드록시나프탈렌을 단독으로 사용한 경우, 관능기간 분자량이 작고, 또한 강직한 구조이기 때문에 경화 수축이 작고, 높은 Tg의 경화물이 얻어진다. 또한 수산기 당량이 큰 1분자 중에 2개 이상의 수산기를 갖는 페놀 화합물과 병용함으로써 경화성을 조정할 수도 있다.
상기 페놀 화합물 및 디히드록시나프탈렌 중의 할로겐 원소나 알칼리 금속 등은, 120℃, 2기압 하에서의 추출로 10ppm, 특히 5ppm 이하인 것이 바람직하다.
(착색제)
본 발명에 있어서, 열 경화성 수지 조성물은, 상술한 열 경화성 수지에 더해, 착색제를 포함하는 것으로 하는 것이 바람직하다. 열 경화성 수지 조성물이 착색제를 포함함으로써, 외관 불량을 억제할 수 있고, 또한 레이저 마킹성을 향상시킬 수 있다.
사용되는 착색제로서는 특별히 한정되는 것은 아니고, 공지의 안료 또는 염료를 단독 또는 2종 이상을 조합하여 사용할 수 있다. 특히, 외관 및 레이저 마킹 성 향상의 관점에서, 흑색계의 착색제가 바람직하다.
흑색계의 착색제로서는, 예를 들어 카본 블랙(퍼니스 블랙, 채널 블랙, 아세틸렌 블랙, 서멀 블랙, 램프 블랙 등), 그래파이트(흑연), 산화구리, 이산화망간, 아조계 안료(아조메틴 블랙 등), 아닐린 블랙, 페릴렌 블랙, 티타늄 블랙, 시아닌 블랙, 활성탄, 페라이트(비자성 페라이트, 자성 페라이트 등), 마그네타이트, 산화크롬, 산화철, 이황화몰리브덴, 크롬 착체, 복합 산화물계 흑색 색소, 안트라퀴논계 유기 흑색 색소 등을 들 수 있으며, 그 중에서 카본 블랙이 바람직하게 사용된다.
착색제는, 열 경화성 수지 조성물 100질량부 중에 0.1 내지 30질량부 포함되는 것이 바람직하고, 특히 1 내지 15질량부 포함되는 것이 바람직하다.
착색제의 배합량이 0.1질량부 이상이면, 기재의 착색이 양호해져, 외관 불량을 억제할 수 있고, 레이저 마킹성이 양호해진다. 또한, 착색제의 배합량이 30질량부 이하이면 기재를 제작할 때에 섬유 기재에 함침시키는 열 경화성 수지 조성물의 점도가 증가되어 작업성이 현저하게 저하되는 것을 방지할 수 있다.
(무기 충전재)
또한, 본 발명에 있어서, 열 경화성 수지 조성물에는, 무기 충전재를 배합할 수 있다. 배합되는 무기 충전재로서는, 예를 들어 용융 실리카, 결정성 실리카 등의 실리카류, 알루미나, 질화규소, 질화알루미늄, 알루미노실리케이트, 보론나이트라이드, 유리 섬유, 삼산화안티몬 등을 들 수 있다.
특히, 열 경화성 수지 조성물이 에폭시 수지를 포함하는 경우에는, 에폭시 수지와 무기 충전재의 결합 강도를 강하게 하기 위하여, 첨가하는 무기 충전재로서, 실란 커플링제, 티타네이트 커플링제 등의 커플링제로 미리 표면 처리한 것을 배합해도 된다.
이러한 커플링제로서는, 예를 들어 γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란 등의 에폭시 관능성 알콕시실란, N-β(아미노에틸)-γ-아미노프로필트리메톡시실란, γ-아미노프로필트리에톡시실란, N-페닐-γ-아미노프로필트리메톡시실란 등의 아미노 관능성 알콕시실란, γ-머캅토프로필트리메톡시실란 등의 머캅토 관능성 알콕시실란 등을 사용하는 것이 바람직하다. 또한, 표면 처리에 사용하는 커플링제의 배합량 및 표면 처리 방법에 대해서는 특별히 한정되는 것은 아니다.
무기 충전재의 배합량은, 열 경화성 수지 조성물 중의 에폭시 수지나 실리콘 수지 등의 수지 성분의 총 질량 100질량부에 대하여, 100 내지 1,300질량부가 바람직하고, 특히 200 내지 1,000질량부가 바람직하다. 100질량부 이상이면 충분한 강도를 얻을 수 있고, 1,300질량부 이하이면 유동성 저하에 의한 충전성의 불량이 억제되어, 결과적으로 기판에 탑재된 반도체 소자나 웨이퍼에 형성된 반도체 소자를 양호하게 밀봉할 수 있다. 또한, 이 무기 충전재는, 열 경화성 수지 조성물 전체의 50 내지 95질량％, 특히 60 내지 90질량％의 범위에서 함유하는 것이 바람직하다.
상술한 바와 같이, 기재를, 예를 들어 섬유 기재에 열 경화성 수지 조성물이 함침되고 경화된 섬유 함유 수지 기재로 한 경우에는, 섬유 기재에 함침시키는 열 경화성 수지 조성물에 사용하는 수지의 종류나 무기 충전재 등의 첨가제의 배합량에 의해 기재의 선팽창 계수 α3을 조정할 수 있다.
<밀봉 수지층>
도 1에 도시된 바와 같이, 본 발명의 반도체 밀봉용 기재 부착 밀봉재(1)는, 상술한 기재(2)의 한쪽 표면에 밀봉 수지층(3)을 갖는 것이다. 이 밀봉 수지층(3)은, 미경화 또는 반경화된 열 경화성 수지 성분을 포함하는 것이다. 이 밀봉 수지층(3)은, 반도체 소자를 탑재한 반도체 소자 탑재 기판의 소자 탑재면, 또는 반도체 소자를 형성한 반도체 소자 형성 웨이퍼의 소자 형성면을 일괄 밀봉하는 역할을 갖는다.
밀봉 수지층의 두께는, 특별히 한정되지 않지만, 20㎛ 이상 2,000㎛ 이하인 것이 바람직하다. 20㎛ 이상이면 반도체 소자가 탑재된 각종 기판의 반도체 소자 탑재면을 밀봉하는 데 충분하고, 지나치게 얇은 것에 의한 충전성의 불량이 발생하는 것을 억제할 수 있기 때문에 바람직하고, 2,000㎛ 이하이면 밀봉된 반도체 장치가 너무 두꺼워지는 것을 억제할 수 있기 때문에 바람직하다.
〔열 경화성 수지 성분〕
밀봉 수지층을 형성하기 위한 조성물은, 열 경화성 수지 성분을 포함하는 것이다. 열 경화성 수지는, 특별히 한정되지 않지만, 통상, 반도체 소자의 밀봉에 사용되는 액상 에폭시 수지나 고형의 에폭시 수지, 실리콘 수지, 또는 에폭시 수지와 실리콘 수지를 포함하는 혼성 수지, 시아네이트 에스테르 수지 등의 열 경화성 수지인 것이 바람직하다. 특히, 열 경화성 수지는 50℃ 미만에서 고형화되며, 또한 50℃ 이상 150℃ 이하에서 용융되는 에폭시 수지, 실리콘 수지, 에폭시 수지와 실리콘 수지를 포함하는 혼성 수지, 및 시아네이트 에스테르 수지 중 어느 것을 포함하는 것임이 바람직하다.
이러한 에폭시 수지, 실리콘 수지, 에폭시 수지와 실리콘 수지를 포함하는 혼성 수지, 및 시아네이트 에스테르 수지로서는, 상술한 섬유 기재에 함침시키는 열 경화성 수지 조성물에 포함되는 열 경화성 수지로서 예시한 것과 동일한 것을 예시할 수 있다.
〔열 가소성 수지 성분〕
본 발명에 있어서, 밀봉 수지층은, 열 가소성 수지 성분을 포함하고 있어도 포함하지 않아도 되지만, 열 가소성 수지 성분을 포함하는 경우, 열 가소성 수지 성분의 배합량은, 밀봉 수지층을 형성하기 위한 조성물 전체에 대하여 2질량％ 이하인 것이 바람직하다.
통상, 열 가소성 수지 성분은 밀봉 수지층에 가요성을 부여하기 위한 성분으로서 사용되고, 종래의 수지 시트 등에서는 취급성을 향상시키고, 시트 형상을 유지하기 위하여 첨가되지만, 본 발명의 반도체 밀봉용 기재 부착 밀봉재에서는, 기재에 의해 밀봉 수지층이 지지되는 구조가 되기 때문에, 열 가소성 수지 성분을 포함하지 않아도, 취급성이 양호하고, 또한 시트 형상이 유지된 것이 된다.
또한, 상기한 바와 같이 밀봉 수지층에 다량의 열 가소성 수지 성분을 배합한 종래의 수지 시트에서는, 팬 아웃형 웨이퍼 레벨 패키지 제조의 재배선층 형성 공정에 있어서, 도금 가공 시에 사용되는 약품에 의해 밀봉 수지가 열화되기 쉬워진다는 문제가 있지만, 본 발명의 반도체 밀봉용 기재 부착 밀봉재에서는, 밀봉 수지층을, 열 가소성 수지 성분을 전혀 포함하지 않거나, 혹은 밀봉 수지층을 형성하기 위한 조성물 전체에 대하여 2질량％ 이하의 소량의 열 가소성 수지 성분밖에 포함하지 않는 것으로 할 수 있기 때문에, 경화 후의 밀봉 수지층을, 재배선층 형성 공정에 있어서의 도금 가공 시의 내약품성이 우수한 것으로 할 수 있다. 즉, 팬 아웃형 웨이퍼 레벨 패키지의 제조에 특히 적합한 것으로 할 수 있다.
열 가소성 수지로서는, 예를 들어 폴리아크릴산에스테르 등의 각종 아크릴계 공중합체, 스티렌아크릴레이트계 공중합체, 부타디엔 고무, 스티렌-부타디엔 고무(SBR), 에틸렌, 아세트산비닐 공중합체(EVA), 이소프렌 고무, 아크릴로니트릴 고무 등의 고무질 중합체, 우레탄계 엘라스토머, 실리콘계 엘라스토머, 폴리에스테르계 엘라스토머 등을 들 수 있다.
〔무기 충전재〕
또한, 밀봉 수지층을 형성하기 위한 조성물에는, 상술한 섬유 기재에 함침시키는 열 경화성 수지 조성물과 마찬가지로, 무기 충전재를 배합해도 된다. 무기 충전재로서는, 상술한 섬유 기재에 함침시키는 열 경화성 수지 조성물에 배합하는 것으로서 예시한 것과 마찬가지의 것을 예시할 수 있다.
무기 충전재의 배합량은, 열 경화성 수지 조성물 중의 에폭시 수지나 실리콘 수지 등의 수지 성분의 총 질량 100질량부에 대하여, 300 내지 1,300질량부가 바람직하고, 특히 500 내지 1,000질량부가 바람직하다. 300질량부 이상이면 기재와의 선팽창 계수의 차가 커지는 것을 억제할 수 있어, 반도체 장치의 휨을 억제하는 데 적합해지고, 1,300질량부 이하이면 유동성 저하에 의한 충전성의 불량이 억제되어, 결과적으로 기판에 탑재된 반도체 소자나 웨이퍼에 형성된 반도체 소자를 양호하게 밀봉할 수 있다. 또한, 이 무기 충전재는 열 경화성 수지 조성물 전체의 75 내지 95질량％, 특히 80 내지 90질량％의 범위에서 함유하는 것이 바람직하다.
〔그 밖의 첨가제〕
밀봉 수지층을 형성하기 위한 조성물에는, 필요에 따라, 상기 성분에 더해, 그 밖의 첨가제를 배합해도 된다. 이러한 첨가제로서는, 예를 들어 삼산화안티몬 등의 안티몬 화합물, 몰리브덴산아연 담지 탈크, 몰리브덴산아연 담지 산화아연 등의 몰리브덴 화합물, 포스파젠 화합물, 수산화알루미늄, 수산화마그네슘 등의 수산화물, 붕산아연, 주석산아연 등의 난연제, 카본 블랙 등의 착색제, 하이드로탈사이트 등의 할로겐 이온 트랩제 등을 들 수 있다.
상술한 바와 같이, 밀봉 수지층을 형성하기 위한 조성물에 사용하는 수지의 종류나 무기 충전재 등의 첨가제의 배합량에 의해, 밀봉 수지층의 경화물의 선팽창 계수 α2를 조정할 수 있다.
[반도체 밀봉용 기재 부착 밀봉재의 제조 방법]
본 발명의 반도체 밀봉용 기재 부착 밀봉재는, 기재의 한쪽 표면에 밀봉 수지층을 형성함으로써 제작할 수 있다. 밀봉 수지층은, 기재의 한쪽 표면에 미경화 또는 반경화된 열 경화성 수지를 포함하는 조성물(상술한 밀봉 수지층을 형성하기 위한 조성물)을 시트상 혹은 필름상으로 적층하고, 진공 라미네이트나 고온 진공 프레스, 열 롤 등을 사용함으로써 형성하는 방법, 또한, 감압 또는 진공 하에서, 인쇄나 디스펜스 등으로 액상 에폭시 수지나 실리콘 수지 등의 열 경화성 수지를 포함하는 조성물을 도포하고 가열하는 방법, 또한 미경화 또는 반경화된 열 경화성 수지를 포함하는 조성물을 프레스 성형하는 방법 등, 각종 방법으로 형성할 수 있다.
[반도체 장치]
또한, 본 발명에서는, 상술한 본 발명의 반도체 밀봉용 기재 부착 밀봉재의 밀봉 수지층으로 반도체 소자가 밀봉된 것인 반도체 장치를 제공한다. 도 2는 본 발명의 반도체 밀봉용 기재 부착 밀봉재를 사용하여 제조된 반도체 장치의 일례를 도시하는 개략 단면도이다.
도 2의 반도체 장치(4)는, 반도체 소자(5)가 경화 후의 밀봉 수지층(3')으로 밀봉된 것이며, 경화 후의 밀봉 수지층(3')의 표면측에는 반도체 밀봉용 기재 부착 밀봉재의 기재(2)를 갖고, 반대측(반도체 소자(5)측)에는 버퍼 코팅층(6), 도금 패턴층(7) 및 절연 보호층(8)을 포함하는 재배선층(10), 나아가 범프(9)를 갖는다.
상술한 바와 같이, 본 발명의 반도체 밀봉용 기재 부착 밀봉재는, 팬 아웃형 웨이퍼 레벨 패키지의 제조에 특히 적합한 것이기 때문에, 이 반도체 밀봉용 기재 부착 밀봉재로 반도체 소자가 밀봉된 본 발명의 반도체 장치는, 도 2에 도시된 바와 같은 팬 아웃형 웨이퍼 레벨 패키지로 할 수 있다.
[반도체 장치의 제조 방법]
또한, 본 발명에서는, 반도체 장치의 제조 방법이며, 반도체 소자를 탑재한 반도체 소자 탑재 기판의 소자 탑재면, 또는 반도체 소자를 형성한 반도체 소자 형성 웨이퍼의 소자 형성면을, 상술한 본 발명의 반도체 밀봉용 기재 부착 밀봉재의 밀봉 수지층의 경화물로 일괄 밀봉하는 반도체 장치의 제조 방법을 제공한다.
또한, 본 발명의 반도체 장치의 제조 방법은, 지지 기판 위에 적층한 가고정재로 반도체 소자를 가고정한 반도체 소자 탑재 기판의 소자 탑재면을, 상기 반도체 밀봉용 기재 부착 밀봉재의 밀봉 수지층에 의해 피복하는 피복 공정, 상기 밀봉 수지층을 가열하여 경화시킴으로써, 상기 소자 탑재면을 일괄 밀봉하는 밀봉 공정, 상기 가고정재를 제거하는 가고정재 제거 공정, 상기 가고정재 제거 후의 노출면에 재배선층을 형성함으로써 재배선체를 제작하는 재배선 공정 및 상기 재배선체를 다이싱함으로써 반도체 장치를 제조하는 다이싱 공정을 갖는 방법인 것이 바람직하다.
도 3은 본 발명의 반도체 밀봉용 기재 부착 밀봉재를 사용하여 반도체 소자를 탑재한 기판으로부터 반도체 장치를 제조하는 방법의 일례의 흐름도이다. 이하, 도 3을 참조하여, 본 발명의 반도체 장치의 제조 방법에 대하여 구체적으로 설명한다.
도 3의 반도체 장치의 제조 방법은, 지지 기판(12) 위에 적층한 가고정재(11)로 반도체 소자(5)를 가고정한 반도체 소자 탑재 기판(13)의 소자 탑재면을, 기재(2)의 한쪽 표면에 밀봉 수지층(3)이 형성된 반도체 밀봉용 기재 부착 밀봉재(1)의 밀봉 수지층(3)에 의해 피복하는 피복 공정(도 3의 (A)), 밀봉 수지층(3)을 가열하여 경화시킴으로써 경화 후의 밀봉 수지층(3')으로 하고, 소자 탑재면을 일괄 밀봉하는 밀봉 공정(도 3의 (B)), 지지 기판(12)과 가고정재(11)를 제거하는 가고정재 제거 공정(도 3의 (C)), 가고정재 제거 후의 노출면에 버퍼 코팅층(6), 도금 패턴층(7) 및 절연 보호층(8)을 포함하는 재배선층(10), 나아가 범프(9)를 형성함으로써 재배선체(14)를 제작하는 재배선 공정(도 3의 (D)) 및 재배선체(14)를 다이싱함으로써 반도체 장치(4)를 제조하는 다이싱 공정(도 3의 (E))을 갖는다.
〔피복 공정〕
본 발명의 반도체 장치의 제조 방법에 있어서의 피복 공정은, 반도체 밀봉용 기재 부착 밀봉재(1)의 미경화 수지층(3)에 의해, 지지 기판(12) 위에 적층한 가고정재(11)로 반도체 소자(5)를 가고정(탑재)한 반도체 소자 탑재 기판(13)의 소자 탑재면을 피복하는 공정이다.
가고정재(11)로서는, 특별히 한정되지 않지만, 예를 들어 UV 경화성 점착제 등의 UV 박리성 점착제, 열 발포성 점착제 등의 열 박리성 점착제 등을 사용할 수 있다.
또한, 지지 기판(12)으로서는, 특별히 한정되지 않지만, 예를 들어 유리 기판, 실리콘 웨이퍼, SUS(스테인리스강) 등의 금속판, 폴리아미드나 폴리이미드 등의 플라스틱 기판 등을 사용할 수 있다.
〔밀봉 공정〕
본 발명의 반도체 장치의 제조 방법에 있어서의 밀봉 공정은, 상기 피복 공정 후, 밀봉 수지층(3)을 가열하여 경화시켜, 경화 후의 밀봉 수지층(3')으로 함으로써, 반도체 소자 탑재 기판의 반도체 소자 탑재면을 일괄 밀봉하는 공정이다. 가열 온도로서는, 예를 들어 100 내지 200℃로 하고, 가열 시간은 예를 들어 1 내지 60분간으로 할 수 있다.
〔가고정재 제거 공정〕
본 발명의 반도체 장치의 제조 방법에 있어서의 가고정재 제거 공정은, 상기 밀봉 후의 반도체 소자 탑재 기판으로부터, 지지 기판(12)과 가고정재(11)를 제거하는 공정이다.
또한, 도 3의 (C) 중의 d는 반도체 소자(5) 자체의 길이, e는 반도체 소자(5) 사이의 거리를 나타내고 있으며, d는 0.1㎜ 내지 30㎜인 것이 바람직하고, 1㎜ 내지 20㎜가 보다 바람직하고, e는 0.1 내지 50㎜가 바람직하고, 2 내지 20㎜가 보다 바람직하다. 또한, d와 e의 비율 d/e는 0.1 내지 20인 것이 바람직하고, 0.5 내지 5가 보다 바람직하다. d와 e가 이러한 범위이면, 대면적의 패키지에 있어서도, 패키지 전체적인 휨을 더욱 양호하게 억제할 수 있다.
또한, 본 발명의 반도체 밀봉용 기재 부착 밀봉재는 기재를 갖고 있기 때문에, 기재가 없는 통상의 밀봉 수지로 밀봉하는 경우에 다음 공정으로 진행하기 위해 필요한, 밀봉 수지면측에 서포트 기판을 부착하는 공정을 생략하는 것도 가능해진다.
〔재배선 공정〕
본 발명의 반도체 장치의 제조 방법에 있어서의 재배선 공정은, 상기 가고정재를 제거함으로써 노출된 반도체 소자면(노출면)에, 재배선층(10)을 형성함으로써 재배선체(14)를 제작하는 공정이다.
재배선층의 형성 방법으로서는, 특별히 한정되지 않지만, 예를 들어 노출된 반도체 소자(5)에 감광성 폴리이미드 재료나 PBO(폴리벤조옥사졸) 등을 사용하여 패터닝한 버퍼 코팅층(6)을 형성하고, 계속하여 금속 스퍼터법 등에 의해 형성한 금속 시드층에, 세미애디티브법 등의 공지된 방법으로 패터닝한 도금 패턴층(7)을 형성하고, 폴리이미드나 PBO 등을 사용하여 패터닝한 절연 보호층(8)을 형성하는 방법을 들 수 있다.
또한, 형성된 재배선층(10)에 땜납 볼이나 땜납 도금 등 공지의 방법에 의해 범프(9)를 형성해도 된다.
〔다이싱 공정〕
본 발명의 반도체 장치의 제조 방법에 있어서의 다이싱 공정은, 상기한 재배선층을 형성한 재배선체(14)를 다이싱함으로써 개편화(個片化)하여, 반도체 장치(4)를 제조하는 공정이다. 또한, 다이싱하여, 개편화한 것에 레이저 마크에 의한 인자를 행해도 된다.
이상과 같이, 본 발명의 반도체 밀봉용 기재 부착 밀봉재라면, 대면적의 패키지를 밀봉하는 경우에도 패키지의 휨을 억제할 수 있는 반도체 밀봉용 기재 부착 밀봉재가 된다. 또한, 본 발명의 반도체 밀봉용 기재 부착 밀봉재라면, 밀봉 수지층이 열 가소성 수지 성분을 포함하지 않아도, 시트 형상을 유지하며, 또한 패키지의 휨을 저감시킬 수 있다. 따라서, 종래 시트 형상을 유지하기 위하여 배합했던 열 가소성 수지 성분을 밀봉 수지층에 배합할 필요가 없어, 경화 후의 밀봉 수지층을, 팬 아웃형 웨이퍼 레벨 패키지 제조의 재배선층 형성 공정에 있어서의 도금 가공 시의 내약품성이 우수한 것으로 할 수 있다. 즉, 본 발명의 반도체 밀봉용 기재 부착 밀봉재는, 팬 아웃형 웨이퍼 레벨 패키지의 제조에 특히 적합하다. 또한, 본 발명의 반도체 장치라면, 상기와 같은 본 발명의 반도체 밀봉용 기재 부착 밀봉재로 반도체 소자가 밀봉되기 때문에, 밀봉면이 대면적이어도, 패키지의 휨이 억제된 반도체 장치가 된다. 또한, 본 발명의 반도체 장치의 제조 방법이라면, 이러한 반도체 장치를 용이하게 제조할 수 있고, 또한 팬 아웃형 웨이퍼 레벨 패키지의 반도체 장치를 제조할 수도 있다.
[실시예]
이하, 실시예 및 비교예를 사용하여 본 발명을 구체적으로 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
[실시예 1]
<기재의 제작>
크레졸 노볼락형 에폭시 수지(상품명: 에피클론(EPICLON)-N695, DIC제) 60질량부, 페놀 노볼락 수지(상품명: TD2090, DIC제) 30질량부, 흑색 안료로서 카본 블랙(상품명: 3230B, 미쯔비시 가가꾸제) 3질량부, 촉매 TPP(트리페닐포스핀) 0.6질량부에, 톨루엔 300질량부를 첨가하고 교반 혼합하여, 에폭시 수지 조성물의 톨루엔 분산액을 제조했다. 이 에폭시 수지 조성물의 톨루엔 분산액에 섬유 기재로서 E 유리 클로스(니토보세키제, 두께: 150㎛)를 침지시킴으로써, 에폭시 수지 조성물의 톨루엔 분산액을 E 유리 클로스에 함침시켰다. 해당 유리 클로스를 120℃에서 15분간 방치함으로써 톨루엔을 휘발시켰다. 해당 유리 클로스를 175℃에서 5분간 가열 성형하여 성형품을 얻고, 또한 이것을 180℃에서 4시간 가열(2차 경화)함으로써, 함침시킨 에폭시 수지 조성물을 경화시켜, 섬유 기재층의 양면에 에폭시 수지 조성물의 경화물층이 형성된, 400㎜×500㎜, 두께 0.16㎜의 에폭시 수지 함침 섬유 기재 X1을 얻었다.
<밀봉 수지층이 되는 수지 조성물의 제조>
크레졸 노볼락형 에폭시 수지(상품명: 에피클론-N655, DIC제) 60질량부, 페놀 노볼락 수지(상품명: BRG555, 쇼와 고분시제) 30질량부, 평균 입경 7㎛의 구상 실리카(상품명: MSS-7, 다쯔모리제) 400질량부, 촉매 TPP(트리페닐포스핀) 0.2질량부, 실란 커플링제: 3-글리시독시프로필트리메톡시실란(상품명: KBM403, 신에쓰 가가꾸 고교제) 0.5질량부, 흑색 안료로서 카본 블랙(상품명: 3230B, 미쯔비시 가가꾸제) 3질량부를 고속 혼합 장치로 충분히 혼합한 후, 연속 혼련 장치로 가열 혼련하고, 계속하여 T 다이로부터 압출함으로써, 390㎜×490㎜, 두께 0.3㎜의 시트상의 열 경화성 수지 조성물 Y1을 얻었다.
<반도체 밀봉용 기재 부착 밀봉재의 제작>
상기 에폭시 수지 함침 섬유 기재 X1 위에 상기 시트상의 열 경화성 수지 조성물 Y1을 얹고, 닛코 머티리얼즈사제의 진공 라미네이터를 사용하여, 진공도 50Pa, 온도 50℃, 시간 60초의 조건에서 라미네이트함으로써 반도체 밀봉용 기재 부착 밀봉재 Z1을 제작했다.
<반도체 소자 탑재 기판의 제작>
지지 기판으로서, 420㎜×520㎜, 두께 1㎜의 SUS판을 준비하고, 가고정재로서 리발파 No.3195V를 동일 사이즈로 접합하여, 리발파 위에 20㎜×20㎜의 실리콘 칩을 200개 탑재한 반도체 소자 탑재 기판을 제작했다.
<밀봉 후 반도체 소자 탑재 기판의 제작>
상기한 반도체 밀봉용 기재 부착 밀봉재 Z1과 상기 반도체 소자 탑재 기판을 닛코 머티리얼즈사의 진공 프레스를 사용하여, 진공도 50Pa, 압력 1.0㎫, 150℃, 300s의 조건에서 압축 성형함으로써 경화 밀봉했다. 경화 밀봉 후, 150℃에서 4시간 후경화한 후, 180℃에서 리발파와 지지 기판을 제거하여, 밀봉 후 반도체 소자 탑재 기판을 얻었다.
[실시예 2]
<기재의 제작>
에폭시 수지 조성물에 평균 입경 0.5㎛의 구상 실리카(상품명: SC-2050, 아드마텍스제) 50질량부를 첨가하는 것 이외에는 실시예 1과 마찬가지의 조작을 행하여, 400㎜×500㎜, 두께 0.16㎜의 에폭시 수지 함침 섬유 기재 X2를 얻었다.
<밀봉 수지층이 되는 수지 조성물의 제조>
크레졸 노볼락형 에폭시 수지(상품명: 에피클론-N655, DIC제) 40질량부, 비스페놀 A형 결정성 에폭시 수지(상품명: YL-6810, 미쯔비시 가가꾸제) 12질량부, 페놀 노볼락 수지(상품명: BRG555, 쇼와 고분시제) 30질량부, 평균 입경 7㎛의 구상 실리카(상품명: MSS-7, 다쯔모리제) 450질량부, 촉매 TPP(트리페닐포스핀) 0.2질량부, 실란 커플링제: 3-글리시독시프로필트리메톡시실란(상품명: KBM403, 신에쓰 가가꾸 고교제) 0.5질량부, 흑색 안료로서 카본 블랙(상품명: 3230B, 미쯔비시 가가꾸제) 3질량부를 고속 혼합 장치로 충분히 혼합한 후, 연속 혼련 장치로 가열 혼련하고, 계속하여 T 다이로부터 압출함으로써, 390㎜×490㎜, 두께 0.3㎜의 시트상의 열 경화성 수지 조성물 Y2를 얻었다.
<반도체 밀봉용 기재 부착 밀봉재의 제작>
에폭시 수지 함침 섬유 기재 X1 대신 에폭시 수지 함침 섬유 기재 X2를 사용하고, 시트상의 열 경화성 수지 조성물 Y1 대신 시트상의 열 경화성 수지 조성물 Y2를 사용하는 것 이외에는 실시예 1과 마찬가지의 조작을 행하여, 반도체 밀봉용 기재 부착 밀봉재 Z2를 얻었다.
<반도체 소자 탑재 기판의 제작>
실시예 1과 마찬가지로 하여 반도체 소자 탑재 기판을 제작했다.
<밀봉 후 반도체 소자 탑재 기판의 제작>
반도체 밀봉용 기재 부착 밀봉재 Z1 대신 반도체 밀봉용 기재 부착 밀봉재 Z2를 사용하는 것 이외에는 실시예 1과 마찬가지의 조작을 행하여, 밀봉 후 반도체 소자 탑재 기판을 얻었다.
[실시예 3]
<기재의 제작>
비공액 이중 결합을 갖는 유기 규소 화합물로서 분자쇄 양 말단 비닐기 봉쇄 디메틸폴리실록산 50질량부, 분자쇄 양 말단 디메틸하이드로겐실록시기 봉쇄 디메틸폴리실록산 50질량부, 반응 억제제로서 아세틸렌알코올계의 에티닐시클로헥산올 0.2질량부, 염화백금산의 옥틸알코올 변성 용액 0.1질량부 및 흑색 안료로서 카본 블랙 3질량부에, 톨루엔 200질량부를 첨가하고 교반 혼합하여, 실리콘 수지 조성물의 톨루엔 분산액을 제조했다. 이 실리콘 수지 조성물의 톨루엔 분산액에 섬유 기재로서 E 유리 클로스(니토보세키제, 두께: 150㎛)를 침지시킴으로써, 실리콘 수지 조성물의 톨루엔 분산액을 E 유리 클로스에 함침시켰다. 해당 유리 클로스를, 120℃에서 15분간 방치함으로써 톨루엔을 휘발시켰다. 해당 유리 클로스를 175℃에서 5분간 가열 성형하여 성형품을 얻고, 또한 이것을 150℃에서 10분간 가열(2차 경화)함으로써, 함침시킨 열 경화성 수지를 경화시켜, 섬유 기재층의 양면에 실리콘 수지 조성물의 경화물층이 형성된 400㎜×500㎜, 두께 0.16㎜의 실리콘 수지 함침 섬유 기재 X3을 얻었다.
<밀봉 수지층이 되는 수지 조성물의 제조>
평균 입경 7㎛의 구상 실리카의 배합량을 350질량부로 하는 것 이외에는 실시예 1과 마찬가지의 조작을 행하여, 390㎜×490㎜, 두께 0.3㎜의 시트상의 열 경화성 수지 조성물 Y3을 얻었다.
<반도체 밀봉용 기재 부착 밀봉재의 제작>
에폭시 수지 함침 섬유 기재 X1 대신 실리콘 수지 함침 섬유 기재 X3을 사용하고, 시트상의 열 경화성 수지 조성물 Y1 대신 시트상의 열 경화성 수지 조성물 Y3을 사용하는 것 이외에는 실시예 1과 마찬가지의 조작을 행하여, 반도체 밀봉용 기재 부착 밀봉재 Z3을 얻었다.
<반도체 소자 탑재 기판의 제작>
실시예 1과 마찬가지로 하여 반도체 소자 탑재 기판을 제작했다.
<밀봉 후 반도체 소자 탑재 기판의 제작>
반도체 밀봉용 기재 부착 밀봉재 Z1 대신 반도체 밀봉용 기재 부착 밀봉재 Z3을 사용하는 것 이외에는 실시예 1과 마찬가지의 조작을 행하여, 밀봉 후 반도체 소자 탑재 기판을 얻었다.
[실시예 4]
<기재의 제작>
크레졸 노볼락형 에폭시 수지(상품명: 에피클론-N685, DIC제) 60질량부, 페놀 노볼락 수지(상품명: TD2131, DIC제) 30질량부, 흑색 안료로서 카본 블랙(상품명: 3230B, 미쯔비시 가가꾸제) 3질량부, 촉매 TPP(트리페닐포스핀) 0.6질량부에, 톨루엔 300질량부를 첨가하고 교반 혼합하여, 에폭시 수지 조성물의 톨루엔 분산액을 제조했다. 이 에폭시 수지 조성물의 톨루엔 분산액에 섬유 기재로서 E 유리 클로스(니토보세키제, 두께: 150㎛)를 침지시킴으로써, 에폭시 수지 조성물의 톨루엔 분산액을 E 유리 클로스에 함침시켰다. 해당 유리 클로스를 120℃에서 15분간 방치함으로써 톨루엔을 휘발시켰다. 해당 유리 클로스를 175℃에서 5분간 가열 성형하여 성형품을 얻고, 또한 이것을 180℃에서 4시간 가열(2차 경화)함으로써, 함침시킨 에폭시 수지 조성물을 경화시켜, 섬유 기재층의 양면에 에폭시 수지 조성물의 경화물층이 형성된, 400㎜×500㎜, 두께 0.16㎜의 에폭시 수지 함침 섬유 기재 X4를 얻었다.
<밀봉 수지층이 되는 수지 조성물의 제조>
평균 입경 7㎛의 구상 실리카의 배합량을 330질량부로 하는 것 이외에는 실시예 1과 마찬가지의 조작을 행하여, 390㎜×490㎜, 두께 0.3㎜의 시트상의 열 경화성 수지 조성물 Y4를 얻었다.
<반도체 밀봉용 기재 부착 밀봉재의 제작>
에폭시 수지 함침 섬유 기재 X1 대신 에폭시 수지 함침 섬유 기재 X4를 사용하고, 시트상의 열 경화성 수지 조성물 Y1 대신 시트상의 열 경화성 수지 조성물 Y4를 사용하는 것 이외에는 실시예 1과 마찬가지의 조작을 행하여, 반도체 밀봉용 기재 부착 밀봉재 Z4를 얻었다.
<반도체 소자 탑재 기판의 제작>
실시예 1과 마찬가지로 하여 반도체 소자 탑재 기판을 제작했다.
<밀봉 후 반도체 소자 탑재 기판의 제작>
반도체 밀봉용 기재 부착 밀봉재 Z1 대신 반도체 밀봉용 기재 부착 밀봉재 Z4를 사용하는 것 이외에는 실시예 1과 마찬가지의 조작을 행하여, 밀봉 후 반도체 소자 탑재 기판을 얻었다.
[실시예 5]
<기재의 제작>
실시예 1과 마찬가지의 조작을 행하여, 400㎜×500㎜, 두께 0.16㎜의 에폭시 수지 함침 섬유 기재 X1을 얻었다.
<밀봉 수지층이 되는 수지 조성물의 제조>
열 가소성 수지(상품명: 메타블렌 J-5800, 미쯔비시 레이온제) 1질량부를 첨가하는 것 이외에는 실시예 1과 마찬가지의 조작을 행하여, 390㎜×490㎜, 두께 0.3㎜의 시트상의 열 경화성 수지 조성물 Y5를 얻었다. 또한, 이 시트상의 열 경화성 수지 조성물 Y5는, 조성물 전체에 대하여 2질량％ 이하의 양의 열 가소성 수지를 포함하는 것이다.
<반도체 밀봉용 기재 부착 밀봉재의 제작>
시트상의 열 경화성 수지 조성물 Y1 대신 시트상의 열 경화성 수지 조성물 Y5를 사용하는 것 이외에는 실시예 1과 마찬가지의 조작을 행하여, 반도체 밀봉용 기재 부착 밀봉재 Z5를 얻었다.
<반도체 소자 탑재 기판의 제작>
실시예 1과 마찬가지로 하여 반도체 소자 탑재 기판을 제작했다.
<밀봉 후 반도체 소자 탑재 기판의 제작>
반도체 밀봉용 기재 부착 밀봉재 Z1 대신 반도체 밀봉용 기재 부착 밀봉재 Z5를 사용하는 것 이외에는 실시예 1과 마찬가지의 조작을 행하여, 밀봉 후 반도체 소자 탑재 기판을 얻었다.
[실시예 6]
<기재의 제작>
크레졸 노볼락형 에폭시 수지(상품명: 에피클론-N685, DIC제) 60질량부, 페놀 노볼락 수지(상품명: TD2090, DIC제) 30질량부, 흑색 안료로서 카본 블랙(상품명: 3230B, 미쯔비시 가가꾸제) 3질량부, 촉매 TPP(트리페닐포스핀) 0.6질량부에, 톨루엔 300질량부를 첨가하고 교반 혼합하여, 에폭시 수지 조성물의 톨루엔 분산액을 제조했다. 이 에폭시 수지 조성물의 톨루엔 분산액에 섬유 기재로서 E 유리 클로스(니토보세키제, 두께: 150㎛)를 침지시킴으로써, 에폭시 수지 조성물의 톨루엔 분산액을 E 유리 클로스에 함침시켰다. 해당 유리 클로스를 120℃에서 15분간 방치함으로써 톨루엔을 휘발시켰다. 해당 유리 클로스를 175℃에서 5분간 가열 성형하여 성형품을 얻고, 또한 이것을 180℃에서 4시간 가열(2차 경화)함으로써, 함침시킨 에폭시 수지 조성물을 경화시켜, 섬유 기재층의 양면에 에폭시 수지 조성물의 경화물층이 형성된, 400㎜×500㎜, 두께 0.16㎜의 에폭시 수지 함침 섬유 기재 X5를 얻었다.
<밀봉 수지층이 되는 수지 조성물의 제조>
열 가소성 수지(상품명: 메타블렌 J-5800, 미쯔비시 레이온제) 20질량부를 첨가하는 것 이외에는 실시예 1과 마찬가지의 조작을 행하여, 390㎜×490㎜, 두께 0.3㎜의 시트상의 열 경화성 수지 조성물 Y6을 얻었다. 또한, 이 시트상의 열 경화성 수지 조성물 Y6은, 조성물 전체에 대하여 2질량％ 초과하는 양의 열 가소성 수지를 포함하는 것이다.
<반도체 밀봉용 기재 부착 밀봉재의 제작>
에폭시 수지 함침 섬유 기재 X1 대신 에폭시 수지 함침 섬유 기재 X5를 사용하고, 시트상의 열 경화성 수지 조성물 Y1 대신 시트상의 열 경화성 수지 조성물 Y6을 사용하는 것 이외에는 실시예 1과 마찬가지의 조작을 행하여, 반도체 밀봉용 기재 부착 밀봉재 Z6을 얻었다.
<반도체 소자 탑재 기판의 제작>
실시예 1과 마찬가지로 하여 반도체 소자 탑재 기판을 제작했다.
<밀봉 후 반도체 소자 탑재 기판의 제작>
반도체 밀봉용 기재 부착 밀봉재 Z1 대신 반도체 밀봉용 기재 부착 밀봉재 Z6을 사용하는 것 이외에는 실시예 1과 마찬가지의 조작을 행하여, 밀봉 후 반도체 소자 탑재 기판을 얻었다.
[비교예 1]
<밀봉 수지 조성물의 제작>
실시예 1과 마찬가지의 조작을 행하여, 390㎜×490㎜, 두께 0.3㎜의 시트상의 열 경화성 수지 조성물 Y1을 얻었다.
<반도체 소자 탑재 기판의 제작>
실시예 1과 마찬가지로 하여 반도체 소자 탑재 기판을 제작했다.
<밀봉 후 반도체 소자 탑재 기판의 제조>
기재를 사용하지 않고, 시트상의 열 경화성 수지 조성물 Y1로 직접 기판을 밀봉하는 것 이외에는 실시예 1과 마찬가지의 조작을 행하여, 밀봉 후 반도체 소자 탑재 기판을 얻었다.
[비교예 2]
<기재의 제작>
크레졸 노볼락형 에폭시 수지(상품명: 에피클론-N655, DIC제) 60질량부, 페놀 노볼락 수지(상품명: TD2131, DIC제) 30질량부, 흑색 안료로서 카본 블랙(상품명: 3230B, 미쯔비시 가가꾸제) 3질량부, 촉매 TPP(트리페닐포스핀) 0.6질량부에, 톨루엔 300질량부를 첨가하고 교반 혼합하여, 에폭시 수지 조성물의 톨루엔 분산액을 제조했다. 이 에폭시 수지 조성물의 톨루엔 분산액에 섬유 기재로서 E 유리 클로스(니토보세키제, 두께: 150㎛)를 침지시킴으로써, 에폭시 수지 조성물의 톨루엔 분산액을 E 유리 클로스에 함침시켰다. 해당 유리 클로스를 120℃에서 15분간 방치함으로써 톨루엔을 휘발시켰다. 해당 유리 클로스를 175℃에서 5분간 가열 성형하여 성형품을 얻고, 또한 이것을 180℃에서 4시간 가열(2차 경화)함으로써, 함침시킨 에폭시 수지 조성물을 경화시켜, 섬유 기재층의 양면에 에폭시 수지 조성물의 경화물층이 형성된, 400㎜×500㎜, 두께 0.16㎜의 에폭시 수지 함침 섬유 기재 X6을 얻었다.
<밀봉 수지층이 되는 수지 조성물의 제조>
실시예 2와 마찬가지의 조작을 행하여, 390㎜×490㎜, 두께 0.3㎜의 시트상의 열 경화성 수지 조성물 Y2를 얻었다.
<반도체 밀봉용 기재 부착 밀봉재의 제작>
에폭시 수지 함침 섬유 기재 X1 대신 에폭시 수지 함침 섬유 기재 X6을 사용하고, 시트상의 열 경화성 수지 조성물 Y1 대신 시트상의 열 경화성 수지 조성물 Y2를 사용하는 것 이외에는 실시예 1과 마찬가지의 조작을 행하여, 반도체 밀봉용 기재 부착 밀봉재 Z7을 얻었다.
<반도체 소자 탑재 기판의 제작>
실시예 1과 마찬가지로 하여 반도체 소자 탑재 기판을 제작했다.
<밀봉 후 반도체 소자 탑재 기판의 제작>
반도체 밀봉용 기재 부착 밀봉재 Z1 대신 반도체 밀봉용 기재 부착 밀봉재 Z7을 사용하는 것 이외에는 실시예 1과 마찬가지의 조작을 행하여, 밀봉 후 반도체 소자 탑재 기판을 얻었다.
[비교예 3]
<기재의 제작>
실시예 6과 마찬가지의 조작을 행하여, 400㎜×500㎜, 두께 0.16㎜의 에폭시 수지 함침 섬유 기재 X5를 얻었다.
<밀봉 수지층이 되는 수지 조성물의 제조>
실시예 2와 마찬가지의 조작을 행하여, 390㎜×490㎜, 두께 0.3㎜의 시트상의 열 경화성 수지 조성물 Y2를 얻었다.
<반도체 밀봉용 기재 부착 밀봉재의 제작>
에폭시 수지 함침 섬유 기재 X1 대신 에폭시 수지 함침 섬유 기재 X5를 사용하고, 시트상의 열 경화성 수지 조성물 Y1 대신 시트상의 열 경화성 수지 조성물 Y2를 사용하는 것 이외에는 실시예 1과 마찬가지의 조작을 행하여, 반도체 밀봉용 기재 부착 밀봉재 Z8을 얻었다.
<반도체 소자 탑재 기판의 제작>
실시예 1과 마찬가지로 하여 반도체 소자 탑재 기판을 제작했다.
<밀봉 후 반도체 소자 탑재 기판의 제작>
반도체 밀봉용 기재 부착 밀봉재 Z1 대신 반도체 밀봉용 기재 부착 밀봉재 Z8을 사용하는 것 이외에는 실시예 1과 마찬가지의 조작을 행하여, 밀봉 후 반도체 소자 탑재 기판을 얻었다.
[비교예 4]
<기재의 제작>
에폭시 수지 조성물에 평균 입경 0.5㎛의 구상 실리카(상품명: SC-2050, 아드마텍스제) 100질량부를 첨가하는 것 이외에는 실시예 1과 마찬가지의 조작을 행하여, 400㎜×500㎜, 두께 0.16㎜의 에폭시 수지 함침 섬유 기재 X7을 얻었다.
<밀봉 수지층이 되는 수지 조성물의 제조>
평균 입경 7㎛의 구상 실리카의 배합량을 300질량부로 하는 것 이외에는 실시예 1과 마찬가지의 조작을 행하여, 390㎜×490㎜, 두께 0.3㎜의 시트상의 열 경화성 수지 조성물 Y7을 얻었다.
에폭시 수지 함침 섬유 기재 X1 대신 에폭시 수지 함침 섬유 기재 X7을 사용하고, 시트상의 열 경화성 수지 조성물 Y1 대신 시트상의 열 경화성 수지 조성물 Y7을 사용하는 것 이외에는 실시예 1과 마찬가지의 조작을 행하여, 반도체 밀봉용 기재 부착 밀봉재 Z9를 얻었다.
<반도체 소자 탑재 기판의 제작>
실시예 1과 마찬가지로 하여 반도체 소자 탑재 기판을 제작했다.
<밀봉 후 반도체 소자 탑재 기판의 제작>
반도체 밀봉용 기재 부착 밀봉재 Z1 대신 반도체 밀봉용 기재 부착 밀봉재 Z9를 사용하는 것 이외에는 실시예 1과 마찬가지의 조작을 행하여, 밀봉 후 반도체 소자 탑재 기판을 얻었다.
[비교예 5]
<기재의 제작>
비교예 4와 마찬가지의 조작을 행하여, 400㎜×500㎜, 두께 0.16㎜의 에폭시 수지 함침 섬유 기재 X7을 얻었다.
<밀봉 수지층이 되는 수지 조성물의 제조>
실시예 6과 마찬가지의 조작을 행하여, 390㎜×490㎜, 두께 0.3㎜의 시트상의 열 경화성 수지 조성물 Y6을 얻었다. 또한, 이 시트상의 열 경화성 수지 조성물 Y6은, 조성물 전체에 대하여 2질량％ 초과하는 양의 열 가소성 수지를 포함하는 것이다.
에폭시 수지 함침 섬유 기재 X1 대신 에폭시 수지 함침 섬유 기재 X7을 사용하고, 시트상의 열 경화성 수지 조성물 Y1 대신 시트상의 열 경화성 수지 조성물 Y6을 사용하는 것 이외에는 실시예 1과 마찬가지의 조작을 행하여, 반도체 밀봉용 기재 부착 밀봉재 Z10을 얻었다.
<반도체 소자 탑재 기판의 제작>
실시예 1과 마찬가지로 하여 반도체 소자 탑재 기판을 제작했다.
<밀봉 후 반도체 소자 탑재 기판의 제작>
반도체 밀봉용 기재 부착 밀봉재 Z1 대신 반도체 밀봉용 기재 부착 밀봉재 Z10을 사용하는 것 이외에는 실시예 1과 마찬가지의 조작을 행하여, 밀봉 후 반도체 소자 탑재 기판을 얻었다.
실시예 1 내지 6 및 비교예 1 내지 5에서 얻어진 밀봉 후 반도체 소자 탑재 기판, 즉 다이싱 전의 반도체 장치의 특성을 이하와 같이 하여 평가했다. 평가 결과를 표 2에 나타낸다.
(선팽창 계수의 측정)
반도체 소자의 선팽창 계수 α1: 각 실시예 및 비교예에서 사용한 반도체 소자의 선팽창 계수는 3ppm/K이었다.
밀봉 수지층 경화물의 선팽창 계수 α2: 각 실시예 및 비교예에서 사용한 밀봉 수지층용의 시트상의 열 경화성 수지 조성물을, EMMI 규격에 준한 금형을 사용하고, 150℃, 6.9N/㎟, 성형 시간 300초의 조건에서 성형한 5×5×15㎜의 시험편을 사용하고, 리가쿠(RIGAKU)제 TMA 장치를 사용하여 열 기계 분석을 행했다. 승온 5℃/분, 하중 19.6mN의 조건에서 압축 하중법에 의해 실온으로부터 300℃까지 측정하고, 선팽창 계수를 측정했다.
기재의 선팽창 계수 α3: 각 실시예 및 비교예에서 사용한 기재를, 폭 5㎜, 길이 15㎜로 커트한 시험편을 사용하고, 리가쿠제 TMA 장치를 사용하여 열 기계 분석을 행했다. 시험편을 장치에 장착 후, 승온 5℃/분, 하중 1g의 조건에서 인장 하중법에 의해 실온으로부터 300℃까지 측정하여, X-Y 방향의 선팽창 계수를 측정했다.
(패키지 휨량)
얻어진 반도체 장치를, 실리콘 칩이 노출되어 있는 면이 상면측이 되도록 배치하고, 레이저 삼차원 측정기를 사용하여, 각 반도체 장치의 대각선 방향으로 높이의 변위를 측정하여, 변위차를 휨량으로 했다. 휨의 방향이 하측으로 볼록해진 경우에는 양(+), 상측으로 볼록해진 경우에는 음(-)의 값을 사용하여 나타냈다.
(내약품성)
얻어진 반도체 장치를 표 1에 나타내는 A 내지 J의 약품과 침지 조건에 있어서, 순서대로 모든 약품을 침지한 후의 수지 표면 및 단면을 현미경으로 관찰하여, 크랙이나 갈라짐 등의 열화가 없는 것을 ○, 크랙이나 갈라짐이 발생한 것을 ×로 했다.
Figure pat00014
Figure pat00015
표 2에 나타낸 바와 같이, 반도체 소자의 선팽창 계수 α1, 밀봉 수지층의 경화물의 선팽창 계수 α2 및 기재의 선팽창 계수 α3이 α1<α3<α2 및 -2<α1+α2-2α3<2 양쪽을 충족하는 실시예 1 내지 6에서는, 대면적의 패키지를 밀봉해도 패키지의 휨을 억제할 수 있게 되었다. 한편, 기재를 사용하지 않은 비교예 1이나, α1, α2 및 α3이 -2<α1+α2-2α3<2를 충족하지 않는 비교예 2 내지 5에서는, 실시예 1 내지 6과 비교하여 큰 패키지의 휨이 발생하였다. 또한, 밀봉 수지층에 열 가소성 수지를 배합하지 않은 실시예 1 내지 4, 비교예 1 내지 4 및 열 가소성 수지를 조성물 전체에 대하여 2질량％ 이하의 양으로 배합한 실시예 5에서는, 밀봉 수지층에 열 가소성 수지를 조성물 전체에 대하여 2질량％를 초과하는 양으로 배합한 실시예 6 및 비교예 5에 비하여, 밀봉 수지층의 경화물의 내약품성이 양호했다. 또한, 동일한 (α1+α2-2α3)값을 갖는 실시예 1과 실시예 4는 α3-α1<5이고, 또한 α2-α3<5인 실시예 1쪽이 휨이 더 작았다.
이상으로부터, 본 발명의 반도체 밀봉용 기재 부착 밀봉재라면, 팬 아웃형 웨이퍼 레벨 패키지의 제조에 있어서, 대면적의 패키지를 밀봉해도 패키지의 휨을 억제할 수 있는 것이 명확해졌다. 또한, 밀봉 수지층에 열 가소성 수지를 배합하지 않거나, 혹은 열 가소성 수지를 배합하는 경우에도 배합량을 소정량 이하로 함으로써, 밀봉 수지층의 경화물을 내약품성이 우수한 것으로 할 수 있음이 명확해졌다.
또한, 본 발명은 상기 실시 형태에 한정되는 것은 아니다. 상기 실시 형태는 예시이며, 본 발명의 특허 청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 마찬가지의 작용 효과를 발휘하는 것은, 어떠한 것이든 본 발명의 기술적 범위에 포함된다.
1: 반도체 밀봉용 기재 부착 밀봉재
2: 기재
3: 밀봉 수지층
3': 경화 후의 밀봉 수지층
4: 반도체 장치
5: 반도체 소자
6: 버퍼 코팅층
7: 도금 패턴층
8: 절연 보호층
9: 범프
10: 재배선층
11: 가고정재
12: 지지 기판
13: 반도체 소자 탑재 기판
14: 재배선체

Claims (9)

  1. 반도체 소자를 탑재한 반도체 소자 탑재 기판의 소자 탑재면, 또는 반도체 소자를 형성한 반도체 소자 형성 웨이퍼의 소자 형성면을 일괄 밀봉하기 위한 반도체 밀봉용 기재 부착 밀봉재로서,
    해당 반도체 밀봉용 기재 부착 밀봉재가, 기재와, 해당 기재의 한쪽 표면에 형성된 미경화 또는 반경화된 열 경화성 수지 성분을 포함하는 밀봉 수지층을 갖는 것이며,
    해당 반도체 밀봉용 기재 부착 밀봉재에 의해 밀봉되는 상기 반도체 소자의 선팽창 계수 α1, 상기 밀봉 수지층의 경화물의 선팽창 계수 α2 및 상기 기재의 선팽창 계수 α3이, 하기 식 (1) 및 (2)를 동시에 충족하는 것임을 특징으로 하는 반도체 밀봉용 기재 부착 밀봉재.
    Figure pat00016

    (단, 선팽창 계수의 단위는 ppm/K이다)
  2. 제1항에 있어서, 상기 선팽창 계수 α1, 상기 선팽창 계수 α2 및 상기 선팽창 계수 α3이, 상기 식 (1) 및 (2)에 더해, 하기 식 (3) 및 (4)를 충족하는 것임을 특징으로 하는 반도체 밀봉용 기재 부착 밀봉재.
    Figure pat00017

    (단, 선팽창 계수의 단위는 ppm/K이다)
  3. 제1항 또는 제2항에 있어서, 상기 기재가, 섬유 기재에 열 경화성 수지 조성물이 함침되고 경화된 섬유 함유 수지 기재인 것을 특징으로 하는 반도체 밀봉용 기재 부착 밀봉재.
  4. 제1항 또는 제2항에 있어서, 상기 밀봉 수지층이, 열 가소성 수지 성분을 포함하지 않은 것이거나, 상기 밀봉 수지층을 형성하기 위한 조성물 전체에 대하여 2질량％ 이하의 열 가소성 수지 성분을 포함하는 것임을 특징으로 하는 반도체 밀봉용 기재 부착 밀봉재.
  5. 제1항 또는 제2항에 있어서, 상기 밀봉 수지층이 무기 충전재를 포함하고, 해당 무기 충전재의 양이, 상기 밀봉 수지층을 형성하기 위한 조성물 전체의 75 내지 95질량％인 것을 특징으로 하는 반도체 밀봉용 기재 부착 밀봉재.
  6. 제1항 또는 제2항에 기재된 반도체 밀봉용 기재 부착 밀봉재의 밀봉 수지층으로 반도체 소자가 밀봉된 것임을 특징으로 하는 반도체 장치.
  7. 제6항에 있어서, 상기 반도체 장치가 팬 아웃형 웨이퍼 레벨 패키지인 것을 특징으로 하는 반도체 장치.
  8. 반도체 장치의 제조 방법으로서,
    반도체 소자를 탑재한 반도체 소자 탑재 기판의 소자 탑재면, 또는 반도체 소자를 형성한 반도체 소자 형성 웨이퍼의 소자 형성면을, 제1항 또는 제2항에 기재된 반도체 밀봉용 기재 부착 밀봉재의 밀봉 수지층의 경화물로 일괄 밀봉하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서, 지지 기판 위에 적층한 가고정재로 반도체 소자를 가고정한 반도체 소자 탑재 기판의 소자 탑재면을, 상기 반도체 밀봉용 기재 부착 밀봉재의 밀봉 수지층에 의해 피복하는 피복 공정,
    상기 밀봉 수지층을 가열하여 경화시킴으로써, 상기 소자 탑재면을 일괄 밀봉하는 밀봉 공정,
    상기 가고정재를 제거하는 가고정재 제거 공정,
    상기 가고정재 제거 후의 노출면에 재배선층을 형성함으로써 재배선체를 제작하는 재배선 공정 및
    상기 재배선체를 다이싱함으로써 반도체 장치를 제조하는 다이싱 공정
    을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020170057162A 2016-05-11 2017-05-08 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치 및 반도체 장치의 제조 방법 KR102262042B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016095289A JP6603174B2 (ja) 2016-05-11 2016-05-11 半導体装置、及び半導体装置の製造方法
JPJP-P-2016-095289 2016-05-11

Publications (2)

Publication Number Publication Date
KR20170127363A true KR20170127363A (ko) 2017-11-21
KR102262042B1 KR102262042B1 (ko) 2021-06-09

Family

ID=60295244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170057162A KR102262042B1 (ko) 2016-05-11 2017-05-08 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치 및 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (2) US10177059B2 (ko)
JP (1) JP6603174B2 (ko)
KR (1) KR102262042B1 (ko)
TW (1) TWI721165B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6800113B2 (ja) * 2017-08-28 2020-12-16 信越化学工業株式会社 繊維含有樹脂基板、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、封止後半導体素子搭載シート、半導体装置、及び半導体装置の製造方法
US11799442B2 (en) * 2017-09-29 2023-10-24 Nagase Chemtex Corporation Manufacturing method of mounting structure, and laminate sheet therefor
US10665522B2 (en) * 2017-12-22 2020-05-26 Intel IP Corporation Package including an integrated routing layer and a molded routing layer
JP7109940B2 (ja) * 2018-03-08 2022-08-01 日東電工株式会社 封止用接着シート
JP7174637B2 (ja) * 2019-01-28 2022-11-17 株式会社ダイセル 硬化性フイルム
JP7354666B2 (ja) * 2019-08-19 2023-10-03 株式会社レゾナック 封止用フィルム、封止構造体、及び封止構造体の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014095047A (ja) 2012-11-12 2014-05-22 Ajinomoto Co Inc 絶縁樹脂材料
JP2014103176A (ja) * 2012-11-16 2014-06-05 Shin Etsu Chem Co Ltd 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
KR20140069593A (ko) * 2012-11-29 2014-06-10 삼성전기주식회사 전자부품 패키지
JP2014197670A (ja) 2013-03-07 2014-10-16 日東電工株式会社 半導体装置の製造方法及び熱硬化性樹脂シート
KR20150014382A (ko) * 2013-07-29 2015-02-06 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치, 및 반도체 장치의 제조 방법
JP2015032647A (ja) 2013-08-01 2015-02-16 日東電工株式会社 半導体装置の製造方法、及び、封止用シート
US20150179481A1 (en) * 2013-12-23 2015-06-25 Stats Chippac, Ltd. Semiconductor Device and Method of Making Embedded Wafer Level Chip Scale Packages
JP2015153853A (ja) * 2014-02-13 2015-08-24 日立化成株式会社 半導体装置
JP2016046469A (ja) * 2014-08-26 2016-04-04 日東電工株式会社 半導体装置の製造方法及び封止用シート

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6165686B2 (ja) * 2014-07-31 2017-07-19 信越化学工業株式会社 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014095047A (ja) 2012-11-12 2014-05-22 Ajinomoto Co Inc 絶縁樹脂材料
JP2014103176A (ja) * 2012-11-16 2014-06-05 Shin Etsu Chem Co Ltd 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
KR20140069593A (ko) * 2012-11-29 2014-06-10 삼성전기주식회사 전자부품 패키지
JP2014197670A (ja) 2013-03-07 2014-10-16 日東電工株式会社 半導体装置の製造方法及び熱硬化性樹脂シート
KR20150014382A (ko) * 2013-07-29 2015-02-06 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치, 및 반도체 장치의 제조 방법
JP2015032647A (ja) 2013-08-01 2015-02-16 日東電工株式会社 半導体装置の製造方法、及び、封止用シート
KR20160037934A (ko) * 2013-08-01 2016-04-06 닛토덴코 가부시키가이샤 반도체 장치의 제조 방법 및 봉지용 시트
US20150179481A1 (en) * 2013-12-23 2015-06-25 Stats Chippac, Ltd. Semiconductor Device and Method of Making Embedded Wafer Level Chip Scale Packages
JP2015153853A (ja) * 2014-02-13 2015-08-24 日立化成株式会社 半導体装置
JP2016046469A (ja) * 2014-08-26 2016-04-04 日東電工株式会社 半導体装置の製造方法及び封止用シート

Also Published As

Publication number Publication date
KR102262042B1 (ko) 2021-06-09
US10242924B2 (en) 2019-03-26
JP2017204558A (ja) 2017-11-16
JP6603174B2 (ja) 2019-11-06
US10177059B2 (en) 2019-01-08
US20170330813A1 (en) 2017-11-16
US20180025958A1 (en) 2018-01-25
TW201807760A (zh) 2018-03-01
TWI721165B (zh) 2021-03-11

Similar Documents

Publication Publication Date Title
KR102262042B1 (ko) 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치 및 반도체 장치의 제조 방법
KR101884418B1 (ko) 섬유 함유 수지 기판, 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조방법
KR102186998B1 (ko) 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치, 및 반도체 장치의 제조 방법
JP6254509B2 (ja) 電磁波シールド性支持基材付封止材及び封止後半導体素子搭載基板、封止後半導体素子形成ウエハ並びに半導体装置
US20180247834A1 (en) Method for manufacturing semiconductor apparatus
JP6165686B2 (ja) 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
US9287174B2 (en) Fiber-containing resin substrate, device-mounting substrate and device-forming wafer, semiconductor apparatus, and method for producing semiconductor apparatus
JP2009097014A (ja) 封止用液状樹脂組成物、電子部品装置及びウエハーレベルチップサイズパッケージ
JP2009097013A (ja) 封止用液状樹脂組成物、電子部品装置及びウエハーレベルチップサイズパッケージ
TWI667737B (zh) Semiconductor device manufacturing method and semiconductor device
US9673120B2 (en) Epoxy resin composition for encapsulating semiconductor device and semiconductor package encapsulated using the same
JP6463662B2 (ja) 半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法
JP5692212B2 (ja) 電子部品用液状樹脂組成物及びこれを用いた電子部品装置
KR20150109272A (ko) 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치 및 반도체 장치의 제조 방법
US11046848B2 (en) Heat-curable resin composition for semiconductor encapsulation and semiconductor device
JP2015054952A (ja) エポキシ樹脂組成物、電子部品装置及び電子部品装置の製造方法
JP2018193505A (ja) シリコーン変性エポキシ樹脂組成物及び半導体装置
JP6001515B2 (ja) 封止材積層複合体、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
WO2020255749A1 (ja) 封止用組成物、半導体装置及び半導体装置の製造方法
KR20240034802A (ko) 반도체 봉지용 수지 조성물 및 반도체 장치
JP2015154011A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant