KR20150014382A - 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치, 및 반도체 장치의 제조 방법 - Google Patents

반도체 밀봉용 기재 부착 밀봉재, 반도체 장치, 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20150014382A
KR20150014382A KR1020140093795A KR20140093795A KR20150014382A KR 20150014382 A KR20150014382 A KR 20150014382A KR 1020140093795 A KR1020140093795 A KR 1020140093795A KR 20140093795 A KR20140093795 A KR 20140093795A KR 20150014382 A KR20150014382 A KR 20150014382A
Authority
KR
South Korea
Prior art keywords
sealing
substrate
semiconductor
resin
resin layer
Prior art date
Application number
KR1020140093795A
Other languages
English (en)
Other versions
KR102186998B1 (ko
Inventor
도모아키 나카무라
도시오 시오바라
히데키 아키바
스스무 세키구치
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20150014382A publication Critical patent/KR20150014382A/ko
Application granted granted Critical
Publication of KR102186998B1 publication Critical patent/KR102186998B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31721—Of polyimide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31855—Of addition polymer from unsaturated monomers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 외관 및 레이저 마킹성이 양호한 반도체 장치의 제조를 가능하게 하는 반도체 밀봉용 기재 부착 밀봉재, 및 그 반도체 장치와 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 반도체 밀봉용 기재 부착 밀봉재는 반도체 소자를 탑재한 반도체 소자 탑재 기판의 소자 탑재면 또는 반도체 소자를 형성한 반도체 소자 형성 웨이퍼의 소자 형성면을 일괄 밀봉하기 위한 반도체 밀봉용 기재 부착 밀봉재로서, 기재와, 해당 기재의 한쪽 표면에 형성된 미경화 또는 반경화의 열경화성 수지를 포함하는 밀봉 수지층과, 상기 기재의 다른 쪽 표면에 형성된 표면 수지층을 갖는 것임을 특징으로 한다.

Description

반도체 밀봉용 기재 부착 밀봉재, 반도체 장치, 및 반도체 장치의 제조 방법{SUBSTRATE CONTAINING SEALING MATERIAL FOR SEALING SEMICONDUCTOR, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자를 탑재한 기판의 소자 탑재면 또는 반도체 소자를 형성한 웨이퍼의 소자 형성면을 웨이퍼 레벨로 일괄 밀봉하는 것이 가능한 밀봉재에 관한 것으로서, 특히 반도체 밀봉용 기재 부착 밀봉재, 해당 반도체 밀봉용 기재 부착 밀봉재를 이용하여 제조한 반도체 장치, 및 그의 제조 방법에 관한 것이다.
종래부터 반도체 소자를 탑재한 기판의 소자 탑재면 또는 반도체 소자를 형성한 웨이퍼의 소자 형성면의 웨이퍼 레벨의 밀봉은 여러 방식이 제안, 검토되고 있고, 스핀 코팅에 의한 밀봉, 스크린 인쇄에 의한 밀봉(특허문헌 1), 필름 지지체에 열용융성 에폭시 수지를 코팅시킨 복합 시트를 이용한 방법이 예시된다(특허문헌 2 및 특허문헌 3).
그 중에서도, 반도체 소자를 탑재한 기판의 소자 탑재면의 웨이퍼 레벨의 밀봉 방법으로서는, 금속, 실리콘 웨이퍼 또는 유리 기판 등의 상부에 양면 접착층을 갖는 필름을 부착하거나 또는 접착제를 스핀 코팅 등으로 도포한 후, 해당 기판 상에 반도체 소자를 배열하여 접착, 탑재시켜 소자 탑재면으로 하고, 그 후 액상 에폭시 수지나 에폭시 몰딩 컴파운드 등으로 가열하, 가압 성형하여 밀봉함으로써 해당 소자 탑재면을 밀봉하는 방법이 최근 양산화되고 있다(특허문헌 4). 또한 마찬가지로 반도체 소자를 형성한 웨이퍼의 소자 형성면의 웨이퍼 레벨의 밀봉 방법으로서도, 액상 에폭시 수지나 에폭시 몰딩 컴파운드 등으로 가열하, 가압 성형하여 밀봉함으로써 해당 소자 형성면을 밀봉하는 방법이 최근 양산화되고 있다.
그러나, 이상과 같은 방법에서는 200mm(8인치) 정도의 소직경 웨이퍼나 금속 등의 소직경 기판을 사용한 경우에는 현 상황에서도 큰 문제 없이 밀봉할 수 있지만, 300mm(12인치) 이상의 반도체 소자를 탑재한 대직경 기판이나 반도체 소자를 형성한 대직경 웨이퍼를 밀봉한 경우에서는 밀봉 경화시의 에폭시 수지 등의 수축 응력으로 인해 기판이나 웨이퍼에 휨이 발생한다는 것이 큰 문제였다. 또한, 반도체 소자를 탑재한 대직경 기판의 소자 탑재면을 웨이퍼 레벨로 밀봉하는 경우에는, 밀봉 경화시의 에폭시 수지 등의 수축 응력으로 인해 반도체 소자가 금속 등의 기판으로부터 박리된다는 문제가 발생하기 때문에 양산화할 수 없다는 것이 큰 문제였다.
이러한 문제를 해결하는 방법으로서 반도체 소자를 탑재한 기판의 소자 탑재면 또는 반도체 소자를 형성한 웨이퍼의 소자 형성면을 일괄 밀봉하기 위해서, 섬유 기재에 열경화성 수지를 함침시켜 해당 열경화성 수지를 반경화 또는 경화한 수지 함침 섬유 기재와, 해당 수지 함침 섬유 기재의 편면 상에 형성된 미경화의 열경화성 수지를 포함하는 미경화 수지층을 갖는 반도체 밀봉용 기재 부착 밀봉재를 이용하는 방법을 들 수 있다(특허문헌 5).
이러한 반도체 밀봉용 기재 부착 밀봉재라면, 팽창 계수가 매우 작은 수지 함침 섬유 기재가 밀봉 경화시의 미경화 수지층의 수축 응력을 억제할 수 있다. 그 때문에, 대직경 웨이퍼나 금속 등의 대직경 기판을 밀봉한 경우에도, 기판의 휨, 기판으로부터의 반도체 소자의 박리를 억제하면서 반도체 소자를 탑재한 기판의 소자 탑재면을 웨이퍼 레벨로 일괄 밀봉할 수 있다. 또한, 밀봉 후에는 내열성이나 내습성 등의 밀봉 성능이 우수하고, 매우 범용성이 높은 반도체 밀봉용 기재 부착 밀봉재가 된다.
그러나, 상기와 같은 반도체 밀봉용 기재 부착 밀봉재를 이용한 반도체 장치는 표면에 기재의 면이 나온다는 점에서 종래의 열경화성 에폭시 수지 등으로 밀봉한 경우와 비교하여 외관이 나빠진다. 또한, 표면이 기재이기 때문에 레이저 마킹성이 나쁘다는 문제가 있다.
일본 특허 공개 제2002-179885호 공보 일본 특허 공개 제2009-60146호 공보 일본 특허 공개 제2007-001266호 공보 일본 특허 공표 제2004-504723호 공보 일본 특허 공개 제2012-151451호 공보
본 발명은 반도체 밀봉용 기재 부착 밀봉재를 이용한 반도체 장치에 있어서의 상기와 같은 문제점을 해결하기 위해서 이루어진 것으로, 외관 및 레이저 마킹성이 양호한 반도체 장치의 제조를 가능하게 하는 반도체 밀봉용 기재 부착 밀봉재, 및 그 반도체 장치와 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명에 따르면, 반도체 소자를 탑재한 반도체 소자 탑재 기판의 소자 탑재면 또는 반도체 소자를 형성한 반도체 소자 형성 웨이퍼의 소자 형성면을 일괄 밀봉하기 위한 반도체 밀봉용 기재 부착 밀봉재로서, 기재와, 해당 기재의 한쪽 표면에 형성된 미경화 또는 반경화의 열경화성 수지를 포함하는 밀봉 수지층과, 상기 기재의 다른 쪽 표면에 형성된 표면 수지층을 갖는 것임을 특징으로 하는 반도체 밀봉용 기재 부착 밀봉재가 제공된다.
이러한 반도체 밀봉용 기재 부착 밀봉재라면, 표면 수지층을 가짐으로써 외관 및 레이저 마킹성이 양호한 반도체 장치의 제조를 가능하게 한다.
상기 표면 수지층은 경화성 에폭시 수지, 경화성 실리콘 수지, 경화성 에폭시·실리콘 혼성 수지, 경화성 에폭시(메트)아크릴레이트, 경화성 (메트)아크릴 수지, 경화성 폴리이미드 수지 중 어느 하나로 형성된 것이고, 또한 흑색인 것이 바람직하다.
이러한 것이라면, 외관 및 레이저 마킹성을 확실하게 양호하게 할 수 있다.
또한, 상기 표면 수지층은 액상 수지를 사용한 인쇄 방식, 스프레이 방식, 코팅 방식, 또는 필름 열 압착 방식으로 형성하고, 열 또는 광으로 경화시킨 것으로 할 수 있다.
이러한 것이라면, 표면 수지층을 용이하게 형성할 수 있는 것이 된다.
또한, 상기 표면 수지층의 두께가 0.5마이크로미터 이상인 것이 바람직하다.
이러한 것이라면, 레이저 마킹시에 기재 표면이 노출되어 외관을 손상시키지 않고도, 휨이 억제된 반도체 장치의 제조가 가능하게 된다.
또한, 본 발명에 따르면, 반도체 장치로서, 상기 본 발명의 반도체 밀봉용 기재 부착 밀봉재의 밀봉 수지층에 의해 상기 반도체 소자 탑재 기판의 소자 탑재면 또는 상기 반도체 소자 형성 웨이퍼의 소자 형성면을 일괄 밀봉한 후, 다이싱하여 개편화된 것임을 특징으로 하는 반도체 장치가 제공된다.
이러한 반도체 장치라면, 외관 및 레이저 마킹성이 양호한 것이 된다.
상기 반도체 장치는 상기 반도체 밀봉용 기재 부착 밀봉재의 표면 수지층의 표면에 마킹한 것으로 할 수 있다.
이러한 것이라면, 원하는 마킹을 갖는 외관이 양호한 반도체 장치가 된다.
또한, 본 발명에 따르면, 반도체 장치를 제조하는 방법으로서, 상기 본 발명의 반도체 밀봉용 기재 부착 밀봉재의 밀봉 수지층에 의해 상기 반도체 소자 탑재 기판의 소자 탑재면 또는 상기 반도체 소자 형성 웨이퍼의 소자 형성면을 피복하는 피복 공정과, 상기 밀봉 수지층을 가열, 경화시킴으로써 상기 소자 탑재면 또는 상기 소자 형성면을 일괄 밀봉하는 밀봉 공정과, 밀봉 후의 상기 반도체 소자 탑재 기판 또는 상기 반도체 소자 형성 웨이퍼를 다이싱함으로써 개편화된 반도체 장치를 제조하는 다이싱 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
이러한 제조 방법이라면, 외관 및 레이저 마킹성이 양호한 반도체 장치를 제조할 수 있다.
본 발명의 반도체 밀봉용 기재 부착 밀봉재는 기재와, 해당 기재의 한쪽 표면에 형성된 미경화 또는 반경화의 열경화성 수지를 포함하는 밀봉 수지층과, 상기 기재의 다른 쪽 표면에 형성된 표면 수지층을 갖는 것이기 때문에, 반도체 장치의 제조시에 기판의 휨, 기판으로부터의 반도체 소자의 박리를 억제하면서 소자 탑재면 또는 소자 형성면의 일괄 밀봉을 가능하게 하는 것에 더하여 외관 및 레이저 마킹성이 양호한 반도체 장치의 제조를 가능하게 한다.
도 1은 본 발명의 반도체 밀봉용 기재 부착 밀봉재의 일례의 단면도이다.
도 2는 본 발명의 반도체 밀봉용 기재 부착 밀봉재를 이용하여 반도체 소자 탑재 기판을 일괄 밀봉하여 얻어지는, 밀봉 후의 반도체 소자 탑재 기판의 일례를 나타내는 도면이다.
도 3은 본 발명의 반도체 밀봉용 기재 부착 밀봉재를 이용하여 제조된 반도체 장치의 일례를 나타내는 도면이다.
이하, 본 발명에 대하여 실시 형태를 설명하지만, 본 발명은 이에 한정되는 것은 아니다.
상기한 바와 같이 반도체 밀봉용 기재 부착 밀봉재를 이용한 반도체 장치의 외관이나 레이저 마킹성이 나쁘다는 문제를 해결하기 위해서, 본 발명자들은 예의 검토를 거듭하였다. 그 결과, 반도체 밀봉용 기재 부착 밀봉재의 외부에 노출되는 측의 면에 표면 수지층을 형성하면 외관 및 마킹성을 양호하게 할 수 있는 것에 상도하여, 본 발명을 완성시켰다.
이하, 본 발명의 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치, 및 반도체 장치의 제조 방법에 대하여 상세하게 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
[반도체 밀봉용 기재 부착 밀봉재]
도 1에 도시한 바와 같이, 본 발명의 반도체 밀봉용 기재 부착 밀봉재(1)는 주로 기재(3)와, 기재(3)의 한쪽 표면에 형성된 미경화 또는 반경화의 열경화성 수지를 포함하는 밀봉 수지층(4)과, 기재(3)의 다른 쪽 표면에 형성된 표면 수지층(2)으로 구성된다.
(표면 수지층)
본 발명의 반도체 밀봉용 기재 부착 밀봉재를 구성하는 표면 수지층(2)은 경화성 에폭시 수지, 경화성 실리콘 수지, 경화성 에폭시·실리콘 혼성 수지, 경화성 에폭시(메트)아크릴레이트, 경화성 (메트)아크릴 수지, 경화성 폴리이미드 수지 중 어느 하나로 형성할 수 있지만, 이에 한정되는 것은 아니다.
<에폭시 수지>
본 발명에 있어서의 표면 수지층(2)에 이용되는 에폭시 수지는 특별히 제한은 되지 않지만, 예를 들어 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 3,3',5,5'-테트라메틸-4,4'-비페놀형 에폭시 수지 또는 4,4'-비페놀형 에폭시 수지와 같은 비페놀형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 비스페놀 A 노볼락형 에폭시 수지, 나프탈렌디올형 에폭시 수지, 트리스페닐올메탄형 에폭시 수지, 테트라키스페닐올에탄형 에폭시 수지, 및 페놀디시클로펜타디엔 노볼락형 에폭시 수지의 방향환을 수소화한 에폭시 수지, 지환식 에폭시 수지 등 실온에서 액상이나 고체인 공지된 에폭시 수지를 들 수 있다. 또한, 필요에 따라, 상기 이외의 에폭시 수지를 목적에 따라 일정량 병용할 수 있다.
에폭시 수지를 포함하는 표면 수지층(2)에는 에폭시 수지의 경화제를 포함시킬 수 있다. 해당 경화제로서는 페놀 노볼락 수지, 각종 아민 유도체, 산 무수물이나 산 무수물기를 일부 개환시켜 카르복실산을 생성시킨 것 등을 사용할 수 있다. 그 중에서도 본 발명의 반도체 밀봉용 기재 부착 밀봉재를 이용하여 제조되는 반도체 장치의 신뢰성을 확보하기 위해서 페놀 노볼락 수지가 바람직하다. 특히, 상기 에폭시 수지와 해당 페놀 노볼락 수지의 혼합비를 에폭시기와 페놀성 수산기의 비율이 1:0.8 내지 1.3이 되도록 혼합하는 것이 바람직하다.
또한, 상기 에폭시 수지와 상기 경화제의 반응을 촉진하기 위해서, 반응 촉진제(촉매)로서 이미다졸 유도체, 포스핀 유도체, 아민 유도체, 유기 알루미늄 화합물 등의 금속 화합물 등을 사용할 수도 있다.
에폭시 수지를 포함하는 표면 수지층(2)에는, 또한 필요에 따라 각종 첨가제를 배합할 수 있다. 예를 들어, 수지의 성질을 개선하는 목적에서 여러 열가소성 수지, 열가소성 엘라스토머, 유기 합성 고무, 실리콘계 등의 저응력제, 왁스류, 할로겐 트랩제 등의 첨가제를 목적에 따라 적절히 첨가 배합할 수 있다.
<실리콘 수지>
본 발명에 있어서의 표면 수지층(2)에 이용되는 실리콘 수지로서는 특별히 제한은 되지 않지만, 열경화성, UV 경화성 실리콘 수지 등이 사용 가능하다. 특히, 실리콘 수지를 포함하는 수지층은 부가 경화형 실리콘 수지 조성물을 포함하는 것이 바람직하다. 해당 부가 경화형 실리콘 수지 조성물로서는, (A) 비공액 이중 결합을 갖는 유기 규소 화합물(예를 들어 알케닐기 함유 디오르가노폴리실록산), (B) 오르가노히드로겐폴리실록산, 및 (C) 백금계 촉매를 필수 성분으로 하는 것이 특히 바람직하다. 이하, 이들 (A) 내지 (C) 성분에 대하여 설명한다.
상기 (A) 비공액 이중 결합을 갖는 유기 규소 화합물로서는
화학식 (1): R1R2R3SiO-(R4R5SiO)a-(R6R7SiO)b-SiR1R2R3(화학식 중, R1은 비공액 이중 결합 함유 1가 탄화수소기를 나타내고, R2 내지 R7은 각각 동일 또는 이종의 1가 탄화수소기를 나타내고, a 및 b는 0≤a≤500, 0≤b≤250, 또한 0≤a＋b≤500을 만족하는 정수임)
로 표시되는, 분자쇄 양쪽 말단이 지방족 불포화기 함유 트리오르가노실록시기로 봉쇄된 직쇄상 디오르가노폴리실록산 등의 오르가노폴리실록산이 예시된다.
상기 화학식 (1) 중, R1은 비공액 이중 결합 함유 1가 탄화수소기이고, 바람직하게는 탄소수 2 내지 8, 특히 바람직하게는 탄소수 2 내지 6의 알케닐기로 대표되는 지방족 불포화 결합을 갖는 비공액 이중 결합 함유 1가 탄화수소기이다.
상기 화학식 (1) 중, R2 내지 R7은 각각 동일 또는 이종의 1가 탄화수소기이고, 바람직하게는 탄소수 1 내지 20, 특히 바람직하게는 탄소수 1 내지 10의 알킬기, 알케닐기, 아릴기, 아르알킬기 등을 들 수 있다. 또한, 이 중 R4 내지 R7은 보다 바람직하게는 지방족 불포화 결합을 제외한 1가 탄화수소기이고, 특히 바람직하게는 알케닐기 등의 지방족 불포화 결합을 갖지 않는 알킬기, 아릴기, 아르알킬기 등을 들 수 있다. 또한, 이 중 R6, R7은 방향족 1가 탄화수소기인 것이 바람직하고, 페닐기나 톨릴기 등의 탄소수 6 내지 12의 아릴기 등인 것이 특히 바람직하다.
상기 화학식 (1) 중, a 및 b는 0≤a≤500, 0≤b≤250, 또한 0≤a＋b≤500을 만족하는 정수이고, a는 10≤a≤500인 것이 바람직하고, b는 0≤b≤150인 것이 바람직하고, 또한 a＋b는 10≤a＋b≤500을 만족하는 것이 바람직하다.
상기 화학식 (1)로 표시되는 오르가노폴리실록산은 예를 들어 환상 디페닐폴리실록산, 환상 메틸페닐폴리실록산 등의 환상 디오르가노폴리실록산과, 말단기를 구성하는 디페닐테트라비닐디실록산, 디비닐테트라페닐디실록산 등의 디실록산의 알칼리 평형화 반응에 의해 얻을 수 있지만, 이 경우 알칼리 촉매(특히 KOH 등의 강알칼리)에 의한 평형화 반응에 있어서는 소량의 촉매로 불가역 반응으로 중합이 진행되기 때문에, 정량적으로 개환 중합만이 진행되고, 말단 봉쇄율도 높기 때문에, 통상 실라놀기 및 클로르분은 함유되지 않는다.
상기 화학식 (1)로 표시되는 오르가노폴리실록산으로서는 구체적으로 하기의 것이 예시된다.
Figure pat00001
(상기 식에 있어서, k, m은 0≤k≤500, 0≤m≤250, 또한 0≤k＋m≤500을 만족하는 정수이고, 바람직하게는 5≤k＋m≤250 또한 0≤m/(k＋m)≤0.5를 만족하는 정수임)
(A) 성분으로서는, 상기 화학식 (1)로 표시되는 직쇄 구조를 갖는 오르가노폴리실록산 외에, 필요에 따라 3관능성 실록산 단위, 4관능성 실록산 단위 등을 포함하는 삼차원 그물코 구조를 갖는 오르가노폴리실록산을 병용할 수도 있다. (A) 비공액 이중 결합을 갖는 유기 규소 화합물은 1종 단독으로 이용할 수도 2종 이상을 혼합하여 이용할 수도 있다.
(A) 비공액 이중 결합을 갖는 유기 규소 화합물 중의 비공액 이중 결합을 갖는 기(예를 들어 알케닐기 등의 Si 원자에 결합하는 이중 결합을 갖는 1가 탄화수소기)의 양은 전체 1가 탄화수소기(Si 원자에 결합하는 모든 1가 탄화수소기) 중 0.1 내지 20몰%인 것이 바람직하고, 보다 바람직하게는 0.2 내지 10몰%, 특히 바람직하게는 0.1 내지 5몰%이다. 비공액 이중 결합을 갖는 기의 양이 0.1몰% 이상이면 경화시켰을 때에 양호한 경화물을 얻을 수 있고, 20몰% 이하이면 경화시켰을 때의 기계적 특성이 좋기 때문에 바람직하다.
또한, (A) 비공액 이중 결합을 갖는 유기 규소 화합물은 방향족 1가 탄화수소기(Si 원자에 결합하는 방향족 1가 탄화수소기)를 갖는 것이 바람직하고, 방향족 1가 탄화수소기의 함유량은 전체 1가 탄화수소기(Si 원자에 결합하는 모든 1가 탄화수소기)의 0 내지 95몰%인 것이 바람직하고, 보다 바람직하게는 10 내지 90몰%, 특히 바람직하게는 20 내지 80몰%이다. 방향족 1가 탄화수소기는 수지 중에 적당량 포함된 쪽이, 경화시켰을 때의 기계적 특성이 좋아 제조 하기도 쉽다는 이점이 있다.
상기 (B) 성분으로서는, 1분자 중에 규소 원자에 결합한 수소 원자(SiH기)를 2개 이상 갖는 오르가노히드로겐폴리실록산이 바람직하다. 1분자 중에 규소 원자에 결합한 수소 원자(SiH기)를 2개 이상 갖는 오르가노히드로겐폴리실록산이라면, 가교제로서 작용하고, (B) 성분 중의 SiH기와 (A) 성분의 비닐기, 그 외의 알케닐기 등의 비공액 이중 결합 함유기가 부가 반응함으로써 경화물을 형성할 수 있다.
또한, (B) 오르가노히드로겐폴리실록산은 방향족 1가 탄화수소기를 갖는 것이 바람직하다. 이와 같이 방향족 1가 탄화수소기를 갖는 (B) 오르가노히드로겐폴리실록산이라면, 상기 (A) 성분과의 상용성을 높일 수 있다. (B) 오르가노히드로겐폴리실록산은 1종 단독으로 이용할 수도 2종 이상을 혼합하여 이용할 수도 있으며, 예를 들어 방향족 탄화수소기를 갖는 (B) 오르가노히드로겐폴리실록산을 (B) 성분의 일부 또는 전부로서 포함시킬 수 있다.
(B) 오르가노히드로겐폴리실록산으로서는 이에 한정되는 것은 아니지만, 1,1,3,3-테트라메틸디실록산, 1,3,5,7-테트라메틸시클로테트라실록산, 트리스(디메틸하이드로겐실록시)메틸실란, 트리스(디메틸하이드로겐실록시)페닐실란, 1-글리시독시프로필-1,3,5,7-테트라메틸시클로테트라실록산, 1,5-글리시독시프로필-1,3,5,7-테트라메틸시클로테트라실록산, 1-글리시독시프로필-5-트리메톡시실릴에틸-1,3,5,7-테트라메틸시클로테트라실록산, 양쪽 말단 트리메틸실록시기 봉쇄 메틸히드로겐폴리실록산, 양쪽 말단 트리메틸실록시기 봉쇄 디메틸실록산·메틸히드로겐실록산 공중합체, 양쪽 말단 디메틸히드로겐실록시기 봉쇄 디메틸폴리실록산, 양쪽 말단 디메틸히드로겐실록시기 봉쇄 디메틸실록산·메틸히드로겐실록산 공중합체, 양쪽 말단 트리메틸실록시기 봉쇄 메틸히드로겐실록산·디페닐실록산 공중합체, 양쪽 말단 트리메틸실록시기 봉쇄 메틸히드로겐실록산·디페닐실록산·디메틸실록산 공중합체, 트리메톡시실란 중합체, (CH3)2HSiO1/2 단위와 SiO4/2 단위를 포함하는 공중합체, (CH3)2HSiO1/2 단위와 SiO4/2 단위와 (C6H5)SiO3/2 단위를 포함하는 공중합체 등을 들 수 있다.
또한, 하기 구조로 표시되는 단위를 사용하여 얻어지는 오르가노히드로겐폴리실록산도 이용할 수 있다.
Figure pat00002
또한, (B) 오르가노히드로겐폴리실록산으로서는 하기의 것을 들 수 있다.
Figure pat00003
(B) 오르가노히드로겐폴리실록산의 분자 구조는 직쇄상, 환상, 분지상, 삼차원 망상 구조 중 어느 것이어도 되지만, 1분자 중의 규소 원자의 수(또는 중합체의 경우에는 중합도)는 2 이상이 바람직하고, 보다 바람직하게는 3 내지 500, 특히 바람직하게 4 내지 300 정도의 것을 사용할 수 있다.
(B) 오르가노히드로겐폴리실록산의 배합량은 (A) 성분의 알케닐기 등의 비공액 이중 결합을 갖는 기 1개당 (B) 성분 중의 규소 원자 결합 수소 원자(SiH기)가 0.7 내지 3.0개가 되는 양인 것이 바람직하다.
상기 (C) 성분에는 백금계 촉매가 이용된다. (C) 백금계 촉매로서는 예를 들어 염화백금산, 알코올 변성 염화백금산, 킬레이트 구조를 갖는 백금 착체 등을 들 수 있다. 이들은 1종 단독으로도 2종 이상의 조합으로도 사용할 수 있다.
(C) 백금계 촉매의 배합량은 경화 유효량이고 소위 촉매량이면 되며, 통상 상기 (A) 성분 및 (B) 성분의 총 질량 100질량부당 백금족 금속의 질량 환산으로 0.1 내지 500ppm인 것이 바람직하고, 특히 0.5 내지 100ppm의 범위인 것이 바람직하다.
<에폭시·실리콘 혼성 수지>
표면 수지층(2)에 이용되는 에폭시 수지와 실리콘 수지의 혼성 수지는 특별히 제한은 되지 않지만, 상술한 에폭시 수지와 상술한 실리콘 수지를 들 수 있다.
<에폭시(메트)아크릴레이트>
표면 수지층(2)으로서 이용되는 에폭시(메트)아크릴레이트란, 예를 들어 종래 공지된 방향족 에폭시 수지, 지환식 에폭시 수지, 지방족 에폭시 수지 등과 (메트)아크릴산을 반응시켜 얻어지는 아크릴레이트이다. 이들 에폭시아크릴레이트 중 특별히 제한은 되지 않지만, 특히 바람직한 것은 방향족 에폭시 수지의 아크릴레이트이고, 적어도 1개의 방향핵을 갖는 다가 페놀 또는 그의 알킬렌옥시드 부가체의 폴리글리시딜에테르를 (메트)아크릴산과 반응시켜 얻어지는 (메트)아크릴레이트이다. 예를 들어, 비스페놀 A 또는 그의 알킬렌옥시드 부가체와 에피클로로히드린의 반응에 의해 얻어지는 글리시딜에테르를 (메트)아크릴산과 반응시켜 얻어지는 (메트)아크릴레이트, 에폭시 노볼락 수지와 (메트)아크릴산을 반응시켜 얻어지는 (메트)아크릴레이트 등을 들 수 있다.
<(메트)아크릴 수지>
표면 수지층(2)으로서 이용되는 (메트)아크릴 수지로서 특별히 제한은 되지 않지만, (메트)아크릴산 및/또는 그의 다양한 유도체의 중합체 및 공중합체를 포함한다. (메트)아크릴산 유도체로서는 (메트)아크릴산메틸, (메트)아크릴산에틸, (메트)아크릴산부틸, (메트)아크릴산이소부틸, (메트)아크릴산2-에틸헥실, (메트)아크릴산라우릴 등의 (메트)아크릴산알킬에스테르, (메트)아크릴산히드록실에틸, (메트)아크릴산히드록실프로필 등의 (메트)아크릴산히드록실알킬에스테르, (메트)아크릴산벤질 등의 방향족 기를 함유하는 (메트)아크릴산에스테르, 디메틸(메트)아크릴산아미드 등의 (메트)아크릴산아미드, 이미드아크릴레이트 TO-1492(도아고세고교 제조) 등의 이미드기를 함유하는 (메트)아크릴산에스테르, (메트)아크릴산글리시딜 등의 에폭시기를 함유하는 (메트)아크릴산에스테르를 들 수 있다. 또한, 상기 공중합체는 상기 (메트)아크릴산 및/또는 그의 다양한 유도체와 아크릴로니트릴, 스티렌, 부타디엔 또는 알릴 유도체 등의 공중합체도 포함한다.
<폴리이미드 수지>
표면 수지층(2)에 이용되는 폴리이미드 수지는 특별히 제한되지 않지만, 바람직하게 이용되는 예로서, 산 이무수물과 디아민 화합물로부터 폴리아믹산을 합성하고 그 후에 가열 탈수함으로써 얻어지는 폴리이미드 수지를 들 수 있다.
상기 폴리아믹산의 합성에 이용되는 산 이무수물로서는 예를 들어 3,3',4,4'-디페닐술폰테트라카르복실산 이무수물, 3,3',4,4'-비페닐테트라카르복실산 이무수물, 2,3',3,4'-비페닐테트라카르복실산 이무수물, 5-(2,5-디옥소테트라히드로-3-푸라닐)-3-메틸-3-시클로헥센-1,2-디카르복실산 무수물, 4-(2,5-디옥소테트라히드로푸란-3-일)-1,2,3,4-테트라히드로나프탈렌-1,2-디카르복실산 무수물, 1,2,3,4-부탄테트라카르복실산 이무수물, 3,3',4,4'-벤조페논테트라카르복실산 이무수물, 4,4'-헥사플루오로프로필리덴비스프탈산 이무수물, 1,3-테트라메틸디실록산비스프탈산 이무수물, 4,4'-옥시디프탈산 이무수물을 들 수 있다.
상기 폴리아믹산의 합성에 이용되는 디아민 화합물로서는 예를 들어 3,3'-디아미노-4,4'-디히드록시비페닐, 2,2'-디아미노-4,4'-디히드록시비페닐, 2,2-비스(4-아미노-3-히드록시페닐)프로판, 2,2-비스(3-아미노-4-히드록시페닐)프로판, 9,9-비스(3-아미노-4-히드록시페닐)플루오렌, 2,2'-메틸렌비스[6-(4-아미노-3,5-디메틸벤질)-4-메틸]페놀, 3,3'-디아미노-4,4'-디히드록시디페닐에테르, 2,2-비스(3-아미노-4-히드록시페닐)헥사플루오로프로판 등의 페놀기를 갖는 디아민, 4,4'-디아미노벤즈아닐리드, 4,4'-디아미노디페닐에테르, 3,4'-디아미노디페닐에테르, 4,4'-디아미노디페닐술폰, 3,3'-디메틸-4,4'-디아미노비페닐, 4,4'-(p-페닐렌디이소프로필리덴)디아닐린, 4,4'-(m-페닐렌디이소프로필리덴)디아닐린, 1,3-비스(4-아미노페녹시)벤젠, 1,4-비스(4-아미노페녹시)벤젠, 1,3-비스(3-아미노페녹시)벤젠, 2,2-비스[4-(4-아미노페녹시)페닐]프로판, 2,2-비스[4-(4-아미노페녹시)페닐]헥사플루오로프로판, 비스[4-(4-아미노페녹시)페닐]술폰, 비스[4-(3-아미노페녹시)페닐]술폰, 4,4'-비스(4-아미노페녹시)비페닐, 9,9-비스(4-아미노페닐)플루오렌 등을 들 수 있다.
<무기 충전제>
표면 수지층(2)에는 무기 충전제를 배합할 수 있다. 배합되는 무기 충전제로서는 연무질 실리카(퓸드 실리카), 침강 실리카, 용융 실리카, 결정성 실리카 등의 실리카류, 알루미나, 질화규소, 질화알루미늄, 알루미노실리케이트, 보론니트라이드, 유리 섬유, 삼산화안티몬 등을 들 수 있다. 이들 무기 충전제의 평균 입경이나 형상은 특별히 한정되지 않는다.
상기 무기 충전제로서 실란 커플링제, 티타네이트 커플링제 등의 커플링제로 미리 표면 처리한 것을 배합할 수도 있다.
이러한 커플링제로서는 예를 들어γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란 등의 에폭시 관능성 알콕시실란, N-β(아미노에틸)-γ-아미노프로필트리메톡시실란, γ-아미노프로필트리에톡시실란, N-페닐-γ-아미노프로필트리메톡시실란 등의 아미노 관능성 알콕시실란, γ-머캅토프로필트리메톡시실란 등의 머캅토 관능성 알콕시실란 등을 이용하는 것이 바람직하다. 또한, 표면 처리에 이용하는 커플링제의 배합량 및 표면 처리 방법에 대해서는 특별히 제한되는 것은 아니다.
<안료>
표면 수지층(2)에는 흑색으로 하기 위한 안료를 포함할 수 있다. 여기서 이용되는 안료로서는, 예를 들어 종래의 밀봉 수지 조성물에 이용되고 있는 카본 블랙, 퍼니스 블랙, 아세틸렌 블랙 등을 들 수 있지만, 이들에 제한되는 것이 아니다.
이와 같이 표면 수지층(2)을 흑색으로 함으로써, 본 발명의 반도체 밀봉용 기재 부착 밀봉재를 이용하여 제조된 반도체 장치는, 종래의 에폭시 수지 등으로 밀봉된 반도체 장치와 마찬가지의 양호한 외관 및 레이저 마킹성을 얻을 수 있다.
표면 수지층(2)의 두께는 0.5마이크로미터 이상이 바람직하다. 보다 바람직하게는 0.5마이크로미터 내지 500마이크로미터이다. 0.5마이크로미터 이상이면, 레이저 마킹시에 선명한 인자가 가능함과 동시에 기재 표면이 노출되거나 외관을 손상시키는 것을 피할 수 있다. 또한, 표면 수지층(2)을 용이하게 형성할 수 있다. 500마이크로미터 이하이면, 반도체 장치에 휨이 발생하는 것을 확실하게 억제할 수 있다.
(기재)
본 발명의 반도체 밀봉용 기재 부착 밀봉재를 구성하는 기재(3)로서 사용할 수 있는 것은 특별히 제한은 되지 않고, 밀봉하는 대상이 되는 반도체 소자 탑재 기판이나 반도체 소자 형성 웨이퍼에 따라 무기 기판, 금속 기판, 또는 유기 수지 기판을 사용할 수 있다. 섬유 함유의 유기 수지 기판을 사용할 수도 있다.
무기 기판으로서는 세라믹스 기판, 유리 기판, 실리콘 웨이퍼 등, 금속 기판으로서는 표면이 절연 처리된 구리나 알루미늄 기판 등이 대표적인 것이다. 유기 수지 기판으로서는 섬유 기재에 열경화성 수지나 필러 등을 함침시켜 이루어지는 수지 함침 섬유 기재, 또한 해당 열경화성 수지를 반경화 또는 경화한 수지 함침 섬유 기재나, 열경화성 수지 등을 기판 형상으로 성형한 수지 기판을 들 수 있다. 대표적인 것으로서 BT(비스말레이미드트리아진) 수지 기판, 유리 에폭시 기판, FRP(섬유 강화 플라스틱) 기판 등을 들 수 있다.
상기 섬유 기재로서 사용할 수 있는 것으로서는 예를 들어 탄소 섬유, 유리 섬유, 석영 유리 섬유, 금속 섬유 등의 무기 섬유, 방향족 폴리아미드 섬유, 폴리이미드 섬유, 폴리아미드이미드 섬유 등의 유기 섬유, 나아가 탄화규소 섬유, 탄화티타늄 섬유, 보론 섬유, 알루미나 섬유 등이 예시되며, 제품 특성에 따라 어떠한 것도 사용할 수 있다. 또한, 가장 바람직한 섬유 기재로서는 유리 섬유, 석영 섬유, 탄소 섬유 등이 예시된다. 그 중에서도 절연성이 높은 유리 섬유나 석영 유리 섬유가 섬유 기재로서 바람직하다.
상기 열경화성 수지로서는 특별히 제한은 되지 않지만, BT 수지, 에폭시 수지 등이나, 통상 반도체 소자의 밀봉에 사용되는 하기에 예시하는 바와 같은 에폭시 수지, 실리콘 수지, 에폭시 수지와 실리콘 수지를 포함하는 혼성 수지, 또한 시아네이트 에스테르 수지 등을 들 수 있다.
상기 섬유 기재에 함침시키는 열경화성 수지로서 열경화성 에폭시 수지를 이용한 수지 함침 섬유 기재 또는 해당 에폭시 수지를 함침 후에 반경화한 것을 기재로서 사용하여 본 발명의 반도체 밀봉용 기재 부착 밀봉재를 제작하는 경우, 해당 기재의 편면 상에 형성되는 밀봉층에 이용하는 열경화성 수지도 에폭시 수지인 것이 바람직하다. 이와 같이, 기재에 함침시킨 열경화성 수지와 밀봉 수지층의 열경화성 수지가 동종의 열경화성 수지라면, 반도체 소자 탑재 기판의 소자 탑재면을 일괄 밀봉할 때에 동시에 경화시킬 수 있고, 이에 의해 한층 견고한 밀봉 기능이 달성되기 때문에 바람직하다.
기재(3)의 두께는, 섬유 기재에 함침시킨 열경화성 수지를 반경화 및 경화한 어느 경우에도 20마이크로미터 내지 1mm인 것이 바람직하고, 보다 바람직하게는 30마이크로미터 내지 500마이크로미터인 것이 바람직하다. 20마이크로미터 이상이라면 너무 얇아서 변형되기 쉬워지는 것을 억제할 수 있기 때문에 바람직하고, 또한 1mm 이하라면 반도체 장치 그 자체가 두꺼워지는 것을 억제할 수 있기 때문에 바람직하다.
기재(3)는 반도체 소자 탑재 기판의 소자 탑재면을 일괄 밀봉한 후의 휨을 저감시키고, 1개 이상의 반도체 소자를 배열, 접착시킨 기판을 보강하기 위해서 중요하다. 그 때문에, 단단하고 강직한 기재인 것이 바람직하다.
(밀봉 수지층)
본 발명의 반도체 밀봉용 기재 부착 밀봉재를 구성하는 밀봉 수지층(4)은 기재(3)의 편면 상에 형성된 미경화 또는 반경화의 열경화성 수지를 포함하는 것이다. 이 밀봉 수지층(4)은 밀봉하기 위한 수지층이 된다.
밀봉 수지층(4)의 두께는 20마이크로미터 이상 2000마이크로미터 이하인 것이 바람직하다. 20마이크로미터 이상이라면 반도체 소자 탑재 기판의 소자 탑재면 또는 반도체 소자 형성 웨이퍼의 소자 형성면을 밀봉하기에 충분하고, 너무 얇은 것에 의한 충전성의 불량이 발생하는 것을 억제할 수 있기 때문에 바람직하고, 2000마이크로미터 이하라면 밀봉된 반도체 장치가 너무 두꺼워지는 것을 억제할 수 있기 때문에 바람직하다.
밀봉 수지층(4)은 특별히 제한은 되지 않지만, 통상 반도체 소자의 밀봉에 사용되는 액상 에폭시 수지나 고형의 에폭시 수지, 실리콘 수지, 또는 에폭시 수지와 실리콘 수지를 포함하는 혼성 수지, 시아네이트 에스테르 수지를 포함하는 열경화성 수지층인 것이 바람직하다. 특히, 상기 열경화성 수지층은 50℃ 미만에서 고형화하고, 또한 50℃ 이상 150℃ 이하에서 용융하는 에폭시 수지, 실리콘 수지, 및 에폭시실리콘 혼성 수지, 시아네이트 에스테르 수지 중 어느 하나를 포함하는 것임이 바람직하다.
<에폭시 수지>
밀봉 수지층(4)에 이용되는 에폭시 수지는 특별히 제한은 되지 않지만, 상술한 표면 수지층(2)에 이용되는 에폭시 수지와 마찬가지의 것을 이용할 수 있다.
상기 에폭시 수지를 포함하는 밀봉 수지층(4)은 반도체 소자를 밀봉하기 위한 수지층이 된다는 점으로부터 염소 등의 할로겐 이온, 또한 나트륨 등의 알칼리 이온은 최대한 저감시킨 것임이 바람직하다. 이온 교환수 50ml에 시료 10g을 첨가하고, 밀봉하여 120℃의 오븐 중에 20시간 정치한 후, 가열 추출하는 120℃에서의 추출로 어느 이온도 10ppm 이하인 것이 바람직하다.
<실리콘 수지>
밀봉 수지층(4)에 이용되는 실리콘 수지는 특별히 제한은 되지 않지만, 상술한 표면 수지층(2)에 이용되는 실리콘 수지와 마찬가지의 것을 이용할 수 있다.
상기 실리콘 수지를 포함하는 밀봉 수지층(4)은 반도체 소자를 밀봉하기 위한 수지층이 된다는 점으로부터 염소 등의 할로겐 이온, 또한 나트륨 등의 알칼리 이온은 최대한 저감시킨 것임이 바람직하다. 통상, 120℃에서의 추출로 어느 이온도 10ppm 이하인 것이 바람직하다.
<에폭시 수지와 실리콘 수지를 포함하는 혼성 수지>
밀봉 수지층(4)에 이용되는 에폭시 수지와 실리콘 수지의 혼성 수지는 특별히 제한은 되지 않지만, 상술한 에폭시 수지와 상술한 실리콘 수지를 들 수 있다.
상기 혼성 수지를 포함하는 밀봉 수지층(4)은 반도체 소자를 밀봉하기 위한 수지층이 된다는 점으로부터 염소 등의 할로겐 이온, 또한 나트륨 등의 알칼리 이온은 최대한 저감시킨 것임이 바람직하다. 통상, 120℃에서의 추출로 어느 이온도 10ppm 이하인 것이 바람직하다.
<시아네이트 에스테르 수지>
밀봉 수지층(4)으로서 이용하는 시아네이트 에스테르 수지는 특별히 제한은 되지 않지만, 예를 들어 시아네이트 에스테르 화합물, 페놀 화합물, 및/또는 디히드록시나프탈렌을 배합한 수지 조성물이다.
《시아네이트 에스테르 화합물》
상기 시아네이트 에스테르 화합물 또는 그의 올리고머로서 사용하는 성분은 하기 화학식 (2)로 표시되는 것이다.
Figure pat00004
(화학식 중, R1 및 R2는 수소 원자 또는 탄소수 1 내지 4의 알킬기를 나타내고, R3은
Figure pat00005
를 나타낸다. R4는 수소 원자 또는 메틸이고, n=0 내지 30의 정수임)
여기서, 시아네이트 에스테르 화합물로서는 1분자 중에 시아네이트기를 2개 이상 갖는 것이며, 구체적으로는 다방향환의 2가 페놀의 시안산에스테르, 예를 들어 비스(3,5-디메틸-4-시아네이토페닐)메탄, 비스(4-시아네이토페닐)메탄, 비스(3-메틸-4-시아네이토페닐)메탄, 비스(3-에틸-4-시아네이토페닐)메탄, 비스(4-시아네이토페닐)-1,1-에탄, 비스(4-시아네이토페닐)-2,2-프로판, 디(4-시아네이토페닐)에테르, 디(4-시아네이토페닐)티오에테르, 다가 페놀의 폴리시안산에스테르, 예를 들어 페놀 노볼락형 시아네이트 에스테르, 크레졸 노볼락형 시아네이트 에스테르, 페닐아르알킬형 시아네이트 에스테르, 비페닐아르알킬형 시아네이트 에스테르, 나프탈렌아르알킬형 시아네이트 에스테르 등을 들 수 있다. 상술한 시아네이트 에스테르 화합물은 페놀류와 염화시안을 염기성하, 반응시킴으로써 얻어진다. 상기 시아네이트 에스테르 화합물은 그의 구조에 의해 연화점이 106℃인 고형의 것부터 상온에서 액상인 것까지의 폭넓은 특성을 갖는 것 중에서 용도에 맞춰 적절히 선택할 수 있다.
시아네이트기의 당량이 작은 것, 즉 관능기간 분자량이 작은 것은 경화 수축이 작고, 저열팽창, 고Tg의 경화물을 얻을 수 있다. 시아네이트기 당량이 큰 것은 약간 Tg가 저하되지만, 트리아진 가교 간격이 유연해지고, 저탄성화, 고강인화, 저흡수화를 기대할 수 있다. 시아네이트 에스테르 화합물 중에 결합 또는 잔존하고 있는 염소는 50ppm 이하, 보다 바람직하게는 20ppm 이하인 것이 바람직하다. 50ppm 이하라면 장기 고온 보관시 열분해에 의해 유리된 염소 또는 염소 이온이 산화된 Cu 프레임이나 Cu 와이어, Ag 도금을 부식시키거나, 박리나 전기적 불량을 야기할 가능성이 적다. 또한 수지의 절연성도 양호해진다.
《페놀 화합물》
본 발명에서 이용되는 페놀 화합물로서 특별히 제한은 되지 않지만, 예로서는 하기 화학식 (3)으로 표시되는 것이다.
Figure pat00006
(화학식 중, R5 및 R6은 수소 원자 또는 탄소수 1 내지 4의 알킬기를 나타내고, R7은
Figure pat00007
을 나타낸다. R4는 수소 원자 또는 메틸이고, m=0 내지 30의 정수임)
여기서 페놀 화합물로서는 1분자 중에 적어도 2개 이상의 페놀성 수산기를 갖는 페놀 수지, 비스페놀 F형 수지, 비스페놀 A형 수지, 페놀 노볼락 수지, 페놀아르알킬형 수지, 비페닐아르알킬형 수지, 나프탈렌아르알킬형 수지를 들 수 있으며, 이들 중 1종 또는 2종 이상을 병용할 수 있다.
《경화 촉매》
일반적으로 시아네이트 에스테르 화합물의 경화 촉매로서는 금속염, 금속 착체나 활성 수소를 갖는 페놀성 수산기나 일급 아민류 등인데, 페놀 화합물이나 디히드로나프탈렌 화합물이 바람직하게 이용된다.
페놀 화합물은 페놀 수산기 당량이 작은 것, 예를 들어 수산기 당량 120 이하의 것은 시아네이트기와의 반응성이 높고, 120℃ 이하의 저온에서도 경화 반응이 진행된다. 이 경우에는 시아네이트기에 대한 수산기의 몰비를 작게 하면 된다.
바람직한 범위는 시아네이트기 1몰에 대하여 0.05 내지 0.11몰이다. 이 경우, 경화 수축이 적고, 저열팽창이고 고Tg의 경화물이 얻어진다.
한편, 페놀 수산기 당량이 큰 것, 예를 들어 수산기 당량 175 이상의 것은 시아네이트기와의 반응이 억제되어 보존성이 좋고, 유동성이 좋은 조성물이 얻어진다. 바람직한 범위는 시아네이트기 1몰에 대하여 0.1 내지 0.4몰이다. 이 경우 Tg는 약간 저하되지만 흡수율이 낮은 경화물이 얻어진다. 원하는 경화물 특성과 경화성을 얻기 위해서 이들 페놀 화합물은 2종류 이상 병용할 수도 있다.
디히드록시나프탈렌 화합물은 하기 화학식 (4)로 표시된다.
Figure pat00008
여기서 디히드록시나프탈렌으로서는 1,2-디히드록시나프탈렌, 1,3-디히드록시나프탈렌, 1,4-디히드록시나프탈렌, 1,5-디히드록시나프탈렌, 1,6-디히드록시나프탈렌, 1,7-디히드록시나프탈렌, 2,6-디히드록시나프탈렌, 2,7-디히드록시나프탈렌 등을 들 수 있다. 융점이 130℃인 1,2-디히드록시나프탈렌, 1,3-디히드록시나프탈렌, 1,6-디히드록시나프탈렌은 매우 반응성이 높고, 소량으로 시아네이트기의 고리화 반응을 촉진한다. 융점이 200℃ 이상인 1,5-디히드록시나프탈렌, 2,6-디히드록시나프탈렌은 비교적 반응이 억제된다. 이들 디히드록시나프탈렌을 단독으로 사용한 경우, 관능기간 분자량이 작고, 또한 강직한 구조이기 때문에 경화 수축이 작고, 고Tg의 경화물이 얻어진다.
또한, 수산기 당량이 큰 1분자 중에 2개 이상의 수산기를 갖는 페놀 화합물과 병용함으로써 경화성을 조정할 수도 있다.
상기 페놀 화합물 및 디히드록시나프탈렌 중의 할로겐 원소나 알칼리 금속 등이 120℃, 2기압하에서의 추출로 10ppm, 특히 5ppm 이하인 것이 바람직하다.
《무기 충전제》
밀봉 수지층(4)에는 무기 충전제를 배합할 수 있다. 배합되는 무기 충전제로서는 예를 들어 용융 실리카, 결정성 실리카 등의 실리카류, 알루미나, 질화규소, 질화알루미늄, 알루미노실리케이트, 보론니트라이드, 유리 섬유, 삼산화안티몬 등을 들 수 있다. 이들 무기 충전제의 평균 입경이나 형상은 특별히 한정되지 않는다.
특히 에폭시 수지를 포함하는 밀봉 수지층(4)에 첨가하는 상기 무기 충전제로서는, 에폭시 수지와 무기 충전제의 결합 강도를 강하게 하기 위해서 실란 커플링제, 티타네이트 커플링제 등의 커플링제로 미리 표면 처리한 것을 배합할 수도 있다.
이러한 커플링제로서는 예를 들어γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란 등의 에폭시 관능성 알콕시실란, N-β(아미노에틸)-γ-아미노프로필트리메톡시실란, γ-아미노프로필트리에톡시실란, N-페닐-γ-아미노프로필트리메톡시실란 등의 아미노 관능성 알콕시실란, γ-머캅토프로필트리메톡시실란 등의 머캅토 관능성 알콕시실란 등을 이용하는 것이 바람직하다. 또한, 표면 처리에 이용하는 커플링제의 배합량 및 표면 처리 방법에 대해서는 특별히 제한되는 것은 아니다.
상기 무기 충전제의 배합량은, 에폭시 수지 조성물이나 실리콘 수지 조성물 중의 수지의 총 질량 100질량부에 대하여 100 내지 1300질량부가 바람직하고, 특히 200 내지 1000질량부가 바람직하다. 100질량부 이상이라면 충분한 강도를 얻을 수 있고, 1300질량부 이하라면 유동성 저하에 의한 충전성의 불량이 억제되고, 결과적으로 기판에 탑재된 반도체 소자를 양호하게 밀봉할 수 있다. 또한, 이 무기 충전제는 밀봉 수지층(4)를 구성하는 조성물 전체의 50 내지 95질량%, 특히 60 내지 90질량%의 범위로 함유하는 것이 바람직하다.
[반도체 밀봉용 기재 부착 밀봉재의 제조 방법]
본 발명의 반도체 밀봉용 기재 부착 밀봉재는 도 1에 도시한 바와 같이 기재(3)의 한쪽 표면이 미경화 또는 반경화의 열경화성 수지를 포함하는 밀봉 수지층(4)을 형성하고, 다른 쪽 표면에 표면 수지층(2)을 형성함으로써 제조할 수 있다.
표면 수지층(2)은 인쇄 방식, 스프레이 방식, 코팅 방식, 필름의 열 압착 방식, 또는 종래의 에폭시 경화성 수지나 실리콘 경화성 수지 등에서 이용되어 온 프레스 성형 방식에 의해 기재에 수지층을 형성하고, 그 수지층을 열 또는 광으로 경화시킴으로써 형성할 수 있다.
밀봉 수지층(4)은 기재(3)의 표면 수지층(2)을 형성하고 있지 않은 측의 표면에 미경화의 열경화성 수지를 시트 형상 또는 필름 형상으로 적층하고, 진공 라미네이트나 고온 진공 프레스, 열 롤 등을 이용함으로써 형성하는 방법, 또한 감압 또는 진공하에서 인쇄나 디스펜스 등으로 액상 에폭시 수지나 실리콘 수지 등의 열경화성 수지를 도포하고, 가열하는 방법, 또한 미경화의 열경화성 수지를 프레스 성형하는 방법 등 각종 방법으로 형성할 수 있다.
[반도체 소자 탑재 기판 및 반도체 소자 형성 웨이퍼]
본 발명의 반도체 밀봉용 기재 부착 밀봉재로 밀봉하는 대상의 반도체 소자 탑재 기판은 특별히 제한은 되지 않지만, 유기 기판, 무기 기판, 또는 금속 기판의 소자 탑재면에 반도체 소자를 탑재한 것으로 할 수 있다. 반도체 소자 탑재 기판은, 반도체 소자를 탑재하여 배열한 반도체 소자 어레이를 포함하는 것이다. 반도체 소자 형성 웨이퍼로서는, 웨이퍼 상에 반도체 소자가 형성된 웨이퍼이다. 여기서 이용되는 웨이퍼로서는, 예를 들어 실리콘(Si) 웨이퍼, SiC 웨이퍼 등을 들 수 있다.
[밀봉 후의 반도체 소자 탑재 기판]
본 발명의 반도체 밀봉용 기재 부착 밀봉재에 의해 밀봉된 반도체 소자 탑재 기판의 일례의 단면도를 도 2에 도시한다. 도 2에 도시한 바와 같이, 밀봉 후의 반도체 소자 탑재 기판(5)은 도 1에 도시하는 반도체 밀봉용 기재 부착 밀봉재(1)의 밀봉 수지층(4)에 의해 반도체 소자(6)를 탑재한 반도체 소자 탑재 기판(7)의 소자 탑재면을 피복하고, 밀봉 수지층(4)을 가열, 경화함으로써 경화 후의 밀봉 수지층(4')으로 한 것이다.
[반도체 장치]
본 발명의 반도체 장치의 일례를 도 3에 도시한다. 도 3에 도시한 바와 같이, 반도체 장치(8)는 밀봉 수지층(4')에 의해 반도체 소자 탑재 기판의 소자 탑재면 또는 반도체 소자 형성 웨이퍼의 소자 형성면을 일괄 밀봉하여 얻어지는, 밀봉 후의 반도체 소자 탑재 기판 또는 밀봉 후의 반도체 소자 형성 웨이퍼를 다이싱하여 개편화된 것이다.
이러한 반도체 장치라면, 표면에 기재의 면이 노출되지 않고 표면 수지층(2)으로 덮여 있기 때문에 종래의 기재를 이용하지 않는 밀봉 수지만으로 밀봉한 경우와 마찬가지의 양호한 외관이 얻어짐과 동시에, 기재에 직접 마킹할 필요가 없고, 표면 수지층(2)에 마킹할 수 있기 때문에 마킹성을 향상시킬 수 있다. 마킹은 예를 들어 레이저에 의해 행할 수 있다.
[반도체 장치의 제조 방법]
(피복 공정)
먼저, 도 1에 도시한 바와 같은 상기한 본 발명의 반도체 밀봉용 기재 부착 밀봉재(1)의 밀봉 수지층(4)에 의해 반도체 소자 탑재 기판의 소자 탑재면 또는 반도체 소자 형성 웨이퍼의 소자 형성면을 피복한다.
(밀봉 공정)
이어서, 도 2에 도시한 바와 같이, 밀봉 수지층(4)을 가열, 경화시켜 경화 후의 밀봉 수지층(4')으로 함으로써, 소자 탑재면 또는 소자 형성면을 일괄 밀봉한다.
(다이싱 공정)
또한, 밀봉 후의 반도체 소자 탑재 기판 또는 반도체 소자 형성 웨이퍼를 다이싱함으로써, 도 3에 도시한 바와 같은 개편화된 반도체 장치를 제조한다.
[실시예]
이하, 본 발명의 실시예 및 비교예를 나타내어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
(실시예 1)
[표면 수지층을 형성하기 위한 수지 조성물의 제작]
크레졸 노볼락형 에폭시 수지 60질량부, 페놀 노볼락 수지 30질량부, 평균 입경 7마이크로미터의 구상 실리카 400질량부, 촉매 TPP(트리페닐포스핀) 0.4질량부, 흑색 안료 3질량부, 실란 커플링제(KBM403 신에쓰가가꾸고교 제조) 0.5 질량부를 포함하는 성분에 시클로헥사논 1700질량부를 가하여 교반 혼합하여, 표면 수지층을 형성하기 위한 수지 바니시를 얻었다.
[기재의 준비]
두께 100마이크로미터, 66mm×232mm의 BT(비스말레이미드트리아진) 수지 기판(유리 전이 온도 185℃)을 기재로서 준비하였다.
[밀봉 수지층이 되는 수지 조성물의 제작]
크레졸 노볼락형 에폭시 수지 60질량부, 페놀 노볼락 수지 30질량부, 평균 입경 7마이크로미터의 구상 실리카 400질량부, 촉매 TPP 0.2질량부, 실란 커플링제 KBM403(신에쓰가가꾸고교 제조) 0.5질량부를 고속 혼합 장치로 충분히 혼합한 후, 연속 혼련 장치로 가열 혼련하여 시트화하여 냉각하였다. 시트를 분쇄하여 과립 형상의 분말로서 에폭시 수지 조성물을 얻었다.
[반도체 밀봉용 기재 부착 밀봉재의 제작]
상기에서 얻어진 수지 바니시를 상기 기재에 인쇄 도공하고, 120℃, 20분 건조시킨 후, 180℃, 4시간 후경화함으로써 경화한 표면 수지층을 형성하였다. 표면 수지층의 두께는 0.7마이크로미터이었다. 계속해서, 표면 수지층을 형성한 기재의 다른 편측 표면에, 상기 에폭시 수지 조성물의 과립 분말을 균일하게 분산시켰다. 상하의 금형 온도를 80℃로 하고, 상부 금형에는 불소 수지 코팅한 PET 필름(박리 필름)을 세팅하여 금형 내를 진공 레벨까지 감압하고, 수지 두께가 600마이크로미터가 되도록 3분간 압축 성형하여 밀봉 수지층을 형성하였다. 이상과 같이 하여 반도체 밀봉용 기재 부착 밀봉재를 제작하였다.
[반도체 소자 탑재 기판의 준비]
두께 100마이크로미터, 74×240mm의 BT 기판에 두께 200마이크로미터, 10×10mm의 Si 칩을 64개 탑재한 기판을 준비하였다.
[반도체 소자 탑재 기판의 밀봉]
상기에서 제작한 반도체 밀봉용 기재 부착 밀봉재를 이용하여 상기 반도체 소자 탑재 기판을, 플레이트 온도를 175℃에 설정한 진공 라미네이션 장치(니치고모톤사 제조)를 이용하여 5분간 진공 압축 성형함으로써 경화 밀봉하였다. 경화 밀봉 후, 180℃에서 4시간 후경화하여 밀봉 후의 반도체 소자 탑재 기판을 얻었다.
(실시예 2)
[표면 수지층을 형성하기 위한 수지 조성물의 제작]
비공액 이중 결합을 갖는 유기 규소 화합물로서 분자쇄 양쪽 말단 알케닐기 봉쇄 디오르가노폴리실록산 50질량부, 오르가노히드로겐폴리실록산 50질량부, 반응 억제제로서 아세틸렌알코올계 에티닐시클로헥산올 0.2질량부, 염화백금산의 옥틸알코올 변성 용액 0.1질량부를 가한 조성물에 대하여, 또한 평균 입경 5㎛의 구상 실리카를 350질량부, 흑색 안료 3질량부를 포함하는 성분에 톨루엔 1600질량부를 가하여 교반 혼합하고, 표면 수지층을 형성하기 위한 수지 바니시를 얻었다.
[기재의 준비]
두께 200마이크로미터, 직경 300mm(12인치)의 실리콘 웨이퍼를 준비하였다.
[밀봉 수지층이 되는 수지 조성물의 제작]
실시예 1과 마찬가지로 수지 조성물을 제작하였다.
[반도체 밀봉용 기재 부착 밀봉재의 제작]
실시예 1과 마찬가지의 방법으로 반도체 밀봉용 기재 부착 밀봉재를 제작하였다. 표면 수지층의 두께는 10마이크로미터이었다.
[반도체 소자 탑재 기판의 준비]
개편화한 반도체 소자인 400개의 실리콘 칩(형상: 5mm×7mm 두께 100마이크로미터)을 정렬하여 탑재한 두께 200마이크로미터, 300mm(12인치)의 실리콘 웨이퍼를 준비하였다.
[반도체 소자 탑재 기판의 밀봉]
실시예 1과 동일한 조건으로 반도체 소자 탑재 기판을 밀봉하고, 밀봉 후의 반도체 소자 탑재 기판을 얻었다.
(실시예 3)
[표면 수지층을 형성하기 위한 수지 조성물의 제작]
아크릴 변성 비스페놀 A 70질량부, 비스페놀 A 30질량부, 디시안디아미드 15질량부, 광중합 개시제, 올리고(2-히드록시-2-메틸-1-(4-(1-메틸비닐)페닐)프로파논 2질량부, 평균 입경 7마이크로미터의 구상 실리카 400질량부, 실란 커플링제로서 KBM403(γ-글리시독시프로필트리메톡시실란)(신에쓰가가꾸고교 제조) 0.5질량부, 흑색 안료 3질량부를 첨가하여 교반 혼합하고, 표면 수지층을 형성하기 위한 에폭시아크릴레이트 수지 조성물을 얻었다.
[기재의 준비]
두께 200마이크로미터, 직경 300mm(12인치)의 금속 기판을 준비하였다.
[밀봉 수지층이 되는 수지 조성물의 제작]
실시예 1과 마찬가지로 수지 조성물을 제작하였다.
[반도체 밀봉용 기재 부착 밀봉재의 제작]
상기 기재 상에 상기 에폭시아크릴레이트 수지 조성물을 인쇄 도공하고, 자외선 조사 장치로 조도를 80 내지 120mW/cm2, 광량을 2.0 내지 3.0J/cm2의 조건으로 광경화를 행한 후, 140℃, 2시간 가열 경화를 행함으로써 표면 수지층을 형성한 것 이외에는 실시예 1과 마찬가지로 반도체 밀봉용 기재 부착 밀봉재를 제작하였다. 표면 수지층의 두께는 70마이크로미터이었다.
[반도체 소자 탑재 기판의 준비]
두께 200마이크로미터, 직경 300mm(12인치)의 금속 기판 상에 고온에서 접착력이 저하되는 접착제를 통하여 개편화한 반도체 소자인 400개의 실리콘 칩(형상: 5mm×7mm 두께 125마이크로미터)을 정렬하여 탑재한 기판을 준비하였다.
[반도체 소자 탑재 기판의 밀봉]
실시예 1과 마찬가지로 반도체 소자 탑재 기판을 밀봉하고, 밀봉 후의 반도체 소자 탑재 기판을 얻었다.
(실시예 4)
[표면 수지층을 형성하기 위한 수지 조성물의 제작]
폴리이미드실리콘 필름 X-45-5024B2(신에쓰가가꾸고교 제조)를 표면 수지층을 형성하기 위한 필름으로서 준비하였다.
[기재의 준비]
실시예 1과 마찬가지의 BT 수지 기판을 준비하였다.
[밀봉 수지층이 되는 수지 조성물의 제작]
실시예 1과 마찬가지로 수지 조성물을 제작하였다.
[반도체 밀봉용 기재 부착 밀봉재의 제작]
상기 기재 상에 폴리이미드실리콘 필름 X-45-5024B2를 70℃에서 진공 라미네이트하고, 175℃, 4시간 후경화함으로써 반도체 밀봉용 기재 부착 밀봉재를 제작하였다. 표면 수지층의 두께는 200마이크로미터이었다.
[반도체 소자 탑재 기판]
실시예 1과 마찬가지의 기판을 준비하였다.
[반도체 소자 탑재 기판의 밀봉]
실시예 1과 마찬가지로 반도체 소자 탑재 기판을 밀봉하고, 밀봉 후의 반도체 소자 탑재 기판을 얻었다.
(비교예 1)
표면 수지층을 형성하지 않은 것 이외에는 실시예 1과 마찬가지의 조건으로 밀봉 후의 반도체 소자 탑재 기판을 얻었다.
실시예 1 내지 4 및 비교예 1에서 얻어진 밀봉 후의 반도체 소자 탑재 기판, 즉 다이싱 전의 반도체 장치의 특성을 이하와 같이 하여 평가하였다. 평가 결과를 표 1에 나타낸다.
[외관]
밀봉 후의 반도체 소자 탑재 기판의 표면을 육안으로 확인하고, 표면 얼룩, 거칠함 등이 없으면 양호로 하였다.
[레이저 마킹성]
밀봉 후의 반도체 소자 탑재 기판의 표면 수지층에 닛폰덴키(주) 제조의 마스크 타입의 YAG 레이저 마킹기(인가 전압 2.4kV, 펄스폭 120us의 조건)로 마킹하고, 인자의 시인성(마킹성)을 평가하였다.
[휨]
레이저 삼차원 측정기를 이용하여, 밀봉 후의 반도체 소자 탑재 기판의 대각선 방향에서 높이의 변위를 측정하고, 변위 차를 휨량(mm)으로 하였다.
Figure pat00009
표 1의 결과로부터, 본 발명의 반도체 밀봉용 기재 부착 밀봉재를 이용한 반도체 장치는 외관 및 레이저 마킹성이 모두 양호한 것임이 나타났다. 한편, 비교예 1의 반도체 장치는 본 발명의 표면 수지층을 갖지 않고, 밀봉재의 기재면이 노출되어 있기 때문에 외관 불량이 되고, 또한 레이저 마킹성도 현저하게 나쁜 것이 나타났다.
또한, 본 발명은 상기 실시 형태에 한정되는 것은 아니다. 상기 실시 형태는 예시이며, 본 발명의 특허 청구 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 마찬가지의 작용 효과를 발휘하는 것은 어떠한 것이든 본 발명의 기술적 범위에 포함된다.
1 : 반도체 밀봉용 기재 부착 밀봉재
2 : 표면 수지층
3 : 기재
4 : 밀봉 수지층
4' : 경화 후의 밀봉 수지층
5 : 밀봉 후의 반도체 소자 탑재 기판
6 : 반도체 소자
7 : 반도체 소자 탑재 기판
8 : 반도체 장치

Claims (8)

  1. 반도체 소자를 탑재한 반도체 소자 탑재 기판의 소자 탑재면 또는 반도체 소자를 형성한 반도체 소자 형성 웨이퍼의 소자 형성면을 일괄 밀봉하기 위한 반도체 밀봉용 기재 부착 밀봉재로서,
    기재와, 해당 기재의 한쪽 표면에 형성된 미경화 또는 반경화의 열경화성 수지를 포함하는 밀봉 수지층과, 상기 기재의 다른 쪽 표면에 형성된 표면 수지층을 갖는 것임을 특징으로 하는 반도체 밀봉용 기재 부착 밀봉재.
  2. 제1항에 있어서, 상기 표면 수지층은 경화성 에폭시 수지, 경화성 실리콘 수지, 경화성 에폭시·실리콘 혼성 수지, 경화성 에폭시(메트)아크릴레이트, 경화성 (메트)아크릴 수지, 경화성 폴리이미드 수지 중 어느 하나로 형성된 것임을 특징으로 하는 반도체 밀봉용 기재 부착 밀봉재.
  3. 제1항 또는 제2항에 있어서, 상기 표면 수지층은 흑색인 것을 특징으로 하는 반도체 밀봉용 기재 부착 밀봉재.
  4. 제1항 또는 제2항에 있어서, 상기 표면 수지층은 액상 수지를 사용한 인쇄 방식, 스프레이 방식, 코팅 방식, 또는 필름 열 압착 방식으로 형성하고, 열 또는 광으로 경화시킨 것임을 특징으로 하는 반도체 밀봉용 기재 부착 밀봉재.
  5. 제1항 또는 제2항에 있어서, 상기 표면 수지층의 두께가 0.5마이크로미터 이상인 것을 특징으로 하는 반도체 밀봉용 기재 부착 밀봉재.
  6. 반도체 장치로서,
    제1항 또는 제2항에 기재된 반도체 밀봉용 기재 부착 밀봉재의 밀봉 수지층에 의해 상기 반도체 소자 탑재 기판의 소자 탑재면 또는 상기 반도체 소자 형성 웨이퍼의 소자 형성면을 일괄 밀봉한 후, 다이싱하여 개편화된 것임을 특징으로 하는 반도체 장치.
  7. 제6항에 있어서, 상기 반도체 밀봉용 기재 부착 밀봉재의 표면 수지층의 표면에 마킹한 것임을 특징으로 하는 반도체 장치.
  8. 반도체 장치를 제조하는 방법으로서,
    제1항 또는 제2항에 기재된 반도체 밀봉용 기재 부착 밀봉재의 밀봉 수지층에 의해 상기 반도체 소자 탑재 기판의 소자 탑재면 또는 상기 반도체 소자 형성 웨이퍼의 소자 형성면을 피복하는 피복 공정과,
    상기 밀봉 수지층을 가열, 경화시킴으로써 상기 소자 탑재면 또는 상기 소자 형성면을 일괄 밀봉하는 밀봉 공정과,
    밀봉 후의 상기 반도체 소자 탑재 기판 또는 상기 반도체 소자 형성 웨이퍼를 다이싱함으로써, 개편화된 반도체 장치를 제조하는 다이싱 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020140093795A 2013-07-29 2014-07-24 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치, 및 반도체 장치의 제조 방법 KR102186998B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-156470 2013-07-29
JP2013156470A JP5977717B2 (ja) 2013-07-29 2013-07-29 半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20150014382A true KR20150014382A (ko) 2015-02-06
KR102186998B1 KR102186998B1 (ko) 2020-12-04

Family

ID=52389818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140093795A KR102186998B1 (ko) 2013-07-29 2014-07-24 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치, 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US9449856B2 (ko)
JP (1) JP5977717B2 (ko)
KR (1) KR102186998B1 (ko)
CN (1) CN104347530B (ko)
TW (1) TWI619209B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170006266A (ko) * 2015-07-07 2017-01-17 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 밀봉용 열경화성 수지 조성물
KR20170127363A (ko) * 2016-05-11 2017-11-21 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치 및 반도체 장치의 제조 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859480B2 (en) * 2015-08-20 2018-01-02 Nichia Corporation Light emitting device and method of manufacturing light emitting device
JP6463662B2 (ja) * 2015-10-06 2019-02-06 信越化学工業株式会社 半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法
JP6759857B2 (ja) * 2016-08-25 2020-09-23 日立化成株式会社 封止材及び電子部品装置の製造方法
EP3517577A4 (en) 2016-09-26 2020-05-06 Dow Toray Co., Ltd. CURABLE REACTIVE SILICONE GEL AND USE THEREOF
JP2018064054A (ja) * 2016-10-14 2018-04-19 日立化成株式会社 封止材、及び、封止構造体の製造方法
KR102478213B1 (ko) 2017-04-06 2022-12-19 다우 도레이 캄파니 리미티드 액상 경화성 실리콘 접착제 조성물, 그 경화물 및 그 용도
US20180313102A1 (en) * 2017-04-27 2018-11-01 Milton G. Jackson, JR. Inflatable Pool Cover
JP7111031B2 (ja) * 2018-03-23 2022-08-02 信越化学工業株式会社 感光性樹脂組成物、感光性樹脂積層体、及びパターン形成方法
US11031353B2 (en) * 2019-08-23 2021-06-08 Micron Technology, Inc. Warpage control in microelectronic packages, and related assemblies and methods

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283453A (ja) * 1992-03-31 1993-10-29 Toshiba Corp 樹脂封止型半導体装置
JPH09232477A (ja) * 1996-02-22 1997-09-05 Nitto Denko Corp 半導体装置およびその製造方法並びにそれに用いる金属−樹脂積層体
JP2002179885A (ja) 2000-12-15 2002-06-26 Shin Etsu Chem Co Ltd 半導体スクリーン印刷封止用液状エポキシ樹脂組成物
JP2004504723A (ja) 2000-07-17 2004-02-12 インフィネオン　テクノロジーズ　アクチエンゲゼルシャフト 集積回路を備えた電子チップ部品およびその製造方法
JP2007001266A (ja) 2005-06-27 2007-01-11 Matsushita Electric Works Ltd エポキシ樹脂無機複合シート及び成形品
JP2009060146A (ja) 2008-12-05 2009-03-19 Panasonic Electric Works Co Ltd 半導体封止用エポキシ樹脂無機複合シート及び成形品
JP2012151451A (ja) 2010-12-27 2012-08-09 Shin Etsu Chem Co Ltd 繊維含有樹脂基板、封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007001018A1 (ja) * 2005-06-29 2007-01-04 Rohm Co., Ltd. 半導体装置および半導体装置集合体
AU2009234506B2 (en) * 2008-04-09 2013-11-21 Agency For Science, Technology And Research Multilayer film for encapsulating oxygen and/or moisture sensitive electronic devices
JP4725638B2 (ja) * 2008-12-09 2011-07-13 カシオ計算機株式会社 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283453A (ja) * 1992-03-31 1993-10-29 Toshiba Corp 樹脂封止型半導体装置
JPH09232477A (ja) * 1996-02-22 1997-09-05 Nitto Denko Corp 半導体装置およびその製造方法並びにそれに用いる金属−樹脂積層体
JP2004504723A (ja) 2000-07-17 2004-02-12 インフィネオン　テクノロジーズ　アクチエンゲゼルシャフト 集積回路を備えた電子チップ部品およびその製造方法
JP2002179885A (ja) 2000-12-15 2002-06-26 Shin Etsu Chem Co Ltd 半導体スクリーン印刷封止用液状エポキシ樹脂組成物
JP2007001266A (ja) 2005-06-27 2007-01-11 Matsushita Electric Works Ltd エポキシ樹脂無機複合シート及び成形品
JP2009060146A (ja) 2008-12-05 2009-03-19 Panasonic Electric Works Co Ltd 半導体封止用エポキシ樹脂無機複合シート及び成形品
JP2012151451A (ja) 2010-12-27 2012-08-09 Shin Etsu Chem Co Ltd 繊維含有樹脂基板、封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170006266A (ko) * 2015-07-07 2017-01-17 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 밀봉용 열경화성 수지 조성물
KR20170127363A (ko) * 2016-05-11 2017-11-21 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
JP5977717B2 (ja) 2016-08-24
KR102186998B1 (ko) 2020-12-04
TW201523812A (zh) 2015-06-16
CN104347530A (zh) 2015-02-11
TWI619209B (zh) 2018-03-21
US20150028497A1 (en) 2015-01-29
JP2015026763A (ja) 2015-02-05
US9449856B2 (en) 2016-09-20
CN104347530B (zh) 2018-03-09

Similar Documents

Publication Publication Date Title
KR102186998B1 (ko) 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치, 및 반도체 장치의 제조 방법
TWI639208B (zh) 真空層壓裝置及半導體裝置的製造方法
KR101329932B1 (ko) 접착 조성물, 접착 필름 및 반도체 장치의 제조 방법
KR102262042B1 (ko) 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치 및 반도체 장치의 제조 방법
US20180247834A1 (en) Method for manufacturing semiconductor apparatus
TWI667737B (zh) Semiconductor device manufacturing method and semiconductor device
JP6463662B2 (ja) 半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法
KR20140133519A (ko) 반도체 웨이퍼용 보호필름 및 반도체칩의 제조방법
KR20150109272A (ko) 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치 및 반도체 장치의 제조 방법
JP6185342B2 (ja) 封止材積層複合体、封止後半導体素子搭載基板又は封止後半導体素子形成ウエハ、及び半導体装置の製造方法
JP6117715B2 (ja) 真空ラミネーション装置および半導体装置の製造方法
JP6001515B2 (ja) 封止材積層複合体、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2019108491A (ja) 中空デバイス封止フィルム用熱硬化性エポキシ樹脂組成物及び中空デバイス封止用熱硬化性エポキシ樹脂フィルム
JP2015053426A (ja) 支持基材付封止材、封止後半導体素子搭載基板、半導体装置、及び半導体装置の製造方法
JP2015154011A (ja) 半導体装置の製造方法
JP2005194441A (ja) 接着性樹脂組成物及びフィルム状接着剤並びにそれを用いた半導体装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant