CN104851826B - 真空层压装置及半导体装置的制造方法 - Google Patents

真空层压装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN104851826B
CN104851826B CN201510086886.0A CN201510086886A CN104851826B CN 104851826 B CN104851826 B CN 104851826B CN 201510086886 A CN201510086886 A CN 201510086886A CN 104851826 B CN104851826 B CN 104851826B
Authority
CN
China
Prior art keywords
substrate
wafer
semiconductor device
resin layer
sealing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510086886.0A
Other languages
English (en)
Other versions
CN104851826A (zh
Inventor
秋叶秀树
中村朋阳
塩原利夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2014028921A external-priority patent/JP6117715B2/ja
Priority claimed from JP2014028919A external-priority patent/JP2015154011A/ja
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Publication of CN104851826A publication Critical patent/CN104851826A/zh
Application granted granted Critical
Publication of CN104851826B publication Critical patent/CN104851826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
    • B32B37/1018—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure using only vacuum
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/0007—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding involving treatment or provisions in order to avoid deformation or air inclusion, e.g. to improve surface quality
    • B32B37/0015—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding involving treatment or provisions in order to avoid deformation or air inclusion, e.g. to improve surface quality to avoid warp or curl
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/0046—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by constructional aspects of the apparatus
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/24—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with at least one layer not being coherent before laminating, e.g. made up from granular material sprinkled onto a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2363/00—Epoxy resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2398/00—Unspecified macromolecular compounds
    • B32B2398/10—Thermosetting resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Fluid Mechanics (AREA)
  • Quality & Reliability (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种真空层压装置，在制造半导体装置时使用，其具备框架结构，其围绕附带支撑基材的密封材料的至少侧面，附带支撑基材的密封材料是在支撑基材上积层热固化性树脂层作为密封材料而成，框架结构具有保持手段，其保持搭载有半导体元件的基板或形成有半导体元件的晶片，并使基板或晶片隔着空间地与附带支撑基材的密封材料的热固化性树脂层相对向，前述装置将被框架结构围绕的附带支撑基材的密封材料与基板或晶片一起进行真空层压。由此，尤其是即使在使用大面积的基板(或晶片)的情况下，也会抑制树脂层内的孔隙的产生和基板(或晶片)的翘曲，并且能够以低成本来制造一种精度良好地成型有树脂层的半导体装置。

Description

真空层压装置及半导体装置的制造方法
技术领域
本发明涉及一种半导体装置的制造方法及此时所使用的真空层压装置，其中所述半导体装置使用了附带支撑基材的密封材料。
背景技术
近年来，随着电子设备的小型化、轻量化及高性能化，半导体装置的高集成化、薄型化得以进展，半导体装置正在向以球栅阵列(Ball grid array，BGA)为代表的区域构装型半导体装置转变。在制造这些半导体装置时，从生产性的方面考虑，倾向于将大面积且薄型的基板一体成型而成，但成型后的基板中的翘曲问题比较突出。
半导体的构装方法也逐渐从引脚插入式转变至表面构装，而后，裸芯片构装逐渐成为主流。在裸芯片构装中有一种倒装芯片构装。倒装芯片是指在半导体组件上形成有一种称为凸块(bump)的电极端子的芯片。倒装芯片也可以直接构装于主板上，但在大多数情况下，是固定并封装于印刷电路板(内插板(interposer)等)上，并隔着(经由)设置于封装体上的外部连接端子(也称为外部焊球或外部凸块)构装于主板上。硅片上的与内插板接合的凸块称为内部凸块，所述内部凸块与内插板上的称为焊垫的多个微小的接合面作电连接。
由于内部凸块与焊垫的接合部很小而导致接合力较弱，需要用树脂来密封加固。以往，将倒装芯片接合而成的半导体装置加以密封的主流方法是：预先将内部凸块与焊垫熔融接合后，进行底部填充(也称为毛细流动)，也就是在半导体装置与内插板的间隙内注入液态加固材料，然后，利用液态环氧树脂或环氧模塑料(epoxy molding compound)等在加热下加压成型，来将硅片二次注塑成型(密封)。
但是，利用上述方法，底部填充与芯片的密封需要在不同的工序中进行，生产性较差。而且，在上述方法中，存在以下问题：加固材料(底部填料)中会产生孔隙，底部填充费时费力，而且当底部填充与芯片的密封使用不同的树脂材料时，会在树脂界面上产生应力，导致可靠性降低。
为了解决这种问题，已知以下方法：利用传递模塑(transfer moulding)成型法或压缩成型法，一次进行底部填充与芯片的密封的方法(参照专利文献1和专利文献2)。
[现有技术文献]
(专利文献)
专利文献1：日本特开2012-74613号公报
专利文献2：日本特开2011-132268号公报
发明内容
但是，在这种使用传递模塑成型法或压缩成型法的方法中，在成型的树脂层中可能会产生孔隙。为了抑制孔隙的产生，一般还考虑在减压下实施此方法，但为了确保抑制孔隙所需的真空度，需要提高模具精度，而导致成本增加。尤其是在使大面积基板成型时，需要更高的真空度，但获得所需模具精度是非常困难的。因此，在以往的方法中，在使大面积基板成型时，无法抑制树脂层的孔隙。
本发明鉴于上述问题而完成，其目的在于提供一种能够以低成本来制造半导体装置的制造方法，尤其是即使在使用大面积基板(或晶片(wafer))的情况下，也会抑制树脂层内的孔隙的产生和基板(或晶片)的翘曲，并精度良好地成型树脂层。
为了实现上述目的，根据本发明，提供一种真空层压装置，在制造半导体装置时使用，其特征在于，其具备框架结构，该框架结构围绕附带支撑基材的密封材料的至少侧面，所述附带支撑基材的密封材料是在支撑基材上积层热固化性树脂层作为密封材料而成，前述框架结构具有保持手段，所述保持手段保持搭载有半导体元件的基板或形成有半导体元件的晶片，并使搭载有半导体元件的基板或形成有半导体元件的晶片隔着空间地与前述附带支撑基材的密封材料的热固化性树脂层相对向，前述装置将被前述框架结构围绕的前述附带支撑基材的密封材料与前述基板或晶片一起进行真空层压。
如果是这种真空层压装置，能够以抑制孔隙所需要的真空度进行真空层压，能够以低成本来抑制热固化性树脂层内产生孔隙的情况。尤其是，能够抑制以往的难题，也就是当使用大面积的基板或晶片时底部填料内产生孔隙的情况。另外，利用框架结构，能够防止热固化性树脂层的外围下端部分成型为横向扩散的形状，能够精度良好地使热固化性树脂层成型。另外，利用支撑基材，能够抑制基板或晶片的翘曲。
优选的是，前述框架结构具有树脂排出手段，所述树脂排出手段将剩余的前述热固化性树脂层排出到外部。
如果是这种结构，能够确切且精度良好地成型抑制孔隙的产生的热固化性树脂层，并且能够容易地管理积层于支撑基材上的热固化性树脂层的量。
优选的是，前述框架结构的保持手段，以前述半导体元件搭载面或前述半导体元件形成面朝向下方的状态，从上方来保持前述基板或晶片，并具有与前述基板或晶片的周缘部卡合的紧固件。
如果是这种结构，能够以热固化性树脂层朝向上方的状态来载置附带支撑基材的密封材料，并且能够进行真空层压，因此，能够防止部分热固化性树脂层从支撑基材上掉落。
优选的是，前述框架结构具有载置前述附带支撑基材的密封材料的底部、与可一边相对于该底部滑动一边沿上下方向移动的侧面部，前述底部或者部分侧面部由耐热性树脂构成。
如果是这种结构，由于利用耐热性树脂能够尽量减小上述滑动部的间隙，因此，能够抑制部分热固化性树脂层从此间隙漏出。结果能够更确实且精度良好地成型树脂层。
另外，根据本发明，提供一种半导体装置的制造方法，其特征在于，其具有以下工序：准备工序，准备附带支撑基材的密封材料，所述附带支撑基材的密封材料是在支撑基材上积层热固化性树脂层作为密封材料而成；覆盖工序，利用前述附带支撑基材的密封材料的热固化性树脂层，覆盖搭载有半导体元件的基板的半导体元件搭载面、或形成有半导体元件的晶片的半导体元件形成面；密封工序，通过加热、固化前述热固化性树脂层，将前述基板的半导体元件搭载面或前述晶片的半导体元件形成面一并密封；及，切断工序，通过切割，切断前述密封后的基板或晶片；并且，通过以下方式来进行前述覆盖工序，即利用框架结构围绕前述附带支撑基材的密封材料的至少侧面，保持前述搭载有半导体元件的基板或前述形成有半导体元件的晶片，并使前述搭载有半导体元件的基板或前述形成有半导体元件的晶片隔着空间地与前述附带支撑基材的密封材料的热固化性树脂层相对向，将被前述框架结构围绕的前述附带支撑基材的密封材料与前述基板或晶片一起进行真空层压。
如果是这种制造方法，通过抑制孔隙所需要的真空度的真空层压，能够以低成本来抑制热固化性树脂层内产生孔隙的情况。尤其是，能够抑制现在成为难题的当使用大面积的基板或晶片时在底部填料内产生孔隙的情况。另外，通过框架结构，能够防止热固化性树脂层的外围下端部分成型为横向扩散的形状，能够精度良好地使热固化性树脂层成型。
优选的是，在前述准备工序中，预先将多于前述要制造的半导体装置所需量的前述热固化性树脂层作为密封材料层压在前述支撑基材上，一边将剩余的前述热固化性树脂层排出到外部，一边进行前述覆盖工序。
这样，能够确实且精度良好地成型抑制了孔隙的产生的热固化性树脂层，能够容易地管理积层于支撑基材上的热固化性树脂层的量。
优选的是，在前述覆盖工序中，以前述半导体元件搭载面或前述半导体元件形成面朝向下方的状态，使紧固件卡合于前述基板或晶片的周缘部，而从上方来保持前述基板或晶片。
这样，由于能够以热固化性树脂层朝向上方的状态载置附带支撑基材的密封材料并进行真空层压，因此，能够防止部分热固化性树脂层从支撑基材上掉落。
优选的是，通过减压度为10Pa～1kPa的真空层压，进行前述覆盖工序。
这样，通过上述减压度的真空层压，能够有效抑制在热固化性树脂层内产生孔隙。另外，由于不需要用于实现上述减压度的高价模具，因此，能够以低成本进行实施。
此时，作为前述搭载有半导体元件的基板、及形成有半导体元件的晶片，能够使用具有200mm×200mm以上或200mmφ(直径200mm)以上的面积的基板和晶片。
通过本发明的制造方法，即便使用这种大面积的基板或晶片，也能够实现上述效果。
另外，能够在真空下使用可加热前述基板或晶片的真空层压装置来进行前述真空层压，在继前述覆盖工序之后进行前述密封工序。
这样，能够容易地在短时间内实施密封工序。
如果使用具有本发明的框架结构的真空层压装置来制造半导体装置，则能够以低成本来抑制在热固化性树脂层内产生孔隙的情况。尤其是能够抑制现在成为难题的当使用大面积的基板或晶片时在底部填料内产生孔隙的情况。另外，通过框架结构，能够防止热固化性树脂层的外围下端部分成型为横向扩散的所谓塌边形状，能够提高热固化性树脂层的成型性。另外，由于能够通过在支撑基材积层有热固化性树脂层的附带支撑基材的密封材料来密封半导体元件搭载面或半导体元件形成面，因此，能够抑制基板或晶片的翘曲。
附图说明
图1是表示本发明的真空层压装置的一个实例的示意剖面图。
图2是表示本发明的真空层压装置的框架结构的一个实例的示意剖面图。
图3是表示本发明的真空层压装置的框架结构的一个实例的示意剖面图。
图4是表示本发明的半导体装置的制造方法的一个实例的流程图。
图5是表示本发明的半导体装置的制造方法的覆盖工序和密封工序的一个实例的流程图。
图6是表示利用本发明的真空层压装置的框架结构来防止树脂塌边的情况的示意图。
图7是表示在以往的真空层压装置中，产生树脂塌边的情况的示意图。
具体实施方式
以下，详细说明本发明的半导体装置的制造方法，但本发明不限于以下说明。
如上所述，在以往利用传递模塑成型法或压缩成型法等并使用热固化性树脂层来密封半导体组件的方法中，尤其是当使用大面积的基板(或晶片)时，成本增加，并且难以抑制在热固化性树脂层内产生孔隙。
本发明人对上述问题反复深入研究，结果想到以下内容，而完成了本发明。即，利用特定的减压度的真空层压，使用附带支撑基材的密封材料，来覆盖搭载有半导体组件的基板(以下，简称为组件搭载基板)的半导体组件搭载面(以下，简称为组件搭载面)、或形成有半导体组件的晶片(以下，简称为组件形成晶片)的半导体组件形成面(以下，简称为组件形成面)。按照以下方式而构成：在此时所使用的真空层压装置上设置框架结构，由此框架结构围绕附带支撑基材的密封材料的至少侧面，并且保持组件搭载基板或组件形成晶片，使组件搭载基板或组件形成晶片隔着空间地与附带支撑基材的密封材料的热固化性树脂层相对向。通过这种本发明的真空层压装置，能够确保热固化性树脂层的高成型性，并且能够以低成本来抑制在热固化性树脂层内产生孔隙的情况。进一步，通过减压度为10Pa～1kPa的真空层压，能够有效地抑制上述孔隙。
以下，参照图1、图2，对本发明的真空层压装置进行说明。
如图2所示，以下所详细说明的附带支撑基材的密封材料，是在支撑基材2上积层热固化性树脂层3来作为密封材料。此处，以利用附带支撑基材的密封材料来覆盖组件搭载基板的情况为例，进行说明，对于组件形成晶片，也能够同样地进行覆盖。
如图1所示，真空层压装置30具有框架结构31、真空腔室32、真空手段33及按压手段34。
框架结构31围绕附带支撑基材的密封材料1的至少侧面，如图2所示，框架结构31具有保持手段41，所述保持手段41保持组件搭载基板20，使组件搭载基板20隔着空间42地与附带支撑基材的密封材料1的热固化性树脂层3相对向。框架结构31，载置在真空腔室32内部，所述框架结构31保持着组件搭载基板20与附带支撑基材的密封材料1。
真空腔室32能够由以下方式形成，例如：在上侧板35的周缘部的凸缘的下端设置O形环37，并使上侧板35与下侧板36密接。能够分别在上侧板35与下侧板36中，内置加热器。通过这些加热器，能够在真空层压中加热热固化性树脂层3并使其固化。即，能够在密封真空层压的同时，密封组件搭载面或组件形成面。
真空手段33具有真空泵，真空泵与真空腔室32连接，使真空腔室32内处于特定的减压度，例如1kPa以下的真空状态。
按压手段34以特定的按压力，按压已载置在真空腔室32内部的框架结构31。由此，能够将被框架结构31围绕的附带支撑基材的密封材料1与组件搭载基板20一起进行真空层压。按压手段34例如能够由橡胶隔膜38与压缩机(未图示)所构成，所述橡胶隔膜38设在上侧板35与下侧板36之间，压缩机向上侧板35与橡胶隔膜38之间送入压缩空气。利用在上侧板35与橡胶隔膜38之间送入压缩空气，使橡胶隔膜38膨胀，而利用橡胶隔膜38与下侧板36，隔着框架结构31来夹持组件搭载基板20与附带支撑基材的密封材料1，由此来进行真空层压。此时，按压手段34的按压力通过送入的压缩空气的量来进行调整。
真空手段33的真空泵能够由上侧板35侧与下侧板36侧这两侧，连接于真空腔室32。由此，能够对由橡胶隔膜38分割成上下两部分的真空腔室32，分别独立地抽真空。
以下，参照图2、图3，详细地说明框架结构31的优选的实施方式。
图2、图3所示的框架结构31，由上部43与下部44可分离地构成。下部44具有底部45与侧面部46。如图3所示，利用将上部43与下部44断开，能够容易地将附带支撑基材的密封材料1载置在底部45上。
侧面部46能够以一边相对于底部45滑动一边沿上下方向移动的方式而构成。此时优选为，底部45或者部分侧面部46由例如氟树脂等耐热性树脂构成。如果是这种结构，例如，能够利用耐热性树脂，尽量减小因进行上述滑动而在上述底部45与侧面部46上形成的间隙。结果能够抑制树脂从此间隙漏出，能够更确实且精度良好地使热固化性树脂层3成型。
框架结构31具有树脂排出手段47，所述树脂排出手段47将剩余的热固化性树脂层3即超出要制造的半导体装置所需的量的树脂排出到外部。此树脂排出手段47具有收容部48与压止手段49，所述收容部48收容由与附带支撑基材的密封材料1和组件搭载基板20之间的空间42连接的孔(未图示)排出的树脂，所述压止手段49用于防止过多的树脂排出。通过树脂排出手段47，能够确实且精度良好地成型一种孔隙得以被抑制的所需厚度的热固化性树脂层3。在图2、图3所示的一个实例中，压止手段49使用弹簧来构成。
在具有树脂排出手段47的本发明的真空层压装置30中，能够利用调整按压手段34的按压力，来制造所需厚度的半导体装置。
例如，当使用搭载有多个半导体组件的基板或形成有多个半导体组件的晶片制造半导体装置时，存在不良半导体组件的情况下，将此不良组件从基板或晶片上去除之后，再进行密封。此时，要制造的半导体装置所需要的热固化性树脂层3的量，多出了去除的不良组件的体积份量。如果使用上述的具有树脂排出手段47的真空层压装置，由于预先将多于所需量的热固化性树脂层3积层在支撑基材2上，能够一边将剩余的热固化性树脂层3排出到外部，一边进行真空层压，因此，树脂量的管理变得极为容易。
为了防止附带支撑基材的密封材料1的部分热固化性树脂层3从支撑基材2上掉落，优选的是，以使热固化性树脂层3朝向上方、组件搭载基板20的组件搭载面朝向下方的状态，进行真空层压。因此，如图3所示，框架结构31的保持手段41具有与组件搭载基板20的周缘部卡合的紧固件50。利用此保持手段41，能够容易地以组件搭载面朝向下方的状态，从上方来保持组件搭载基板20。
如果是这种本发明的真空层压装置，能够以抑制孔隙所需要的例如1kPa以下的真空度来进行真空层压，并能够以低成本来抑制在热固化性树脂层内产生孔隙的情况。尤其是能够抑制当使用大面积的基板或晶片时在底部填料内产生孔隙的情况。另外，如图6所示，利用框架结构31，能够防止热固化性树脂层3成型为塌边形状，并能够提高热固化性树脂层3的成型性。
另一方面，在没有像本发明这样的框架结构31的以往的真空层压装置中，如图7所示，会成型为所谓的塌边形状，即热固化性树脂层3的外围下端部分横向扩散。
为了防止这种树脂塌边，本发明的真空层压装置的框架结构只要能够围绕附带支撑基材的密封材料的至少侧面即可，并非限定于上述示例的结构。即，框架结构并非限定于上述那样的由上部、下部、侧面部及底部等多个部件所构成的结构，例如，整个框架结构也能够成一体地构成。
接着，对本发明的半导体装置的制造方法进行说明。
作为示例，图4表示使用了倒装芯片连接方式的组件搭载基板的本发明的半导体装置的制造方法的一个实例。本发明的半导体装置的制造方法具有：附带支撑基材的密封材料的准备工序(图4的A)、组件搭载面或组件形成面的覆盖工序(图4的A、B)与密封工序(图4的B、C)、对密封后的基板或晶片进行切断的切断工序(图4的C、D)。本发明的特征在于，使用框架结构31并利用真空层压来进行覆盖工序。
＜准备工序＞
首先，准备如图4所示的附带支撑基材的密封材料1。附带支撑基材的密封材料1是通过在支撑基材2的单面上积层热固化树脂层3制作而成。另外，在此工序中，能够准备组件搭载基板20或组件形成晶片，也就是由附带支撑基材的密封材料1密封的对象。
作为积层热固化树脂层3的方法，可以列举以下方法，例如：通过在支撑基材2的单面上以片材状或薄膜状积层未固化的热固化性树脂，并使用真空层压或高温真空加压、热轧等来形成；在减压或真空下，利用印刷和点胶等涂布液态环氧树脂或硅酮树脂等热固化性树脂并加热；及，对未固化的热固化性树脂进行加压成型。
也可以在附带支撑基材的密封材料1的未形成热固化树脂层3的一侧的支撑基材2的表面上，形成薄膜的树脂层。作为形成此薄膜的树脂层的方法，可以列举例如：在支撑基材2上，利用印刷方式、喷涂方式、涂布方式或以往的环氧固化性树脂和硅酮固化性树脂等所使用的加压成型、薄膜的热压接方式来形成，并利用热或光使其固化的方法等。
通过形成这种薄膜的树脂层，使用附带支撑基材的密封材料1密封而成的半导体装置，能够获得与由以往的环氧树脂等密封而成的半导体装置相同的外观和激光打标性。
[支撑基材]
支撑基材2起到抑制下文详述的使热固化树脂层3固化时的收缩应力的效果，使密封后的基板或晶片的翘曲减少，对将一个以上的半导体组件排列、粘接而成的基板的加固而言尤为重要。因此，支撑基材2优选为坚硬刚性的材料，但只要能够作为支撑基材2使用的材料即可，并没有特别限定，能够根据要密封的对象即组件搭载基板或组件形成晶片，使用无机基板、金属基板、或有机树脂基板。尤其是在使用有机树脂基板的情况下，还能够使用含有纤维基材的有机树脂基板。
作为无机基板，可以列举陶瓷基板、玻璃基板及硅晶片等代表性的基板；作为金属基板，可以列举表面经绝缘处理的铜或铝基板等代表性基板。作为有机树脂基板，可以列举在纤维基材中含浸热固化性树脂和填充剂等而成的树脂含浸纤维基材、进一步列举半固化或固化热固化性树脂而成的树脂含浸纤维基材、或将热固化性树脂等成型为基板状而成的树脂基板。作为代表性的基板，可以列举双马来酰亚胺三嗪(Bismaleimide triazine，BT)树脂基板、环氧玻璃基板及纤维增强塑料(Fiber Reinforced Plastics，FRP)基板等。
作为能够用于有机树脂基板使用的纤维基材，可以列举例如：碳纤维、玻璃纤维、石英玻璃纤维及金属纤维等无机纤维；芳香族聚酰胺纤维、聚酰亚胺纤维及聚酰胺酰亚胺纤维等有机纤维；以及碳化硅纤维、碳化钛纤维、硼纤维、氧化铝纤维等；能够根据产品特性，使用任一种纤维。另外，作为最优选的纤维基材，可以列举玻璃纤维、石英纤维及碳纤维等。其中，作为纤维基材，优选为，绝缘性高的玻璃纤维和石英玻璃纤维等。
作为用于有机树脂基板的热固化性树脂，没有特别限定，可以列举：BT树脂、环氧树脂等的通常用于密封半导体组件的以下所例示的环氧树脂、硅酮树脂、由环氧树脂与硅酮树脂组成的混合树脂、及氰酸酯树脂等。
将使用热固化性环氧树脂来作为含浸于纤维基材中的热固化性树脂而成的树脂含浸纤维基材、或含浸环氧树脂后半固化而成的材料，作为支撑基材使用，并制作附带支撑基材的密封材料，此时优选为，在支撑基材的单面上形成的热固化树脂层所使用的热固化性树脂也是环氧树脂。这样一来，如果含浸于支撑基材中的热固化性树脂与热固化树脂层的热固化性树脂是相同种类的树脂，能够在将组件搭载面或组件形成面一并密封时使其同时固化，由此，实现了更加牢固的密封功能，故而优选。
另外，作为含浸于纤维基材中的热固化性树脂，使用硅酮树脂、由环氧树脂与硅酮树脂组成的混合树脂、氰酸酯树脂等，此时也同样优选为，含浸在支撑基材中的热固化性树脂与热固化树脂层的热固化性树脂是相同种类的树脂。
在无机基板、金属基板或有机树脂基板中的任一情况下，支撑基材的厚度均优选为20微米(μm)～1mm，更优选为30微米～500微米。如果在20微米以上，能够抑制因过薄而容易变形，故而优选；而如果在1mm以下，能够抑制半导体装置自身过厚，故而优选。
[热固化树脂层]
如下文所述，热固化树脂层3作为密封半导体组件时的密封材料而发挥功能。例如，在以倒装芯片连接方式对搭载于基板上的半导体组件进行密封时，又会成为用作底部填料的树脂层。
热固化树脂层3的厚度优选为20微米以上且2000微米以下。如果在20微米以上，足够用于密封组件搭载面或组件形成面，能够抑制因过薄所引起的填充性不良的产生，故而优选。如果在2000微米以下，能够抑制密封后的半导体装置过厚，故而优选。
用于热固化树脂层3的树脂没有特别限定，但优选为，通常用于半导体组件密封的液态环氧树脂或固态环氧树脂、硅酮树脂、或由环氧树脂与硅酮树脂组成的混合树脂、氰酸酯树脂等热固化性树脂。热固化树脂层3特别优选为含有在低于50℃时固化并且在50℃以上且150℃以下时熔融的环氧树脂、硅酮树脂、环氧硅酮混合树脂、及氰酸酯树脂中的任一种。
[组件搭载基板或组件形成晶片]
作为组件搭载基板，可以列举出如图4所示的基板7，所述基板7以倒装芯片连接方式隔着多个凸块6搭载有半导体组件5。优选为，此基板7的间隙大小(基板与半导体芯片的间隙的宽度)的范围为10～200μm左右。或者也可以是用粘接剂将一个以上的半导体组件搭载在无机基板、金属基板或有机基板上而成的基板。作为组件形成晶片，可以列举在表面形成半导体组件而成的晶片。此外，组件搭载基板包含搭载并排列有半导体组件的半导体组件阵列。
组件搭载基板或组件形成晶片能够具有200mm×200mm以上或200mmφ以上的面积，例如300mm×300mm或300mmφ以上的面积。
＜覆盖工序＞
在覆盖工序中，由附带支撑基材的密封材料1的热固化性树脂层3，覆盖组件搭载基板20的组件搭载面(或组件形成晶片的组件形成面)(图4的A、B)。在对图4所示的倒装芯片连接方式的基板进行被覆的情况下，在此覆盖工序中还要同时进行底部填充。
在本发明中，覆盖工序是使用上述的本发明的真空层压装置来进行。具体来说，如图5所示，利用框架结构31，围绕附带支撑基材的密封材料1的至少侧面，并保持组件搭载基板20或组件形成晶片，使组件搭载基板20或组件形成晶片隔着空间42地与附带支撑基材的密封材料1的热固化性树脂层3相对向。此时，如上所述，为了防止部分热固化性树脂3从支撑基材2上掉落，优选为，以组件搭载面(或组件形成面)朝向下方的状态，使紧固件卡合于基板20(或晶片)的周缘部，从上方来保持基板20(或晶片)。
将被此框架结构31围绕的附带支撑基材的密封材料1与基板20或晶片一起进行真空层压。
在上述准备工序中，优选的是，预先将多于要制造的半导体装置所需量的热固化性树脂层3积层在支撑基材2上，一边将剩余的热固化性树脂层3排出到外部，一边进行覆盖工序。这样一来，由于无需对要积层在支撑基材2上的热固化性树脂层3的量进行复杂的调整，因此，半导体装置的制造变得容易，并且能够更确切地抑制热固化性树脂层3产生孔隙。此处，要制造的半导体装置所需要的量，能够是例如：在利用附带支撑基材的密封材料1来密封没有一个半导体组件的基板或晶片时，能够获得所需厚度的半导体装置所需要的量。这样一来，无需考虑不良半导体组件的个数，即可容易地决定树脂量。
覆盖工序能够利用减压度为10Pa～1kPa的真空层压进行。如果减压度在1kPa以下来进行真空层压，能够确切地抑制在热固化性树脂层3内产生孔隙。如果减压度为10Pa以上，更无需用于真空设备的高成本。
＜密封工序＞
密封工序是在上述覆盖工序后，通过加热、固化热固化树脂层3，将组件搭载面或组件形成面一并密封的工序(图4的B)。
如图4的B所示，密封后的基板4是隔着多个凸块6，将搭载有半导体组件5的基板7的组件搭载面利用热固化树脂层3密封，同时进行底部填充，通过加热、固化热固化树脂层3，形成密封树脂层3’，并利用附带支撑基材的密封材料1一并密封而成。
以下，针对利用真空层压来实施覆盖工序和密封工序的方法，详细地进行说明。此处，作为一个实例，使用上述本发明的真空层压装置30，利用具有由未固化的热固化性硅酮树脂组成的热固化性树脂层的附带支撑基材的密封材料，对如图4所示的倒装芯片连接方式的组件搭载基板20进行密封，针对以上的情况，参照图5进行说明。
将附带支撑基材的密封材料1载置在真空层压装置30的框架结构31的底部上，并由框架结构31围绕附带支撑基材的密封材料1的至少侧面。利用框架结构31保持组件搭载基板20，使组件搭载基板20隔着空间42地与附带支撑基材的密封材料1的热固化性树脂层3相对向(图5的A)。或者，这样利用框架结构31保持附带支撑基材的密封材料1与组件搭载基板20后，也可以将框架结构31载置在真空层压装置30的底部上。或者，附带支撑基材的密封材料1的热固化性树脂层3也可以载置在组件搭载面的上方。
对内置于上板35、下板36的加热器进行设定，使上板35、下板36加热至特定温度例如150℃。能够利用这些加热器在真空下加热组件搭载基板20。从上侧板35侧，使由上侧板35与橡胶隔膜38包围的空间内减压，而使橡胶隔膜38密接于上侧板35(图5的B)。
然后，使下侧板36上升，形成真空腔室32，并从下侧板36侧使真空腔室32内减压(图5的C)。真空腔室32内被减压至特定的减压度例如1kPa以下，就关闭连接上侧板35与真空泵的配管的阀，并向上侧板35与橡胶隔膜38之间送入压缩空气(图5的D)。由此，橡胶隔膜38膨胀，通过隔着框架结构31，利用橡胶隔膜38与下侧板36来夹持组件搭载基板20与附带支撑基材的密封材料1，进行真空层压。结果能够有效抑制在热固化性树脂层3上产生孔隙或塌边形状，并且能够覆盖组件搭载面。此时，底部填充也同时进行。
与此同时，进行热固化性树脂层3的固化，完成组件搭载面的密封。即，继覆盖工序之后，进行密封工序。作为固化时间，3～20分钟左右即可。虽然热固化性树脂层3在固化时会产生收缩应力，但在本发明中，由于使用了附带支撑基材的密封材料，因此能够利用支撑基材2来抑制由此收缩应力所引起的基板的翘曲。真空层压完成后，真空腔室内恢复到常压，使下侧板36下降，取出密封后的组件搭载基板。
通过上述工序，能够获得一种没有翘曲的密封后的组件搭载基板，所述组件搭载基板精度良好地成型有不存在孔隙与塌边的热固化性树脂层3。取出的组件搭载基板通常在150～250℃的温度进行1～8小时的后固化，尤其是在150～180℃的温度进行1～4小时的后固化，由此，能够使电特性和机械特性等稳定化。
此处，对倒装芯片连接方式的基板的覆盖和密封进行了说明，如上所述的利用粘接剂搭载半导体组件的基板、和在表面上形成有半导体组件的晶片等也同样适用本发明的方法，并获得同样的效果。
＜单片化工序＞
单片化工序是通过切割，对上述的密封工序后的基板或晶片进行切断的工序(图4的C、D)。密封后的基板在图4的C的虚线所示的位置处，使用例如切割刀进行切断。通过此工序，能够获得单片化的半导体装置8(图4的D)。
如果是这样制造而成的半导体装置，基板或晶片上的半导体组件被没有孔隙的热固化性树脂层所密封，即使在使用大面积和薄型的基板或晶片的情况下翘曲也会非常小，且耐热和耐湿的可靠性等优异，品质较高。
[环氧树脂]
上述附带支撑基材的密封材料的热固化树脂层所使用的环氧树脂没有特别限定，可以列举例如：双酚A型环氧树脂、双酚F型环氧树脂等双酚型环氧树脂；像3,3’,5,5’-四甲基-4,4’-双酚型环氧树脂或4,4’-双酚型环氧树脂这样的双酚型环氧树脂；苯酚酚醛清漆型环氧树脂、甲酚酚醛清漆型环氧树脂、双酚A清漆型环氧树脂、萘二酚型环氧树脂、三酚基甲烷型环氧树脂、四酚基乙烷型环氧树脂、及苯酚二环戊二烯清漆型环氧树脂的氢化了芳香环的环氧树脂、脂环式环氧树脂等已知在室温下呈液态和固态环氧树脂。另外，也能够根据需要，对应于不同的目的，混合一定量的除上述以外的环氧树脂一起使用。
能够在由环氧树脂组成的热固化树脂层中，添加环氧树脂的固化剂。作为这种固化剂，能够使用苯酚酚醛清漆树脂、各种胺衍生物、酸酐和将酸酐基的一部分开环生成羧酸的化合物等。其中，为了确保制造的半导体装置的可靠性，优选使用苯酚酚醛清漆树脂。特别优选的是，以环氧树脂与苯酚酚醛清漆树脂的混合比为环氧基与酚性羟基的比率1：0.8～1.3的方式混合。
进一步，为了促进环氧树脂与固化剂的反应，也可以使用咪唑衍生物、膦衍生物、胺衍生物及有机铝化合物等金属化合物等，来作为反应促进剂。
在由环氧树脂组成的热固化树脂层中，根据需要，还能够调配各种添加剂。例如，为了改善树脂的性质，根据不同的目的，能够添加调配各种热塑性树脂、热塑性弹性体、有机合成橡胶、硅酮系等低应力剂；及蜡类、卤素捕捉剂等添加剂。
由于由环氧树脂组成的热固化树脂层，形成密封半导体组件的树脂层，因此优选为，尽量减少氯等卤离子、和钠等碱离子。作为减少各离子的方法，可以列举以下方法：向离子交换水50ml中添加试料10g，密封并在120℃的烤箱中静置20小时，然后加热提取；优选为，通过120℃的提取，任一种离子均在10ppm以下。
[硅酮树脂]
附带支撑基材的密封材料的热固化树脂层所使用的硅酮树脂，没有特别限定，可以使用例如热固化性硅酮树脂、UV固化性硅酮树脂等。特别优选的是，由硅酮树脂组成的热固化树脂层含有加成固化型硅酮树脂组合物。作为加成固化型硅酮树脂组合物，特别优选的是，以(A)具有非共轭双键的有机硅化合物(例如，含有链烯基的二有机聚硅氧烷)、(B)有机氢聚硅氧烷及(C)铂催化剂为必需成分的化合物。以下，对这些(A)～(C)成分进行说明。
(A)成分：具有非共轭双键的有机硅化合物
作为(A)成分的具有非共轭双键的有机硅化合物，可以示例由下式所表示的分子链两末端被含有脂肪族不饱和基的三有机硅氧基封端的直链状二有机聚硅氧烷等有机聚硅氧烷：
R11R12R13SiO－(R14R15SiO)a－(R16R17SiO)b-SiR11R12R13 (1)
(式中，R11表示含有非共轭双键的单价烃基，R12～R17分别表示相同或不同种类的单价烃基，a和b为满足0≤a≤500、0≤b≤250、且0≤a+b≤500的整数)。
上述通式(1)中，R11为含有非共轭双键的单价烃基，是具有以优选碳数2～8、特别优选碳数2～6的链烯基为代表的脂肪族不饱和键的含非共轭双键的单价烃基。
上述通式(1)中，R12～R17分别为相同或不同种类的单价烃基，可以列举：优选碳数1～20、特别优选碳数1～10的烷基、链烯基、芳基及芳烷基等。另外，其中R14～R17可以列举更优选为除去脂肪族不饱和键的单价烃基，特别优选不具有链烯基等脂肪族不饱和键的烷基、芳基、芳烷基等。进一步，其中R16、R17优选为芳香族单价烃基，特别优选的是苯基和甲苯基等碳数6～12的芳基等。
上述通式(1)中，a和b为满足0≤a≤500、0≤b≤250、且0≤a+b≤500的整数，a优选满足10≤a≤500，b优选满足0≤b≤150，另外，a+b优选满足10≤a+b≤500。
由上述通式(1)所表示的有机聚硅氧烷能够通过以下方法获得，例如：与环状二苯基聚硅氧烷、环状甲基苯基聚硅氧烷等环状二有机聚硅氧烷、和构成末端基团的二苯基四乙烯基二硅氧烷、二乙烯基四苯基二硅氧烷等二硅氧烷进行碱性平衡化反应；此时，在由碱催化剂(尤其是KOH等强碱)所引起的平衡化反应中，由于利用少量的催化剂即能以不可逆反应进行聚合，因此，由于仅定量地进行开环聚合，末端封端率也高，因此，通常不含有硅醇基和氯成分。
作为由上述通式(1)所表示的有机聚硅氧烷，具体示例下述化合物：
(在上述式中，k、m为满足0≤k≤500、0≤m≤250、且0≤k+m≤500的整数，优选的是满足5≤k+m≤250、且0≤m/(k+m)≤0.5的整数)。
作为(A)成分，除了由上述通式(1)所表示的具有直链结构的有机聚硅氧烷外，还能够根据需要，组合使用含有三官能度硅氧烷单元、四官能度硅氧烷单元等具有三维网状结构的有机聚硅氧烷。这种具有非共轭双键的有机硅化合物可以使用单独一种，也可以混合两种以上使用。
(A)成分的具有非共轭双键的有机硅化合物中具有非共轭双键的基团(具有键结于Si原子的双键的单价烃基)的量，在全部的单价烃基(键结于Si原子的全部单价烃基)中，优选为0.1～20摩尔％，更优选为0.2～10摩尔％，特别优选为0.2～5摩尔％。如果具有非共轭双键的基的量是0.1摩尔％以上，在固化时能够获得良好的固化物；而如果在20摩尔％以下，固化时机械性能优异，故而优选。
另外，(A)成分的具有非共轭双键的有机硅化合物，优选具有芳香族单价烃基团(键结于Si原子的芳香族单价烃基)，芳香族单价烃基的含量优选为全部单价烃基(键结于Si原子的全部单价烃基)的0～95摩尔％，更优选为10～90摩尔％，特别优选为20～80摩尔％。芳香族单价烃基具有如下优点：如果在树脂中含有适量的芳香族单价烃基，则在固化时机械性能优异且容易制造。
(B)成分：有机氢聚硅氧烷
作为(B)成分，优选为在一分子中具有两个以上的键结于硅原子上的氢原子(SiH基)的有机氢聚硅氧烷。如果是在一分子中具有两个以上的键结于硅原子上的氢原子(SiH基)的有机氢聚硅氧烷，则交联剂而发挥作用，通过(B)成分中的SiH基与(A)成分的乙烯基、链烯基等含有非共轭双键的基进行加成反应，能够形成固化物。
另外，(B)成分的有机氢聚硅氧烷优选为具有芳香族单价烃基。这样一来，如果是具有芳香族单价烃基的有机氢聚硅氧烷，能够提高与上述(A)成分的相溶性。这种有机氢聚硅氧烷可以使用一种也可以混合两种以上使用，例如，能够含有具有芳香族炭化水素基的有机氢聚硅氧烷，作为部分或全部(B)成分。
作为(B)成分的有机氢聚硅氧烷，可以列举：1,1,3,3-四甲基二硅氧烷、1,3,5,7-四甲基环四硅氧烷、三(二甲基氢硅氧基)甲基硅烷、三(二甲基氢硅氧基)苯基硅烷、1-缩水甘油氧基丙基-1,3,5,7-四甲基环四硅氧烷、1,5-缩水甘油氧基丙基-1,3,5,7-四甲基环四硅氧烷、1-缩水甘油氧基丙基-5-三甲氧基硅乙基-1,3,5,7-四甲基环四硅氧烷、两末端被三甲基硅氧基封端的甲基氢聚硅氧烷、两末端被三甲基硅氧基封端的二甲基硅氧烷和甲基氢硅氧烷的共聚物、两末端被二甲基氢硅氧基封端的二甲基聚硅氧烷、两末端被二甲基氢硅氧基封端的二甲基硅氧烷和甲基氢硅氧烷的共聚物、两末端被三甲基硅氧基封端的甲基氢硅氧烷和二苯基硅氧烷的共聚物、两末端被三甲基硅氧基封端的甲基氢硅氧烷和二苯基硅氧烷和二甲基硅氧烷的共聚物、三甲氧基硅烷聚合物、由(CH3)2HSiO1/2单元和SiO4/2单元组成的共聚物、由(CH3)2HSiO1/2单元、SiO4/2单元和(C6H5)SiO3/2单元组成的共聚物等，但不限于这些有机氢聚硅氧烷。
另外，还能够采用使用由下述结构所表示的单元获得的有机氢聚硅氧烷。
Figure BDA0000674607420000191
(B)成分的有机氢聚硅氧烷的分子结构可以是直链状、环状、支链状、立体网状结构中的任一种，能够使用一分子中的硅原子数(或聚合物的情况下为聚合度)优选为2以上，更优选为3～500，特别优选为4～300左右的分子结构。
(B)成分的有机氢聚硅氧烷的调配量优选为，相对于(A)成分的链烯基等具有非共轭双键的基为一个，(B)成分中的硅原子键结氢原子(SiH基)为0.7～3.0个。
(C)成分：铂催化剂
作为(C)成分的铂催化剂，可以列举例：氯铂酸、醇改性氯铂酸、具有螯合结构的铂络合物等。这些催化剂能够单独使用一种也能够组合两种以上使用。
(C)成分的铂催化剂的调配量为固化有效量，可以是所谓的催化剂量，通常，相对于(A)成分和(B)成分的总质量每100质量份，以铂族金属的质量换算，优选为0.1～500ppm，特别优选为0.5～100ppm的范围。
由于由硅酮树脂组成的热固化树脂层是作为密封半导体组件的树脂层，因此，优选为，尽量减少氯等卤离子、和钠等碱离子。作为减少各离子的方法，与环氧树脂相同，优选通过120℃提取，任一种离子均在10ppm以下。
[由环氧树脂与硅酮树脂组成的混合树脂]
附带支撑基材的密封材料的热固化树脂层所使用的由环氧树脂与硅酮树脂组成的混合树脂没有特别限定，可以列举例如使用前述环氧树脂与前述硅酮树脂的混合树脂。
由于由混合树脂组成的热固化树脂层是作为密封半导体组件的树脂层，因此，优选为，尽量减少氯等卤离子、和钠等碱离子。作为减少各离子的方法，与环氧树脂和硅酮树脂相同，优选为，通过120℃的提取，任一种离子均在10ppm以下。
[氰酸酯树脂]
附带支撑基材的密封材料的热固化树脂层所使用的氰酸酯树脂没有特别限定，可以列举例如调配有氰酸酯化合物或其低聚物、和作为固化剂的苯酚化合物及二羟基萘化合物中的任一种或两种而成的树脂组合物。
(氰酸酯化合物或其低聚物)
作为用于上述氰酸酯树脂的氰酸酯化合物或其低聚物使用的成分，为由下述通式(2)所表示的化合物。
Figure BDA0000674607420000211
(式中，R1和R2表示氢原子或碳数1～4的烷基，R3表示
Figure BDA0000674607420000212
中的任一种，n为满足n＝0～30的整数；R4为氢原子或甲基)。
此处，作为氰酸酯化合物，是在1分子中具有两个以上氰酸基的化合物，具体来说，可以列举：多芳香环的二价苯酚的氰酸酯，例如双(3,5-二甲基-4-氰氧苯基)甲烷、双(4-氰氧苯基)甲烷、双(3-甲基-4-氰氧苯基)甲烷、双(3-乙基-4-氰氧苯基)甲烷、双(4-氰氧苯基)-1,1-乙烷、双(4-氰氧苯基)-2,2-丙烷、二(4-氰氧苯基)醚、二(4-氰氧苯基)硫醚；及，多价酚醛的聚氰酸酯，例如苯酚酚醛清漆型氰酸酯、甲酚酚醛清漆型氰酸酯、苯基芳烷基型氰酸酯、联苯芳烷基型氰酸酯、萘芳烷基型氰酸酯等。
前述氰酸酯化合物通过使苯酚类和氯化氰在碱性下反应而获得。上述氰酸酯化合物，根据其结构，具有从软化点为106℃的固态化合物到常温下为液态的化合物的广范围特性，能够按照其用途适当从中选择。
其中，氰酸基的当量小的化合物，即官能基间分子量小的化合物的固化收缩小，能够获得低热膨胀、高玻璃化转变温度(Tg)的固化物。氰酸基当量大的化合物虽会降低一些Tg，但三嗪交联间隔会变得具有柔性，能够期待低弹性化、高强韧化及低吸水化。
此外，优选的是，键结或残存于氰酸酯化合物中的氯优选为50ppm以下，更优选为20ppm以下。如果是50ppm以下，长时间高温保管因热分解而游离的氯或氯离子不会腐蚀氧化的Cu框架或Cu线、Ag镀层，并引起剥离或电气不良，故而优选。另外，还不会降低树脂的绝缘性，故而优选。
(固化剂)
通常，作为氰酸酯化合物的固化剂或固化催化剂，可以列举出具有金属盐、金属络合物或活性氢的酚性羟基或伯胺类等，特别优选使用苯酚化合物和二羟基萘化合物。
<苯酚化合物>
能够用于上述氰酸酯树脂的苯酚化合物没有特别限定，可以列举例如由下述通式(3)所表示的化合物。
Figure BDA0000674607420000221
(式中，R5和R6表示氢原子或碳数1～4的烷基，R7表示-CH2-，
Figure BDA0000674607420000222
中的任一种，p为满足p＝0～30的整数。R4为氢原子或甲基)。
此处，作为苯酚化合物，可以列举在1分子中具有两个以上酚性羟基的酚醛树脂、双酚F型树脂、双酚A型树脂、苯酚酚醛清漆树脂、苯酚芳烷基型树脂、联苯芳烷基型树脂、萘芳烷基型树脂，能够单独使用这些树脂中的一种，也能够组合两种以上使用。
苯酚化合物中的酚羟基当量较小的化合物，例如羟基当量在120以下的化合物与氰酸基的反应性高，即使在120℃以下的低温也能够进行固化反应。此时，优选为，减少羟基相对于氰酸基的摩尔比。优选的范围是相对于1摩尔的氰酸基，羟基为0.05～0.11摩尔。此时，固化收缩少，能够获得低热膨胀且高Tg的固化物。
另一方面，酚羟基当量较大的化合物，例如羟基当量为175以上的化合物与氰酸基的反应被抑制，保存性优异，能够获得流动性优异的组合物。优选的范围是相对于1摩尔的氰酸基，羟基为0.1～0.4摩尔。此时，虽然Tg会有些降低，但能够获得吸水率较低的固化物。为了获得理想的固化物特性和固化性，也能够将这些酚醛树脂混合两种以上使用。
上述可用于氰酸酯树脂的二羟基萘化合物如下述通式(4)所示。
此处，作为二羟基萘，可以列举：1,2-二羟基萘、1,3-二羟基萘、1,4-二羟基萘、1,5-二羟基萘、1,6-二羟基萘、1,7-二羟基萘、2,6-二羟基萘及2,7-二羟基萘等。
熔点在130℃的1,2-二羟基萘、1,3-二羟基萘及1,6-二羟基萘的反应性非常高，少量即可促进氰酸基的环化反应。熔点在200℃以上的1,5-二羟基萘、2,6-二羟基萘相对而言，反应得以被抑制。
在单独使用这些二羟基萘时，由于是一种官能基间分子量小且刚性的结构，因此，能够获得固化收缩小、高Tg的固化物。另外，通过在羟基当量大的1分子中混合使用具有两个以上羟基的苯酚化合物，能够调整固化性。
此外，上述苯酚化合物和二羟基萘中的卤元素和碱金属等通过在120℃、两个大气压下的提取，优选为10ppm以下，特别优选为5ppm以下。
[无机填充剂]
附带支撑基材的密封材料的热固化树脂层含有无机填充剂，作为无机填充剂，能够使用以往已知的各种无机填充剂。具体来说，可以列举：气相二氧化硅(烟制二氧化硅，fumed silica)、沉积二氧化硅、熔融二氧化硅、结晶二氧化硅、氧化铝、氮化硼、氮化铝、氮化硅、氧化镁、硅酸镁及铝等。其中，球形熔融二氧化硅由于低粘度化，故而优选，进一步，优选使用通过溶胶凝胶法或爆燃法制造而成的球状二氧化硅。此外，这些无机填充剂能够经硅烷偶联剂等表面处理过，也能够未经表面处理使用。
作为无机填充剂的量，优选为附带支撑基材的密封材料的热固化树脂层中树脂组合物整体的50～90质量％，特别优选为60～85质量％。通过设定为50质量％以上，能够抑制强度和耐湿可靠性等降低；而通过设定为90质量％以下，能够抑制粘度的上升所引起的底部填料渗入性的降低。
[实施例]
以下，使用实施例和比较例说明本发明，但本发明不限于此。
(实施例1)
[搭载有半导体组件的基板]
准备搭载半导体组件的有机树脂基板：以在厚度100μm、长度240mm、宽度240mm的BT(双马来酰亚胺三嗪)树脂基板(线膨胀系数：10ppm/℃)上可搭载168个边长7.3×7.3mm的正方形芯片的方式，形成铜(Cu)配线(全区域部焊垫：焊垫直径100μm、焊垫间距300μm；外部设备部引线：引线宽度20μm、引线间距80μm)。在此基板的Cu配线形成面上，倒装芯片接合有168个厚度100μm、边长7.3×7.3mm的正方形硅片，所述硅片能够连接上述配线地配置有Cu柱高度30μm+SnAg15μm。连接后，形成于芯片与基板之间的空间的高度大致为48μm。
[支撑基材]
准备厚度50μm、230mm×230mm的BT树脂基板(线膨胀系数：6ppm/℃)。
[热固化树脂层的树脂组合物]
将甲酚酚醛清漆型环氧树脂60质量份、苯酚酚醛清漆树脂30质量份、平均粒径0.6μm、粒径10μm以上的0.08质量％的球状二氧化硅350质量份、催化剂TPP(三苯基膦)0.8质量份、硅烷偶联剂KBM 403(γ-缩水甘油氧基丙基三甲氧基硅烷、信越化学工业(Shin-EtsuChemical Co.,Ltd.)制造)0.5质量份，利用高速混合装置充分混合后，利用连续混炼装置加热混炼，成型为厚度约150μm的片材状并冷却。
[附带支撑基材的密封材料的制作]
在上述支撑基材的单侧上，积层由上述环氧树脂组合物构成的片材，在此环氧树脂组合物积层面上积层已实施氟树脂处理的PET薄膜(剥离薄膜)。将此积层物在50℃进行压合，制作附带支撑基材的密封材料。
[搭载有半导体组件的基板的密封]
使用上述制作而成的附带支撑基材的密封材料，并使用真空层压装置(Nichigo-Morton公司制造)，将上述搭载有半导体组件的基板密封。
在图3的框架结构下部44的底部45上，以热固化树脂层在上的方式载置上述附带支撑基材的密封材料，另外，在框架结构上部43，以组件搭载面朝向下方的方式使用保持手段41来保持上述半导体组件搭载基板。接着，以图2所示的方式重叠框架结构上部43和下部44。此时，上述附带支撑基材的密封材料和上述半导体组件搭载基板之间隔着空间42，没有接触。
然后，将框架结构31载置在预先将上下板温度设定为150℃的真空层压装置30的下侧板36。接着，对通过使下侧板上升并与上侧板密接而形成的真空腔室内进行减压，减压至50Pa后，使上侧板与橡胶隔膜之间与大气连通，并且送入0.5Mpa的压缩空气，加压成型5分钟。由此，在第一腔室内成型密封厚度225μm的树脂层，同时将剩余的树脂排出到第二腔室。
然后，将取出的密封后半导体组件搭载基板在180℃固化4小时，使热固化性树脂固化。通过观察截面，确认该密封后半导体组件搭载基板的成型性。热固化性树脂层的外周部没有产生树脂扩散的塌边形状，密封后的总厚度为325μm±5μm。密封后的总厚度为约325μm。
将此基板粘贴在切割带上，进行切割并单片化，制造边长16×16mm的正方形半导体装置。通过超声波测试设备和对切开半导体装置的半导体组件部分的截面的观察，检查此半导体装置，结果没有发现孔隙和未充填到的部分，渗入性也良好。
＜封装翘曲量＞
使用激光三维测量仪，沿上述半导体装置的对角线方向测定高度的移位，将移位差设定为翘曲量(mm)。
＜底部填料的渗入性＞
通过超声波测试设备和对切开半导体装置的半导体组件部分的截面的观察，检查上述半导体装置有没有孔隙和未充填到的部分，如果没有这些则渗入性良好。
＜耐湿性＞
将上述半导体装置在85℃/60％RH的恒温恒湿器中放置168小时进行吸湿后，进行IR回流处理(依据260℃、JEDEC-Level 2条件)。通过超音波探查装置和对断开的截面的观察，观察内部裂缝的产生情况和剥离的产生情况。计算在总20个封装中确认到裂缝或剥离的封装体数量。
(实施例2)
与实施例1相同，准备搭载有半导体组件的基板、附带支撑基材的密封材料，并使用真空层压装置(Nichigo-Morton公司制造)进行密封。除了将真空腔室内减压至800Pa以外，按照完全相同的条件进行密封、固化及单片化。
(比较例1)
与实施例1相同，准备搭载有半导体组件的基板、附带支撑基材的密封材料，使用真空层压装置(Nichigo-Morton公司制造)进行密封。但是不使用本发明的框架结构，将上述半导体组件搭载基板和上述附带支撑基材的密封材料，以附带支撑基材的密封材料的热固化性树脂层载置于半导体组件搭载面上的方式设置在下侧板上。除此之外，按照与实施例1完全相同的条件进行密封、固化。通过观察截面确认该密封后半导体组件搭载基板的成型性。在热固化性树脂层的外周部可以看到树脂扩散的塌边形状，密封后的总厚度中，相对中央部325μm，周缘部为300μm。进一步，与实施例1相同，通过超声波测试设备和对断开半导体装置的半导体组件部分的截面的观察，检查单片化后的半导体装置，结果没有发现孔隙和未充填到的部分，渗入性也良好。
(比较例2)
将压缩成型装置的成型模具温度设定为150℃，通过吸引上述搭载有半导体组件的基板使其吸附于上模具。另一方面，搭载有上述热固化性环氧树脂的带上述支撑基板的密封材料也同样地吸引吸附于下模具。
然后，密封模具的周围，并通过脱气使其内部形成5kPa的真空度后，闭合上下模具。成型厚度设定为225μm。接着，增加20Kg/cm2的压力，以成型时间5分钟进行压缩成型。然后，将取出的密封后半导体组件搭载基板在180℃固化4时间后，固化热固化性树脂。密封后的总厚度为约325μm±5μm。
将此基板粘贴于切割带，进行切割并单片化，制造边长16×16mm的正方形半导体装置。通过超声波测试设备和对断开半导体装置的半导体组件部分的截面的观察，检查此半导体装置，结果在由搭载有半导体组件并将其倒装芯片接合的基板构成的空间的组件中心部分，观察没有填充树脂的部分。
实施例1、2和比较例2的结果如表1所示。如表1所示，在实施例1、2中，底部填料的渗入性良好，没有产生裂缝或剥离的封装。与此相对，在比较例2中，存在底部填料未充填到的部分，存在多个产生了裂缝或剥离的封装。另外，在实施例1、2中，封装的翘曲量也抑制在与比较例2相同或其以下的程度。
[表1]
实施例1 实施例2 比较例3
封装翘曲量(μm) 45 50 60
底部填料的渗入性 良好 良好 存在未填充的部分
耐湿性 0/20 0/20 18/20
另外，本发明并非限定于上述实施方式。上述实施方式为例示，具有与本发明的权利要求书所述的技术思想实质相同的结构、并发挥相同作用效果的技术方案，均包含在本发明的技术范围内。

Claims (15)

1.一种真空层压装置，在制造半导体装置时使用，其特征在于，
其具备框架结构，该框架结构围绕附带支撑基材的密封材料的至少侧面，所述附带支撑基材的密封材料是在支撑基材上积层热固化性树脂层作为密封材料而成，
前述框架结构具有保持手段，所述保持手段保持搭载有半导体组件的基板或形成有半导体组件的晶片，并使搭载有半导体组件的基板或形成有半导体组件的晶片隔着空间地与前述附带支撑基材的密封材料的热固化性树脂层相对向，并且，前述框架结构具有载置前述附带支撑基材的密封材料的底部、与可一边相对于该底部滑动一边沿上下方向移动的侧面部，前述底部和侧面部由耐热性树脂构成，
前述装置将被前述框架结构围绕的前述附带支撑基材的密封材料与前述基板或晶片一起进行真空层压。
2.如权利要求1所述的真空层压装置，其中，前述框架结构具有树脂排出手段，所述树脂排出手段将剩余的前述热固化性树脂层排出到外部。
3.如权利要求1所述的真空层压装置，其中，前述框架结构的保持手段，以前述半导体组件搭载面或前述半导体组件形成面朝向下方的状态，从上方来保持前述基板或晶片，并具有与前述基板或晶片的周缘部卡合的紧固件。
4.如权利要求2所述的真空层压装置，其中，前述框架结构的保持手段，以前述半导体组件搭载面或前述半导体组件形成面朝向下方的状态，从上方来保持前述基板或晶片，并具有与前述基板或晶片的周缘部卡合的紧固件。
5.一种半导体装置的制造方法，其特征在于，其具有以下工序：
准备工序，准备附带支撑基材的密封材料，所述附带支撑基材的密封材料是在支撑基材上积层热固化性树脂层作为密封材料而成；
覆盖工序，利用前述附带支撑基材的密封材料的热固化性树脂层，覆盖搭载有半导体组件的基板的半导体组件搭载面、或形成有半导体组件的晶片的半导体组件形成面；
密封工序，通过加热、固化前述热固化性树脂层，将前述基板的半导体组件搭载面或前述晶片的半导体组件形成面一并密封；及，
切断工序，通过切割，切断前述密封后的基板或晶片，
并且，通过以下方式来进行前述覆盖工序，即利用框架结构围绕前述附带支撑基材的密封材料的至少侧面，保持前述搭载有半导体组件的基板或前述形成有半导体组件的晶片，并使前述搭载有半导体组件的基板或前述形成有半导体组件的晶片隔着空间地与前述附带支撑基材的密封材料的热固化性树脂层相对向，将被前述框架结构围绕的前述附带支撑基材的密封材料与前述基板或晶片一起进行真空层压，
前述框架结构具有载置前述附带支撑基材的密封材料的底部、与可一边相对于该底部滑动一边沿上下方向移动的侧面部，前述底部和侧面部由耐热性树脂构成。
6.如权利要求5所述的半导体装置的制造方法，其中，在前述准备工序中，预先将多于前述要制造的半导体装置所需量的前述热固化性树脂层作为密封材料积层在前述支撑基材上，一边将剩余的前述热固化性树脂层排出到外部，一边进行前述覆盖工序。
7.如权利要求5所述的半导体装置的制造方法，其中，在前述覆盖工序中，以前述半导体组件搭载面或前述半导体组件形成面朝向下方的状态，使紧固件卡合于前述基板或晶片的周缘部，而从上方来保持前述基板或晶片。
8.如权利要求6所述的半导体装置的制造方法，其中，在前述覆盖工序中，以前述半导体组件搭载面或前述半导体组件形成面朝向下方的状态，使紧固件卡合于前述基板或晶片的周缘部，而从上方来保持前述基板或晶片。
9.如权利要求5～8中任一项所述的半导体装置的制造方法，其中，通过减压度为10Pa～1kPa的真空层压，进行前述覆盖工序。
10.如权利要求5～8中任一项所述的半导体装置的制造方法，其中，作为前述搭载有半导体组件的基板、及形成有半导体组件的晶片，使用具有200mm×200mm以上或200mmφ以上的面积的基板和晶片。
11.如权利要求9所述的半导体装置的制造方法，其中，作为前述搭载有半导体组件的基板、及形成有半导体组件的晶片，使用具有200mm×200mm以上或200mmφ以上的面积的基板和晶片。
12.如权利要求5～8中任一项所述的半导体装置的制造方法，其中，在真空下使用可加热前述基板或晶片的真空层压装置来进行前述真空层压，在继前述覆盖工序之后进行前述密封工序。
13.如权利要求9所述的半导体装置的制造方法，其中，在真空下使用可加热前述基板或晶片的真空层压装置来进行前述真空层压，在继前述覆盖工序之后进行前述密封工序。
14.如权利要求10所述的半导体装置的制造方法，其中，在真空下使用可加热前述基板或晶片的真空层压装置来进行前述真空层压，在继前述覆盖工序之后进行前述密封工序。
15.如权利要求11所述的半导体装置的制造方法，其中，在真空下使用可加热前述基板或晶片的真空层压装置来进行前述真空层压，在继前述覆盖工序之后进行前述密封工序。
CN201510086886.0A 2014-02-18 2015-02-17 真空层压装置及半导体装置的制造方法 Active CN104851826B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014028921A JP6117715B2 (ja) 2014-02-18 2014-02-18 真空ラミネーション装置および半導体装置の製造方法
JP2014-028921 2014-02-18
JP2014-028919 2014-02-18
JP2014028919A JP2015154011A (ja) 2014-02-18 2014-02-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN104851826A CN104851826A (zh) 2015-08-19
CN104851826B true CN104851826B (zh) 2020-02-21

Family

ID=53798720

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510086886.0A Active CN104851826B (zh) 2014-02-18 2015-02-17 真空层压装置及半导体装置的制造方法

Country Status (4)

Country Link
US (2) US20150235871A1 (zh)
KR (1) KR20150097424A (zh)
CN (1) CN104851826B (zh)
TW (1) TWI639208B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013540354A (ja) * 2010-09-28 2013-10-31 アドバンスド インクワイアリー システムズ インコーポレイテッド ウエハテストシステムならびに関連する使用方法および製造方法
JP2016174102A (ja) * 2015-03-17 2016-09-29 株式会社東芝 半導体製造方法および積層体
CN106612485B (zh) * 2015-10-23 2024-03-29 钰太芯微电子科技（上海）有限公司 一种mems麦克风及收音装置
JP6506680B2 (ja) * 2015-11-09 2019-04-24 Ｔｏｗａ株式会社 樹脂封止装置及び樹脂封止方法
US10077385B2 (en) * 2016-02-12 2018-09-18 Fuji Electric Co., Ltd. Resin composition and electronic component
WO2017141532A1 (ja) * 2016-02-16 2017-08-24 三菱電機株式会社 半導体装置およびその製造方法
JP6576862B2 (ja) 2016-03-16 2019-09-18 東芝メモリ株式会社 トランスファ成型装置
JP6284996B1 (ja) * 2016-11-04 2018-02-28 Ｔｏｗａ株式会社 検査方法、樹脂封止装置、樹脂封止方法及び樹脂封止品の製造方法
US10730276B2 (en) * 2017-01-17 2020-08-04 Maven Optronics Co., Ltd. System and method for vacuum film lamination
US11081448B2 (en) * 2017-03-29 2021-08-03 Intel Corporation Embedded die microelectronic device with molded component
SG11202005448UA (en) * 2017-12-14 2020-07-29 Nagase Chemtex Corp Manufacturing method of mounting structure
KR102337659B1 (ko) * 2018-02-21 2021-12-09 삼성전자주식회사 금형 검사 장치 및 금형 검사 방법
TWI674659B (zh) * 2018-03-27 2019-10-11 王士榮 晶圓封裝裝置與晶圓封裝方法
JP7181020B2 (ja) * 2018-07-26 2022-11-30 株式会社ディスコ ウエーハの加工方法
CN113690360A (zh) * 2021-08-11 2021-11-23 东莞中之科技股份有限公司 一种封装晶片的成型方法及成型模具
CN115214927A (zh) * 2022-08-17 2022-10-21 广东思沃先进装备有限公司 一种真空贴膜装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543900A (zh) * 2010-12-27 2012-07-04 信越化学工业株式会社 含纤维树脂基板、半导体元件搭载基板及半导体元件形成晶片、半导体装置及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006040724A1 (de) * 2006-08-31 2008-03-06 Siemens Ag Verfahren und Vorrichtung zum Herstellen eines elektronischen Moduls und elektronisches Modul
US8540506B2 (en) * 2010-08-16 2013-09-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor molding chamber
JP5283242B2 (ja) * 2011-11-21 2013-09-04 株式会社名機製作所 積層方法および積層装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543900A (zh) * 2010-12-27 2012-07-04 信越化学工业株式会社 含纤维树脂基板、半导体元件搭载基板及半导体元件形成晶片、半导体装置及其制造方法

Also Published As

Publication number Publication date
TWI639208B (zh) 2018-10-21
KR20150097424A (ko) 2015-08-26
CN104851826A (zh) 2015-08-19
US20150235871A1 (en) 2015-08-20
TW201533831A (zh) 2015-09-01
US20170282527A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
CN104851826B (zh) 真空层压装置及半导体装置的制造方法
TWI667737B (zh) Semiconductor device manufacturing method and semiconductor device
KR20180099531A (ko) 반도체 장치의 제조방법
JP5354753B2 (ja) アンダーフィル材及び半導体装置
US20120286405A1 (en) Semiconductor device and method for manufacturing the same
KR102146302B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR102262042B1 (ko) 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치 및 반도체 장치의 제조 방법
US9287174B2 (en) Fiber-containing resin substrate, device-mounting substrate and device-forming wafer, semiconductor apparatus, and method for producing semiconductor apparatus
US9129912B2 (en) Encapsulant, encapsulated substrate having semiconductor devices mounting thereon, encapsulated wafer having semiconductor devices forming thereon, semiconductor apparatus, and method for manufacturing semiconductor apparatus
KR20150014382A (ko) 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치, 및 반도체 장치의 제조 방법
TWI629296B (zh) 半導體密封用環氧樹脂組成物、半導體安裝結構體、及其製造方法
JP2013191690A (ja) 半導体装置及びその製造方法
US20170098551A1 (en) Base-attached encapsulant for semiconductor encapsulation, method for manufacturing base-attached encapsulant for semiconductor encapsulation, and method for manufacturing semiconductor apparatus
CN106336510B (zh) 半导体封装用热固性树脂组合物
JP6117715B2 (ja) 真空ラミネーション装置および半導体装置の製造方法
TWI634601B (zh) Semiconductor device manufacturing method and semiconductor device
TW201829538A (zh) 半導體密封用熱固性樹脂組成物
JP2015053426A (ja) 支持基材付封止材、封止後半導体素子搭載基板、半導体装置、及び半導体装置の製造方法
US11984327B2 (en) Method for producing power module, and power module
JP2015154011A (ja) 半導体装置の製造方法
JP2020009946A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant