KR102146302B1 - 반도체 장치의 제조 방법 및 반도체 장치 - Google Patents

반도체 장치의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR102146302B1
KR102146302B1 KR1020130117927A KR20130117927A KR102146302B1 KR 102146302 B1 KR102146302 B1 KR 102146302B1 KR 1020130117927 A KR1020130117927 A KR 1020130117927A KR 20130117927 A KR20130117927 A KR 20130117927A KR 102146302 B1 KR102146302 B1 KR 102146302B1
Authority
KR
South Korea
Prior art keywords
cavity
resin
thermosetting resin
semiconductor device
substrate
Prior art date
Application number
KR1020130117927A
Other languages
English (en)
Other versions
KR20140043878A (ko
Inventor
히데키 아키바
토시오 시오바라
스스무 세키구치
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20140043878A publication Critical patent/KR20140043878A/ko
Application granted granted Critical
Publication of KR102146302B1 publication Critical patent/KR102146302B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Abstract

(과제)
반도체 장치의 제조에 있어서, 종래의 필러에 의한 휨 대책 및 봉지층 형성시의 불량 소자수에 따른 수지 충전량의 조정을 행하지 않고 휨이 저감되고, 내열성, 내습성이 뛰어난 반도체 장치를 제조할 수 있는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
(해결 수단)
봉지층의 형성에 필요한 양보다 많은 양의 열경화성 수지를 제1 캐비티내에 충전하여 상기 제1 캐비티 내부를 충만시키고 또한, 잉여의 상기 열경화성 수지를 제1 캐비티의 외부로 배출하는 수지 충전 공정, 상 금형 및 하 금형을 가압하면서 열경화성 수지를 성형하고, 반도체 소자 탑재 기판, 반도체 소자 비탑재 기판, 및 봉지층을 일체화시키는 일체화 공정, 및 상기 일체화한 기판을 성형 금형으로부터 취출하고, 다이싱함으로써 개편화하는 공정을 가지는 것을 특징으로 하는 반도체 장치의 제조 방법.

Description

반도체 장치의 제조 방법 및 반도체 장치{METHOD FOR PRODUCING SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE}
본 발명은 성형 금형을 이용한 반도체 장치의 제조 방법, 및 이에 의해 제조된 반도체 장치에 관한 것이다.
종래부터 웨이퍼 레벨의 봉지 방법이나, 반도체 소자를 매트릭스 형상으로 탑재한 유기 기판을 열경화성 에폭시 수지로 편면 성형하는 방법은 다양하게 제안되어 검토되고 있다(특허 문헌 1-3).
상기 방식으로 반도체 장치를 제조할 때, 기판의 크기가 작은 것은, 에폭시 수지의 선팽창 계수를 조정함으로써 봉지 후의 기판의 휨을 제어할 수 있었다.
8인치(200mm) 정도의 소경 웨이퍼 등의 기판이나 소사이즈의 유기 기판을 사용한 경우는 현재 상태에서도 큰 문제없이 봉지 성형할 수 있지만, 8인치 직경 이상의 웨이퍼나 대형의 유기 기판에서는 봉지 후, 에폭시 수지 등의 수축 응력이 크기 때문에 편면 성형한 웨이퍼나 유기 기판에서는 큰 휨이나 기판의 깨어짐이 발생하여 반도체 장치를 제조할 수 없게 된다.
웨이퍼나 금속 기판의 대형화에 수반하는 상기와 같은 문제를 해결하려면 필러를 95wt% 레벨까지 충전하는 것이나, 수지의 저탄성화로 경화시의 수축 응력을 작게 하는 것이 필요하다.
일본 특개 2001-044324호 공보 일본 특개 2003-213087호 공보 일본 특개 2009-032842호 공보
그러나, 필러를 95wt% 레벨까지 충전하여 충분히 성형 가능한 성능을 가진 열경화성 수지는 현재 제조할 수 없다. 또한, 휨이 발생하지 않는 레벨까지 저탄성화하면 내열성이나 내습성이 저하된다고 하는 결함이 발생한다.
복수의 반도체 소자를 탑재한 기판을 수지로 봉지하여 봉지층을 형성할 때, 불량의 반도체 소자가 있는 경우에는, 그 불량 소자를 제거하고 나서 봉지를 행하고 있다. 이 경우, 봉지층의 형성에 필요한 수지의 양은 제거한 불량 소자의 체적만큼 많아진다. 그 때문에, 봉지층의 형성에 필요한 수지의 체적 제어가 필요하게 된다.
그러나, 이와 같이 봉지시에 매회 필요한 수지량을 산출하여 충전량을 조정하는 것은 매우 번잡하며, 공정 시간을 증가시키는 문제나, 충전량이 부족하여 봉지층에 보이드가 형성되는 등의 결함이 발생하는 문제를 일으킨다.
본 발명은 전술한 바와 같은 문제를 감안하여 이루어진 것으로, 반도체 장치의 제조에 있어서, 종래의 필러에 의한 휨 대책 및 봉지층 형성시의 불량 소자수에 따른 수지 충전량의 조정을 행하지 않고 휨이 저감되고, 내열성, 내습성이 뛰어난 반도체 장치를 제조할 수 있는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 의하면, 상 금형 및 하 금형을 가지는 성형 금형을 이용하여 반도체 장치를 제조하는 방법으로서, 반도체 소자 탑재 기판과, 반도체 소자 비탑재 기판과, 이들 기판간에 형성되는 열경화성 수지로 이루어지는 봉지층을 일체화시키기 위한 제1 캐비티를 가지는 상기 성형 금형을 준비하는 준비 공정, 상기 제1 캐비티내를 실온~200℃로 가열하고, 상기 성형 금형의 상기 상 금형 및 상기 하 금형 중 일방의 금형에 상기 반도체 소자 탑재 기판을 배치하고, 타방의 금형에 상기 반도체 소자 비탑재 기판을 배치하는 배치 공정, 상기 봉지층의 형성에 필요한 양보다 많은 양의 상기 열경화성 수지를 상기 제1 캐비티내에 충전하여 상기 제1 캐비티 내부를 충만시키고 또한, 잉여의 상기 열경화성 수지를 상기 제1 캐비티의 외부로 배출하는 수지 충전 공정, 상기 상 금형 및 상기 하 금형을 가압하면서 상기 열경화성 수지를 성형하고, 상기 반도체 소자 탑재 기판, 상기 반도체 소자 비탑재 기판, 및 상기 봉지층을 일체화시키는 일체화 공정, 및 상기 일체화한 기판을 상기 성형 금형으로부터 취출하고, 다이싱함으로써 개편화(個片化)하는 공정을 가지는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
이러한 반도체 장치의 제조 방법이면, 불량의 반도체 소자를 제거한 경우에도 그때마다 충전하는 수지량을 조정할 필요는 없고, 보이드를 발생시키지 않고 확실히 기판과 봉지층을 일체화할 수 있다. 또한, 대형 기판을 봉지해도 봉지 후의 기판의 휨이나 깨어짐을 억제할 수 있다. 또한, 웨이퍼 레벨로 일괄 봉지하는 것이 가능해진다.
상기 준비 공정에 있어서, 상기 제1 캐비티와 러너를 개재하여 연결한 제2 캐비티를 추가로 가지는 상기 성형 금형을 준비하고, 상기 수지 충전 공정에 있어서, 상기 잉여의 상기 열경화성 수지를 상기 제2 캐비티로 배출하는 것이 바람직하다.
이와 같이 하면, 제1 캐비티 내부를 충만시키면서, 잉여의 열경화성 수지를 제1 캐비티의 외부에 용이하게 배출할 수 있다.
상기 수지 충전 공정에 있어서, 상기 열경화성 수지를 상기 봉지층의 형성에 필요한 양보다 0.1~70vol% 많아지도록 충전하는 것이 바람직하다.
이와 같이, 필요한 양보다 0.1vol% 많아지도록 충전하면, 제1 캐비티 내부를 확실히 충만시킬 수 있고, 70vol% 많아지도록 충전하면, 잉여의 열경화성 수지가 증가하는 것을 억제하여 코스트의 증가를 억제할 수 있다.
상기 일체화 공정에 있어서, 상기 제1 캐비티내 또는 상기 제2 캐비티내를 가압하여 상기 열경화성 수지를 성형하는 것이 바람직하다.
이와 같이 하면, 봉지층의 보이드를 저감할 수 있고, 제조하는 반도체 장치의 성능을 향상할 수 있다.
이 때, 상기 제1 캐비티내의 가압을 상기 제2 캐비티에 공기 또는 불활성 가스를 압입(壓入)함으로써 행할 수 있다. 이 때, 상기 제2 캐비티에 대한 공기 또는 불활성 가스의 압입을 외부 펌프 또는 실린더에 의해 행할 수 있다.
혹은, 상기 제1 캐비티내의 가압을 상기 제2 캐비티에 액상화한 열경화성 수지 또는 열가소성 수지, 혹은 액체를 주입함으로써 행할 수 있다. 이 때, 상기 제2 캐비티에 대한 액상화한 열경화성 수지 또는 열가소성 수지, 혹은 액체의 주입을 실린더에 의해 행할 수 있다.
이와 같이 하면, 용이하게 제1 캐비티내를 가압할 수 있다.
상기 배치 공정에 있어서, 상기 제2 캐비티내의 온도를 상기 제1 캐비티내의 온도보다 높은 온도로 가열하고, 상기 수지 충전 공정에 있어서, 상기 제2 캐비티로 배출한 상기 잉여의 열경화성 수지를 상기 제1 캐비티내의 상기 열경화성 수지보다 먼저 경화시킬 수도 있다. 이 때, 상기 제2 캐비티내의 온도를 100~250℃의 범위내의 온도로 가열할 수 있다.
이와 같이 하면, 제1 및 제2 캐비티의 용적, 충전하는 열경화성 수지의 양에 관계없이, 확실히 제1 캐비티내를 밀폐하여 기판과 봉지층을 일체화할 수 있다.
상기 일체화 공정에 있어서, 상기 제1 캐비티내의 분위기를 감압하여 상기 열경화성 수지를 성형할 수도 있다. 이 때, 상기 제1 캐비티내의 분위기를 감압하여 진공도 0.01333~13.33KPa로 할 수 있다.
이와 같이 하면, 보다 효과적으로 봉지층의 보이드를 저감할 수 있다.
본 발명의 반도체 장치의 제조 방법은, 상기 열경화성 수지의 성형을 압축 성형 또는 트랜스퍼 성형으로 행할 수 있다.
또한, 상기 열경화성 수지로서, 에폭시 수지, 실리콘 수지, 및 실리콘·에폭시 하이브리드 수지의 어느 하나를 이용할 수 있다.
이러한 수지를 이용함으로써 내열성, 내습성이 뛰어난 반도체 장치를 제조할 수 있다.
또한, 상기 반도체 장치의 제조 방법에 의해 제조된 반도체 장치를 제공한다.
이러한 반도체 장치는, 내열성, 내습성이 뛰어나고 또한, 휨이 억제된 결과 잔류 변형이 적은 것이 된다.
본 발명의 반도체 장치의 제조 방법에서는, 봉지층의 형성에 필요한 양보다 많은 양의 열경화성 수지를 제1 캐비티내에 충전하여 상기 제1 캐비티 내부를 충만시키고 또한, 잉여의 열경화성 수지를 제1 캐비티의 외부로 배출하므로, 불량한 반도체 소자를 제거한 경우에도 봉지층 형성시에 불량 소자수에 따른 수지 충전량의 조정을 행하지 않아도 보이드 등을 발생시키지 않고 확실히 기판과 봉지층을 일체화할 수 있다. 또한, 반도체 소자 탑재 기판과, 반도체 소자 비탑재 기판과, 이들 기판간에 형성되는 열경화성 수지로 이루어지는 봉지층을 일체화시키므로, 대형 기판을 봉지해도 봉지 후의 기판의 휨이나 깨어짐을 억제할 수 있고, 또한, 웨이퍼 레벨로 일괄 봉지하는 것이 가능해진다.
도 1은 본 발명의 반도체 장치의 제조 방법의 플로우도이다.
도 2는 본 발명의 반도체 장치를 나타낸 개략도이다.
이하, 본 발명에 대하여 실시의 형태를 설명하지만, 본 발명은 이에 한정되는 것은 아니다.
전술한 바와 같이, 수지 봉지시에 있어서, 불량한 반도체 소자를 제거한 경우에도, 그때마다 필요한 수지량을 산출하여 충전량을 조정하지 않고, 기판과 봉지층을 일체화할 수 있는 반도체 장치의 제조 방법이 요구되고 있다.
본 발명자들은, 상기 과제를 달성하기 위하여 예의 검토를 거듭한 결과, 이하를 발견하고, 본 발명을 완성시켰다. 즉, 기판과 봉지층의 일체화 전에, 봉지층의 형성에 필요한 양보다 많은 양의 열경화성 수지를 제1 캐비티내에 충전하여 상기 제1 캐비티 내부를 충만시키고 또한, 잉여의 열경화성 수지를 제1 캐비티의 외부로 배출하도록 하면, 상기의 수지의 충전량의 조정을 행하지 않고 기판과 봉지층을 확실히 일체화할 수 있다.
우선, 본 발명의 반도체 장치의 제조 방법에 의해 제조되는 본 발명의 반도체 장치에 대하여 설명한다.
도 2에 나타낸 바와 같이, 본 발명의 반도체 장치(20)는 주로, 반도체 소자(7), 반도체 소자 탑재 기판(5), 반도체 소자 비탑재 기판(6), 및 열경화성 수지로 이루어지는 봉지층(11)으로 구성된다. 반도체 소자(7)는 반도체 소자 탑재 기판(5)상에 탑재된다. 이 반도체 소자(7)를 봉지하기 위한 봉지층(11)은 반도체 소자 탑재 기판(5)과 반도체 소자 비탑재 기판(6)의 사이에 형성된다. 반도체 장치(20)의 두께는 내장된 반도체 소자(7)의 두께에 의존하지만, 1mm 이하가 반도체 장치를 가전 등에 실장할 때에 소형화할 수 있는 점에서 바람직하다.
이 본 발명의 반도체 장치는, 이하에 상세하게 설명하는 본 발명의 반도체 장치의 제조 방법에 의해 제조되는 것이다. 도 1에 본 발명의 반도체 장치의 제조 방법의 플로우도를 나타낸다.
〔(A) 준비 공정〕
준비 공정에서는, 반도체 소자 탑재 기판과, 반도체 소자 비탑재 기판과, 이들 기판간에 형성되는 열경화성 수지로 이루어지는 봉지층을 일체화시키기 위한 제1 캐비티(4)를 가지는 성형 금형(3)을 준비한다. 성형 금형(3)은 상 금형(1) 및 하 금형(2)으로 구성된다.
이 성형 금형은, 압축 성형에 이용하는 것과 같은 캐비티 부분에 가동하는 구조가 구비된 것이나, 트랜스퍼 성형에 이용하는 것과 같은 형체(型締; clamping) 후에 수지를 가압 주입시키는 유로가 구비된 것이라도 상관없다.
제1 캐비티(4)의 크기, 형상은 특별히 한정되지 않고, 제조하는 반도체 장치에 따라 적절히 구성할 수 있다. 또한, 제1 캐비티(4)는 상 금형(1) 또는 하 금형(2)의 어느 쪽에 형성되어 있을 수도 있고, 양방에 형성되어 있을 수도 있다.
여기서 준비하는 성형 금형(3)으로서, 제1 캐비티(4)와 러너(10)를 개재하여 연결한 제2 캐비티(9)를 추가로 가지는 것으로 할 수 있다.
〔(B) 배치 공정〕
배치 공정에서는, 제1 캐비티내를 실온~200℃로 가열하고, 성형 금형(3)의 상 금형(1) 및 하 금형(2) 중 일방의 금형에 반도체 소자 탑재 기판(5)을 배치하고, 타방의 금형에 반도체 소자 비탑재 기판(6)을 배치한다. 배치 방법은 특별히 제한되지 않지만, 기판을 가열한 상 금형(1) 및 하 금형(2)의 표면에 흡인 방식 등으로 흡착시킴으로써 행할 수 있다.
여기서, 반도체 소자 탑재 기판(5) 및 반도체 소자 비탑재 기판(6)을 어느 쪽의 금형에 배치할지는 특별히 한정되지 않는다. 도 1(B)는, 반도체 소자 탑재 기판(5)을 상 금형(1)에 배치한 예를 나타내고 있다.
반도체 소자 탑재 기판(5) 및/또는 반도체 소자 비탑재 기판(6)으로서는, 예를 들면, 직사각형 형상의 기판 또는 원반 형상의 웨이퍼로 할 수 있고, 무기 기판, 금속 기판, 또는 유기 수지 기판을 사용할 수 있다. 반도체 소자 탑재 기판(5)은 이러한 기판에 반도체 소자(7)가 재치 또는 형성된 것이며, 반도체 소자 비탑재 기판(6)은 반도체 소자가 재치 또는 형성되지 않은 것이다. 특히 유기 수지 기판을 사용할 경우에는, 후술하는 팽창 계수를 제어하는 관점에서 섬유 함유의 유기 수지 기판을 사용할 수도 있다.
무기 기판으로서는 세라믹스 기판, 실리콘 웨이퍼 등, 금속 기판으로서는 표면이 절연 처리된 구리나 알루미늄 기판 등이 대표적인 것이다. 유기 수지 기판으로서는 BT(비스말레이미드 트리아진) 수지 기판, 유리 에폭시 기판, FRP(섬유강화 플라스틱) 기판 등을 들 수 있다.
섬유 함유의 유기 수지 기판에 적용할 수 있는 섬유로서는, 탄소 섬유, 유리 섬유, 석영 유리 섬유, 금속 섬유 등의 무기 섬유, 방향족 폴리아미드 섬유, 폴리이미드 섬유, 폴리 아미드이미드 섬유 등의 유기 섬유, 게다가 탄화 규소 섬유, 탄화 티탄 섬유, 붕소 섬유, 알루미나 섬유 등을 들 수 있다. 섬유 함유의 유기 수지 기판으로서는 이들 섬유로 보강된 에폭시 수지, BT수지나 실리콘 수지 기판을 들 수 있다. 제품 특성에 따라 이 종류의 기판 이외에도 절연성을 유지할 수 있으면, 어떠한 것도 사용할 수 있다. 가장 바람직한 섬유 함유의 유기 수지 기판으로서는 유리 섬유, 석영 섬유, 탄소 섬유 등으로 보강된 것이 바람직하다. 그 중에서도 절연성이 높은 유리 섬유나 석영 유리 섬유를 사용한 것이 바람직한 것이다.
상기와 같은 보강용의 섬유의 형태로서는 장섬유 필라멘트를 일정 방향으로 구비한 로빙, 크로스, 부직포 등의 시트형상의 것, 게다가 절단 스트랜드 매트(Chopped Strand Mat) 등, 적층체를 형성할 수 있는 것이면 특별히 제한되지는 않는다.
금속 기판, 무기 기판, 또는 유기 수지 기판에 있어서, 어느 기판의 경우도 두께는 20μm~1mm가 바람직하고, 보다 바람직하게는 30μm~500μm, 더욱 바람직하게는 30μm~200μm이다. 20μm 이상이면 너무 얇은 것에 의한 변형을 방지할 수 있고, 특히 무기 기판을 사용한 경우는 취급시의 깨어짐을 억제할 수 있다. 또한, 1mm 이하이면 반도체 장치가 두꺼워지는 것을 방지할 수 있다.
반도체 소자 탑재 기판과 반도체 소자 비탑재 기판은, 유사한 물리 특성을 가진 것이 바람직하고, 특히, 양 기판의 선팽창 계수가 실질적으로 동등하거나 25ppm/℃ 이하, 특히는 15ppm/℃ 이하인 것끼리를 사용하는 것이 보다 바람직하다. 특히, 양 기판간의 물리 특성이 유사하면 열경화성 수지로 성형 봉지한 후의 반도체 장치의 휨의 발생이 보다 억제된다.
또한, 반도체 소자 탑재 기판 및 반도체 소자 비탑재 기판으로서 유기 수지 기판을 사용하는 경우, 그 적어도 일방의 유기 수지 기판, 바람직하게는 양방의 유기 수지 기판은, 실온~200℃에서의 선팽창 계수가 3~25ppm/℃의 유기 수지 기판인 것이, 제조하는 반도체 장치의 휨의 저감의 점에서 바람직하다. 또한, 본원에 있어서 실온이란 25℃±10℃를 의미한다(이하, 마찬가지임).
또한, 반도체 소자 탑재 기판으로서 실리콘 웨이퍼 등의 무기 기판이나 유기 수지 기판을 사용하는 경우, 이 반도체 소자를 탑재한 무기 기판이나 유기 수지 기판의 팽창 계수는 실온~200℃에 있어서 X-Y 방향에서 3~15ppm/℃인 것이 바람직하다.
또한, 반도체 소자 비탑재 기판으로서 유기 수지 기판을 이용하는 경우에도, 그 유기 수지 기판의 팽창 계수는, 실온~200℃에 있어서 X-Y방향에서 5~25ppm/℃인 것이 바람직하다. 이러한 범위의 유기 수지 기판이면, 반도체 소자 탑재 기판과의 팽창 계수의 차이가 작고, 제조되는 반도체 장치의 휨을 보다 억제할 수 있다. 또한, 유기 수지 기판의 팽창 계수는, 보다 바람직하게는 5~20ppm/℃이며, 더욱 바람직하게는 5~15ppm/℃이다.
상기 기판의 크기는 세로 20mm~500mm, 가로가 100~500mm 정도의 것이 생산성이나 취급 용이성의 점에서 바람직하다. 또한, 원형상의 기판으로서는 직경이 50~400mm 정도의 것이 생산성이나 취급 용이성의 점에서 바람직하다. 이러한 기판이면, 반도체 소자를 기판상에 배치하거나 와이어본더로 금선(金線) 등을 접속하는 것이 용이하다.
〔(C) 수지 충전 공정〕
수지 충전 공정에서는, 봉지층의 형성에 필요한 양보다 많은 양의 열경화성 수지(8)를 제1 캐비티(4)내에 충전하여 이 제1 캐비티(4) 내부를 충만시키고 또한, 잉여의 열경화성 수지(8)를 제1 캐비티(4)의 외부로 배출한다.
이와 같이 열경화성 수지(8)를 충전하면, 반도체 소자 탑재 기판으로부터 일부 불량의 반도체 소자를 제거한 경우에도, 종래 행하고 있던 것과 같은 제거한 반도체 소자의 개수에 따라 필요한 열경화성 수지의 양을 산출하여 충전량을 조정할 필요는 없다.
여기서, 봉지층의 형성에 필요한 수지의 양은, 예를 들면, 반도체 소자 탑재 기판상에 반도체 소자가 1개도 탑재되지 않은 경우에 필요한 양으로 할 수 있다. 이와 같이 하면, 불량의 반도체 소자의 개수에 관계없이, 미충전 보이드부가 형성되지 않고 확실히 봉지층을 형성할 수 있다.
도 1에 나타낸 바와 같이, 예를 들면 상기 준비 공정 (A)에 있어서, 상기한 제2 캐비티(9)를 추가로 가지는 성형 금형(3)을 준비하고, 수지 충전 공정 (C)에 있어서, 잉여의 열경화성 수지(8)를 제2 캐비티(9)로 배출할 수 있다.
제2 캐비티(9) 및 라이너(10)의 크기, 형상은 특별히 한정되지 않고, 사용하는 성형 금형의 크기, 형상이나 충전하는 열경화성 수지의 양 등에 따라 적절히 구성할 수 있다. 또한, 제2 캐비티(9)는 상 금형(1) 또는 하 금형(2)의 어느 쪽에 형성되어 있을 수도 있고, 양방에 형성되어 있을 수도 있다.
예를 들면, 제1 캐비티(4)와 제2 캐비티(9)의 용량의 합계가 충전하는 열경화성 수지(8)의 체적보다 커지도록 구성할 수 있다. 이와 같이 하면, 잉여의 열경화성 수지(8)가 성형 금형으로부터 넘치거나, 또한 버르가 형성되는 것을 피할 수 있다.
이 경우, 후공정인 일체화 공정에 있어서 열경화성 수지를 성형할 때에 제1 캐비티(4)내를 확실히 밀폐 상태로 하기 때문에, 예를 들면, 상기한 배치 공정 (B)에 있어서, 제2 캐비티(9)내의 온도를 제1 캐비티(4)내의 온도보다 높은 온도로 가열하고, 수지 충전 공정 (C)에 있어서, 제2 캐비티(9)로 배출한 잉여의 열경화성 수지를 제1 캐비티(4)내의 열경화성 수지보다 먼저 경화시킬 수 있다. 여기서, 제2 캐비티(9)내의 온도를 100~250℃의 범위내의 온도로 할 수 있다.
혹은, 후술하는 바와 같이, 제1 캐비티(4)내 또는 제2 캐비티(9)내를 가압하면서 열경화성 수지를 성형할 수도 있다.
또한, 이 수지 충전 공정에 있어서, 열경화성 수지를 제1 캐비티(4)내에 충전할 때는, 봉지층의 형성에 필요한 양보다 0.1~70vol% 많아지도록 충전하는 것이 바람직하다.
이와 같이, 필요한 양보다 0.1vol% 많아지도록 충전하면, 제1 캐비티 내부를 확실히 충만시킬 수 있고, 70vol% 많아지도록 충전하면, 잉여의 열경화성 수지가 증가하는 것을 억제하고 코스트의 증가를 억제할 수 있다.
〔(D) 일체화 공정〕
일체화 공정에서는, 상 금형(1) 및 하 금형(2)을 가압하면서 열경화성 수지(8)를 성형하고, 반도체 소자 탑재 기판(5), 반도체 소자 비탑재 기판(6), 및 봉지층(11)을 일체화시킨다. 이와 같이 반도체 소자의 표리면에 2매의 기판을 사용하고, 이들 기판간을 열경화성 수지로 성형 봉지함으로써, 휨의 발생이 거의 없고, 또한 내열성, 내습성이 뛰어난 반도체 장치를 제조할 수 있다. 일체화된 반도체 소자 탑재 기판 및 반도체 소자 비탑재 기판의 간격, 즉 봉지층(11)의 높이는 20~1000μm인 것이 바람직하다.
일체화 공정에서는, 통상 사용되는 압축 성형, 트랜스퍼 성형을 이용할 수 있다. 구체적으로는, 일체화 공정에 있어서, 실온하 또는 가열하에서 액상의 열경화성 수지를 하 금형에 배치한 기판상에 재치하고, 상 금형과 하 금형을 가압하여 열경화성 수지를 압축 성형할 수 있다. 또한, 일체화 공정에 있어서, 상 금형과 하 금형을 형체한 후, 실온하 또는 가열하에서 액상의 열경화성 수지를 상 금형 및 하 금형에 배치한 기판의 간극에 주입하고, 열경화성 수지를 트랜스퍼 성형할 수도 있다.
압축 성형의 경우는, 상기 수지 충전 공정 (C)에 있어서, 열경화성 수지(8)의 충전 후에 가열한 상하 금형을 가압하에서 형체하고, 액상화한 열경화성 수지(8)로 제1 캐비티(4) 내부를 충만시키고 또한, 잉여의 열경화성 수지(8)를 제1 캐비티(4)의 외부로 배출하고, 그대로 열경화성 수지(8)를 열경화시킨다.
트랜스퍼 성형의 경우는, 상기 배치 공정 (B)에 있어서, 기판을 가열한 상하 금형 표면에 흡인 방식 등으로 흡착하고 상하 금형을 형체한 후, 상기 수지 충전 공정 (C)에 있어서, 기판과 기판의 간극에 실온하 또는 가열에 의해 액상화하는 열경화성 수지(8)를 가압 주입하고, 경화시켜 상하 기판을 일체화시킨다. 수지를 간극에 유입하는 게이트 수나 구조는, 대면적에서 좁은 간극으로 수지를 가압 주입할 필요가 있는 점에서 수지의 유동성이나 경화 특성에 맞추어 설계한다.
상기의 경화 성형 조건으로서는 80℃~200℃에서 1~5분 정도, 압력은 5~150Kg/cm2 정도가 바람직하다.
일체화 공정에 있어서는, 제1 캐비티(4)내 또는 제2 캐비티(9)내를 가압하여 열경화성 수지를 성형할 수 있다. 이와 같이 하면, 간극에 대한 충전성을 향상시킬 수 있고, 봉지층(11)의 보이드의 발생을 저감할 수 있다.
구체적인 방법으로서, 제2 캐비티에, 예를 들면 외부 펌프 또는 실린더를 이용하여 공기 또는 불활성 가스를 압입함으로써 제1 캐비티내를 가압할 수 있다. 혹은, 제2 캐비티에, 예를 들면 실린더를 이용하여, 액상화한 열경화성 수지 또는 열가소성 수지, 혹은 액체를 주입함으로써 제1 캐비티내를 가압할 수 있다.
혹은, 간극에 대한 충전성을 향상시키기 위하여, 제1 캐비티내의 분위기를 감압하여 열경화성 수지를 성형할 수도 있다. 감압도로서는 가능한 한 진공에 가까운 레벨까지 감압하는 것이 좋다. 예를 들면, 진공도를 0.01333~13.33KPa(0.1~100Torr)로 할 수 있다.
일체화 공정에서 이용하는 열경화성 수지(8)는 다른 성분을 포함한 조성물의 형태로 해도 좋다. 열경화성 수지는, 통상, 반도체 소자의 봉지에 사용되는 실온에서 액상인 에폭시 수지나 통상 100℃ 이하의 가열하에서 액상화하는 고형의 에폭시 수지, 실리콘 수지, 또는 에폭시 수지와 실리콘 수지로 이루어지는 실리콘·에폭시 하이브리드 수지가 적합하게 사용된다. 가열하에서 액상화하는 고형의 열경화성 수지를 이용하면, 분체의 열경화성 수지를 이용했을 때에 발생하는 라인의 오염을 회피할 수 있다.
이 에폭시 수지의 예로서, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 3, 3' 5, 5'-테트라메틸-4, 4'-비페놀형 에폭시 수지 또는 4, 4'-비페놀형 에폭시 수지와 같은 비페놀형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 비스페놀 A노볼락형 에폭시 수지, 나프탈렌 디올형 에폭시 수지, 트리스페닐롤 메탄형 에폭시 수지(trisphenylol methane type epoxy resin), 테트라키스페니롤 에탄형 에폭시 수지(tetrakisphenylol ethane type epoxy resin), 및 페놀디시클로펜타디엔 노볼락형 에폭시 수지의 방향환을 수소화한 에폭시 수지, 지환식 에폭시 수지 등 실온에서 액상이나 고체인 공지의 에폭시 수지를 사용할 수 있다. 또한, 필요에 따라, 상기 이외의 에폭시 수지를 일정량 이하 병용할 수 있다.
또한, 반도체 소자를 봉지하는 점에서 열경화성 수지 중의 염소 등의 할로겐 이온, 또한 나트륨 등의 알칼리 이온은 최대한 줄인 것이 바람직하다. 통상, 이온 교환수 50ml에 시료 10g을 첨가하고, 밀봉하여 120℃의 오븐 중에 20시간 정치한 후, 가열 추출하는 120℃에서의 추출로 모든 이온이 10ppm 이하인 것이 바람직하다.
상기 에폭시 수지의 경화제로서는 페놀 노볼락 수지, 각종 아민 유도체, 산무수물이나 산무수물기를 일부 개환시키고 카르본산을 생성시킨 것 등을 사용할 수 있다. 그 중에서도, 반도체 장치의 신뢰성을 확보하기 위하여 페놀 노볼락 수지가 바람직하다.
상기 에폭시 수지와 경화제의 반응을 촉진하기 위하여 이미다졸 유도체, 포스핀 유도체, 아민 유도체, 유기 알루미늄 화합물 등의 금속 화합물 등을 사용할 수도 있다.
예를 들면, 에폭시 수지와 페놀 노볼락 수지의 혼합비는 에폭시기와 페놀성 수산기의 비율이 1:0.8~1.3이 되도록 혼합하는 것이 바람직하다.
그 외, 에폭시 수지 조성물에는, 또한 필요에 따라 각종의 첨가제를 배합할 수 있다. 예를 들면, 수지의 성질을 개선하는 목적으로 다양한 열가소성 수지, 열가소성 엘라스토머, 유기 합성 고무, 실리콘계 등의 저응력제, 왁스류, 할로겐 트랩제 등의 첨가제를 첨가 배합할 수 있다.
또한, 상기 실리콘 수지로서는 축합성이나 열경화성의 실리콘 수지 등이 사용 가능하다. 그 중에서도 부가 경화형 실리콘 수지의 조성물이 바람직하다. 부가 경화형 실리콘 수지 조성물에는, (A) 비공유 결합성 이중 결합기(예를 들면, 비닐기 등의 알케닐기)를 가지는 오가노폴리실록산, (B) 오가노하이드로겐폴리실록산, 및 (C) 백금계 촉매를 필수 성분으로 하는 부가 경화형 실리콘 수지 조성물이 적합하게 사용된다.
또한, 상기 실리콘·에폭시 하이브리드 수지로서는, 상기 에폭시 수지와 상기 실리콘 수지로 이루어지는 공중합체 등을 들 수 있다.
상기 열경화성 수지로서 이용할 수 있는 에폭시 수지, 실리콘 수지, 실리콘·에폭시 하이브리드 수지의 조성물에는, 무기 충전재를 배합할 수 있다. 배합되는 무기 충전재로서는, 예를 들면, 용융 실리카, 결정성 실리카 등의 실리카류, 알루미나, 질화 규소, 질화 알루미늄, 알루미노실리케이트, 보론나이트라이드, 유리 섬유, 삼산화 안티몬 등을 들 수 있다. 이들 무기 충전재의 평균 입경이나 형상은 특별히 한정되지 않지만, 대형 기판간의 간극이 1 mm 이하인 협부에 대한 충전성을 확보하기 위해서는, 최대 입경이 75μm 이하, 바람직하게는 50μm 이하가 바람직하다. 특히 기판간이 500μm 이하의 경우는 최대 30μm 이하로, 형상도 구상의 입자가 적합한 것이다. 75μm 이하의 충전재를 이용하면 국소적인 유동성의 저하가 억제되고, 충분한 충전성이 확보되어 보이드나 미충전을 억제할 수 있다.
특히 에폭시 수지 조성물에 첨가하는 상기 무기 충전재는, 에폭시 수지와 무기 충전재와의 결합 강도를 강하게 하기 위하여, 실란커플링제, 티타네이트 커플링제 등의 커플링제로 미리 표면 처리한 것을 배합할 수도 있다.
이러한 커플링제로서는, 예를 들면, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란 등의 에폭시 관능성 알콕시실란, N-β(아미노에틸)-γ-아미노프로필트리메톡시실란, γ-아미노프로필트리에톡시실란, N-페닐-γ-아미노프로필트리메톡시실란 등의 아미노 관능성 알콕시실란, γ-메르캅토프로필트리메톡시실란 등의 메르캅토 관능성 알콕시실란 등을 이용하는 것이 바람직하다. 또한, 표면 처리에 이용하는 커플링제의 배합량 및 표면 처리 방법에 대해서는 특별히 제한되는 것은 아니다.
실리콘 수지 조성물이나 실리콘·에폭시 하이브리드 수지 조성물의 경우도 무기질 충전재 표면을 상기와 같은 커플링재로 처리할 수도 있다.
무기 충전재의 충전량은, 에폭시 수지 조성물이나 실리콘 수지, 실리콘·에폭시 하이브리드 수지의 조성물 중의 수지의 총량 100질량부에 대하여, 20~1300질량부, 특히 50~1000질량부가 바람직하다. 20질량부 이상이면, 충분한 강도를 얻을 수 있고, 1300 질량부 이하이면, 증점에 의한 유동성의 저하가 생기기 어렵고, 충전성의 불량을 방지할 수 있어, 기판상에 배열된 반도체 소자의 완전 봉지를 할 수 있다. 또한, 이 무기 충전재는, 조성물 전체의 15~95질량%, 특히 30~90질량%의 범위에서 함유하는 것이 바람직하다.
〔(E) 다이싱 공정〕
상기 공정에 의해 보이드나 휨을 발생시키지 않고, 반도체 소자가 탑재된 대형 기판의 봉지를 행할 수 있다. 상기 방법으로 일체화한 기판을 성형 금형으로부터 취출하고, 통상, 150~180℃의 온도에서 1~4시간 포스트 큐어(post cure)함으로써 전기 특성이나 기계 특성을 안정화할 수 있다.
또한, 포스트 큐어 후 기판을 통상의 방법으로 다이싱 블레이드(12)를 이용하여 다이싱으로 개편화함으로써 반도체 장치(20)를 제조할 수 있다.
상기 반도체 장치의 제조 방법에 의해 제조된 반도체 장치(20)는, 휨이 억제되고 잔류 변형이 적은 고품질의 것이 되고, 내열성, 내습성이 뛰어난 것이 된다.
이하, 본 발명의 실시예 및 비교예를 나타내어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
(실시예)
이하의 반도체 소자 탑재의 유기 수지 기판, 반도체 소자 비탑재의 유기 수지 기판, 및 도 1에 나타낸 바와 같은 제1 캐비티와 제2 캐비티를 가진 성형 금형을 준비했다.
반도체 소자 탑재의 유기 수지 기판: 두께 300μm, 세로 220mm, 가로 240mm의 BT수지 기판(선팽창 계수: 15ppm/℃). 300μm 두께, 가로세로 12mm의 실리콘 칩을 최대 40개 탑재 가능. 에폭시 다이본드재로 접착하고, 금선으로 기판과 접속한 40개의 실리콘 칩 중 불량 칩을 30개 제거한 것.
반도체 소자 비탑재의 유기 수지 기판: 두께 100μm, 세로 214mm, 가로 234mm의 BT수지 기판(선팽창 계수: 15ppm/℃)
압축 성형 장치의 성형 금형 온도를 150℃로 설정하고, 상 금형에 반도체 소자 탑재의 유기 수지 기판을 흡인함으로써 흡착시켰다. 한편, 반도체 소자 비탑재의 유기 수지 기판은 하 금형에 마찬가지로 흡인 흡착시켰다. 또한, 열경화성 에폭시 수지(Shin-Etsu Chemical Co., Ltd. 제품 KMC-2520 비중 1.93)를 하 기판상에 64g 적층했다.
그 후, 금형의 주위를 씰링하고, 그 내부를 탈기에 의해 진공도 5kPa로 한 후, 상하 금형을 닫았다. 기판간의 간극은 600μm로 했다. 계속해서 20Kg/cm2의 압력을 가하여, 제1 캐비티내를 수지로 채우고 또한, 잉여의 수지 및 보이드를 러너를 통하여 제2 캐비티로 배출했다. 이 때에 수지에 대한 가압이 저하하지 않도록 제2 캐비티에 공기를 도입했다. 성형 시간은 3분간으로 행했다.
성형 후, 일체화한 기판을 성형 금형으로부터 취출하여 실온까지 냉각한 후, 봉지층을 조사한 바, 수지의 부족이나 보이드의 형성이라고 하는 결함은 발생하지 않았다. 또한, 기판의 휨을 측정한 바, 휨량은 길이 방향으로 0.1mm, 폭 방향으로 0.1mm였다. 또한, 180℃에서 4시간 포스트 큐어하고, 마찬가지로 휨을 측정한 결과, 길이 방향으로 0.2mm, 폭 방향으로 0.1mm로 거의 휨이 없는 것이었다.
이 기판을 다이싱 테이프에 점착하고, 다이싱을 행하여 50개의 개편화한 반도체 장치의 이면에 솔더 볼을 붙여 반도체 장치를 제조했다. 개개의 반도체 장치를 전기적으로 확인한 바 모두 문제없이 기능하고 있었다.
상기 반도체 장치의 제조를 100회 반복하고, 봉지층을 평가한 바, 결함 발생율은 0%였다.
이와 같이, 본 발명의 반도체 장치의 제조 방법은, 불량의 반도체 소자를 제거한 경우에도 봉지층 형성시에 불량 소자수에 따른 수지 충전량의 조정을 행하지 않고 확실히 기판과 봉지층을 일체화할 수 있고, 대형 기판을 봉지해도 봉지 후의 기판의 휨이나 깨어짐을 억제할 수 있는 것을 확인할 수 있었다.
(실시예 2)
도 1(F)에 나타낸 바와 같은 제1 캐비티와 제2 캐비티를 각각 다른 블록으로 형성한 성형 금형을 준비했다. 이 금형은 제1 캐비티내와 제2 캐비티내의 온도를 각각 따로 제어할 수 있다. 상 금형 및 하 금형의 제1 캐비티내의 온도를 150℃, 하 금형의 제2 캐비티내의 온도를 180℃로 설정했다.
수지에 대한 가압시에 제2 캐비티에 공기를 유입하지 않는 것 이외는 실시예 1과 마찬가지의 성형 공정에 의해 성형을 행했다. 결과, 수지의 부족이나 보이드의 형성이라고 하는 결함은 발생하지 않았다. 또한, 기판의 휨을 측정한 바, 휨량은 길이 방향으로 0.1mm, 폭 방향으로 0.1mm였다. 또한, 180℃에서 4시간 포스트 큐어하고, 마찬가지로 휨을 측정한 결과, 길이 방향으로 0.2mm, 폭 방향으로 0.1mm로 거의 휨이 없는 것이었다.
이 기판을 다이싱테이프에 점착하고, 다이싱을 행하여 50개의 개편화한 반도체 장치의 이면에 솔더 볼을 붙여 반도체 장치를 제조했다. 개개의 반도체 장치를 전기적으로 확인한 바 모두 문제없이 기능하고 있었다.
상기 반도체 장치의 제조를 100회 반복하여 봉지층을 평가한 바, 결함 발생율은 0%였다.
(비교예)
제2 캐비티가 구비되지 않은 않은, 제1 캐비티만을 형체하는 압축 성형용의 상하 금형을 준비했다. 실시예 1과 마찬가지로 불량 칩 30개를 제거한 반도체 소자 탑재의 유기 수지 기판을 이용하여 열경화성 에폭시 수지(Shin-Etsu Chemical Co., Ltd. 제품 KMC-2520 비중 1.93)를 하 기판상에 52.64g 적층했다. 이 수지의 칭량 공정은 매우 번잡하고, 생산의 방해가 되는 것이었다.
실시예 1과 마찬가지 조건으로 반도체 장치를 제조하고, 마찬가지로 평가했다.
제조 후의 반도체 장치의 봉지층을 조사한 바, 보이드의 발생이 확인되었다. 실시예와 마찬가지로 상기 반도체 장치의 제조를 100회 반복하고, 봉지층을 평가한 바, 그 발생율은 30%였다.
또한 비교예에서는, 수지의 충전량을 조정했기 때문에 실시예에 비해 공정 시간이 증가하여 비효율적이었다.
또한 본 발명은, 상기 실시 형태에 한정되는 것은 아니다. 상기 실시 형태는 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지고, 동일한 작용 효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.
1... 상 금형,
2... 하 금형,
3... 성형 금형,
4... 제1 캐비티,
5... 반도체 소자 탑재 기판,
6... 반도체 소자 비탑재 기판,
7... 반도체 소자,
8... 열경화성 수지,
9... 제2 캐비티,
10... 러너,
11... 봉지층,
12... 다이싱 블레이드,
20... 반도체 장치.

Claims (23)

  1. 상 금형 및 하 금형을 가지는 성형 금형을 이용하여 반도체 장치를 제조하는 방법으로서,
    반도체 소자 탑재 기판과, 반도체 소자 비탑재 기판과, 이들 기판간에 형성되는 열경화성 수지로 이루어지는 봉지층을 일체화시키기 위한 제1 캐비티를 가지는 상기 성형 금형을 준비하는 준비 공정,
    상기 제1 캐비티내를 실온~200℃로 가열하고, 상기 성형 금형의 상기 상 금형 및 상기 하 금형 중 일방의 금형에 상기 반도체 소자 탑재 기판을 배치하고, 타방의 금형에 상기 반도체 소자 비탑재 기판을 배치하는 배치 공정,
    상기 봉지층의 형성에 필요한 양보다 많은 양의 상기 열경화성 수지를 상기 제1 캐비티내에 충전하여 상기 제1 캐비티 내부를 충만시키고 또한, 잉여의 상기 열경화성 수지를 상기 제1 캐비티의 외부로 배출하는 수지 충전 공정,
    상기 상 금형 및 상기 하 금형을 가압하면서 상기 열경화성 수지를 성형하고, 상기 반도체 소자 탑재 기판, 상기 반도체 소자 비탑재 기판, 및 상기 봉지층을 일체화시키는 일체화 공정, 및
    상기 일체화한 기판을 상기 성형 금형으로부터 취출하고, 다이싱함으로써 개편화하는 공정을 가지며,
    상기 준비 공정에 있어서, 상기 제1 캐비티와 러너를 개재하여 연결한 제2 캐비티를 추가로 가지는 상기 성형 금형을 준비하고, 상기 수지 충전 공정에 있어서, 상기 잉여의 상기 열경화성 수지를 상기 제2 캐비티로 배출하고,
    상기 배치 공정에 있어서, 상기 제2 캐비티내의 온도를 상기 제1 캐비티내의 온도보다 높은 온도로 가열하고, 상기 수지 충전 공정에 있어서, 상기 제2 캐비티로 배출한 상기 잉여의 열경화성 수지를 상기 제1 캐비티내의 상기 열경화성 수지보다 먼저 경화시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 수지 충전 공정에 있어서, 상기 열경화성 수지를 상기 봉지층의 형성에 필요한 양보다 0.1~70vol% 많아지도록 충전하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 삭제
  5. 제1항 또는 제3항에 있어서,
    상기 일체화 공정에 있어서, 상기 제1 캐비티내 또는 상기 제2 캐비티내를 가압하여 상기 열경화성 수지를 성형하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 제1 캐비티내의 가압을 상기 제2 캐비티에 공기 또는 불활성 가스를 압입함으로써 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제6항에 있어서,
    상기 제2 캐비티에 대한 공기 또는 불활성 가스의 압입을 외부 펌프 또는 실린더에 의해 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제5항에 있어서,
    상기 제1 캐비티내의 가압을 상기 제2 캐비티에 액상화한 열경화성 수지 또는 열가소성 수지, 혹은 액체를 주입함으로써 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 제2 캐비티에 대한 액상화한 열경화성 수지 또는 열가소성 수지, 혹은 액체의 주입을 실린더에 의해 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 삭제
  11. 제1항에 있어서,
    상기 제2 캐비티내의 온도를 100~250℃의 범위내의 온도로 가열하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제1항 또는 제3항에 있어서,
    상기 일체화 공정에 있어서, 상기 제1 캐비티내의 분위기를 감압하여 상기 열경화성 수지를 성형하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 삭제
  14. 제11항에 있어서,
    상기 일체화 공정에 있어서, 상기 제1 캐비티내의 분위기를 감압하여 상기 열경화성 수지를 성형하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제12항에 있어서,
    상기 제1 캐비티내의 분위기를 감압하여 진공도 0.01333~13.33KPa로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 삭제
  17. 제14항에 있어서,
    상기 제1 캐비티내의 분위기를 감압하여 진공도 0.01333~13.33KPa로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제1항 또는 제3항에 있어서,
    상기 열경화성 수지의 성형을, 압축 성형 또는 트랜스퍼 성형으로 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제17항에 있어서,
    상기 열경화성 수지의 성형을, 압축 성형 또는 트랜스퍼 성형으로 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제1항 또는 제3항에 있어서,
    상기 열경화성 수지로서, 에폭시 수지, 실리콘 수지, 및 실리콘·에폭시 하이브리드 수지의 어느 하나를 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  21. 제19항에 있어서,
    상기 열경화성 수지로서, 에폭시 수지, 실리콘 수지, 및 실리콘·에폭시 하이브리드 수지의 어느 하나를 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  22. 삭제
  23. 삭제
KR1020130117927A 2012-10-03 2013-10-02 반도체 장치의 제조 방법 및 반도체 장치 KR102146302B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-221590 2012-10-03
JP2012221590A JP5969883B2 (ja) 2012-10-03 2012-10-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20140043878A KR20140043878A (ko) 2014-04-11
KR102146302B1 true KR102146302B1 (ko) 2020-08-21

Family

ID=50384423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130117927A KR102146302B1 (ko) 2012-10-03 2013-10-02 반도체 장치의 제조 방법 및 반도체 장치

Country Status (5)

Country Link
US (1) US9129976B2 (ko)
JP (1) JP5969883B2 (ko)
KR (1) KR102146302B1 (ko)
CN (1) CN103715105B (ko)
TW (1) TWI532107B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6125371B2 (ja) * 2013-08-15 2017-05-10 信越化学工業株式会社 半導体装置の製造方法
US10020211B2 (en) * 2014-06-12 2018-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level molding chase design
JP6356581B2 (ja) * 2014-11-19 2018-07-11 信越化学工業株式会社 半導体装置の製造方法
EP3540765A4 (en) * 2016-11-11 2020-05-13 SHIN-ETSU ENGINEERING Co., Ltd. RESIN SEALING DEVICE AND RESIN SEALING METHOD
US10497587B1 (en) * 2018-06-13 2019-12-03 Infineon Technologies Ag Ion manipulation methods and related apparatuses and systems for semiconductor encapsulation materials
JP2020009946A (ja) * 2018-07-10 2020-01-16 日立化成株式会社 半導体装置の製造方法
WO2020129982A1 (ja) * 2018-12-21 2020-06-25 第一精工株式会社 樹脂封止方法、樹脂封止金型及び樹脂封止装置
US11031353B2 (en) 2019-08-23 2021-06-08 Micron Technology, Inc. Warpage control in microelectronic packages, and related assemblies and methods
WO2021054126A1 (ja) * 2019-09-17 2021-03-25 Ｉ－Ｐｅｘ株式会社 樹脂封止方法及び樹脂封止金型

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005219499A (ja) * 2004-02-07 2005-08-18 Hennecke Gmbh ポリウレタン成形品を製造する方法及び装置
WO2006100765A1 (ja) * 2005-03-23 2006-09-28 Renesas Technology Corp. 半導体装置の製造方法及び圧縮成形装置
JP2010003936A (ja) * 2008-06-23 2010-01-07 Spansion Llc 半導体装置、及びその製造方法
JP2010027926A (ja) * 2008-07-22 2010-02-04 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58155727A (ja) * 1982-03-10 1983-09-16 Mitsubishi Electric Corp 半導体装置の樹脂封止金型
JP3544895B2 (ja) 1999-07-30 2004-07-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
US6413801B1 (en) * 2000-05-02 2002-07-02 Advanced Semiconductor Engineering, Inc. Method of molding semiconductor device and molding die for use therein
JP3667249B2 (ja) * 2001-04-24 2005-07-06 アピックヤマダ株式会社 樹脂封止装置
JP2003213087A (ja) 2002-01-28 2003-07-30 Matsushita Electric Works Ltd 片面封止用エポキシ樹脂組成物及び片面封止型半導体装置
JP4519398B2 (ja) * 2002-11-26 2010-08-04 Ｔｏｗａ株式会社 樹脂封止方法及び半導体装置の製造方法
JP4553813B2 (ja) * 2005-08-29 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP5234884B2 (ja) * 2006-12-20 2013-07-10 住友重機械工業株式会社 樹脂封止金型
JP4926869B2 (ja) 2007-07-26 2012-05-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2010192541A (ja) * 2009-02-16 2010-09-02 Sony Corp 樹脂封止金型及び樹脂封止方法
KR20110123035A (ko) * 2010-05-06 2011-11-14 주식회사 하이닉스반도체 반도체 패키지 제조용 몰딩장치 및 몰딩방법
US8012799B1 (en) * 2010-06-08 2011-09-06 Freescale Semiconductor, Inc. Method of assembling semiconductor device with heat spreader
CN102064118B (zh) * 2010-11-16 2013-03-06 日月光半导体制造股份有限公司 半导体封装件的制造方法及制造其的封装模具
JP2013191690A (ja) * 2012-03-13 2013-09-26 Shin Etsu Chem Co Ltd 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005219499A (ja) * 2004-02-07 2005-08-18 Hennecke Gmbh ポリウレタン成形品を製造する方法及び装置
WO2006100765A1 (ja) * 2005-03-23 2006-09-28 Renesas Technology Corp. 半導体装置の製造方法及び圧縮成形装置
JP2010003936A (ja) * 2008-06-23 2010-01-07 Spansion Llc 半導体装置、及びその製造方法
JP2010027926A (ja) * 2008-07-22 2010-02-04 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20140091483A1 (en) 2014-04-03
JP2014075443A (ja) 2014-04-24
US9129976B2 (en) 2015-09-08
JP5969883B2 (ja) 2016-08-17
CN103715105A (zh) 2014-04-09
CN103715105B (zh) 2017-11-10
TW201415561A (zh) 2014-04-16
KR20140043878A (ko) 2014-04-11
TWI532107B (zh) 2016-05-01

Similar Documents

Publication Publication Date Title
KR102146302B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR102093272B1 (ko) 반도체 장치 및 그 제조 방법
KR101884418B1 (ko) 섬유 함유 수지 기판, 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조방법
CN104851826B (zh) 真空层压装置及半导体装置的制造方法
KR102057499B1 (ko) 봉지재 적층 복합체, 봉지후 반도체 소자 탑재 기판, 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조 방법
KR102372595B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US9129912B2 (en) Encapsulant, encapsulated substrate having semiconductor devices mounting thereon, encapsulated wafer having semiconductor devices forming thereon, semiconductor apparatus, and method for manufacturing semiconductor apparatus
US9287174B2 (en) Fiber-containing resin substrate, device-mounting substrate and device-forming wafer, semiconductor apparatus, and method for producing semiconductor apparatus
KR102194156B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP6117715B2 (ja) 真空ラミネーション装置および半導体装置の製造方法
JP6250846B2 (ja) 半導体装置の製造方法
US11984327B2 (en) Method for producing power module, and power module
TW201419426A (zh) 封裝蓋體的製作方法
JP2015154011A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right