KR102194156B1 - 반도체 장치의 제조 방법 및 반도체 장치 - Google Patents

반도체 장치의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR102194156B1
KR102194156B1 KR1020140104171A KR20140104171A KR102194156B1 KR 102194156 B1 KR102194156 B1 KR 102194156B1 KR 1020140104171 A KR1020140104171 A KR 1020140104171A KR 20140104171 A KR20140104171 A KR 20140104171A KR 102194156 B1 KR102194156 B1 KR 102194156B1
Authority
KR
South Korea
Prior art keywords
resin
cavity
substrate
semiconductor element
semiconductor device
Prior art date
Application number
KR1020140104171A
Other languages
English (en)
Other versions
KR20150020098A (ko
Inventor
도모아키 나카무라
도시오 시오바라
히데키 아키바
스스무 세키구치
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20150020098A publication Critical patent/KR20150020098A/ko
Application granted granted Critical
Publication of KR102194156B1 publication Critical patent/KR102194156B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Abstract

본 발명은 종래의 충전재에 의한 휘어짐 대책 및 밀봉층 형성 시의 불량 소자수에 따른 수지 충전량의 조정을 행하지 않고, 번잡한 공정을 감소시키면서, 휘어짐이 감소되고, 내열성, 내습성이 우수한 반도체 장치를 제조할 수 있는 반도체 장치의 제조 방법을 제공한다.
반도체 소자 비탑재 기판 상에, 밀봉층의 형성에 필요한 양보다 많은 양의 열경화성 수지를 적재하는 수지 적재 공정, 제1 캐비티 내를 실온 내지 200℃로 가열하고, 성형 금형의 상부 금형 및 하부 금형 중 한쪽 금형에 반도체 소자 탑재 기판을 배치하고, 다른쪽 금형에 반도체 소자 비탑재 기판을 배치하는 배치 공정, 상부 금형 및 하부 금형을 가압하여 잉여의 열경화성 수지를 제1 캐비티의 외부에 배출하는 수지 배출 공정, 상부 금형 및 하부 금형을 가압하면서 열경화성 수지를 성형하고, 반도체 소자 탑재 기판, 반도체 소자 비탑재 기판 및 밀봉층을 일체화시키는 일체화 공정을 갖는 반도체 장치의 제조 방법.

Description

반도체 장치의 제조 방법 및 반도체 장치{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE}
본 발명은 성형 금형을 이용한 반도체 장치의 제조 방법, 및 그에 의해 제조된 반도체 장치에 관한 것이다.
종래부터 웨이퍼 수준의 밀봉 방법이나, 반도체 소자를 매트릭스 형상으로 탑재한 유기 기판을 열경화성 에폭시 수지로 편면 성형하는 방법은 다양하게 제안되어 검토되고 있다(특허문헌 1-3).
상기 방식으로 반도체 장치를 제조할 때, 기판의 크기가 작은 것에서는, 에폭시 수지의 선팽창 계수를 조정함으로써 밀봉 후의 기판의 휘어짐을 제어할 수 있었다.
직경 8인치(200mm) 정도의 소직경 웨이퍼 등의 기판이나 소 사이즈의 유기 기판을 사용한 경우에는 현 상황에서도 큰 문제도 없이 밀봉 성형할 수 있지만, 8인치 직경 이상의 웨이퍼나 대형의 유기 기판에서는 밀봉 후, 에폭시 수지 등의 수축 응력이 크기 때문에 편면 성형한 웨이퍼나 유기 기판에서는 큰 휘어짐이나 기판의 균열이 발생하여 반도체 장치를 제조할 수 없게 되어 있다.
웨이퍼나 금속 기판의 대형화에 수반되는 상기와 같은 문제를 해결하기 위해서는 충전재를 95 중량％ 수준까지 충전하는 것이나, 수지의 저탄성화로 경화 시의 수축 응력을 작게 하는 것이 필요하다.
일본 특허 공개 제2001-044324호 공보 일본 특허 공개 제2003-213087호 공보 일본 특허 공개 제2009-032842호 공보
그러나, 충전재를 95 중량％ 수준까지 충전하여 충분히 성형 가능한 성능을 갖는 열경화성 수지는 현재 제조할 수 없다. 또한, 휘어짐이 발생하지 않는 수준까지 저탄성화하면 내열성이나 내습성이 저하되는 등의 결함이 발생한다.
복수의 반도체 소자를 탑재한 기판을 수지로 밀봉하여 밀봉층을 형성할 때, 불량의 반도체 소자가 있는 경우에는 그 불량 소자를 제거하고 나서 밀봉을 행하고 있다. 이 경우, 밀봉층의 형성에 필요한 수지의 양은 제거한 불량 소자의 부피만큼 많아진다. 이 때문에, 밀봉층의 형성에 필요한 수지의 부피 제어가 필요하게 된다.
그러나, 이와 같이 밀봉 시에 매회 필요한 수지량을 산출하여 충전량을 조정하는 것은 매우 번잡하고, 공정 시간을 증가시킨다는 문제나, 충전량이 충분하지 않아 밀봉층에 공극이 형성되는 등의 결함이 발생한다는 문제가 생긴다.
본 발명은 상술한 바와 같은 문제를 감안하여 이루어진 것으로, 종래의 충전재에 의한 휘어짐 대책 및 밀봉층 형성 시의 불량 소자수에 따른 수지 충전량의 조정을 행하지 않고, 번잡한 공정을 감소시키면서 휘어짐이 감소되어, 내열성, 내습성이 우수한 반도체 장치를 제조할 수 있는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명에 따르면, 상부 금형 및 하부 금형을 갖는 성형 금형을 이용하여 반도체 장치를 제조하는 방법으로서, 반도체 소자 탑재 기판과, 반도체 소자 비탑재 기판과, 이들 기판의 사이에 형성되는 열경화성 수지를 포함하는 밀봉층을 일체화시키기 위한 제1 캐비티를 갖는 상기 성형 금형을 준비하는 준비 공정, 상기 반도체 소자 비탑재 기판 상에, 상기 밀봉층의 형성에 필요한 양보다 많은 양의 상기 열경화성 수지를 적재하는 수지 적재 공정, 상기 제1 캐비티 내를 실온 내지 200℃로 가열하고, 상기 성형 금형의 상기 상부 금형 및 상기 하부 금형 중 한쪽 금형에 상기 반도체 소자 탑재 기판을 배치하고, 다른쪽 금형에 상기 반도체 소자 비탑재 기판을 배치하는 배치 공정, 상기 상부 금형 및 상기 하부 금형을 가압하여 잉여의 상기 열경화성 수지를 상기 제1 캐비티의 외부에 배출하는 수지 배출 공정, 상기 상부 금형 및 상기 하부 금형을 가압하면서 상기 열경화성 수지를 성형하고, 상기 반도체 소자 탑재 기판, 상기 반도체 소자 비탑재 기판 및 상기 밀봉층을 일체화시키는 일체화 공정, 및 상기 일체화한 기판을 상기 성형 금형으로부터 취출하여, 다이싱함으로써 개편화하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
이러한 반도체 장치의 제조 방법이면, 불량의 반도체 소자를 제거한 경우라도 그 때마다 충전할 수지량을 조정할 필요는 없고, 공극을 발생시키지 않고 확실하게 기판과 밀봉층을 일체화할 수 있다. 또한, 미리 열경화성 수지를 반도체 비탑재 기판 상에 형성해 둠으로써 공정 시의 번잡함을 감소시킬 수 있고, 분체의 사용에 의한 제조 라인의 오염을 막을 수 있다. 또한, 대형 기판을 밀봉하더라도 밀봉 후의 기판의 휘어짐이나 균열을 억제할 수 있어, 웨이퍼 수준에서 일괄 밀봉하는 것이 가능해진다.
상기 준비 공정에 있어서, 상기 제1 캐비티와 러너를 통해 연결한 제2 캐비티를 더 갖는 상기 성형 금형을 준비하고, 상기 수지 배출 공정에 있어서, 상기 잉여의 상기 열경화성 수지를 상기 제2 캐비티에 배출하는 것이 바람직하다.
이와 같이 하면, 제1 캐비티 내부를 충만시키면서 잉여의 열경화성 수지를 제1 캐비티의 외부에 용이하게 배출할 수 있다.
상기 수지 적재 공정에 있어서, 상기 열경화성 수지를 상기 밀봉층의 형성에 필요한 양보다 0.1 내지 70vol％ 많아지도록 적재하는 것이 바람직하다.
이와 같이, 필요한 양보다 0.1vol％ 많아지도록 적재하면, 제1 캐비티 내부를 확실하게 충만시킬 수 있고, 70vol％ 많아지도록 적재하면, 잉여의 열경화성 수지가 증가하는 것을 억제하여 비용의 증가를 억제할 수 있다.
상기 일체화 공정에 있어서, 상기 제1 캐비티 내 또는 상기 제2 캐비티 내를 가압하여 상기 열경화성 수지를 성형하는 것이 바람직하다.
이와 같이 하면, 밀봉층의 공극을 감소시킬 수 있어, 제조하는 반도체 장치의 성능을 향상시킬 수 있다.
이 때, 상기 제1 캐비티 내의 가압을 상기 제2 캐비티에 공기 또는 불활성 가스를 압입함으로써 행할 수 있다. 이 때, 상기 제2 캐비티로의 공기 또는 불활성 가스의 압입을 외부 펌프 또는 실린더에 의해 행할 수 있다.
이와 같이 하면, 용이하게 제1 캐비티 내를 가압할 수 있다.
상기 배치 공정에 있어서, 상기 제2 캐비티 내의 온도를 상기 제1 캐비티 내의 온도보다 높은 온도로 가열하고, 상기 수지 배출 공정에 있어서, 상기 제2 캐비티에 배출한 상기 잉여의 열경화성 수지를 상기 제1 캐비티 내의 상기 열경화성 수지보다 먼저 경화시킬 수도 있다. 이 때, 상기 제2 캐비티 내의 온도를 100 내지 250℃의 범위 내의 온도로 가열할 수 있다.
이와 같이 하면, 제1 및 제2 캐비티의 용적, 적재하는 열경화성 수지의 양에 상관없이, 확실히 제1 캐비티 내를 밀폐하여 기판과 밀봉층을 일체화할 수 있다.
상기 일체화 공정에 있어서, 상기 제1 캐비티 내의 분위기를 감압하여 상기 열경화성 수지를 성형할 수도 있다. 이 때, 상기 제1 캐비티 내의 분위기를 감압하여 진공도 0.01333 내지 13.33KPa로 할 수 있다.
이와 같이 하면, 보다 효과적으로 밀봉층의 공극을 감소시킬 수 있다.
본 발명의 반도체 장치의 제조 방법은 상기 열경화성 수지의 성형을 압축 성형으로 행할 수 있다.
또한, 상기 열경화성 수지로서, 에폭시 수지, 실리콘 수지, 및 실리콘·에폭시 혼성 수지 중 어느 하나를 사용할 수 있다.
이러한 수지를 이용함으로써 내열성, 내습성이 우수한 반도체 장치를 제조할 수 있다.
또한, 상기 반도체 장치의 제조 방법에 의해 제조된 반도체 장치를 제공한다.
이러한 반도체 장치는 내열성, 내습성이 우수함과 동시에, 휘어짐이 억제된 결과 잔류 왜곡이 적은 것이 된다.
본 발명의 반도체 장치의 제조 방법에서는, 반도체 소자 비탑재 기판 상에 밀봉층의 형성에 필요한 양보다 많은 양의 열경화성 수지를 적재한 후, 금형에 반도체 소자 탑재 기판과 반도체 소자 비탑재 기판을 배치하고, 상부 금형 및 상기 하부 금형을 가압하여 잉여의 열경화성 수지를 제1 캐비티의 외부에 배출하기 때문에, 불량의 반도체 소자를 제거한 경우라도 밀봉층 형성 시에 불량 소자수에 따른 수지 충전량의 조정을 행할 필요가 없고, 공극 등을 발생시키지 않고 확실히 기판과 밀봉층을 일체화할 수 있고, 공정이 번잡함이나 제조 라인의 오염 등을 줄일 수 있다. 또한, 반도체 소자 탑재 기판과, 반도체 소자 비탑재 기판과, 이들 기판 사이에 형성되는 열경화성 수지를 포함하는 밀봉층을 일체화시키기 때문에, 대형 기판을 밀봉하더라도 밀봉 후의 기판의 휘어짐이나 균열을 억제할 수 있고, 또한 웨이퍼 수준으로 일괄 밀봉하는 것이 가능해진다.
도 1은 본 발명의 반도체 장치의 제조 방법의 흐름도이다.
도 2는 본 발명의 반도체 장치를 도시한 개략도이다.
도 3은 본 발명의 반도체 장치의 제조 방법에서 사용할 수 있는 금형의 다른 일례를 도시한 도면이다.
이하, 본 발명에 대하여 실시 형태를 설명하지만, 본 발명은 여기에 한정되는 것은 아니다.
상술한 바와 같이, 수지 밀봉 시에 있어서, 불량의 반도체 소자를 제거한 경우라도, 그 때마다 필요한 수지량을 산출하여 충전량을 조정하지 않고, 번잡한 공정을 감소시키면서 기판과 밀봉층을 일체화할 수 있는 반도체 장치의 제조 방법이 요망되고 있다.
본 발명자들은 상기 과제를 달성하기 위해 예의 검토를 거듭한 결과, 이하의 것을 발견하여 본 발명을 완성시켰다. 즉, 반도체 소자 비탑재 기판 상에 밀봉층의 형성에 필요한 양보다 많은 양의 열경화성 수지를 적재한 후, 금형에 반도체 소자 탑재 기판과 반도체 소자 비탑재 기판을 배치하고, 상부 금형 및 하부 금형을 가압하여 잉여의 열경화성 수지를 제1 캐비티의 외부에 배출하도록 하면, 상기 수지의 충전량의 조정을 행하지 않고, 번잡한 공정을 감소시키면서 기판과 밀봉층을 확실하게 일체화할 수 있다.
우선, 본 발명의 반도체 장치의 제조 방법에 의해 제조되는 본 발명의 반도체 장치에 대하여 설명한다.
도 2에 나타낸 바와 같이, 본 발명의 반도체 장치(20)는 주로 반도체 소자(7), 반도체 소자 탑재 기판(5), 반도체 소자 비탑재 기판(6), 및 열경화성 수지를 포함하는 밀봉층(11)으로 구성된다. 반도체 소자(7)는 반도체 소자 탑재 기판(5) 상에 탑재된다. 이 반도체 소자(7)를 밀봉하기 위한 밀봉층(11)은 반도체 소자 탑재 기판(5)과 반도체 소자 비탑재 기판(6)의 사이에 형성된다. 반도체 장치(20)의 두께는 내장하는 반도체 소자(7)의 두께에 의존하지만, 1mm 이하가 반도체 장치를 가전 등에 실장할 때에 소형화할 수 있다는 점에서 바람직하다.
이 본 발명의 반도체 장치는 이하에 상세히 설명하는 본 발명의 반도체 장치의 제조 방법에 의해 제조되는 것이다. 도 1에 본 발명의 반도체 장치의 제조 방법의 흐름도를 나타낸다.
〔(A) 준비 공정〕
준비 공정에서는 반도체 소자 탑재 기판과, 반도체 소자 비탑재 기판과, 이들 기판 사이에 형성되는 열경화성 수지를 포함하는 밀봉층을 일체화시키기 위한 제1 캐비티(4)를 갖는 성형 금형(3)을 준비한다. 성형 금형(3)은 상부 금형(1) 및 하부 금형(2)으로 구성된다.
이 성형 금형은 압축 성형에 이용하는 것과 같은 캐비티 부분에 가동하는 구조가 갖춰진 것이어도 상관없다.
제1 캐비티(4)의 크기, 형상은 특별히 한정되지 않고, 제조하는 반도체 장치에 따라 적절히 구성할 수 있다. 제1 캐비티(4)는 상부 금형(1) 또는 하부 금형(2) 중 어느 쪽에 형성되어 있을 수도 있고, 양쪽에 형성되어 있을 수도 있다.
여기서 준비하는 성형 금형(3)으로서, 제1 캐비티(4)와 러너(10)를 통해 연결한 제2 캐비티(9)를 더 갖는 것으로 할 수 있다.
〔(B) 수지 적재 공정〕
수지 적재 공정에서는, 반도체 소자 비탑재 기판(6) 상에, 밀봉층(11)의 형성에 필요한 양보다 많은 양의 열경화성 수지(8)를 적재한다.
이와 같이 열경화성 수지(8)를 적재하면, 반도체 소자 탑재 기판(5)으로부터 일부 불량의 반도체 소자를 제거한 경우라도, 종래 행하던 것과 같은 제거한 반도체 소자의 개수에 따라 필요한 열경화성 수지의 양을 산출하여 충전량을 조정할 필요는 없다. 또한, 제1 캐비티(4) 내에 열경화성 수지를 외부로부터 충전하는 등의 번잡한 공정을 배제할 수 있다.
여기서, 밀봉층의 형성에 필요한 수지의 양은, 예를 들면 반도체 소자 탑재 기판(5) 상에 반도체 소자가 1개도 탑재되어 있지 않은 경우에 필요한 양으로 할 수 있다. 이와 같이 하면, 불량의 반도체 소자의 개수에 상관없이, 미충전 공극부가 형성되지 않고 확실하게 밀봉층을 형성할 수 있다.
열경화성 수지(8)는 밀봉층의 형성에 필요한 양보다 0.1 내지 70vol％ 많아지도록 적재하는 것이 바람직하다.
이와 같이, 필요한 양보다 0.1vol％ 많아지도록 적재하면, 제1 캐비티 내부를 확실하게 충만시킬 수 있고, 70vol％ 이하가 되도록 충전하면, 잉여의 열경화성 수지가 증가하는 것을 억제하여 비용의 증가를 억제할 수 있다.
〔(C) 배치 공정〕
배치 공정에서는, 제1 캐비티 내를 실온 내지 200℃로 가열하고, 성형 금형(3)의 상부 금형(1) 및 하부 금형(2) 중 한쪽 금형에 반도체 소자 탑재 기판(5)을 배치하고, 다른쪽 금형에 상기 수지 적재 공정에서 열경화성 수지(8)를 적재한 반도체 소자 비탑재 기판(6)을 배치한다. 배치 방법은 특별히 제한되지 않지만, 기판을 가열한 상부 금형(1) 및 하부 금형(2)의 표면에 흡인 방식 등으로 흡착시킴으로써 행할 수 있다.
여기서, 반도체 소자 탑재 기판(5) 및 반도체 소자 비탑재 기판(6)을 어느 금형에 배치할지는 특별히 한정되지 않는다. 도 1의 (C)는 반도체 소자 탑재 기판(5)을 상부 금형(1)에 배치한 예를 나타내고 있다.
반도체 소자 탑재 기판(5) 및/또는 반도체 소자 비탑재 기판(6)으로서는, 예를 들면 직사각 형상의 기판 또는 원반 형상의 웨이퍼로 할 수 있고, 무기 기판, 금속 기판, 또는 유기 수지 기판을 사용할 수 있다. 반도체 소자 탑재 기판(5)은 이러한 기판에 반도체 소자(7)가 적재 또는 형성된 것이고, 반도체 소자 비탑재 기판(6)은 반도체 소자가 적재 또는 형성되어 있지 않은 것이다. 특히 유기 수지 기판을 사용하는 경우에는, 후술하는 팽창 계수를 제어하는 관점에서 섬유 함유의 유기 수지 기판을 사용할 수도 있다.
무기 기판으로서는 세라믹 기판, 실리콘 웨이퍼 등, 금속 기판으로서는 표면이 절연 처리된 구리나 알루미늄 기판 등이 대표적인 것이다. 유기 수지 기판으로서는 BT(비스말레이미드트리아진) 수지 기판, 유리 에폭시 기판, FRP(섬유 강화 플라스틱) 기판 등을 들 수 있다.
섬유 함유의 유기 수지 기판에 적용할 수 있는 섬유로서는, 탄소 섬유, 유리 섬유, 석영 유리 섬유, 금속 섬유 등의 무기 섬유, 방향족 폴리아미드 섬유, 폴리이미드 섬유, 폴리아미드이미드 섬유 등의 유기 섬유, 나아가 탄화규소 섬유, 탄화티탄 섬유, 보론 섬유, 알루미나 섬유 등을 들 수 있다. 섬유 함유의 유기 수지 기판으로서는 이들 섬유로 보강된 에폭시 수지, BT 수지나 실리콘 수지 기판을 들 수 있다. 제품 특성에 따라 이 종류의 기판 이외에도 절연성을 유지할 수 있으면, 어떠한 것도 사용할 수 있다. 가장 바람직한 섬유 함유의 유기 수지 기판으로서는, 유리 섬유, 석영 섬유, 탄소 섬유 등으로 보강된 것이 바람직하다. 그 중에서도 절연성이 높은 유리 섬유나 석영 유리 섬유를 사용한 것이 바람직한 것이다.
상기와 같은 보강용 섬유의 형태로서는, 장섬유 필라멘트를 일정 방향으로 정렬시킨 로빙, 클로스, 부직포 등의 시트상의 것, 나아가 촙 스트랜드 매트 등, 적층체를 형성할 수 있는 것이면 특별히 제한은 되지 않는다.
금속 기판, 무기 기판, 또는 유기 수지 기판에 있어서, 어느 기판의 경우도 두께는 20μm 내지 1mm가 바람직하고, 보다 바람직하게는 30μm 내지 500μm, 더욱 바람직하게는 30μm 내지 200μm이다. 20μm 이상이면 너무 얇은 것에 따른 변형을 방지할 수 있고, 특히 무기 기판을 사용한 경우에는 취급 시의 균열을 억제할 수 있다. 또한, 1mm 이하이면 반도체 장치가 두꺼워지는 것을 방지할 수 있다.
반도체 소자 탑재 기판과 반도체 소자 비탑재 기판은 유사한 물리 특성을 갖는 것임이 바람직하고, 특히 양 기판의 선팽창 계수가 실질적으로 동등하거나 25ppm/℃ 이하, 특히 15ppm/℃ 이하인 것끼리를 사용하는 것이 보다 바람직하다. 특히, 양 기판 사이의 물리 특성이 유사하면 열경화성 수지(8)로 성형 밀봉한 후의 반도체 장치의 휘어짐의 발생이 보다 억제된다.
또한, 반도체 소자 탑재 기판 및 반도체 소자 비탑재 기판으로서 유기 수지 기판을 사용하는 경우, 그의 적어도 한쪽의 유기 수지 기판, 바람직하게는 양쪽의 유기 수지 기판은 실온 내지 200℃에서의 선팽창 계수가 3 내지 25ppm/℃인 유기 수지 기판인 것이, 제조하는 반도체 장치의 휘어짐의 감소 면에서 바람직하다. 또한, 본원에서 실온이란 25℃±10℃를 의미한다(이하, 동일).
또한, 반도체 소자 탑재 기판으로서 실리콘 웨이퍼 등의 무기 기판이나 유기 수지 기판을 사용하는 경우, 이 반도체 소자를 탑재한 무기 기판이나 유기 수지 기판의 팽창 계수는 실온 내지 200℃에 있어서 X-Y 방향에서 3 내지 15ppm/℃인 것이 바람직하다.
또한, 반도체 소자 비탑재 기판으로서 유기 수지 기판을 이용하는 경우에도, 그 유기 수지 기판의 팽창 계수는 실온 내지 200℃에 있어서 X-Y 방향에서 5 내지 25ppm/℃인 것이 바람직하다. 이러한 범위의 유기 수지 기판이면, 반도체 소자 탑재 기판과의 팽창 계수의 차이가 작아, 제조되는 반도체 장치의 휘어짐을 보다 억제할 수 있다. 또한, 유기 수지 기판의 팽창 계수는, 보다 바람직하게는 5 내지 20ppm/℃이고, 더욱 바람직하게는 5 내지 15ppm/℃이다.
상기 기판의 크기는 세로 20 내지 500mm, 가로가 100 내지 500mm 정도인 것이 생산성이나 취급 용이성 면에서 바람직하다. 또한, 원형상의 기판으로서는 직경이 50 내지 400mm 정도인 것이 생산성이나 취급 용이성 면에서 바람직하다. 이러한 기판이면, 반도체 소자를 기판 상에 배치하거나 와이어 본더로 금선 등을 접속하는 것이 용이하다.
〔(D) 수지 배출 공정〕
수지 배출 공정에서는, 상부 금형(1) 및 하부 금형(2)을 가압하여 잉여의 열경화성 수지(8)를 제1 캐비티(4)의 외부에 배출한다.
도 1에 나타낸 바와 같이, 예를 들면 상기 준비 공정 (A)에 있어서, 상기한 제2 캐비티(9)를 더 갖는 성형 금형(3)을 준비하고, 수지 배출 공정 (D)에 있어서, 잉여의 열경화성 수지(8)를 제2 캐비티(9)에 배출할 수 있다.
제2 캐비티(9) 및 러너(10)의 크기, 형상은 특별히 한정되지 않으며, 사용하는 성형 금형의 크기, 형상이나 충전하는 열경화성 수지의 양 등에 따라 적절히 구성할 수 있다. 또한, 제2 캐비티(9)는 상부 금형(1) 또는 하부 금형(2)의 어느 쪽에 형성되어 있을 수도 있고, 양쪽에 형성되어 있을 수도 있다.
예를 들면, 제1 캐비티(4)와 제2 캐비티(9)의 용량의 합계가 수지 적재 공정 (B)에서 적재하는 열경화성 수지(8)의 부피보다 커지도록 구성할 수 있다. 이와 같이 하면, 잉여의 열경화성 수지(8)가 성형 금형으로부터 흘러 넘치거나, 나아가 버(burr)가 형성되는 것을 피할 수 있다.
이 경우, 후속 공정인 일체화 공정에 있어서 열경화성 수지를 성형할 때에 제1 캐비티(4) 내를 확실하게 밀폐 상태로 하기 위해, 예를 들면 상기한 배치 공정 (C)에 있어서, 제2 캐비티(9) 내의 온도를 제1 캐비티(4) 내의 온도보다 높은 온도로 가열하고, 수지 배출 공정 (D)에 있어서, 제2 캐비티(9)에 배출한 잉여의 열경화성 수지를 제1 캐비티(4) 내의 열경화성 수지보다 먼저 경화시킬 수 있다. 여기서, 제2 캐비티(9) 내의 온도를 100 내지 250℃의 범위 내의 온도로 할 수 있다.
또는, 후술하는 바와 같이, 제1 캐비티(4) 내 또는 제2 캐비티(9) 내를 가압하면서 열경화성 수지를 성형할 수도 있다.
〔(E) 일체화 공정〕
일체화 공정에서는, 상부 금형(1) 및 하부 금형(2)를 가압하면서 열경화성 수지(8)를 성형하고, 반도체 소자 탑재 기판(5), 반도체 소자 비탑재 기판(6), 및 밀봉층(11)을 일체화시킨다. 이와 같이 반도체 소자의 표리면에 2매의 기판을 사용하여, 이들 기판 사이를 열경화성 수지로 성형 밀봉함으로써, 휘어짐의 발생이 거의 없으며, 내열성, 내습성이 우수한 반도체 장치를 제조할 수 있다. 일체화된 반도체 소자 탑재 기판 및 반도체 소자 비탑재 기판의 간격, 즉 밀봉층(11)의 높이는 20 내지 1000μm인 것이 바람직하다.
일체화 공정에서는, 통상 사용되는 압축 성형을 이용할 수 있다. 구체적으로는, 일체화 공정에 있어서, 실온 하 또는 가열 하에서 상부 금형과 하부 금형을 가압하여 반도체 소자 비탑재 기판(6) 상에 적재한 열경화성 수지(8)를 압축 성형할 수 있다. 이 경우에는, 상기 수지 배출 공정 (D)에 있어서, 가열한 상하 금형을 가압 하에서 클램핑하고, 잉여의 열경화성 수지(8)를 제1 캐비티(4)의 외부에 배출하여, 그대로 열경화성 수지(8)를 열경화시킨다.
일체화 공정에서는, 제1 캐비티(4) 내 또는 제2 캐비티(9) 내를 가압하여 열경화성 수지를 성형할 수 있다. 이와 같이 하면, 간극으로의 충전성을 향상시킬 수 있어, 밀봉층(11)의 공극의 발생을 감소시킬 수 있다.
구체적인 방법으로서, 제2 캐비티에, 예를 들면 외부 펌프 또는 실린더를 이용하여 공기 또는 불활성 가스를 압입함으로써 제1 캐비티 내를 가압할 수 있다.
또는, 간극으로의 충전성을 향상시키기 위해, 제1 캐비티 내의 분위기를 감압하여 열경화성 수지(8)를 성형할 수도 있다. 감압도로서는 가능한 한 진공에 가까운 수준까지 감압하는 편이 좋다. 예를 들면, 진공도를 0.01333 내지 13.33KPa(0.1 내지 100Torr)로 할 수 있다.
일체화 공정에서 이용하는 열경화성 수지(8)는 다른 성분을 포함하는 조성물의 형태로 할 수도 있다. 열경화성 수지는, 통상 100℃ 이하의 가열 하에서 액상화하는 고형의 에폭시 수지, 실리콘 수지, 또는 에폭시 수지와 실리콘 수지를 포함하는 실리콘·에폭시 혼성 수지가 바람직하게 사용된다. 가열 하에서 액상화하는 고형의 열경화성 수지를 이용하면, 분체의 열경화성 수지를 이용했을 때에 발생하는 라인의 오염을 회피할 수 있다.
이 에폭시 수지의 예로서, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 3,3',5,5'-테트라메틸-4,4'-비페놀형 에폭시 수지 또는 4,4'-비페놀형 에폭시 수지와 같은 비페놀형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 비스페놀 A 노볼락형 에폭시 수지, 나프탈렌디올형 에폭시 수지, 트리스페닐올메탄형 에폭시 수지, 테트라키스페닐올에탄형 에폭시 수지, 및 페놀디시클로펜타디엔노볼락형 에폭시 수지의 방향환을 수소화한 에폭시 수지, 지환식 에폭시 수지 등 실온에서 액상이나 고체인 공지된 에폭시 수지를 사용할 수 있다. 또한, 필요에 따라, 상기 이외의 에폭시 수지를 일정량 이하 병용할 수 있다.
또한, 반도체 소자를 밀봉하는 점에서 열경화성 수지 중의 염소 등의 할로겐 이온, 또한 나트륨 등의 알칼리 이온은 최대한 줄인 것임이 바람직하다. 통상, 이온 교환수 50ml에 시료 10g을 첨가하고, 밀봉하여 120℃의 오븐 내에 20시간 정치한 후, 가열 추출하는 120℃에서의 추출에서 어느 이온이나 10ppm 이하인 것이 바람직하다.
상기 에폭시 수지의 경화제로서는 페놀 노볼락 수지, 각종 아민 유도체, 산 무수물이나 산 무수물기를 일부 개환시켜 카르복실산을 생성시킨 것 등을 사용할 수 있다. 그 중에서도 반도체 장치의 신뢰성을 확보하기 위해 페놀 노볼락 수지가 바람직하다.
상기 에폭시 수지와 경화제의 반응을 촉진하기 위해 이미다졸 유도체, 포스핀 유도체, 아민 유도체, 유기 알루미늄 화합물 등의 금속 화합물 등을 사용할 수도 있다. 예를 들면, 에폭시 수지와 페놀노볼락 수지의 혼합비는 에폭시기와 페놀성 수산기의 비율이 1:0.8 내지 1.3이 되도록 혼합하는 것이 바람직하다.
그 밖에, 에폭시 수지 조성물에는 필요에 따라 각종 첨가제를 더 배합할 수 있다. 예를 들면, 수지의 성질을 개선할 목적으로 다양한 열가소성 수지, 열가소성 엘라스토머, 유기 합성 고무, 실리콘계 등의 저응력제, 왁스류, 할로겐 트랩제 등의 첨가제를 첨가 배합할 수 있다.
또한, 상기 실리콘 수지로서는 축합성이나 열경화성의 실리콘 수지 등이 사용 가능하다. 그 중에서도 부가 경화형 실리콘 수지의 조성물이 바람직하다. 부가 경화형 실리콘 수지 조성물에는, (A) 비공액성 이중 결합기(예를 들면, 비닐기 등의 알케닐기)를 갖는 오르가노폴리실록산, (B) 오르가노하이드로젠폴리실록산, 및 (C) 백금계 촉매를 필수 성분으로 하는 부가 경화형 실리콘 수지 조성물이 바람직하게 사용된다.
또한, 상기 실리콘·에폭시 혼성 수지로서는, 상기 에폭시 수지와 상기 실리콘 수지를 포함하는 공중합체 등을 들 수 있다.
상기, 열경화성 수지로서 이용할 수 있는 에폭시 수지, 실리콘 수지, 실리콘·에폭시 혼성 수지의 조성물에는 무기 충전재를 배합할 수 있다. 배합되는 무기 충전재로서는, 예를 들면 용융 실리카, 결정성 실리카 등의 실리카류, 알루미나, 질화규소, 질화알루미늄, 알루미노실리케이트, 보론니트라이드, 유리섬유, 삼산화안티몬 등을 들 수 있다. 이들 무기 충전재의 평균 입경이나 형상은 특별히 한정되지 않지만, 대형 기판 사이의 간극이 1mm 이하인 협소부로의 충전성을 확보하기 위해서는 최대 입경이 75μm 이하, 바람직하게는 50μm 이하가 바람직하다. 특히 기판 사이가 500μm 이하인 경우에는 최대 30μm 이하이고, 형상도 구상의 입자가 적합한 것이다. 75μm 이하의 충전재를 이용하면 국소적인 유동성의 저하가 억제되고, 충분한 충전성이 확보되어, 공극이나 미충전을 억제할 수 있다.
특히 에폭시 수지 조성물에 첨가하는 상기 무기 충전재는 에폭시 수지와 무기 충전재의 결합 강도를 강하게 하기 위해, 실란 커플링제, 티타네이트 커플링제 등의 커플링제로 미리 표면 처리한 것을 배합할 수도 있다.
이러한 커플링제로서는, 예를 들면 γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란 등의 에폭시 관능성 알콕시실란, N-β(아미노에틸)-γ-아미노프로필트리메톡시실란, γ-아미노프로필트리에톡시실란, N-페닐-γ-아미노프로필트리메톡시실란 등의 아미노 관능성 알콕시실란, γ-머캅토프로필트리메톡시실란 등의 머캅토 관능성 알콕시실란 등을 이용하는 것이 바람직하다. 또한, 표면 처리에 이용하는 커플링제의 배합량 및 표면 처리 방법에 대해서는 특별히 제한되는 것은 아니다.
실리콘 수지 조성물이나 실리콘·에폭시 혼성 수지 조성물의 경우도 무기질 충전재 표면을 상기와 같은 커플링재로 처리할 수도 있다.
무기 충전재의 충전량은 에폭시 수지 조성물이나 실리콘 수지, 실리콘·에폭시 혼성 수지의 조성물 중의 수지의 총량 100 질량부에 대하여 20 내지 1300 질량부, 특히 50 내지 1000 질량부가 바람직하다. 20 질량부 이상이면, 충분한 강도를 얻을 수 있고, 1300 질량부 이하이면, 증점에 의한 유동성의 저하가 생기기 어려워 충전성의 불량을 방지할 수 있고, 기판 상에 배열된 반도체 소자의 완전 밀봉이 가능하다. 또한, 이 무기 충전재는 조성물 전체의 15 내지 95 질량％, 특히 30 내지 90 질량％의 범위로 함유하는 것이 바람직하다.
〔(F) 다이싱 공정〕
상기 공정에 의해 공극이나 휘어짐을 발생시키지 않고, 반도체 소자가 탑재된 대형 기판의 밀봉을 행할 수 있다. 상기 방법으로 일체화한 기판을 성형 금형으로부터 취출하고, 통상 150 내지 180℃의 온도에서 1 내지 4시간 후경화함으로써 전기 특성이나 기계 특성을 안정화할 수 있다.
또한, 후경화 후 기판을 통상의 방법으로 다이싱 블레이드(12)를 이용하여 다이싱으로 개편화함으로써 반도체 장치(20)를 제조할 수 있다.
상기 반도체 장치의 제조 방법에 의해 제조된 반도체 장치(20)는 휘어짐이 억제되어 잔류 왜곡이 적은 고품질의 것이 되고, 내열성, 내습성이 우수한 것이 된다.
[실시예]
이하, 본 발명의 실시예 및 비교예를 나타내어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이들로 한정되는 것은 아니다.
(실시예 1)
이하의 반도체 소자 탑재의 유기 수지 기판, 열경화성 에폭시 수지를 적재한 반도체 소자 비탑재의 유기 수지 기판, 및 도 1의 (A)에 도시한 바와 같은 제1 캐비티와 제2 캐비티를 갖는 성형 금형을 준비하였다.
반도체 소자 탑재의 유기 수지 기판: 두께 100μm, 세로 220mm, 가로 240mm의 BT 수지 기판(선팽창 계수: 15ppm/℃). 두께 300μm, 9mm변(角)의 실리콘칩을 최대 144개 탑재 가능. 에폭시 다이본드재로 접착하고, 금선으로 기판과 접속한 144개의 실리콘칩 중 불량 칩을 30개 제거한 것.
반도체 소자 비탑재의 유기 수지 기판: 두께 100μm, 세로 214mm, 가로 234mm의 BT 수지 기판(선팽창 계수: 15ppm/℃)
열경화성 에폭시 수지: 신에쓰 가가꾸 제조 KMC-2520, 비중(25℃) 1.93, 64g(33.2cm3)
압축 성형 장치의 성형 금형 온도를 150℃로 설정하고, 상부 금형에 반도체 소자 탑재의 유기 수지 기판을 흡인함으로써 흡착시켰다. 한편, 열경화성 에폭시 수지를 적재한 반도체 소자 비탑재의 유기 수지 기판은 하부 금형에 마찬가지로 흡인 흡착시켰다.
그 후, 금형의 주위를 밀봉하고, 그의 내부를 탈기에 의해 진공도 5kPa로 한 후, 상하 금형을 닫았다. 기판 사이의 간극은 600μm로 하였다. 계속해서 20Kg/cm2의 압력을 가하여 잉여의 수지 및 공극을 러너를 통하여 제2 캐비티로 배출하였다. 이 때에 수지로의 가압이 저하되지 않도록 제2 캐비티에 공기를 도입하였다. 성형 시간은 3분간으로 행하였다.
성형 후, 일체화한 기판을 성형 금형으로부터 취출하여 실온까지 냉각한 후, 밀봉층을 조사한 바, 수지의 부족이나 공극의 형성과 같은 결함은 발생하지 않았다. 또한, 기판의 휘어짐을 측정한 바, 휘어짐량은 긴 방향에서 0.1mm, 짧은 방향에서 0.1mm였다. 추가로 180℃에서 4시간 후경화하여, 마찬가지로 휘어짐을 측정한 결과, 긴 방향에서 0.2mm, 짧은 방향에서 0.1mm로 거의 휘어짐이 없는 것이었다.
이 기판을 다이싱 테이프에 첩부하고, 다이싱을 행하여 50개의 개편화한 반도체 장치의 이면에 땜납볼을 붙여 반도체 장치를 제조하였다. 개개의 반도체 장치를 전기적으로 확인한 바 모두 문제없이 기능하고 있었다.
상기 반도체 장치의 제조를 100회 반복하고, 밀봉층을 평가한 바, 결함 발생률은 0％였다.
이와 같이, 본 발명의 반도체 장치의 제조 방법은, 불량의 반도체 소자를 제거한 경우라도 밀봉층 형성 시에 불량 소자수에 따른 수지 충전량의 조정을 행하지 않고 확실하게 기판과 밀봉층을 일체화할 수 있어, 대형 기판을 밀봉하더라도 밀봉 후의 기판의 휘어짐이나 균열을 억제할 수 있다. 미리 열경화성 수지를 반도체 비탑재 기판 상에 형성해 둠으로써 공정 시의 번잡함을 감소시킬 수 있고, 분체의 사용에 의한 제조 라인의 오염을 막을 수 있다.
(실시예 2)
도 3에 도시한 바와 같은 제1 캐비티와 제2 캐비티를 각각 별도의 블록으로 형성한 성형 금형을 준비하였다. 이 금형은 제1 캐비티 내와 제2 캐비티 내의 온도를 각각 별도로 제어할 수 있다. 상부 금형 및 하부 금형의 제1 캐비티 내의 온도를 150℃, 하부 금형의 제2 캐비티 내의 온도를 180℃로 설정하였다.
수지로의 가압 시에 제2 캐비티에 공기를 보내 넣지 않는 것 이외에는 실시예 1과 동일한 성형 공정에 의해 성형을 행하였다. 그 결과, 수지의 부족이나 공극의 형성과 같은 결함은 발생하지 않았다. 또한, 기판의 휘어짐을 측정한 바, 휘어짐량은 긴 방향에서 0.1mm, 짧은 방향에서 0.1mm였다. 추가로 180℃에서 4시간 후경화하여, 마찬가지로 휘어짐을 측정한 결과, 긴 방향에서 0.2mm, 짧은 방향에서 0.1mm로 거의 휘어짐이 없는 것이었다.
이 기판을 다이싱 테이프에 첩부하고, 다이싱을 행하여 50개의 개편화한 반도체 장치의 이면에 땜납볼을 붙여 반도체 장치를 제조하였다. 개개의 반도체 장치를 전기적으로 확인한 바 모두 문제없이 기능하고 있었다.
상기 반도체 장치의 제조를 100회 반복하고, 밀봉층을 평가한 바, 결함 발생률은 0％였다.
(비교예 1)
실시예 1과 동일한 반도체 소자 탑재의 유기 수지 기판, 반도체 소자 비탑재의 유기 수지 기판, 열경화성 수지, 성형 금형을 준비하였다. 반도체 소자 비탑재 기판에 열경화성 수지를 적재하지 않고, 반도체 소자 비탑재 기판 및 반도체 소자 탑재 기판을 금형에 배치하였다. 구체적으로는, 압축 성형 장치의 성형 금형 온도를 150℃로 설정하고, 상부 금형에 반도체 소자 탑재의 유기 수지 기판을 흡인함으로써 흡착시키고, 반도체 소자 비탑재의 유기 수지 기판은 하부 금형에 마찬가지로 흡인 흡착시켰다. 그 후, 밀봉층의 형성에 필요한 양보다 많은 양의 분체의 열경화성 에폭시 수지(신에쓰 가가꾸 제조 KMC-2520, 비중 1.93), 구체적으로는 64g을 하부 기판 상에 적층하고, 실시예 1과 동일한 조건으로 반도체 장치를 제조하여 마찬가지로 평가하였다.
제조 후의 반도체 장치의 밀봉층을 조사한 바, 수지의 부족이나 공극의 형성과 같은 결함은 발생하지 않았다. 실시예 1과 마찬가지로 상기 반도체 장치의 제조를 100회 반복하고, 밀봉층을 평가한 바, 결함 발생률은 0％였다. 그러나, 상기와 같이 반도체 소자 비탑재 기판을 금형에 배치한 후에 열경화성 수지를 적층하는 것은 매우 번잡한 작업이고, 또한 분체의 열경화성 수지를 이용했기 때문에 제조 라인의 오염이 발생하여 생산적으로 비효율적이었다.
(비교예 2)
제2 캐비티가 구비되어 있지 않은, 제1 캐비티만을 클램핑하는 압축 성형용의 상하 금형을 준비하였다. 실시예 1과 마찬가지로 불량 칩 30개를 제거한 반도체 소자 탑재의 유기 수지 기판을 이용하여, 분체의 열경화성 에폭시 수지(신에쓰 가가꾸 제조 KMC-2520, 비중 1.93)를 하부 기판 상에 52.64g 적층하였다. 이 수지의 칭량 공정은 매우 번잡하여, 생산의 방해가 되는 것이었다.
실시예 1과 동일한 조건으로 반도체 장치를 제조하여 마찬가지로 평가하였다.
제조 후의 반도체 장치의 밀봉층을 조사한 바, 공극의 발생이 확인되었다. 실시예 1과 마찬가지로 상기 반도체 장치의 제조를 100회 반복하고, 밀봉층을 평가한 바, 그의 발생률은 30％였다.
또한, 열경화성 수지로서 분체를 이용하고 있기 때문에 공정은 실시예보다 번잡해지고, 또한 제조 라인의 오염이 발생하기 때문에 생산적으로 비효율적이었다.
또한, 본 발명은 상기 실시 형태로 한정되는 것은 아니다. 상기 실시 형태는 예시이고, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용 효과를 발휘하는 것은 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.
1: 상부 금형
2: 하부 금형
3: 성형 금형
4: 제1 캐비티
5: 반도체 소자 탑재 기판
6: 반도체 소자 비탑재 기판
7: 반도체 소자
8: 열경화성 수지
9: 제2 캐비티
10: 러너
11: 밀봉층
12: 다이싱 블레이드
20: 반도체 장치

Claims (13)

  1. 상부 금형 및 하부 금형을 갖는 성형 금형을 이용하여 반도체 장치를 제조하는 방법으로서,
    반도체 소자 탑재 기판과, 반도체 소자 비탑재 기판과, 이들 기판 사이에 형성되는 열경화성 수지를 포함하는 밀봉층을 일체화시키기 위한 제1 캐비티를 갖는 상기 성형 금형을 준비하는 준비 공정,
    상기 반도체 소자 비탑재 기판 상에, 상기 밀봉층의 형성에 필요한 양보다 많은 양의 상기 열경화성 수지를 적재하는 수지 적재 공정,
    상기 제1 캐비티 내를 실온 내지 200℃로 가열하고, 상기 성형 금형의 상기 상부 금형 및 상기 하부 금형 중 한쪽 금형에 상기 반도체 소자 탑재 기판을 배치하고, 다른쪽 금형에 상기 반도체 소자 비탑재 기판을 배치하는 배치 공정,
    상기 상부 금형 및 상기 하부 금형을 가압하여 잉여의 상기 열경화성 수지를 상기 제1 캐비티의 외부에 배출하는 수지 배출 공정,
    상기 상부 금형 및 상기 하부 금형을 가압하면서 상기 열경화성 수지를 성형하고, 상기 반도체 소자 탑재 기판, 상기 반도체 소자 비탑재 기판 및 상기 밀봉층을 일체화시키는 일체화 공정, 및
    상기 일체화한 기판을 상기 성형 금형으로부터 취출하고, 다이싱함으로써 개편화하는 공정을 갖고,
    상기 준비 공정에서 상기 제1 캐비티와 러너를 통해 연결한 제2 캐비티를 더 갖는 상기 성형 금형을 준비하고, 상기 수지 배출 공정에서 상기 잉여의 상기 열경화성 수지를 상기 제2 캐비티에 배출하고,
    상기 일체화 공정에서, 상기 제1 캐비티 내 또는 상기 제2 캐비티 내를 가압하여 상기 열경화성 수지를 성형하고,
    상기 제1 캐비티 내의 가압을 상기 제2 캐비티에 공기 또는 불활성 가스를 압입함으로써 행하고, 또한,
    상기 제2 캐비티로의 공기 또는 불활성 가스의 압입을 외부 펌프 또는 실린더에 의해 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 수지 적재 공정에서, 상기 열경화성 수지를 상기 밀봉층의 형성에 필요한 양보다 0.1 내지 70vol％ 많아지도록 적재하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 배치 공정에서 상기 제2 캐비티 내의 온도를 상기 제1 캐비티 내의 온도보다 높은 온도로 가열하고, 상기 수지 배출 공정에서 상기 제2 캐비티에 배출한 상기 잉여의 열경화성 수지를 상기 제1 캐비티 내의 상기 열경화성 수지보다 먼저 경화시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제3항에 있어서, 상기 제2 캐비티 내의 온도를 100 내지 250℃의 범위 내의 온도로 가열하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항 또는 제2항에 있어서, 상기 열경화성 수지의 성형을 압축 성형으로 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제1항 또는 제2항에 있어서, 상기 열경화성 수지로서 에폭시 수지, 실리콘 수지, 및 실리콘·에폭시 혼성 수지 중 어느 하나를 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1020140104171A 2013-08-15 2014-08-12 반도체 장치의 제조 방법 및 반도체 장치 KR102194156B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-168854 2013-08-15
JP2013168854A JP6125371B2 (ja) 2013-08-15 2013-08-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20150020098A KR20150020098A (ko) 2015-02-25
KR102194156B1 true KR102194156B1 (ko) 2020-12-22

Family

ID=52556000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140104171A KR102194156B1 (ko) 2013-08-15 2014-08-12 반도체 장치의 제조 방법 및 반도체 장치

Country Status (4)

Country Link
JP (1) JP6125371B2 (ko)
KR (1) KR102194156B1 (ko)
CN (1) CN104377173A (ko)
TW (1) TWI634601B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6597471B2 (ja) * 2016-05-02 2019-10-30 信越化学工業株式会社 大面積の半導体素子搭載基材を封止する方法
JP6861506B2 (ja) * 2016-11-29 2021-04-21 Ｔｏｗａ株式会社 圧縮成形装置、圧縮成形方法、及び圧縮成形品の製造方法
CN111430249B (zh) * 2020-03-05 2022-02-22 广东工业大学 一种抑制芯片漂移与翘曲的封装方法
CN113927810B (zh) * 2021-09-22 2022-08-02 大同机械科技(江苏)有限公司 一种气压型注塑机

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004174801A (ja) * 2002-11-26 2004-06-24 Towa Corp 樹脂封止装置
WO2006100765A1 (ja) 2005-03-23 2006-09-28 Renesas Technology Corp. 半導体装置の製造方法及び圧縮成形装置
JP2012151451A (ja) * 2010-12-27 2012-08-09 Shin Etsu Chem Co Ltd 繊維含有樹脂基板、封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10296787A (ja) * 1997-04-24 1998-11-10 Matsushita Electric Ind Co Ltd インサート樹脂成形装置
JP4077118B2 (ja) * 1999-06-25 2008-04-16 富士通株式会社 半導体装置の製造方法および半導体装置製造用金型
JP3544895B2 (ja) 1999-07-30 2004-07-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
JP2003213087A (ja) 2002-01-28 2003-07-30 Matsushita Electric Works Ltd 片面封止用エポキシ樹脂組成物及び片面封止型半導体装置
JP2005225067A (ja) * 2004-02-13 2005-08-25 Apic Yamada Corp 樹脂モールド方法および樹脂モールド装置
JP2005324341A (ja) * 2004-05-12 2005-11-24 Apic Yamada Corp 樹脂モールド方法および樹脂モールド装置
JP2008137334A (ja) * 2006-12-05 2008-06-19 Sumitomo Heavy Ind Ltd 樹脂封止装置
JP4926869B2 (ja) 2007-07-26 2012-05-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5317548B2 (ja) * 2008-06-23 2013-10-16 スパンション エルエルシー 半導体装置、及びその製造方法
JP2010010374A (ja) * 2008-06-26 2010-01-14 Toshiba Corp 半導体パッケージの製造方法
KR101102912B1 (ko) * 2009-11-05 2012-01-11 삼성전기주식회사 압축 몰딩 시스템
JP2011187877A (ja) * 2010-03-11 2011-09-22 Panasonic Corp 半導体装置及びその製造方法
JP2012156149A (ja) * 2011-01-21 2012-08-16 Daiichi Seiko Co Ltd 樹脂封止装置および樹脂封止方法
JP2013004823A (ja) * 2011-06-20 2013-01-07 Panasonic Corp 半導体装置の製造方法
JP5969883B2 (ja) * 2012-10-03 2016-08-17 信越化学工業株式会社 半導体装置の製造方法
JP2014103176A (ja) * 2012-11-16 2014-06-05 Shin Etsu Chem Co Ltd 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004174801A (ja) * 2002-11-26 2004-06-24 Towa Corp 樹脂封止装置
WO2006100765A1 (ja) 2005-03-23 2006-09-28 Renesas Technology Corp. 半導体装置の製造方法及び圧縮成形装置
JP2012151451A (ja) * 2010-12-27 2012-08-09 Shin Etsu Chem Co Ltd 繊維含有樹脂基板、封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN104377173A (zh) 2015-02-25
JP2015037146A (ja) 2015-02-23
KR20150020098A (ko) 2015-02-25
TWI634601B (zh) 2018-09-01
JP6125371B2 (ja) 2017-05-10
TW201515121A (zh) 2015-04-16

Similar Documents

Publication Publication Date Title
KR102146302B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR102093272B1 (ko) 반도체 장치 및 그 제조 방법
KR101884418B1 (ko) 섬유 함유 수지 기판, 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조방법
CN104851826B (zh) 真空层压装置及半导体装置的制造方法
KR102057499B1 (ko) 봉지재 적층 복합체, 봉지후 반도체 소자 탑재 기판, 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조 방법
KR102194156B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US9129912B2 (en) Encapsulant, encapsulated substrate having semiconductor devices mounting thereon, encapsulated wafer having semiconductor devices forming thereon, semiconductor apparatus, and method for manufacturing semiconductor apparatus
US20160043012A1 (en) Fiber-containing resin substrate, device-mounting substrate and device-forming wafer, semiconductor apparatus, and method for producing semiconductor apparatus
TW201630120A (zh) 半導體裝置之製造方法及半導體裝置
KR102518301B1 (ko) 섬유함유 수지기판, 봉지후 반도체소자 탑재기판, 봉지후 반도체소자 형성 웨이퍼, 봉지후 반도체소자 탑재시트, 반도체장치, 및 반도체장치의 제조방법
JP6117715B2 (ja) 真空ラミネーション装置および半導体装置の製造方法
JP6250846B2 (ja) 半導体装置の製造方法
US11984327B2 (en) Method for producing power module, and power module
JP4462779B2 (ja) 樹脂層付ウェハ、半導体装置およびそれらの製法ならびにそれらに用いられるエポキシ樹脂組成物製タブレット、エポキシ樹脂組成物製タブレットの製造方法
TW201419426A (zh) 封裝蓋體的製作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant