JP2010027926A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010027926A
JP2010027926A JP2008189063A JP2008189063A JP2010027926A JP 2010027926 A JP2010027926 A JP 2010027926A JP 2008189063 A JP2008189063 A JP 2008189063A JP 2008189063 A JP2008189063 A JP 2008189063A JP 2010027926 A JP2010027926 A JP 2010027926A
Authority
JP
Japan
Prior art keywords
substrate
chip
semiconductor device
film
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008189063A
Other languages
English (en)
Inventor
Hisamitsu Ishikawa
寿光 石川
Atsuyuki Kata
淳之 加太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Kioxia Engineering Corp
Original Assignee
Toshiba Corp
Chubu Toshiba Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Chubu Toshiba Engineering Corp filed Critical Toshiba Corp
Priority to JP2008189063A priority Critical patent/JP2010027926A/ja
Publication of JP2010027926A publication Critical patent/JP2010027926A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】封止材形成により発生する半導体装置の反りを低減する。
【解決手段】半導体装置７０には、基板１、基板５、半導体チップ２、半導体チップ３、ダミーチップ４、封止材６、シート１１、シート１２、フィルム１３、フィルム１４、絶縁層１５、接続端子１６ａ乃至ｇ、ボール端子１７ａ乃至ｇ、リード端子１８ａ乃至ｄ、ボンディング端子１９ａ乃至ｄ、及びボンディングワイヤ２０ａ乃至ｄが設けられる。基板１上には、シート１１、半導体チップ２、シート１２、半導体チップ３、フィルム１３、ダミーチップ４、フィルム１４が積層形成される。シート１１、半導体チップ２、シート１２、半導体チップ３、フィルム１３、及びダミーチップ４は、封止材６で気密封止される。封止材６とフィルム１４上には、基板１と同じ形状で同じ熱膨張係数を有する基板５が設けられる。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関するものである。
携帯電話、情報端末機器、モバイル機器などでは小型軽量化要求が強い。この要求に対応するために、半導体チップが気密封止された半導体装置には、半導体チップの占有率の大きなＬＧＡ（Land Grid Array）、ＢＧＡ（Ball Grid Array）、スタックドＭＣＰ（Stacked Multi Chip Package）、ＴＡＢ（Tape Automated Bonding）、ＣＳＰ（Chip Size Package）などが多用される（例えば、特許文献１参照。）。
特許文献１などに記載される、例えばＢＧＡなどの半導体装置は、基板上に比較的大きな半導体チップが１つ或いは積層載置され、基板の裏面に外部端子としてのボール端子が設けられ、半導体チップが樹脂で気密封止されている。基板には、通常封止材や半導体チップよりも熱膨張係数の大きな材料が用いられる。このため、封止材形成後に半導体装置に反り（半導体チップ側に反る）が発生するという問題点がある。反り量が所定の値以上になると、半導体装置のスタンドオフやコプラナリティが悪化するという問題点がある。
特開２００２−１４１３６０号公報（頁２５図１３、頁２８図１４）
本発明は、封止材形成により発生する反りを低減することができる半導体装置及びその製造方法を提供する。
本発明の一態様の半導体装置は、第１主面と相対向する第２主面に外部端子が設けられる第１の基板と、前記第１の基板の第１主面に載置される１つ或いは積層される半導体チップと、前記１つ或いは積層される半導体チップ上に設けられる第１のフィルムと、前記第１のフィルム上に設けられる緩衝材と、前記緩衝材上に設けられる第２のフィルムと、前記第１の基板の第１主面に設けられ、前記１つ或いは積層される半導体チップ、前記第１のフィルム、及び前記緩衝材を気密封止する封止材と、第２のフィルム及び前記封止材上に設けられる第２の基板とを具備することを特徴とする。
更に、本発明の一態様の半導体装置の製造方法は、第１の基板の第１主面に１つ或いは積層される半導体チップが形成され、前記第１の基板の第１主面と相対向する第２主面に外部端子が設けられ、樹脂封止された半導体装置の製造方法であって、前記第１の基板の第１主面に前記１つ或いは積層される半導体チップを形成し、前記１つ或いは積層される半導体チップのボンディング端子と前記第１の基板の上面に設けられたリード端子をボンディングワイヤで接続する工程と、前記１つ或いは積層される半導体チップの上面に第１のフィルムを載置する工程と、前記第１のフィルムの上面にダミーチップを載置する工程と、前記ダミーチップの上面に第２のフィルムを載置する工程と、前記第２のフィルムの上面に第２の基板を載置する工程と、前記第２の基板と前記第１基板の間の空隙部にモールド樹脂を充填し、前記１つ或いは積層される半導体チップ、前記ボンディングワイヤ、前記第１のフィルム、前記ダミーチップ、及び前記第２のフィルムを気密封止する工程とを具備することを特徴とする。
本発明によれば、封止材形成により発生する反りを低減することができる半導体装置及びその製造方法を提供することができる。
以下本発明の実施例について図面を参照しながら説明する。
まず、本発明の実施例１に係る半導体装置及びその製造方法について、図面を参照して説明する。図１は半導体装置を示す断面図、図２は本実施例の半導体装置の反り状態を示す図、図３は比較例の半導体装置の反り状態を示す図である。本実施例では、スタックドＭＣＰの上面に基板と同じ材料を有する第２の基板を設け、リフロー処理工程で発生する反りを低減している。
図１に示すように、半導体装置７０には、基板１、基板５、半導体チップ（ＬＳＩチップ）２、半導体チップ（ＬＳＩチップ）３、ダミーチップ４、封止材６、シート１１、シート１２、フィルム１３、フィルム１４、絶縁層１５、接続端子１６ａ乃至ｇ、ボール端子１７ａ乃至ｇ、リード端子１８ａ乃至ｄ、ボンディング端子１９ａ乃至ｄ、及びボンディングワイヤ２０ａ乃至ｄが設けられる。ボール端子１７ａ乃至ｇは、モジュール基板のリード端子に接続される外部端子である。
半導体装置７０は、スタックドＭＣＰ（Stacked Multi Chip Package）である。半導体装置７０は、例えば携帯電話機器に使用される。
基板１は、内部に図示しない積層された配線層が形成される積層基板である。基板１は、第１主面（表面）の端部にリード端子１８ａ乃至ｄが設けられ、第１主面（表面）の中央部にシート１１を介して比較的チップサイズの大きな半導体チップ（ＬＳＩチップ）２が載置される。シート１１は、絶縁性を有し、表面及び裏面に接着層が設けられ半導体チップ（ＬＳＩチップ）２を基板１に固定させる。
基板１は、第１主面（表面）と相対向する第２主面（裏面）に絶縁層１５、接続端子１６ａ乃至ｇが設けられる。接続端子１６ａ乃至ｇは、互いに横方向が絶縁層１５で分離される。接続端子１６ａ乃至ｇの基板１とは反対側の主面に、ボール端子１７ａ乃至ｇがそれぞれ設けられる。外部端子としてのボール端子１７ａ乃至ｇには、例えば、Ｓｎ（錫）−Ｃｕ（銅）系のＰｂ（鉛）フリーはんだボールを用いている。なお、代わりにＳｎ（錫）−Ａｇ（銀）系のＰｂ（鉛）フリーはんだ、Ｓｎ（錫）−Ｚｎ（亜鉛）系のＰｂ（鉛）フリーはんだ、Ｓｎ（錫）−Ｂｉ（ビスマス）系のＰｂ（鉛）フリーはんだ、或いはＳｎ（錫）Ｐｂ（鉛）共晶はんだなどを用いてもよい。
基板１には、半導体チップ（ＬＳＩチップ）２、半導体チップ（ＬＳＩチップ）３、封止材６などよりも比較的熱膨張係数が大きなガラスエポキシ基板（ガラエポ基板とも呼称される）を用いている。ガラスエポキシ基板は、例えば２０から７０ｐｐｍ／℃の熱膨張係数を有するが、ここではＦＲ−４（６５ｐｐｍ／℃）を用いている。
半導体チップ（ＬＳＩチップ）２の第１主面（表面）には、シート１２を介して比較的チップサイズの大きな半導体チップ（ＬＳＩチップ）３が載置される。シート１２は、絶縁性を有し、表面及び裏面に接着層が設けられ半導体チップ（ＬＳＩチップ）３を基板１及び半導体チップ（ＬＳＩチップ）２に固定させる。半導体チップ（ＬＳＩチップ）２はシステムＬＳＩであり、半導体チップ（ＬＳＩチップ）３はメモリＬＳＩである。
基板１の接続端子１８ｂと半導体チップ（ＬＳＩチップ）２のボンディング端子１９ａは、ボンディングワイヤ２０ａを介して接続される。基板１の接続端子１８ａと半導体チップ（ＬＳＩチップ）３のボンディング端子１９ｂは、ボンディングワイヤ２０ｂを介して接続される。基板１の接続端子１８ｃと半導体チップ（ＬＳＩチップ）２のボンディング端子１９ｃは、ボンディングワイヤ２０ｃを介して接続される。基板１の接続端子１８ｄと半導体チップ（ＬＳＩチップ）３のボンディング端子１９ｄは、ボンディングワイヤ２０ｄを介して接続される。
半導体チップ（ＬＳＩチップ）３の第１主面（表面）には、フィルム１３を介してダミーチップ４が載置される。フィルム１３は、例えばポリイミド系樹脂からなり、表面及び裏面に接着層が設けられダミーチップ４を基板１、半導体チップ（ＬＳＩチップ）２、及び半導体チップ（ＬＳＩチップ）３に固定させる。
ここで、ダミーチップ４は、半導体チップ（ＬＳＩチップ）３と基板５の間を一定に保つ緩衝材と機能し、半導体チップ（ＬＳＩチップ）２及び半導体チップ（ＬＳＩチップ）３と同じ材料からなるパターンが形成されていないシリコンチップを用いている。シリコンチップの熱膨張係数は、３ｐｐｍ／℃である。なお、シリコンチップの代わりに他の半導体チップや比較的熱膨張係数の小さな材料を緩衝材として用いてもよい。
ダミーチップ４の第１主面（表面）には、フィルム１４を介して基板５が載置される。フィルム１４は、例えばポリイミド系樹脂からなり、表面及び裏面に接着層が設けられ基板５を基板１、半導体チップ（ＬＳＩチップ）２、半導体チップ（ＬＳＩチップ）３、及びダミーチップ４に固定させる。
基板５は、基板１と同じ厚さで、同じ大きさである。基板５は、基板１と同じ材料のＦＲ−４を用いている（基板１と同じ熱膨張係数を有する）。
半導体チップ（ＬＳＩチップ）２、半導体チップ（ＬＳＩチップ）３、ダミーチップ４、シート１１、シート１２、フィルム１３、及びフィルム１４を除く、基板１と基板５の間の空隙部には、封止材６が充填される。半導体チップ（ＬＳＩチップ）２、半導体チップ（ＬＳＩチップ）３、ダミーチップ４、シート１１、シート１２、フィルム１３、フィルム１４、及びボンディングワイヤ２０ａ乃至ｄは、封止材６により気密封止される。封止材６には、例えば基板１及び５よりも熱膨張係数が小さく、Ｔｇ（ガラス点移転温度）が比較的高いＢＰＡ（ビスフェノールＡ）系のエポキシ樹脂を用いている。
図２に示すように、半導体装置７０では、溶融された封止材６が空隙部に充填される。このため、半導体装置７０は封止材６の形成工程で封止材６のＴｇ（ガラス点移転温度）よりも高い温度にさらされる。
溶融された封止材６が流入されると、半導体装置７０は室温から溶融温度に昇温される。半導体装置７０の主要構成部品である基板１、基板５、半導体チップ（ＬＳＩチップ）２、半導体チップ（ＬＳＩチップ）３、ダミーチップ４、及び封止材６が伸張する。封止材６の降温工程（溶融温度から室温へ）では、半導体装置７０の主要構成部品である基板１、基板５、半導体チップ（ＬＳＩチップ）２、半導体チップ（ＬＳＩチップ）３、ダミーチップ４、及び封止材６が収縮する。
収縮量は、熱膨張係数の値及び温度に比例するので、基板１及び５の収縮量を基板の収縮量Ｃｎｔ１とし、封止材６の収縮量を封止材の収縮量Ｃｎｔ２とし、半導体チップ（ＬＳＩチップ）２、半導体チップ（ＬＳＩチップ）３、及びダミーチップ４の収縮量を半導体チップの収縮量Ｃｎｔ３とすると、
Cnt１＞Cnt2＞＞Cnt3・・・・・・・・・・式（１）
と表される。つまり、収縮量の大きな材料（基板１及び５）により半導体装置７０の反りは決定することになる。
本実施例の半導体装置７０では、同じ形状及び同じ熱膨張係数を有する基板を半導体装置７０の下部（基板１）と上部（基板５）に設けているので、収縮量の大きな材料（基板１及び５）が互いに打ち消しあい、バランスが取れ、封止材６の形成工程での半導体装置７０の反りの発生を大幅に低減させることができる。
一方、ダミーチップ４、フィルム１３、フィルム１４、及び基板５が設けられない比較例の半導体装置８０では、図３に示すように、封止材６の形成工程の降温工程（溶融温度から室温へ）で基板１の収縮量Ｃｎｔ１が支配的となり、半導体装置８０は封止材６側に反る。半導体装置８０の反り量Ｔｓは中央部が最大となる。このため、半導体装置８０のスタンドオフやコプラナリティが悪化する。
次に、半導体装置に対する封止材の影響について図４を参照して説明する。封止材６に多用されるエポキシ樹脂は、種々のものがあり、Ｔｇ（ガラス点移転温度）は１１０〜１９０℃である。Ｔｇがほぼ１９０℃を有するエポキシ樹脂はクレゾールノボラック系樹脂（ＥＣＮ）であり、Ｔｇがほぼ１５０℃を有するエポキシ樹脂はビスフェノールＡ系樹脂（ＢＰＡ）であり、Ｔｇがほぼ１４０℃を有するエポキシ樹脂はビスフェノールＦ系樹脂（ＢＰＦ）であり、Ｔｇが１１０℃を有するエポキシ樹脂はＴＢＣであり、半導体装置に要求される仕様に応じて使い分けられる。
図４に示すように、比較例の半導体装置８０では、Ｔｇが比較的小さな封止材を選択した場合、封止材形成前に対して封止材形成後の反り量の増加が比較的少ない。Ｔｇが比較的大きな封止材を選択した場合、封止材形成前に対して封止材形成後の反り量の増加が非常に大きくなる。これは、封止材の材質（Ｔｇ）により封止材形成工程の最高温度が異なり、封止材の収縮量Ｃｎｔ２が異なるためである。
これに対して、本実施例の半導体装置７０では、同じ形状及び同じ熱膨張係数を有する基板を半導体装置７０の下部（基板１）と上部（基板５）に設けているので、収縮量の大きな材料（基板１及び５）が互いに打ち消しあい、バランスが取れている。このため、封止材のＴｇ（ガラス点移転温度）によらず封止材形成工程での半導体装置７０の反りの発生を大幅に低減させることができる。
次に、半導体装置の実装について図５乃至７を参照して説明する。図５は半導体装置のモジュール基板への実装を示す断面図、図６は半導体装置とモジュール基板のはんだ接合強度を示す図、図７は半導体装置の実装歩留を示す図である。
図５に示すように、モジュール基板２１の図示しないリード端子が設けられている第１主面（表面）に、半導体装置７０のボール端子１７ａ乃至ｇを載置させ、リフロー処理により半導体装置７０とモジュール基板２１がはんだ接合される。
図６に示すように、比較例の半導体装置８０の実装では、リフロー処理温度が封止材形成温度よりも高いので、半導体装置８０の反り量が封止材形成工程で発生する反り量よりも増大し、半導体装置８０とモジュール基板２１のはんだ接合強度が大幅に低下する。
一方、本実施例の半導体装置７０の実装では、同じ形状及び同じ熱膨張係数を有する基板を半導体装置７０の下部（基板１）と上部（基板５）に設けているので、半導体装置７０の反りが低減され、半導体装置７０とモジュール基板２１のはんだ接合強度の低下を抑制することができる。
図７に示すように、比較例の半導体装置８０では、リフロー処理工程により更に反り量が増加し、半導体装置８０の実装歩留が低下する。
例えば、ボール端子に融点が比較的低いＳｎ（錫）Ｐｂ（鉛）はんだ（融点１８３℃）やＳｎ（錫）−Ｂｉ（ビスマス）系のＰｂ（鉛）フリーはんだ（融点１４８℃）を用いた場合、比較的低温度ではんだリフロー処理することができ、リフロー前に対して反りの増加量が小さいので半導体装置８０の実装歩留の低下は比較的少ない。
ボール端子にＳｎ（錫）−Ｃｕ（銅）系のＰｂ（鉛）フリーはんだ（融点２２７℃）、Ｓｎ（錫）−Ａｇ（銀）系のＰｂ（鉛）フリーはんだ（融点２２１℃）、或いはＳｎ（錫）−Ｚｎ（亜鉛）系のＰｂ（鉛）フリーはんだ（融点１９８℃）を用いた場合、比較的高温度ではんだリフロー処理するので、リフロー前に対して反りが大幅に増加し、半導体装置８０の実装歩留が大幅に低下する。
これに対して、本実施例の半導体装置７０では、同じ形状及び同じ熱膨張係数を有する基板を半導体装置の下部（基板１）と上部（基板５）に設けているので、収縮量の大きな材料（基板１及び５）が互いに打ち消しあい、バランスが取れるので、低温リフロー処理及び高温リフロー処理ともリフロー前に対して反りの増加が非常に少ない。したがって、半導体装置７０の実装歩留の低下を抑制することができる。
次に、半導体装置の製造方法について図８乃至１２を参照して説明する。図８乃至１２は、半導体装置の製造工程を示す断面図である。
図８に示すように、まず、第１主面（表面）に複数のリード端子１８が設けられ、第１主面（表面）と相対向する第２主面（裏面）に複数の接続端子１６及び接続端子１６間を絶縁する絶縁層１５が設けられ、半導体装置７０を縦方向及び横方向に形成できる多数個取りができる基板１が用意される。半導体装置７０の形成予定領域の基板１の第１主面（表面）にシート１１を介して半導体チップ（ＬＳＩチップ）２が載置され、半導体チップ（ＬＳＩチップ）２の第１主面（表面）にシート１２を介して半導体チップ（ＬＳＩチップ）３が載置され、半導体チップ（ＬＳＩチップ）２及び半導体チップ（ＬＳＩチップ）３が基板１に固定される。
次に、図９に示すように、基板１の複数のリード端子１８と半導体チップ（ＬＳＩチップ）２の複数のボンディング端子１９がボンディングワイヤ２０を介してそれぞれ接続され、基板１の複数のリード端子１８と半導体チップ（ＬＳＩチップ）３の複数のボンディング端子１９がボンディングワイヤ２０を介してそれぞれ接続される。ボンディングワイヤ２０には、例えばＡｕ（金）ワイヤを使用し、封止材の充填時にワイヤ流れが発生しないように低ループ形状にするのが好ましい。
続いて、図１０に示すように、半導体チップ（ＬＳＩチップ）３の第１主面（表面）にフィルム１３を介してダミーチップ４が載置され、ダミーチップ４の第１主面（表面）にフィルム１４を介して基板５が載置され、ダミーチップ４及び基板５が固定される。
ここで、基板５を多数個取りができる基板１と同一形状にするのが好ましい。ダミーチップ４の厚さを、ボンディングワイヤ２０の上端と基板５の下端の間の距離を所定の距離だけ離間させる程度に設定するのが好ましい。
そして、図１１に示すように、基板１と基板５の間の空隙部に封止材６がモールド充填される。このとき、基板５が剥離しないように、また所定以外の部分（空隙部以外）に封止材６が形成されないように、基板１の第２主面（裏面）と基板５のフィルム１４が設けられる面と相対向する第１主面（表面）とを、固定するのが好ましい。
次に、図１２に示すように、モールド充填され、個片化される前の複数の半導体装置７０が、例えばモールド金型から外され、封止材６のバリなどが除去される。その後、基板１の接続端子１６上にＰｂ（鉛）フリーはんだからなるボール端子１7が形成される。ボール端子１７形成後、例えばダイシング技術を用いて複数の半導体装置７０が個片化される。
上述したように、本実施例の半導体装置及びその製造方法では、基板１、基板５、半導体チップ２、半導体チップ３、ダミーチップ４、封止材６、シート１１、シート１２、フィルム１３、フィルム１４、絶縁層１５、接続端子１６ａ乃至ｇ、ボール端子１７ａ乃至ｇ、リード端子１８ａ乃至ｄ、ボンディング端子１９ａ乃至ｄ、及びボンディングワイヤ２０ａ乃至ｄが設けられる。基板１上には、シート１１、半導体チップ２、シート１２、半導体チップ３、フィルム１３、ダミーチップ４、フィルム１４が積層形成される。シート１１、半導体チップ２、シート１２、半導体チップ３、フィルム１３、及びダミーチップ４は、封止材６で気密封止される。封止材６とフィルム１４上には、基板１と同じ形状で同じ熱膨張係数を有する基板５が設けられる。
このため、封止材形成工程では収縮量の大きな材料（基板１及び５）が互いに打ち消しあい、バランスが取れるので、封止材形成工程で発生する半導体装置７０の反りを大幅に低減することができる。したがって、半導体装置７０のスタンドオフやコプラナリティの悪化を抑制することができる。また、半導体装置７０をモジュール基板２１にリフロー処理により実装する場合、リフロー処理工程では収縮量の大きな材料（基板１及び５）が互いに打ち消しあい、バランスが取れるので、低温リフロー処理及び高温リフロー処理ともリフロー前に対して半導体装置７０の反りの増加が非常に少ない。したがって、半導体装置７０の実装歩留を高歩留にすることができる。更に、半導体装置７０の反り量が非常に小さいのではんだ接合強度を高めることができ、半導体装置７０が実装されたモジュールの信頼性を向上させることができる。
なお、本実施例では、半導体チップ２及び３が積層されたスタックドＭＣＰであるが、３層以上半導体チップが積層されたスタックドＭＣＰでもよい。また、基板１及び５にガラスエポキシ基板を用いているが、ポリイミド樹脂基板、フッ素樹脂基板、或いはポリフェニレンエーテル樹脂基板などの樹脂基板を用いてもよい。また、半導体装置７０をスタックドＭＣＰにしているが、ＬＧＡ（Land Grid Array）、ＢＧＡ（Ball Grid Array）、ＴＡＢ（Tape Automated Bonding）、ＣＳＰ（Chip Size Package）などに適用してもよい。ＴＡＢやＣＳＰなどにテープ基板が用いられた場合、ＴＡＢやＣＳＰ上に第２のテープ基板を設けるのが好ましい。
次に、本発明の実施例２に係る半導体装置及びその製造方法について図面を参照して説明する。図１３は、半導体装置を示す断面図である。本実施例では、封止材で封止されたスタックドＭＣＰの上面に基板と同じ材料を有する第２の基板を設け、リフロー処理工程で発生する反りを低減している。
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図１３に示すように、半導体装置７１には、基板１、基板５、半導体チップ（ＬＳＩチップ）２、半導体チップ（ＬＳＩチップ）３、封止材６、シート１１、シート１２、絶縁層１５、接続端子１６ａ乃至ｇ、ボール端子１７ａ乃至ｇ、リード端子１８ａ乃至ｄ、ボンディング端子１９ａ乃至ｄ、及びボンディングワイヤ２０ａ乃至ｄが設けられる。
半導体装置７１は、スタックドＭＣＰ（Stacked Multi Chip Package）である。半導体装置７１は、例えば携帯電話機器に使用される。
基板１の第１主面（表面）、半導体チップ（ＬＳＩチップ）２の第１主面（表面）、及び半導体チップ（ＬＳＩチップ）２の第１主面（表面）には、半導体チップ（ＬＳＩチップ）２及び半導体チップ（ＬＳＩチップ）３を気密封止するように、封止材６が設けられる。封止材６の第１主面（表面）には、基板５が設けられる。ここで、ボンディングワイヤ２０ｂ及び２０ｄの上部が基板５の第２主面（裏面）が接触しないように半導体チップ（ＬＳＩチップ）３と基板５の間隔を設定するのが好ましい。
次に、半導体装置の製造方法について図１４及び図１５を参照して説明する。図１４及び図１５は、半導体装置の製造工程を示す断面図である。なお、基板１のリード端子と半導体チップ（ＬＳＩチップ）２のボンディング端子のボンディング接続、基板１のリード端子と半導体チップ（ＬＳＩチップ）３のボンディング端子のボンディング接続までの工程は実施例１と同様なので、図示及び説明を省略する。
図１４に示すように、基板１の第２主面（裏面）がモールド金型３１のキャビティ３２の下部に固定され、基板５の第１主面（表面）がモールド金型３１のキャビティ３２の上部に固定される。
基板１及び５の固定方法としては、例えば、真空吸着固定或いは接着固定などが用いられる。真空吸着固定の場合、金型３１に真空吸着用の穴を設け、この穴を介して基板１及び５を真空吸着固定すればよい。
次に、図１５に示すように、溶融された封止材６が図示しないプランジャーを介してゲート３３からキャビティ３２内に流入される。キャビティ３２内に流入された封止材６により、半導体チップ（ＬＳＩチップ）２、半導体チップ（ＬＳＩチップ）３、ボンディングワイヤ２０が気密封止される。基板５は、溶融された封止材６が冷却されるまでに封止材６に固定される。封止材形成後、真空吸着を遮断することにより多連の半導体装置７１を金型から外し、封止材６のバリなどが除去される。その後は、実施例１と同様なので説明を省略する。
上述したように、本実施例の半導体装置及びその製造方法では、基板１、基板５、半導体チップ２、半導体チップ３、封止材６、シート１１、シート１２、絶縁層１５、接続端子１６ａ乃至ｇ、ボール端子１７ａ乃至ｇ、リード端子１８ａ乃至ｄ、ボンディング端子１９ａ乃至ｄ、及びボンディングワイヤ２０ａ乃至ｄが設けられる。基板１上には、シート１１、半導体チップ２、シート１２、及び半導体チップ３が積層形成される。シート１１、半導体チップ２、シート１２、及び半導体チップ３は、封止材６で気密封止される。封止材６上には、基板１と同じ形状で同じ熱膨張係数を有する基板５が設けられる。
このため、封止材形成工程では収縮量の大きな材料（基板１及び５）が互いに打ち消しあい、バランスが取れるので、封止材形成工程で発生する半導体装置７１の反りを大幅に低減することができる。また、ダミーチップ４、フィルム１３、及びフィルム１４が不要なので、実施例１よりも製造工程を短縮化でき半導体装置７１のコストを低減化することができる。
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。例えば、実施例では、半導体装置が携帯電話機器に用いられるが、情報端末機器、モバイル機器などにも使用される。また、実施例では基板のリード端子と半導体チップのボンディング端子をボンディングワイヤを介して接続しているが、基板のリード端子と半導体チップのボンディング端子をバンプ接続（半導体チップがフェースダウン接続）するＦＣＢ（Flip Chip Bonding）、半導体チップがフェースダウン接続されたＢＧＡ、メモリＷＢＣＳＰなどにも適用することができる。この場合、半導体チップの裏面側に、例えばフィルムを介して第２の基板を設けるのが好ましい。
本発明は、以下の付記に記載されているような構成が考えられる。
（付記１） 第１主面と相対向する第２主面に外部端子が設けられた第１の基板と、前記第１の基板の第１主面に載置されるシリコンからなる１つ或いは積層される半導体チップと、前記１つ或いは積層される半導体チップ上に設けられる第１のフィルムと、前記第１のフィルム上に設けられたシリコンダミーチップと、前記シリコンダミーチップ上に設けられる第２のフィルムと、前記第１の基板の第１主面に設けられ、前記１つ或いは積層される半導体チップ及び前記シリコンダミーチップを気密封止する封止材と、第２のフィルム及び前記封止材上に設けられた第２の基板とを具備し、前記外部端子ははんだである半導体装置。
（付記２） 第１主面と相対向する第２主面に外部端子が設けられる第１の基板と、前記第１の基板の第１主面に載置される１つ或いは積層される半導体チップと、前記第１の基板の第１主面に設けられ、前記１つ或いは積層される半導体チップを気密封止する封止材と、第２のフィルム及び前記封止材上に設けられる第２の基板とを具備し、前記外部端子ははんだである半導体装置。
（付記３） 前記半導体装置は、ＬＧＡ、ＢＧＡ、スタックドＭＣＰ、或いはＴＡＢである付記１又は２に記載の半導体装置。
（付記４） 前記基板は、ガラスエポキシ基板、ポリイミド樹脂基板、フッ素樹脂基板、或いはポリフェニレンエーテル系樹脂基板である付記１又は２に記載の半導体装置。
（付記５） 前記第１の基板の上面に設けられるリード端子と前記半導体チップのボンディング端子は、ボンディングワイヤを介して接続される付記１又は２に記載の半導体装置。
本発明の実施例１に係る半導体装置を示す断面図。 本発明の実施例１に係る本実施例の半導体装置の反り状態を示す断面図。 本発明の実施例１に係る比較例の半導体装置の反り状態を示す断面図。 本発明の実施例１に係る封止材注入前後での半導体装置の反り量を示す図。 本発明の実施例１に係る半導体装置のモジュール基板への実装を示す図。 本発明の実施例１に係る半導体装置とモジュール基板のはんだ接合強度を示す図。 本発明の実施例１に係る半導体装置の実装歩留を示す図。 本発明の実施例１に係る半導体装置の製造工程を示す断面図。 本発明の実施例１に係る半導体装置の製造工程を示す断面図。 本発明の実施例１に係る半導体装置の製造工程を示す断面図。 本発明の実施例１に係る半導体装置の製造工程を示す断面図。 本発明の実施例１に係る半導体装置の製造工程を示す断面図。 本発明の実施例２に係る半導体装置を示す断面図。 本発明の実施例２に係る半導体装置の製造工程を示す断面図。 本発明の実施例２に係る半導体装置の製造工程を示す断面図。
符号の説明
１、５ 基板
２、３ 半導体チップ（ＬＳＩチップ）
４ ダミーチップ
６ 封止材
１１、１２ シート
１３、１４ フィルム
１５ 絶縁層
１６、１６ａ〜ｇ 接続端子
１７、１７、１７ａ〜ｇ ボール端子
１８、１８ａ〜ｄ リード端子
１９、１９ａ〜ｄ ボンディング端子
２０、２０ａ〜ｄ ボンディングワイヤ
２１ モジュール基板
３１ 金型
３２ キャビティ
３３ ゲート
７０、７１、８０ 半導体装置
Ｃｎｔ１ 基板の収縮量
Ｃｎｔ２ 封止材の収縮量
Ｃｎｔ３ 半導体チップの収縮量
Ｔｓ 反り量

Claims (5)

  1. 第１主面と相対向する第２主面に外部端子が設けられる第１の基板と、
    前記第１の基板の第１主面に載置される１つ或いは積層される半導体チップと、
    前記１つ或いは積層される半導体チップ上に設けられる第１のフィルムと、
    前記第１のフィルム上に設けられる緩衝材と、
    前記緩衝材上に設けられる第２のフィルムと、
    前記第１の基板の第１主面に設けられ、前記１つ或いは積層される半導体チップ、前記第１のフィルム、及び前記緩衝材を気密封止する封止材と、
    第２のフィルム及び前記封止材上に設けられる第２の基板と、
    を具備することを特徴とする半導体装置。
  2. 第１主面と相対向する第２主面に外部端子が設けられる第１の基板と、
    前記第１の基板の第１主面に載置される１つ或いは積層される半導体チップと、
    前記第１の基板の第１主面に設けられ、前記１つ或いは積層される半導体チップを気密封止する封止材と、
    第２のフィルム及び前記封止材上に設けられる第２の基板と、
    を具備することを特徴とする半導体装置。
  3. 前記第１及び第２の基板は、同じ熱膨張係数を有することを特徴とする請求項１又は２に記載の半導体装置。
  4. 第１の基板の第１主面に１つ或いは積層される半導体チップが形成され、前記第１の基板の第１主面と相対向する第２主面に外部端子が設けられ、樹脂封止された半導体装置の製造方法であって、
    前記第１の基板の第１主面に前記１つ或いは積層される半導体チップを形成し、前記１つ或いは積層される半導体チップのボンディング端子と前記第１の基板の上面に設けられたリード端子をボンディングワイヤで接続する工程と、
    前記１つ或いは積層される半導体チップの上面に第１のフィルムを載置する工程と、
    前記第１のフィルムの上面にダミーチップを載置する工程と、
    前記ダミーチップの上面に第２のフィルムを載置する工程と、
    前記第２のフィルムの上面に第２の基板を載置する工程と、
    前記第２の基板と前記第１基板の間の空隙部にモールド樹脂を充填し、前記１つ或いは積層される半導体チップ、前記ボンディングワイヤ、前記第１のフィルム、前記ダミーチップ、及び前記第２のフィルムを気密封止する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  5. 第１の基板の第１主面に１つ或いは積層される半導体チップが形成され、前記第１の基板の第１主面と相対向する第２主面に外部端子が設けられ、樹脂封止された半導体装置の製造方法であって、
    前記第１の基板の第１主面に前記１つ或いは積層される半導体チップを形成し、前記１つ或いは積層される半導体チップのボンディング端子と前記第１の基板の上面に設けられたリード端子をボンディングワイヤで接続する工程と、
    前記１つ或いは積層される半導体チップが形成された前記第１の基板を、上部に第２の基板が固定されたモールド金型のキャビティの底部にセットし、前記第２の基板と前記第１の基板の間の空隙部にモールド樹脂を充填し、前記１つ或いは積層される半導体チップ及び前記ンディングワイヤを気密封止する工程と、
    を具備することを特徴とする半導体装置の製造方法。
JP2008189063A 2008-07-22 2008-07-22 半導体装置及びその製造方法 Pending JP2010027926A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008189063A JP2010027926A (ja) 2008-07-22 2008-07-22 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008189063A JP2010027926A (ja) 2008-07-22 2008-07-22 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010027926A true JP2010027926A (ja) 2010-02-04

Family

ID=41733456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008189063A Pending JP2010027926A (ja) 2008-07-22 2008-07-22 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2010027926A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140043878A (ko) * 2012-10-03 2014-04-11 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 장치의 제조 방법 및 반도체 장치
JP2015095655A (ja) * 2013-11-14 2015-05-18 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体パッケージ及びその製造方法
CN107665865A (zh) * 2017-08-30 2018-02-06 中国科学院上海技术物理研究所 一种碲锌镉基碲镉汞红外焦平面器件复合结构及制备方法
CN107799505A (zh) * 2016-09-05 2018-03-13 三星电子株式会社 半导体封装件及其制造方法
KR20190099731A (ko) * 2018-02-19 2019-08-28 에스케이하이닉스 주식회사 보강용 탑 다이를 포함하는 반도체 패키지 제조 방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140043878A (ko) * 2012-10-03 2014-04-11 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 장치의 제조 방법 및 반도체 장치
JP2014075443A (ja) * 2012-10-03 2014-04-24 Shin Etsu Chem Co Ltd 半導体装置の製造方法及び半導体装置
KR102146302B1 (ko) * 2012-10-03 2020-08-21 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 장치의 제조 방법 및 반도체 장치
JP2015095655A (ja) * 2013-11-14 2015-05-18 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体パッケージ及びその製造方法
KR20150055857A (ko) * 2013-11-14 2015-05-22 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102147354B1 (ko) * 2013-11-14 2020-08-24 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
CN107799505A (zh) * 2016-09-05 2018-03-13 三星电子株式会社 半导体封装件及其制造方法
CN107665865A (zh) * 2017-08-30 2018-02-06 中国科学院上海技术物理研究所 一种碲锌镉基碲镉汞红外焦平面器件复合结构及制备方法
KR20190099731A (ko) * 2018-02-19 2019-08-28 에스케이하이닉스 주식회사 보강용 탑 다이를 포함하는 반도체 패키지 제조 방법
KR102506698B1 (ko) 2018-02-19 2023-03-07 에스케이하이닉스 주식회사 보강용 탑 다이를 포함하는 반도체 패키지 제조 방법

Similar Documents

Publication Publication Date Title
US9299678B2 (en) Semiconductor package and manufacturing method therefor
KR101720441B1 (ko) 박형 기판 PoP 구조
JP5465942B2 (ja) 半導体装置およびその製造方法
US8232633B2 (en) Image sensor package with dual substrates and the method of the same
JP5847749B2 (ja) 積層型半導体装置の製造方法
JP4494240B2 (ja) 樹脂封止型半導体装置
US10242940B2 (en) Fan-out ball grid array package structure and process for manufacturing the same
KR100573302B1 (ko) 와이어 본딩을 이용한 패키지 스택 및 그 제조 방법
JP2010027926A (ja) 半導体装置及びその製造方法
WO2014120483A1 (en) ULTRA THIN PoP PACKAGE
US11205644B2 (en) Method for fabricating electronic package
US20140232005A1 (en) Stacked package, method of fabricating stacked package, and method of mounting stacked package fabricated by the method
KR102561718B1 (ko) 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
WO2018126545A1 (zh) 一种高可靠性电子封装结构、电路板及设备
US9748157B1 (en) Integrated circuit packaging system with joint assembly and method of manufacture thereof
US20050082656A1 (en) Stacked package module
US9153541B2 (en) Semiconductor device having a semiconductor chip mounted on an insulator film and coupled with a wiring layer, and method for manufacturing the same
US10854576B2 (en) Semiconductor device and manufacturing method thereof
US20070216003A1 (en) Semiconductor package with enhancing layer and method for manufacturing the same
CN113707639A (zh) 封装结构及其制造方法
KR101162505B1 (ko) 반도체 패키지 제조 방법
KR20160031523A (ko) 피막을 통과하여 연장되는 커넥터에 의하여 커플링되는 적층 단자를 가지는 마이크로전자 어셈블리
KR20160112345A (ko) 반도체 칩
JP2005150771A (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
JP2008034446A (ja) 半導体装置及びその製造方法