JP2011228540A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2011228540A JP2011228540A JP2010098102A JP2010098102A JP2011228540A JP 2011228540 A JP2011228540 A JP 2011228540A JP 2010098102 A JP2010098102 A JP 2010098102A JP 2010098102 A JP2010098102 A JP 2010098102A JP 2011228540 A JP2011228540 A JP 2011228540A
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- semiconductor device
- semiconductor element
- resin
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45139—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Abstract
【課題】金属ワイヤの不良を低減することができる半導体装置、およびその製造方法を提供することを目的とする。
【解決手段】接続端子4を有する基板2と、基板2上に配置された半導体素子3と、半導体素子3と接続端子4とを接続する金属ワイヤ5と、半導体素子3および金属ワイヤ5を封止する封止樹脂9とを備える。封止樹脂9の表面に配置された放熱用金属板10を備え、放熱用金属板10は、半導体素子3と相対する位置に凸部12を有する。
【選択図】図1
【解決手段】接続端子4を有する基板2と、基板2上に配置された半導体素子3と、半導体素子3と接続端子4とを接続する金属ワイヤ5と、半導体素子3および金属ワイヤ5を封止する封止樹脂9とを備える。封止樹脂9の表面に配置された放熱用金属板10を備え、放熱用金属板10は、半導体素子3と相対する位置に凸部12を有する。
【選択図】図1
Description
本発明は、半導体装置およびその製造方法に関し、特に、一括成型法を用いて形成された半導体装置およびその製造方法に関する。
近年のデジタル化の進展により情報処理装置の高度化、高速化、小型化が求められている。それに伴って半導体パッケージへの高密度実装が求められている。
高密度実装における封止工法の一つである一括成型法は、配線基板上に搭載された複数の半導体素子を封止樹脂により封止した後、単一の半導体素子に対応するように切断することで半導体装置を製造する方法である。一般的な封止方式の場合では、樹脂の利用率が少なく、また、一度の封止により製造できる個数が限られる。これに対して、一括成型法では、樹脂の利用率が高く、また、一度の成型により成型できる個数が大幅に増加するため、半導体装置の製造コストを低減することが可能となる、という優れた利点を有している。
半導体素子は、高密度でワイヤが配線され、その後にモールドされることが一般的である。モールド成型時には、特に一括成型法において、樹脂流動を制御し、ワイヤ変形を制御することが求められる。また、情報量の増加により高出力化による発熱量の増大が予想されるがパッケージ構造による高放熱性も必要となる。
図11は、第1の従来の半導体装置101aの構成を示す断面図である。配線基板102に半導体素子103が配置されている。半導体素子103の電極は、金属ワイヤ105により配線基板102の配線用ランド104と電気的に接続されている。配線用ランド104は、配線基板102中のビア106、はんだボール用ランド107を介してはんだボール108に接続されている。はんだボール108は、図示しない基板に接続可能である。
半導体素子103および金属ワイヤ105は、封止樹脂109により封止されている。半導体素子103上の封止樹脂109表面上には、金属板110が配置されている。金属板110は、半導体素子103から生じた熱を放熱しやすくする。
以下、第1の従来の半導体装置の製造方法について説明する。図12〜14は、第1の従来の一括成型法による半導体装置101aの製造工程を示す断面図である。まず、図12に示すように、下金型122に液状の封止樹脂109を注入する。次に、上金型123に半導体素子103が複数配置された配線基板102を取り付ける。次に、図13に示すように、そして、上金型123と下金型122とを当接させて、半導体素子103を封止樹脂109に浸漬する。次に、封止樹脂109を固化させることにより、配線基板102に封止樹脂109を固定させる。
次に、図14に示すように、上金型123を下金型122から取り外し、配線基板102を上金型123から取り外す。次に、配線基板102の上下を反転させて、各半導体素子103上の封止樹脂109上に金属板110を接着剤により貼り付ける。次に、はんだボール用ランド107にはんだボール108を形成する。最後に、封止樹脂109を含めて配線基板102を半導体素子103ごとに切り取ることにより、図11に示す複数の半導体装置101aが一括で製造される。
金属板、封止樹脂、配線基板は、熱膨張率、吸湿率、粘弾性率などの特性が大きく異なっている。このため、半導体装置において、高温条件下での組立時に残留された応力により、反りが発生する。したがって、第1の従来の半導体装置101aの金属板110が封止樹脂109から剥がれやすくなり、金属板の密着信頼性が低下する。
この問題を解決する半導体装置が提案されている(例えば、特許文献1参照)。図15は、特許文献1に示された第2の従来の半導体装置101bの構成を示す断面図である。第2の従来の半導体装置101bにおいて、第1の従来の半導体装置101aにおける金属板110が封止樹脂の凹部に嵌め込まれた構成である以外は第1の従来の半導体装置101aと同様である。
以下、第2の従来の半導体装置の製造方法について説明する。図16〜18は、第2の従来の一括成型法による半導体装置の製造工程を示す断面図である。まず、図16に示すように、下金型122に金属板110を複数配置する。次に、図17に示すように、上金型123に半導体素子103が複数配置された配線基板102を取り付ける。次に、金属板110が半導体素子103の真下に位置するように上金型123と下金型122とを当接させる。
次に、図18に示すように、上金型123と下金型122との間に封止樹脂109を注入する。次に、封止樹脂109を固化させることにより、配線基板102に封止樹脂109を固定させるとともに、封止樹脂109に金属板110を固定する。次に、配線基板102を上金型123、下金型122から取り外し、配線基板102の上下を反転させる。次に、はんだボール用ランド107にはんだボール108を形成する。最後に、封止樹脂109を含めて配線基板102を半導体素子103ごとに切り取ることにより、図15に示す複数の半導体装置101bが一括で製造される。
しかしながら、上述のような、一括封止され、樹脂上面に金属板が設けられた半導体装置には、以下の問題があることを見出した。
まず、第一に、金属配線の不良が発生するおそれがあることである。第1の従来の半導体装置の製造工程では、半導体素子が配線基板から凸状となるように配置されているため、半導体素子を封止樹脂に浸漬する際に、封止樹脂の圧力は半導体素子が搭載されている領域で高くなり、半導体素子が搭載されていない領域へ封止樹脂が流動する。この封止樹脂の流動は、事前に予測できない挙動を示すことから予期せぬ金属ワイヤの変形を引き起こす可能性がある。その結果、金属ワイヤが変形され、金属ワイヤ間がショートし、あるいは金属ワイヤが脱離して不良が発生するおそれがある。
また、第2の従来の半導体装置の製造工程では、上金型と下金型との間に封止樹脂を注入する際に、封止樹脂が流動することによって金属ワイヤが変形され、金属ワイヤ間がショートし、あるいは金属ワイヤが脱離して不良が発生するおそれがある。
本発明は、金属ワイヤの不良を低減することができる半導体装置、およびその製造方法を提供することを目的とする。
本発明の半導体装置は、接続端子(配線用ランド)を有する基板と、前記基板上に配置された半導体素子と、前記半導体素子と前記接続端子とを接続する金属ワイヤと、前記半導体素子および前記金属ワイヤを封止する封止樹脂とを備える。上記課題を解決するために、前記封止樹脂の表面に配置された放熱用金属板を備え、前記放熱用金属板は、前記半導体素子と相対する位置に凸部を有することを特徴とする。
また、本発明の半導体装置の製造方法は、上記課題を解決するために、接続端子を有する基板上に半導体素子を配置し、前記半導体素子と前記接続端子とを金属ワイヤにより接続し、成型金型に前記凸部を有する放熱用金属板を配置し、前記放熱用金属板の凸部が形成された側に樹脂を注入し、前記半導体素子が前記樹脂に浸漬され、前記凸部が前記半導体素子と相対する位置となるように、前記基板を前記成型金型に配置し、前記樹脂を固化させる。
本発明は、金属板凸部を有する金属板を備えることにより、金属ワイヤの不良を低減することができる半導体装置、およびその製造方法を提供することができる。
本発明の半導体装置およびその半導体装置の製造方法は、上記構成を基本として以下のような種々の態様をとることができる。すなわち、本発明の半導体装置において、前記凸部の体積は、前記半導体素子の体積より大きい構成にすることができる。
また、前記凸部の先端部は、前記金属ワイヤの最大高さより高い位置に配置された構成にすることができる。
また、前記放熱用金属板の凸部は、前記接続端子と前記金属ワイヤとの接続点を覆う領域まで形成されている構成にすることができる。
また、前記凸部の形状は、四角柱状または円柱状である構成にすることができる。
また、本発明の半導体装置の製造方法において、前記放熱用金属板として、前記凸部の体積が前記半導体素子の体積より大きい放熱用金属板を用いることができる。この方法により、半導体素子が浸る封止樹脂にかかる圧力は、半導体素子外側の封止樹脂に加わる圧力より小さくなり、半導体素子から外側への封止樹脂の移動を制御でき金属ワイヤの変形を制御することができる。
また、前記樹脂封止をする際に、前記凸部の先端部の位置が前記金属ワイヤの最大高さよりも高い位置となる高さまで前記樹脂の厚さを厚くすることができる。この方法により、金属ワイヤが放熱用金属板に接触することを防止することができる。
また、前記放熱用金属板の凸部の領域を前記接続端子と前記金属ワイヤとの接続点を覆う領域に対応するように設定することができる。この方法により、封止樹脂が配線基板と金属ワイヤとの接続領域の外側から内側に向かって流動するようになるため、金属ワイヤの変形を抑制することができる。
また、前記放熱用金属板として、前記凸部が四角柱状または円柱状である放熱用金属板を用いることができる。凸部が四角柱状とすることにより、封止樹脂の流動をチップ上の形状に合わせるように凸部を形成することによって、封止樹脂の流動を半導体素子の各辺と直交する方向に流動するよう制御することができる。その結果、不安定な封止樹脂の流動を抑制でき、金属ワイヤの変形を制御することができる。また、凸部が円柱状とすることにより、封止樹脂の流動を中心方向に対して均等に流動させることができ、不安定な樹脂流動を抑制でき、金属ワイヤの変形を抑制することができる。
以下、本発明の半導体装置およびその製造方法における実施の形態について、図面を参照しながら説明する。
(実施の形態)
図1は、本発明の実施の形態に係る半導体装置1の構成を示す断面図である。半導体装置1は、配線基板2上に半導体素子3が配置され、半導体素子3を封止する封止樹脂9上に金属板10が配置されて構成されている。
図1は、本発明の実施の形態に係る半導体装置1の構成を示す断面図である。半導体装置1は、配線基板2上に半導体素子3が配置され、半導体素子3を封止する封止樹脂9上に金属板10が配置されて構成されている。
配線基板2は、ガラス繊維、あるいは不繊布からなる繊維にエポキシ樹脂、フェノール樹脂、ポリイミド樹脂などを含浸させて硬化させたものや、BTレジン、液晶ポリマーを用いたものなど、種々の樹脂を用いて構成することができる。配線基板2は、単層基板であってもよいし、多層基板であってもよい。また、酸化アルミニウム、ガラスまたは石英のいずれか一つで構成された単層もしくは積層のセラミック基板を用いてもよい。配線基板2の厚みは、例えば60μmから500μmの範囲、好ましくは、100〜200μmである。
半導体基板2には、接着剤により半導体素子3が接着されている。半導体素子3は、表面上に内部回路配線が形成され、内部回路配線と接続した複数の電極端子が内部回路配線の周辺部に配置されている。半導体素子3は、シリコン基材で構成されているが、他の材質のものでもよい。例えば、ゲルマニウムやグラファイトのような単質の元素材料であってもよく、砒化ガリウムや、テルル化亜鉛のような化合物材料であってもよい。半導体素子3の厚みは、20μm〜500μmの範囲、好ましくは50〜100μm程度である。また、半導体素子3のスタック数は、特に制約がなく、1〜20層であっても良く、好ましくは、1〜15段であり、スタックの総高さは5mm以下が望ましい。
半導体素子3を半導体基板2に接着させる接着剤は、エポキシ系樹脂、ポリイミド系樹脂、アクリル系樹脂の少なくとも一つを含む有機物と無機物との混合物である。また、接着剤は、導電性または絶縁性のいずれであってもよく、紫外線硬化性樹脂であってもよい。また、ペーストであっても半硬化性のシートであってもよい。
半導体素子3には、複数の電極が形成されている。半導体素子3の電極は、金属ワイヤ5により、配線基板2上に形成された配線用ランド4に電気的に接続されている。金属ワイヤ5の材料として、例えば銅線、アルミニウム線、銀線、金線を用いることができる。金属ワイヤ5のループの高さは、半導体素子3からの40μm〜300μmの範囲、好ましくは120μm程度である。また、金属ワイヤ5の径は15μm〜30μmの範囲、好ましくは18〜25μmの程度である。金属ワイヤ5の層数は基本的には制約がなく、好ましくは4段以下である。
配線基板2の配線用ランド4が形成された面(半導体素子実装面)の裏面(電極実装面)には、はんだボール用ランド7が形成されている。配線基板2には、配線基板2を貫通し、配線用ランド4とはんだボール用ランド7とを電気的に接続する貫通ビア6が形成されている。はんだボール用ランド7には、図示しない基板に接続可能なはんだボール8が形成されている。すなわち、はんだボール8は、半導体素子3の電極と電気的に接続されている。
配線基板2の半導体素子実装面には、半導体素子3および金属ワイヤ5を封止するように封止樹脂9が配置されている。封止樹脂9は、例えば、ビフェニル系、フェノール系、ナフタレン系、アントラセン系樹脂の少なくとも一つを含んだ熱硬化性のエポキシ系樹脂である。また、樹脂材料の特性、生産性、品質性を制御するために、例えば、硬化剤(フェノール系硬化剤、酸無水物類、塩基性など)、硬化促進剤(リン系有機高分子物など)、フィラー(溶融シリカ、結晶シリカなど)などの添加物を入れてもよい。封止樹脂の厚みは、100μm〜800μm範囲、好ましくは200μm〜650μm程度であって、金属ワイヤ5と金属板10とが接触しない厚さである。
また、封止樹脂9は、固化する前の状態が、顆粒状か、粉末状か、液体状か、タブレット状或はシート状であっても構わないが、顆粒状であることが好ましい。
封止樹脂9上には、金属板平面部11と金属板平面部11から凸状に形成された金属板凸部12とを有する金属板10が、封止樹脂9の上面全体を覆うように配置されている。金属部凸部12は、金属板平面部11に対して、半導体素子3側となるように、半導体素子3の上部を覆っている。さらに、金属部凸部12は、配線基板2と金属ワイヤ5との接続点を覆う領域にまで形成されていることが好ましい。金属部凸部12は、半導体素子3の体積より大きいことが好ましい。なお、金属部凸部12の先端部は、金属ワイヤ5と接触しないように、金属ワイヤ5の最大高さより高い位置に配置されている。
金属板10は、高熱吸収放出機能を有する均質の金属板、或は混合均質の有機合金板により構成されている。金属板10の材質としては、例えば一般的に熱伝導性のよい銅・銅合金やアルミニウムなどの金属材、或はアルミナセラミックス、窒化珪素などの有機材料が用いられる。また、封止樹脂9との密着性の向上のため金属表面にメッキを施して使用されることが多い。また、金属板10の厚みは0.1mm以上が好ましい。
金属板凸部12は、エッチングなどによって形成されることが好ましいが、機械的研削などによって形成されてもよい。
以上のような構成により、本実施の形態に係る半導体装置は、封止樹脂9と金属板10との接触面積が増加するため、封止樹脂9と金属板10との密着信頼性が増加し、放熱性が向上する。したがって、熱収縮率などの特性の違いによる反り量の違いによっても、封止樹脂9と金属板10とが剥がれ難い。
次に、半導体装置1の製造方法について説明する。まず、配線基板2を用意する。図2Aは配線基板2の上面図であり、図2Bは図2AのA−A線に沿った断面図である。配線基板2には、半導体素子実装面に複数の半導体素子搭載領域21が形成されている。半導体素子搭載領域21には、配線パターンおよび配線用ランド4が配置されている。配線基板2には、予め配線用ランド4に接続され、配線基板2を貫通する貫通ビア6が形成されている。また、配線基板2の電極実装面には、貫通ビア6に接続されたはんだボール用ランド7が形成されている。
次に、配線基板2の半導体素子搭載領域21に半導体素子3を接着剤により接着させる。図3Aは半導体素子3を搭載した配線基板2の構成を示す上面図であり、図3Bは図3AのB−B線に沿った断面図である。次に、半導体素子3の電極と配線用ランド4とを金属ワイヤ5により電気的に接続する。
次に、金属板10を用意する。図4Aは金属板10の構成を示す上面図であり、図4Bは図4AのC−C線に沿った断面図である。金属板10は、配線基板2の半導体素子3が配置されている位置に対応するように、平板の金属平面部11に複数の金属板凸部12が形成されて構成されている。
図5〜図9は、金属板10を用意する工程以降の工程を示す断面図である。次に、図5に示すように、下金型22上に金属板凸部12が上を向くように金属板10を配置する。下金型22には、真空吸着孔24が形成されており、真空吸着により金属板10が下金型22に吸着されている。このとき、下金型22は、封止樹脂9の溶融温度以上に設定され、例えば165℃〜185℃に暖められていることが好ましい。下金型22は、側面金型26に対して、図5の上下方向に移動可能に構成され、図示しない装置により上下に移動可能である。次に、真空吸着孔25が形成された上金型23を用意する。そして、配線基板2に対して半導体素子3が下側となるように、真空吸着により配線基板2を上金型23に吸着する。
次に、金属板10上に顆粒あるいは未硬化の封止樹脂9を下金型22に投入し、封止樹脂9を溶融させる。封止樹脂9は、高温状態において、固体(半硬化状態)から液体(高温溶融分解状態)を経て、冷却されて最終的に固体(硬化反応凝集状態)に戻ることにより、半導体素子3を封止する。
次に、図6に示すように、側面金型26が上金型23と嵌合するように、側面金型26および下金型22を移動させ、側面金型26と上金型23とを完全に締め付けて、その後型内を減圧状態にする。次に、側面金型26に対して、下金型22を図示しないモータ等により上方向に移動させて封止樹脂9を圧縮する。これにより封止樹脂が成形時の厚みとなる。このとき、真空吸着孔24、25から真空吸着を行うことによって、図示しない下金型22と側面金型26との間の微小なギャップ通じて型内雰囲気は減圧状態となる。型内雰囲気は減圧状態となることにより、封止樹脂内の気泡を消失させることができる。この減圧状態になるとき、封止樹脂9の流動が起こるが、一般に樹脂は密度が大きいほうから小さいほうに移動する。
従来の手法(上記第1の従来の半導体装置)では、金属板がないため、下金型に搬送された樹脂量はどの位置でも同じになる。したがって上記半導体素子の体積の分だけ半導体素子上の樹脂密度は高くなる。その結果、封止樹脂の流動は半導体素子上から外側に向かって流動する。金属ワイヤが半導体素子上から外側に向かって接合されているため、封止樹脂の流動が無秩序に起こり、その結果金属ワイヤが変形する。
本実施の形態では、金属板10に金属板凸部12が形成されていることによって、下金型に搬送される樹脂量は、金属板凸部12上で他の領域に比べて少なくなる。その結果、半導体素子3が浸漬される封止樹脂9の密度が小さくなり、半導体素子外部の樹脂密度と同じもしくは小さくなる。その結果、封止樹脂9の半導体素子3上から外側への流動がなくなり、金属ワイヤ5の変形が抑制される。
そして、封止樹脂9が完全に固化する時間が経過した後、図7に示すように、下金型22および上金型23を配線基板2から取り外し、図8に示すように上下を反転させる。次に、図9に示すように、はんだボール用ランド7上にはんだボール8を形成する。最後に、ダイシング分割機器により、半導体素子3に対応する領域ごとに金属板10、封止樹脂9を含む配線基板2を切断することにより、図1に示す半導体装置1が完成する。
以上のように、本実施の形態に係る半導体装置は、封止樹脂と放熱性金属板を一括成型しても、封止樹脂の流動を抑制することができる。その結果、金属ワイヤ間がショートし、あるいは金属ワイヤが脱離するなどの不良の発生を抑制することができる。したがって、生産プロセスの短縮、使用材料の低減、ワイヤ変形の減少による高歩留まりによる生産性の向上およびコストの削減が可能となる。
また、金属板に金属板凸部を形成することにより、金属板と封止樹脂との密着性が向上して半導体装置の高信頼性が得られる。
本実施の形態に係る半導体装置において、金属板凸部12を四角柱状にする構成について説明した。この構成により、封止樹脂の流動をチップ上の形状に合わせるように金属板凸部を形成することによって、封止樹脂の流動を半導体素子の各辺と直交する方向に流動するよう制御することができる。その結果、不安定な封止樹脂の流動を抑制でき、金属ワイヤの変形を制御することができる。
また、金属板凸部12を図10の斜視図に示すように、円柱状にすることもできる。この構成によって、封止樹脂の流動を中心方向に対して均等に流動させることができ、不安定な樹脂流動を抑制でき、金属ワイヤの変形を抑制することができる。
また、金属板凸部は、四角柱状、円柱状に限定されず、例えば半球状あるいは円錐または四角錐のような形状であってもよい。
本発明は、生産プロセスの短縮、使用材料の低減、生産性の向上およびコストの削減が可能となり、金属板の構造による樹脂との密着性の向上による高信頼性、かつワイヤ変形の減少による高歩留まりとすることができる効果を有し、安価な半導体装置として利用可能である。
1 半導体装置
2 配線基板
3 半導体素子
4 配線用ランド
5 金属ワイヤ
6 貫通ビア
7 はんだボール用ランド
8 はんだボール
9 封止樹脂
10 金属板
11 金属板平面部
12 金属板凸部
21 半導体素子搭載領域
22 下金型
23 上金型
24、25 真空吸着孔
26 側面金型
2 配線基板
3 半導体素子
4 配線用ランド
5 金属ワイヤ
6 貫通ビア
7 はんだボール用ランド
8 はんだボール
9 封止樹脂
10 金属板
11 金属板平面部
12 金属板凸部
21 半導体素子搭載領域
22 下金型
23 上金型
24、25 真空吸着孔
26 側面金型
Claims (10)
- 接続端子を有する基板と、
前記基板上に配置された半導体素子と、
前記半導体素子と前記接続端子とを接続する金属ワイヤと、
前記半導体素子および前記金属ワイヤを封止する封止樹脂とを備えた半導体装置において、
前記封止樹脂の表面に配置された放熱用金属板を備え、
前記放熱用金属板は、前記半導体素子と相対する位置に凸部を有することを特徴とする半導体装置。 - 前記凸部の体積は、前記半導体素子の体積より大きい請求項1記載の半導体装置。
- 前記凸部の先端部は、前記金属ワイヤの最大高さより高い位置に配置された請求項1または2に記載の半導体装置。
- 前記放熱用金属板の凸部は、前記接続端子と前記金属ワイヤとの接続点を覆う領域まで形成されている請求項1〜3のいずれか一項に記載の半導体装置。
- 前記凸部の形状は、四角柱状または円柱状である請求項1〜4のいずれか一項に記載の半導体装置。
- 接続端子を有する基板上に半導体素子を配置し、
前記半導体素子と前記接続端子とを金属ワイヤにより接続し、
成型金型に前記凸部を有する放熱用金属板を配置し、
前記放熱用金属板の凸部が形成された側に樹脂を注入し、
前記半導体素子が前記樹脂に浸漬され、前記凸部が前記半導体素子と相対する位置となるように、前記基板を前記成型金型に配置し、
前記樹脂を固化させる半導体装置の製造方法。 - 前記放熱用金属板として、前記凸部の体積が前記半導体素子の体積より大きい放熱用金属板を用いる請求項6に記載の半導体装置の製造方法。
- 前記樹脂封止をする際に、前記凸部の先端部の位置が前記金属ワイヤの最大高さよりも高い位置となる高さまで前記樹脂の厚さを厚くする請求項6または7に記載の半導体装置の製造方法。
- 前記放熱用金属板の凸部の領域を前記接続端子と前記金属ワイヤとの接続点を覆う領域に対応するように設定する請求項6〜8のいずれか一項に記載の半導体装置の製造方法。
- 前記放熱用金属板として、前記凸部が四角柱状または円柱状である放熱用金属板を用いる請求項6〜9のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010098102A JP2011228540A (ja) | 2010-04-21 | 2010-04-21 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010098102A JP2011228540A (ja) | 2010-04-21 | 2010-04-21 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011228540A true JP2011228540A (ja) | 2011-11-10 |
Family
ID=45043552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010098102A Withdrawn JP2011228540A (ja) | 2010-04-21 | 2010-04-21 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011228540A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130105423A (ko) * | 2012-03-13 | 2013-09-25 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
CN103620752A (zh) * | 2012-03-07 | 2014-03-05 | 东和株式会社 | 树脂封装电子元件的制造方法及树脂封装电子元件的制造装置 |
-
2010
- 2010-04-21 JP JP2010098102A patent/JP2011228540A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103620752A (zh) * | 2012-03-07 | 2014-03-05 | 东和株式会社 | 树脂封装电子元件的制造方法及树脂封装电子元件的制造装置 |
KR20130105423A (ko) * | 2012-03-13 | 2013-09-25 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
JP2013191690A (ja) * | 2012-03-13 | 2013-09-26 | Shin Etsu Chem Co Ltd | 半導体装置及びその製造方法 |
US9401290B2 (en) | 2012-03-13 | 2016-07-26 | Shin-Etsu Chemical Co., Ltd. | Semiconductor apparatus and method for producing the same |
KR102093272B1 (ko) * | 2012-03-13 | 2020-03-25 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230378153A1 (en) | Package-on-Package Structure Including a Thermal Isolation Material | |
US7520052B2 (en) | Method of manufacturing a semiconductor device | |
TWI764032B (zh) | 天線整合式封裝結構及其製造方法 | |
US10008480B2 (en) | Package-on-package structure with through molding via | |
KR101323978B1 (ko) | 회로 다이의 패키징 방법 및 전자 디바이스 | |
JP2010251408A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
TWI614848B (zh) | 電子封裝結構及其製法 | |
WO2014042165A1 (ja) | 半導体装置および半導体装置の製造方法 | |
US10211139B2 (en) | Chip package structure | |
JP2011187877A (ja) | 半導体装置及びその製造方法 | |
CN111725080A (zh) | 半导体装置封装及其制造方法 | |
JP2002353361A (ja) | 半導体装置及びその製造方法 | |
KR102066015B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
US11594510B2 (en) | Assembly processes for semiconductor device assemblies including spacer with embedded semiconductor die | |
JP4001608B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2011228540A (ja) | 半導体装置およびその製造方法 | |
US20210035879A1 (en) | Encapsulated package with carrier, laminate body and component in between | |
JP2011054653A (ja) | 半導体装置の製造方法 | |
TWI721898B (zh) | 半導體封裝結構 | |
US20170178993A1 (en) | Electronic component and methods of manufacturing the same | |
US11088057B2 (en) | Semiconductor package structure and method for manufacturing the same | |
JP2003258158A (ja) | 半導体装置の製造方法 | |
US11417581B2 (en) | Package structure | |
KR102050130B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2011035283A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130702 |