TW201347020A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201347020A
TW201347020A TW102108275A TW102108275A TW201347020A TW 201347020 A TW201347020 A TW 201347020A TW 102108275 A TW102108275 A TW 102108275A TW 102108275 A TW102108275 A TW 102108275A TW 201347020 A TW201347020 A TW 201347020A
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor device
manufacturing
resin
metal mold
Prior art date
Application number
TW102108275A
Other languages
English (en)
Inventor
Toshio Shiobara
Susumu Sekiguchi
Hideki Akiba
Original Assignee
Shinetsu Chemical Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Chemical Co filed Critical Shinetsu Chemical Co
Publication of TW201347020A publication Critical patent/TW201347020A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明的目的在於提供一種半導體裝置的製造方法，即使密封大型基板也能抑制密封後基板的翹曲和裂縫等的情況。為了解決上述問題，該半導體裝置的製造方法，是使用具有上金屬模具和下金屬模具之成形金屬模具來製造半導體裝置的方法，其特徵在於具有：配置步驟，將半導體元件承載基板配置在加熱至室溫~200℃的前述成形金屬模具的前述上金屬模具和前述下金屬模具的其中一個金屬模具上，並將半導體元件非承載基板配置在另一個金屬模具上；一體化步驟，利用配置有前述半導體元件承載基板和前述半導體元件非承載基板之前述成形金屬模具，使熱硬化性樹脂成形，藉此來使前述半導體元件承載基板和前述半導體元件非承載基板一體化；及，單顆化步驟，將該經一體化的基板從前述成形金屬模具中取出並切割，來進行單顆化。

Description

半導體裝置及其製造方法
本發明關於一種使用成形金屬模具之半導體裝置的製造方法、及根據該製造方法製造出來的半導體裝置。
以往，提出並研究了各種晶圓(wafer)級的密封方法、或利用熱硬化性環氧樹脂單面成形有機基板的方法，該有機基板矩陣狀地承載有半導體元件(專利文獻1~3)。
利用上述方式來製造半導體裝置時，基板的大小為較小的情況下，可以根據調整環氧樹脂的線性膨脹係數來控制密封後基板的翹曲。
當使用8英吋(200 mm)左右的小直徑晶圓等基板或小尺吋的有機基板等的情況，當前能無較大問題地密封成形，但在8英吋直徑以上的晶圓或大型有機基板等的時候，在密封後，由於環氧樹脂等的收縮應力較大，因此，在單面成形的晶圓或有機基板上會產生較大的翹曲和基板的裂縫等，因而無法製造半導體裝置。
為了解決伴隨晶圓或金屬基板等的大型化而發生的如上所述的問題，需要將填充劑(填料)填充至95 wt%的程度，或利用降低樹脂的彈性來減小硬化時的收縮應力。然而， 目前無法製造將填充劑填充至95 wt%的程度且具有可充分成形的性能之熱硬化性樹脂。又，如果將彈性降至不產生翹曲的程度，則將產生耐熱性或耐濕性等下降的缺陷。
[先行技術文獻]
(專利文獻)
專利文獻1：日本特開2001-044324號公報
專利文獻2：日本特開2003-213087號公報
專利文獻3：日本特開2009-032842號公報
本發明是為了解決上述問題而完成，目的在於提供一種半導體裝置的製造方法，該製造方法即使密封大型基板也能抑制密封後基板的翹曲和裂縫等問題。
為了解決上述問題，在本發明中，提供一種半導體裝置的製造方法，是使用具有上金屬模具和下金屬模具之成形金屬模具來製造半導體裝置的方法，其特徵在於具有：配置步驟，將半導體元件承載基板配置在加熱至室溫~200℃的成形金屬模具的上金屬模具和下金屬模具的其中一個金屬模具上，並將半導體元件非承載基板配置在另一個金屬模具上；一體化步驟，利用配置有半導體元件承載基板和半導體元件非承載基板之成形金屬模具，使熱硬化性樹脂成形，藉此來使半導體元件承載基板和半導體元件非承載基 板一體化；及，單顆化步驟，將該經一體化後的基板從成形金屬模具中取出並切割，來進行單顆化。
如果是這種半導體裝置的製造方法，則即使密封大型基板也可以抑制密封後基板的翹曲和裂縫等。又，能以晶圓級總括密封。
又，可以在前述一體化步驟中，將在室溫下或加熱下呈液態的熱硬化性樹脂放置在已配置於下金屬模具上的基板上，並將上金屬模具與下金屬模具加壓，壓縮成形熱硬化性樹脂；或，在前述一體化步驟中，將上金屬模具與下金屬模具合模後，將在室溫下或加熱下呈液態的熱硬化性樹脂注入已配置於上金屬模具和下金屬模具上的基板的間隙中，並將熱硬化性樹脂注射成形或轉注(transfer)成形。
這樣一來，本發明的半導體裝置的製造方法，可以利用壓縮成形、注射成形或轉注成形中的任一種。
進而，在前述一體化步驟中，較佳是在減壓下成形前述熱硬化性樹脂。
這樣一來，利用減壓，可以提高熱硬化性樹脂對半導體元件承載基板與半導體元件非承載基板的間隙的填充性。
又，可以使用金屬基板、無機基板、或有機樹脂基板來作為前述半導體元件承載基板及/或前述半導體元件非承載基板。
這樣一來，作為本發明中所使用的基板，可以適用金 屬基板、無機基板、或有機樹脂基板中的任一種。
又，可以使用環氧樹脂、矽酮樹脂、及矽酮-環氧混合樹脂中的任一種來作為前述熱硬化性樹脂。
利用使用這種樹脂，可以製造耐熱性、耐濕性優異的半導體裝置。
又，較佳是使用在室溫~200℃中的線性膨脹係數為5~25 ppm/℃的有機樹脂基板來作為前述半導體元件承載基板及/或前述半導體元件非承載基板。
這樣一來，在半導體元件的表面和背面使用2片具有類似物理特性的基板，藉此，可以製造幾乎不產生翹曲的半導體裝置。
又，提供一種根據前述半導體裝置的製造方法而製造出來的半導體裝置。
這種半導體裝置的耐熱性、耐濕性優異，且翹曲得以抑制，殘留歪斜(變形)較少。
如上所述，如果是本發明的半導體裝置的製造方法，則將成為一種方法，該方法即使利用樹脂來密封在大型無機基板、金屬基板或有機樹脂基板等基板上承載有半導體元件而成之半導體元件陣列、或形成有半導體元件之大型矽晶圓，也能抑制密封後基板的翹曲和裂縫等，且通用性非常高。尤其是，將成為一種方法，該方法在半導體元件的表面和背面使用2片具有類似物理特性的基板，並將半導體元件承載基板與半導體元件非承載基板之間利用熱硬化性樹脂進行成形密封，可以製造幾乎不產生翹曲且耐熱 性、耐濕性優異的半導體裝置。又，能以晶圓級總括(一起)密封。因此，有助於降低成本。
1‧‧‧上金屬模具
2‧‧‧下金屬模具
3‧‧‧成形金屬模具
4‧‧‧半導體元件非承載基板
5‧‧‧半導體元件承載基板
6‧‧‧半導體元件
7‧‧‧熱硬化性樹脂
8‧‧‧切割刀片
9‧‧‧半導體裝置
圖1是本發明的半導體裝置的製造方法的流程圖。
以下，詳細地說明本發明的半導體裝置的製造方法，但本發明並不限定於此種方法。如前所述，期望一種半導體裝置的製造方法，即使密封大型基板也能抑制密封後基板的翹曲和裂縫等情況。
本發明人為了達成上述問題而反復深入研究，結果發現，利用在半導體元件的表面和背面使用2片基板，並利用熱硬化性樹脂將這些基板之間成形密封，可以製造一種幾乎不產生翹曲且耐熱性、耐濕性優異的半導體裝置，因而完成本發明。以下詳細地說明本發明。
亦即，本發明是一種半導體裝置的製造方法，是使用具有上金屬模具和下金屬模具之成形金屬模具來製造半導體裝置的方法，其特徵在於具有：配置步驟，將半導體元件承載基板配置在加熱至室溫~200℃的成形金屬模具的上金屬模具和下金屬模具的其中一個金屬模具上，並將半導體元件非承載基板配置在另一個金屬模具上；一體化步驟，利用配置有半導體元件承載基板和半導 體元件非承載基板之成形金屬模具，使熱硬化性樹脂成形，藉此來使半導體元件承載基板和半導體元件非承載基板一體化；及，單顆化步驟，將該經一體化的基板從成形金屬模具中取出並切割，來進行單顆化。
[(I)配置步驟]
將本發明的半導體裝置的製造方法的流程圖表示於圖1。在配置步驟中，將承載有半導體元件6之半導體元件承載基板5，配置在加熱至室溫~200℃的成形金屬模具3的上金屬模具1和下金屬模具2的其中一個金屬模具(此處為下金屬模具)上，並將半導體元件非承載基板4配置在另一個金屬模具(此處為上金屬模具)上。配置方法並無特別限制，但可以利用吸引方式使基板吸附在經加熱的上金屬模具1和下金屬模具2的表面上來進行。
可以使用無機基板、金屬基板、或有機樹脂基板來作為半導體元件承載基板及/或半導體元件非承載基板，半導體元件承載基板是在這些基板上承載或形成有半導體元件而成，半導體元件非承載基板，未承載或形成半導體元件。尤其是當使用有機樹脂基板時，從控制後述的膨脹係數的觀點來看，也可以使用含有纖維的有機樹脂基板。
作為無機基板，具代表性的有陶瓷基板、矽晶圓等；作為金屬基板，具代表性的有表面經絕緣處理的銅或鋁基板等。作為有機樹脂基板，可以列舉雙馬來醯亞胺三嗪(bismaleimide triazine，BT)樹脂基板、纖維強化塑膠(fiber reinforced plastics，FRP)基板等。
作為含有纖維之有機樹脂基板中能適用的纖維，可以列舉碳纖維、玻璃纖維、石英玻璃纖維、金屬纖維等無機纖維；芳香族聚醯胺纖維、聚醯亞胺纖維、聚醯胺醯亞胺纖維等有機纖維；及，碳化矽纖維、碳化鈦纖維、硼纖維、氧化鋁纖維等。作為含有纖維之有機樹脂基板，可以列舉用這些纖維加強的環氧樹脂、BT樹脂或矽酮樹脂基板等。根據產品特性，除了這種基板以外，如果能維持絕緣性，則可以使用任何基板。作為最佳的含有纖維之有機樹脂基板，較理想為使用玻璃纖維、石英纖維、碳纖維等加強後的基板。其中，較佳是使用了絕緣性較高的玻璃纖維或石英玻璃纖維之基板。
作為如上述的加強用纖維的形態，如果是使長纖維絲朝一定方向合股的粗紗(roving)、布(cloth)、不織布等片狀的纖維、以及短切原絲薄氈(chopped strand mat)等可以形成積層體的纖維，則並無特別限制。
在金屬基板、無機基板、或有機樹脂基板中，較佳是任一基板的厚度均為20 μm~1 mm，更佳是50 μm~500 μm，進而更佳是50 μm~200 μm。如果為20 μm以上，則能防止因過薄而變形，尤其是當使用無機基板時，能抑制操作時發生裂縫。又，如果為1 mm以下，則能防止半導體裝置變厚。
半導體元件承載基板與半導體元件非承載基板，較佳是具有類似物理特性的基板，尤其更佳是使用兩片基板的線性膨脹係數實質上相等或為25 ppm/℃以下，尤其為10 ppm/℃以下的基板。尤其是，如果兩片基板間的物理特性類 似，則更可以抑制利用熱硬化性樹脂成形密封後的半導體裝置產生翹曲。
又，當使用有機樹脂基板來作為半導體元件承載基板和半導體元件非承載基板時，從降低所製造的半導體裝置的翹曲的方面來看，較理想為至少一片有機樹脂基板，較佳是兩片有機樹脂基板的在室溫~200℃中的線性膨脹係數為5~25 ppm/℃。而且，在本申請案中，室溫表示25℃±10℃。(以下相同。)
進而，當使用矽晶圓等無機基板或有機樹脂基板等來作為半導體元件承載基板時，較理想為承載該半導體元件之無機基板或有機樹脂基板等的膨脹係數，在室溫~200℃下，在X-Y方向上為5~25 ppm/℃。
又，當使用有機樹脂基板來作為半導體元件非承載基板時，較理想為該有機樹脂基板的膨脹係數，在室溫~200℃下，在X-Y方向上為5~25 ppm/℃。如果是這種範圍的有機樹脂基板，則與半導體元件承載基板的膨脹係數的差較小，且更能抑制所製造的半導體裝置的翹曲。而且，有機樹脂基板的膨脹係數，更理想為5~20 ppm/℃，進一步理想為5~15 ppm/℃。
從生產率和易操縱等的方面來看，較理想為上述基板的大小為長20 mm~200 mm，寬100~400 mm左右。如果是這種基板，則容易將半導體元件配置在基板上、或利用引線接合機(wire bonder)連接金線等。
[(Ⅱ)一體化步驟]
在一體化步驟中，利用配置有半導體元件承載基板5 和半導體元件非承載基板4之成形金屬模具3，使熱硬化性樹脂7成形，藉此來使半導體元件承載基板5和半導體元件非承載基板4一體化。這樣一來，根據在半導體元件的表面和背面使用2片基板，並利用熱硬化性樹脂將這些基板之間成形密封，可以製造出一種幾乎不產生翹曲且耐熱性、耐濕性優異的半導體裝置。經一體化的半導體元件承載基板和半導體元件非承載基板的間隔，較佳是20~1000 μm。
在一體化步驟中，可以利用通常所使用的壓縮成形、轉注成形或注射成形等。具體來說，在一體化步驟中，可以將在室溫下或加熱下呈液態的熱硬化性樹脂放置在已配置於下金屬模具上的基板上，並將上金屬模具與下金屬模具加壓，壓縮成形熱硬化性樹脂。又，在一體化步驟中，也可以在將上金屬模具與下金屬模具合模後，將在室溫下或加熱下呈液態的熱硬化性樹脂注入已配置於上金屬模具及下金屬模具上的基板的間隙中，並將熱硬化性樹脂注射成形或轉注成形。
壓縮成形時，在配置於下金屬模具2上之基板上，秤量上述熱硬化性樹脂7。然後，在加壓下將上下金屬模具合模使樹脂熱硬化。
又，當利用轉注成形或注射成形來使熱硬化性樹脂7成形時，利用吸引方式使基板吸附在經加熱的上下金屬模具的表面上，並將上下金屬模具合模後，向基板與基板的間隙中加壓注入在室溫下或因加熱而液化的熱硬化性樹脂7，並使之硬化，來使上下基板一體化。因為需向狹小的間隙中大面積加壓注入樹脂，因此，樹脂流入間隙之澆口數 或結構，是按照樹脂的流動性或硬化特性來設計。
作為上述的硬化成形條件，較理想為以120℃~200℃持續1~3分鐘左右，壓力為20~150 Kg/cm2。又，為了提高對間隙的填充性，較佳是在減壓下使熱硬化性樹脂7成形，尤其較佳是一邊將金屬模具內部減壓一邊加壓成形。作為減壓度，最好儘量減壓直至接近真空的程度。
半導體裝置9的厚度與內置的半導體元件6的厚度相關，為1 mm以下時，在將半導體裝置構裝於家電等的時候能實現小型化，因此較為理想。
一體化步驟中所使用的熱硬化性樹脂，被填充於上述2片基板彼此之間，成為密封的密封樹脂層。該熱硬化性樹脂也可為包含其他成分的組成物的形態。熱硬化性樹脂通常適宜使用半導體元件的密封所使用的在室溫下呈液態的環氧樹脂或通常在100℃以下的加熱下而液化的固形環氧樹脂、矽酮樹脂、或由環氧樹脂與矽酮樹脂所構成的矽酮-環氧混合樹脂。
作為該環氧樹脂的一例，可以使用：如雙酚A型環氧樹脂、雙酚F型環氧樹脂、3,3',5,5'-四甲基-4,4'-聯苯酚型環氧樹脂或4,4'-聯苯酚型環氧樹脂之類的聯苯酚型環氧樹脂；苯酚酚醛(phenol novolac)型環氧樹脂、甲酚酚醛型環氧樹脂、雙酚A酚醛型環氧樹脂、萘二酚型環氧樹脂、三苯酚甲烷型環氧樹脂、四苯酚乙烷型環氧樹脂、及苯酚雙環戊二烯酚醛型環氧樹脂的芳香環氫化的環氧樹脂；及，脂環式環氧樹脂等的在室溫下呈液態或固體的公知環氧樹脂。又，可以根據需要，併用一定量以下的上述以外的環 氧樹脂。
而且，由於要密封半導體元件，因此，較佳是儘量減少熱硬化性樹脂中的氯等鹵素離子、及鈉等鹼性離子。通常，較理想為向50 ml的離子交換水中添加10 g試料，進行密封，並在120℃的烘箱(oven)中靜置20小時後，在加熱提取的120℃下進行提取時，任何離子均為10 ppm以下。
可以使用苯酚酚醛樹脂、各種胺衍生物、酸酐或使部分酸酐基開環並生成羧酸的物質等來作為上述環氧樹脂的硬化劑。其中，為了確保半導體裝置的可靠性，較理想為苯酚酚醛樹脂。
為了促進上述環氧樹脂與硬化劑的反應，還可以使用咪唑衍生物、膦衍生物、胺衍生物、及有機鋁化合物等金屬化合物等。較佳是環氧樹脂與苯酚酚醛樹脂的混合比，以環氧基與苯酚性羥基的比例成為1：0.8~1.3的方式來進行混合。
此外，在環氧樹脂組成物中，可以進一步根據需要調配各種添加劑。例如，可以添加調配各種熱可塑性樹脂、熱可塑性彈性體、有機合成橡膠、矽酮系等低應力劑、蠟類、鹵素捕集劑等添加劑，以改善樹脂的性質。
又，可以使用縮合性或熱硬化性的矽酮樹脂等來作為上述矽酮樹脂(矽樹脂)。其中，較理想為加成硬化型矽酮樹脂的組成物。在加成硬化型矽酮樹脂組成物中，適宜使用將(A)具有非共價雙鍵基(例如，乙烯基等烯基)之有機聚矽氧烷、(B)有機氫聚矽氧烷、及(C)鉑系催化劑作為必需成分的加成硬化型矽酮樹脂組成物。
進而，作為上述矽酮-環氧混合樹脂，可以列舉由前述環氧樹脂與前述矽酮樹脂構成之共聚物等。
可以向上述可以作為熱硬化性樹脂使用的環氧樹脂、矽酮樹脂、矽酮-環氧混合樹脂之組成物中，調配無機填充材料。作為所調配的無機填充材料，可以列舉例如：熔融矽石(fused silica)、結晶性矽石等矽石類、氧化鋁、氮化矽、氮化鋁、鋁矽酸鹽、氮化硼、玻璃纖維、三氧化銻等。這些無機填充材料的平均粒徑或形狀並無特別限定，但為了確保對大型基板間的間隙為1 mm以下的狹小部分的填充性，較理想為最大粒徑為75 μm以下，較佳是50 μm以下。尤其是當基板間為500 μm以下時，最大為30 μm以下、形狀為球形的粒子較適合。如果使用75 μm以下的填充材料，則可以抑制局部的流動性下降，確保充分的填充性，並抑制空隙或未填充等情況。
尤其是添加到環氧樹脂組成物中的上述無機填充材料，還可以調配預先利用矽烷偶合劑、鈦酸酯偶合劑等偶合劑進行表面處理後的無機填充材料，以加強環氧樹脂與無機填充材料的結合強度。
作為這種偶合劑，較佳是使用例如：γ-縮水甘油醚氧丙基三甲氧基矽烷、γ-縮水甘油醚氧丙基甲基二乙氧基矽烷、β-(3,4-環氧環己基)乙基三甲氧基矽烷等環氧官能性烷氧基矽烷；N-β(氨乙基)-γ-氨丙基三甲氧基矽烷、γ-氨丙基三乙氧基矽烷、N-苯基-γ-氨丙基三甲氧基矽烷等氨基官能性烷氧基矽烷；及，γ-巰丙基三甲氧基矽烷等巰基官能性烷氧基矽烷等。而且，有關表面處理所使用的偶合劑的 調配量及表面處理方法，並無特別限制。
當為矽酮樹脂組成物或矽酮-環氧混合樹脂組成物時，也可以利用如上述的偶聯材料將無機填充材料表面進行處理。
相對於環氧樹脂組成物或矽酮樹脂、矽酮-環氧混合樹脂的組成物中的樹脂的總量100質量份，無機填充材料的填充量，較佳是100~1300質量份，尤其較佳是200~1000質量份。如果為100質量份以上，則可以獲得充分的強度；如果為1300質量份以下，則難以發生因增黏而導致的流動性下降，能防止填充性不佳，且能將基板上所排列的半導體元件完全密封。而且，較佳是以全部組成物的50~95品質%，尤其較佳是以60~90品質%的範圍來含有該無機填充材料。
[(Ⅲ)取出，(Ⅳ)切割步驟]
根據上述步驟，可以在不會產生空隙(void)或翹曲等的狀態下進行承載有半導體元件之大型基板的密封。根據將利用上述方法進行一體化後的基板從成形金屬模具中取出，然後通常在150~180℃的溫度下進行後固化1~4小時，可以使電特性和機械特性等穩定。
進而，後固化後，利用通常的方法使用切割刀片(dicing blade)8切割基板以進行單顆化，由此，可以製造半導體裝置9。
根據上述半導體裝置的製造方法而製造出來的半導體裝置9，成為一種翹曲得以抑制、殘留歪斜較少的高品質半導體裝置，且耐熱性、耐濕性優異。
[實施例]
以下，表示實施例及比較例，更詳細地說明本發明，但本發明並不限定於這些實施例。
[實施例1]
準備以下的半導體元件承載有機樹脂基板與半導體元件非承載有機樹脂基板。
半導體元件承載有機樹脂基板：在厚50 μm、長50 mm、寬150 mm的BT樹脂基板(線性膨脹係數：15 ppm/℃)上，利用環氧固晶(die bond)材料黏著40個厚300 μm、12 mm見方的矽晶片，並用金線連接基板與晶圓。
半導體元件非承載有機樹脂基板：厚50 μm、長50 mm、寬150 mm的BT樹脂基板(線性膨脹係數：15 ppm/℃)。
利用將轉注成形裝置的成形金屬模具溫度設定為170℃，並利用吸引來使半導體元件承載有機樹脂基板吸附在下金屬模具上。另一方面，同樣地使半導體元件非承載有機樹脂基板吸引吸附在上金屬模具上後，關閉上下金屬模具開始減壓。基板之間的間隙為500 μm。
減壓至750 mmHg後，根據將熱硬化性環氧樹脂(KMC 300信越化學製造，最大填充物直徑35 μm)投入成形裝置的罐(pot)中，在70 Kg/cm2的壓力下，加壓移送，來注入樹脂。在3分鐘的成形時間下進行。
成形後，將經一體化的基板從成形金屬模具中取出，並冷卻至室溫後，然後測定基板的翹曲。翹曲量為縱向0.8 mm，橫向0.2 mm。進一步在180℃下進行後固化2小時， 同樣地測定翹曲，結果為縱向0.4 mm，橫向0.1 mm，幾乎無翹曲。
將該基板黏貼到切割膠帶上，進行切割，在40個經單顆化的半導體裝置的背面安裝上錫球(solder ball)來製造半導體裝置。電性地確認每個半導體裝置後，結果為完全無問題地發揮功能。
[實施例2]
準備與實施例1中所使用的基板同樣的半導體元件承載有機樹脂基板與半導體元件非承載有機樹脂基板。將壓縮成形裝置的成形金屬模具溫度設定為170℃，利用吸引來使半導體元件非承載有機樹脂基板吸附在下金屬模具上。
另一方面，同樣地使半導體元件承載有機樹脂基板吸引吸附在上金屬模具上後，在已吸引配置於下金屬模具上之基板的中央部分，秤取指定量的液態的熱硬化性環氧樹脂，以100 Kg/cm2使上下的金屬模具加壓硬化直至環氧樹脂的厚度為500 μm。
成形後，將經一體化的基板從成形金屬模具中取出，並冷卻至室溫後，測定基板的翹曲。翹曲量為縱向0.9 mm，橫向0.3 mm。進一步在180℃下進行後固化2小時，同樣地測定翹曲，結果為縱向0.5 mm，橫向0.1 mm，幾乎無翹曲。
將該基板黏貼到切割膠帶上，進行切割，並在40個經單顆化的半導體裝置的背面安裝上錫球來製造半導體裝置。電性地確認每個半導體裝置後，結果為完全無問題地發揮功能。
[實施例3]
準備以下的矽晶圓。
形成有半導體元件的矽晶圓：形成有半導體元件，厚度350 μm，直徑8英吋(200 mm)的矽晶圓。
未形成半導體元件的矽晶圓：未形成半導體元件，厚度350 μm，直徑8英吋(200 mm)的矽晶圓。
將壓縮成形裝置的成形金屬模具溫度設定為170℃，利用吸引來使形成有半導體元件的矽晶圓吸附在下金屬模具上。另一方面，與半導體元件承載晶圓同樣地使未形成半導體元件的矽晶圓吸引吸附在上金屬模具上後，在已吸引配置於下金屬模具上的晶圓的中央部分，秤取指定量的在室溫下呈液態的熱硬化性環氧樹脂(SMC800信越化學工業製造)，利用100 Kg/cm2使上下的金屬模具加壓硬化直至環氧樹脂的厚度為500 μm。
成形後，將經一體化的晶圓從成形金屬模具中取出，並冷卻至室溫後，測定晶圓的翹曲。翹曲量為縱向、橫向均大致為零。進一步在180℃下進行後固化2小時，同樣地測定翹曲，結果為幾乎無翹曲。
將該基板黏貼到切割膠帶上，進行切割，並在40個經單顆化的半導體裝置的背面安裝上錫球來製造半導體裝置。電性地確認每個半導體裝置後，完全無問題地發揮功能。
[比較例1]
只準備以下的與實施例1中所使用的基板同樣的半導體元件承載有機樹脂基板。利用吸引來使半導體元件承載有機樹脂基板吸附在轉注成形裝置的成形金屬模具溫度設 定為170℃的下金屬模具上。另一方面，不在上金屬模具上配置有機樹脂基板，關閉上下金屬模具開始減壓。上金屬模具與基板之間的間隙為500 μm。
減壓至750 mmHg後，利用將熱硬化性環氧樹脂(KMC300信越化學製造，最大填充物直徑為35 μm)投入成形裝置的罐中，在70 Kg/cm2的壓力下，加壓移送，來注入樹脂。在3分鐘的成形時間下進行。
成形後，將經一體化的基板從成形金屬模具中取出，並冷卻至室溫後，測定基板的翹曲。翹曲量為縱向29 mm，橫向8 mm。進一步在180℃下進行後固化2小時，同樣地測定翹曲，結果為產生縱向27 mm、橫向6.3 mm的較大的翹曲，因而無法用切割進行單顆化。
另外，本發明並不限定於上述實施形態。上述實施形態為例示，凡是具有與本發明的申請專利範圍所述的技術思想實質相同的構成，並發揮相同作用效果的技術思想，均包含在本發明的技術範圍內。
1‧‧‧上金屬模具
2‧‧‧下金屬模具
3‧‧‧成形金屬模具
4‧‧‧半導體元件非承載基板
5‧‧‧半導體元件承載基板
6‧‧‧半導體元件
7‧‧‧熱硬化性樹脂
8‧‧‧切割刀片
9‧‧‧半導體裝置

Claims (19)

  1. 一種半導體裝置的製造方法，是使用具有上金屬模具和下金屬模具之成形金屬模具來製造半導體裝置的方法，其特徵在於具有：配置步驟，將半導體元件承載基板配置在加熱至室溫~200℃的前述成形金屬模具的前述上金屬模具和前述下金屬模具的其中一個金屬模具上，並將半導體元件非承載基板配置在另一個金屬模具上；一體化步驟，利用配置有前述半導體元件承載基板和前述半導體元件非承載基板之前述成形金屬模具，使熱硬化性樹脂成形，藉此來使前述半導體元件承載基板和前述半導體元件非承載基板一體化；及，單顆化步驟，將該經一體化的基板從前述成形金屬模具中取出並切割，來進行單顆化。
  2. 如請求項1所述的半導體裝置的製造方法，其中，在前述一體化步驟中，將在室溫下或加熱下呈液態的前述熱硬化性樹脂，放置在已配置於前述下金屬模具上的基板上，並將前述上金屬模具與前述下金屬模具加壓，壓縮成形前述熱硬化性樹脂；或，在前述一體化步驟中，將前述上金屬模具與前述下金屬模具合模後，將在室溫下或加熱下呈液態的前述熱硬化性樹脂注入已配置於前述上金屬模具和前述下金屬模具上的基板的間隙中，並將前述熱硬化性樹脂注射成形或轉注成形。
  3. 如請求項1所述的半導體裝置的製造方法，其中，在前 述一體化步驟中，在減壓下成形前述熱硬化性樹脂。
  4. 如請求項2所述的半導體裝置的製造方法，其中，在前述一體化步驟中，在減壓下成形前述熱硬化性樹脂。
  5. 如請求項1至請求項4中的任一項所述的半導體裝置的製造方法，其中，使用金屬基板、無機基板、或有機樹脂基板來作為前述半導體元件承載基板及/或前述半導體元件非承載基板。
  6. 如請求項1至請求項4中的任一項所述的半導體裝置的製造方法，其中，使用環氧樹脂、矽酮樹脂、及矽酮-環氧混合樹脂中的任一種來作為前述熱硬化性樹脂。
  7. 如請求項5所述的半導體裝置的製造方法，其中，使用環氧樹脂、矽酮樹脂、及矽酮-環氧混合樹脂中的任一種來作為前述熱硬化性樹脂。
  8. 如請求項1至請求項4中的任一項所述的半導體裝置的製造方法，其中，使用在室溫~200℃中的線性膨脹係數為5~25 ppm/℃的有機樹脂基板來作為前述半導體元件承載基板及/或前述半導體元件非承載基板。
  9. 如請求項5所述的半導體裝置的製造方法，其中，使用在室溫~200℃中的線性膨脹係數為5~25 ppm/℃的有機樹脂基板來作為前述半導體元件承載基板及/或前述半導體元件非承載基板。
  10. 如請求項6所述的半導體裝置的製造方法，其中，使用在室溫~200℃中的線性膨脹係數為5~25 ppm/℃的有機樹脂基板來作為前述半導體元件承載基板及/或前述半導體元件非承載基板。
  11. 如請求項7所述的半導體裝置的製造方法，其中，使用在室溫~200℃中的線性膨脹係數為5~25 ppm/℃的有機樹脂基板來作為前述半導體元件承載基板及/或前述半導體元件非承載基板。
  12. 一種半導體裝置，其特徵在於：根據如請求項1至請求項4中的任一項所述的半導體裝置的製造方法而製造出來。
  13. 一種半導體裝置，其特徵在於：根據如請求項5所述的半導體裝置的製造方法而製造出來。
  14. 一種半導體裝置，其特徵在於：根據如請求項6所述的半導體裝置的製造方法而製造出來。
  15. 一種半導體裝置，其特徵在於：根據如請求項7所述的半導體裝置的製造方法而製造出來。
  16. 一種半導體裝置，其特徵在於：根據如請求項8所述的半導體裝置的製造方法而製造出來。
  17. 一種半導體裝置，其特徵在於：根據如請求項9所述的半導體裝置的製造方法而製造出來。
  18. 一種半導體裝置，其特徵在於：根據如請求項10所述的半導體裝置的製造方法而製造出來。
  19. 一種半導體裝置，其特徵在於：根據如請求項11所述的半導體裝置的製造方法而製造出來。
TW102108275A 2012-03-13 2013-03-08 半導體裝置及其製造方法 TW201347020A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012056202A JP2013191690A (ja) 2012-03-13 2012-03-13 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW201347020A true TW201347020A (zh) 2013-11-16

Family

ID=47844038

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102108275A TW201347020A (zh) 2012-03-13 2013-03-08 半導體裝置及其製造方法

Country Status (6)

Country Link
US (1) US9401290B2 (zh)
EP (1) EP2639822A3 (zh)
JP (1) JP2013191690A (zh)
KR (1) KR102093272B1 (zh)
CN (1) CN103311135A (zh)
TW (1) TW201347020A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI667737B (zh) * 2014-11-19 2019-08-01 日商信越化學工業股份有限公司 Semiconductor device manufacturing method and semiconductor device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5969883B2 (ja) * 2012-10-03 2016-08-17 信越化学工業株式会社 半導体装置の製造方法
JP2015207754A (ja) 2013-12-13 2015-11-19 日亜化学工業株式会社 発光装置
CN104867839B (zh) * 2014-02-21 2018-06-01 三垦电气株式会社 半导体装置的制造方法和半导体装置
JP2015162503A (ja) * 2014-02-26 2015-09-07 株式会社デンソー 樹脂成形体およびその製造方法
JP2017017238A (ja) * 2015-07-03 2017-01-19 株式会社ジェイデバイス 半導体装置及びその製造方法
JP6988360B2 (ja) * 2017-10-18 2022-01-05 昭和電工マテリアルズ株式会社 半導体装置の製造方法及び半導体装置
JP2020009946A (ja) * 2018-07-10 2020-01-16 日立化成株式会社 半導体装置の製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3648750B2 (ja) * 1993-09-14 2005-05-18 株式会社日立製作所 積層板及び多層プリント回路板
JP3800277B2 (ja) * 1998-04-16 2006-07-26 株式会社龍森 半導体封止用エポキシ樹脂組成物及び半導体装置
JP3423897B2 (ja) * 1999-04-01 2003-07-07 宮崎沖電気株式会社 半導体装置の製造方法
JP3544895B2 (ja) 1999-07-30 2004-07-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
JP2003197680A (ja) * 2001-12-25 2003-07-11 Matsushita Electric Works Ltd 半導体装置の製造方法
JP2003201416A (ja) * 2002-01-08 2003-07-18 Sumitomo Bakelite Co Ltd 表面処理無機充填材、エポキシ樹脂組成物及び半導体装置
JP2003213087A (ja) 2002-01-28 2003-07-30 Matsushita Electric Works Ltd 片面封止用エポキシ樹脂組成物及び片面封止型半導体装置
JP3915545B2 (ja) * 2002-02-25 2007-05-16 松下電工株式会社 封止用エポキシ樹脂組成物及び片面封止型半導体装置
CN100519650C (zh) * 2002-02-27 2009-07-29 日立化成工业株式会社 封装用环氧树脂组合物及使用该组合物的电子组件
US6987032B1 (en) 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
TW200411871A (en) 2002-12-30 2004-07-01 Advanced Semiconductor Eng Thermal-enhance package and manufacturing method thereof
WO2005105919A1 (ja) * 2004-04-30 2005-11-10 Kureha Corporation 封止用樹脂組成物及び樹脂封止された半導体装置
TWI419375B (zh) * 2005-02-18 2013-12-11 Nichia Corp 具備控制配光特性用之透鏡之發光裝置
JP4553813B2 (ja) * 2005-08-29 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
KR20080083129A (ko) * 2006-01-06 2008-09-16 도아고세이가부시키가이샤 황산 이온 무기 포착제, 무기 포착 조성물 그리고 그것들을사용한 전자 부품 밀봉용 수지 조성물, 전자 부품 밀봉재,전자 부품, 바니시, 접착제, 페이스트 및 제품
JP4905668B2 (ja) * 2006-09-15 2012-03-28 信越化学工業株式会社 半導体封止用液状エポキシ樹脂組成物及び半導体装置
JP2008084263A (ja) 2006-09-29 2008-04-10 Renesas Technology Corp メモリカードおよびその製造方法
JP5380774B2 (ja) * 2006-12-28 2014-01-08 日亜化学工業株式会社 表面実装型側面発光装置及びその製造方法
JP4926869B2 (ja) 2007-07-26 2012-05-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8134233B2 (en) * 2007-07-30 2012-03-13 Motorola Solutions, Inc. Method and apparatus for providing electrically isolated closely spaced features on a printed circuit board
JP2009256583A (ja) * 2007-09-28 2009-11-05 Sumitomo Bakelite Co Ltd 液状エポキシ樹脂組成物およびそれを用いた半導体装置
JP5233288B2 (ja) * 2008-01-18 2013-07-10 富士通セミコンダクター株式会社 半導体装置の製造方法及び基板
US20100109169A1 (en) 2008-04-29 2010-05-06 United Test And Assembly Center Ltd Semiconductor package and method of making the same
JP5317548B2 (ja) * 2008-06-23 2013-10-16 スパンション エルエルシー 半導体装置、及びその製造方法
JP2010092983A (ja) * 2008-10-06 2010-04-22 Renesas Technology Corp 半導体装置およびその製造方法ならびに半導体製造装置
JP2010232471A (ja) * 2009-03-27 2010-10-14 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2011228540A (ja) * 2010-04-21 2011-11-10 Panasonic Corp 半導体装置およびその製造方法
JP5245044B2 (ja) * 2010-05-10 2013-07-24 日立化成株式会社 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置
JP2011249484A (ja) * 2010-05-25 2011-12-08 Panasonic Corp 半導体装置の製造方法及び半導体装置
EP2660884B1 (en) * 2010-12-28 2019-12-11 Nichia Corporation Light-emitting apparatus and method of manufacturing thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI667737B (zh) * 2014-11-19 2019-08-01 日商信越化學工業股份有限公司 Semiconductor device manufacturing method and semiconductor device

Also Published As

Publication number Publication date
KR20130105423A (ko) 2013-09-25
CN103311135A (zh) 2013-09-18
KR102093272B1 (ko) 2020-03-25
US20130241087A1 (en) 2013-09-19
US9401290B2 (en) 2016-07-26
JP2013191690A (ja) 2013-09-26
EP2639822A2 (en) 2013-09-18
EP2639822A3 (en) 2015-06-24

Similar Documents

Publication Publication Date Title
TW201347020A (zh) 半導體裝置及其製造方法
TWI532107B (zh) Semiconductor device manufacturing method and semiconductor device
KR101884418B1 (ko) 섬유 함유 수지 기판, 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조방법
TWI639208B (zh) 真空層壓裝置及半導體裝置的製造方法
KR102057499B1 (ko) 봉지재 적층 복합체, 봉지후 반도체 소자 탑재 기판, 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조 방법
KR20180099531A (ko) 반도체 장치의 제조방법
US9287174B2 (en) Fiber-containing resin substrate, device-mounting substrate and device-forming wafer, semiconductor apparatus, and method for producing semiconductor apparatus
TWI667737B (zh) Semiconductor device manufacturing method and semiconductor device
JP2014103176A (ja) 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
TWI634601B (zh) Semiconductor device manufacturing method and semiconductor device
JP6117715B2 (ja) 真空ラミネーション装置および半導体装置の製造方法
JP6250846B2 (ja) 半導体装置の製造方法
JP2015154011A (ja) 半導体装置の製造方法