JP2007066932A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007066932A
JP2007066932A JP2005247068A JP2005247068A JP2007066932A JP 2007066932 A JP2007066932 A JP 2007066932A JP 2005247068 A JP2005247068 A JP 2005247068A JP 2005247068 A JP2005247068 A JP 2005247068A JP 2007066932 A JP2007066932 A JP 2007066932A
Authority
JP
Japan
Prior art keywords
semiconductor device
lower substrate
wiring board
thermal expansion
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005247068A
Other languages
English (en)
Other versions
JP4553813B2 (ja
Inventor
Yoshihiro Saeki
吉浩 佐伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2005247068A priority Critical patent/JP4553813B2/ja
Priority to US11/501,077 priority patent/US7372137B2/en
Publication of JP2007066932A publication Critical patent/JP2007066932A/ja
Application granted granted Critical
Publication of JP4553813B2 publication Critical patent/JP4553813B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】配線基板の熱膨張率が封止樹脂層と相違する場合における半導体装置の反りを低減する手段を提供する。
【解決手段】半導体装置が、複数の配線により形成された配線パターンを有する下部基板と、下部基板の上方に位置し、かつ配線と電気的に接続された半導体チップと、半導体チップを柱状かつ実質的に封止する中間部材と、中間部材の上面の全てを実質的に覆う樹脂板とを備え、樹脂板の熱膨張率と下部基板の熱膨張率とをほぼ同じにする。
【選択図】 図１

Description

本発明は、配線基板に半導体チップを電気的に接続し、この半導体チップを封止した半導体装置およびその製造方法に関する。
従来の半導体装置１は、ガラスエポキシ樹脂で形成された配線基板のおもて面に複数の回路配線を設け、この回路配線に半導体チップを電気的に接続して搭載し、配線基板に搭載した半導体チップを配線基板と熱膨張率がほぼ等しいレジン等の第１の封止樹脂層で封止し、これを加熱して仮硬化させ、第１の封止樹脂層の仮硬化後に熱膨張率を配線基板に合わせた高Ｔｇ樹脂からなる第２の封止樹脂層を配線基板と同等の厚さとなるように塗布し、第１および第２の封止樹脂層を加熱硬化させ、配線基板の裏面に外部端子を形成して製造され、半導体装置の実装基板への実装時のリフロー工程における加熱処理おいてガラス転移温度Ｔｇを超えてしまう第１の封止樹脂層の過大な熱膨張をガラス転移温度Ｔｇを超えない第２の封止樹脂層で抑制して半導体装置の反りを防止している。
また、第１の封止樹脂層の仮硬化後に、第１の封止樹脂層上に封止樹脂層を塗布する範囲より小さい金属等からなる高剛性部材を配置し、その後に第２の封止樹脂層を塗布して熱硬化させ、半導体装置の剛性を高めることによりリフロー工程における半導体装置の反りを防止しているものもある。（例えば、特許文献１参照。）。
上記の特許文献１では、ガラスエポキシ樹脂で形成された配線基板に搭載した半導体チップを配線基板と熱膨張率がほぼ等しい封止樹脂層で封止しているので、封止工程において封止樹脂層を加熱硬化させても、そのときに反りは生じないが、配線基板の熱膨張率が封止樹脂層の熱膨張率より小さい場合は、封止工程における封止樹脂層の加熱硬化後の冷却時に熱膨張率の差に起因する反り、つまり加熱硬化後の冷却時に、封止樹脂層がより多く収縮して皿型の反りが生じることになる。
このような皿型の反りを防止するため、出願人は特願２００５−８７６４４号においてシリコン基板等の熱膨張率の小さい配線基板に半導体チップを搭載し、これを封止樹脂層で封止するときに、シリコン基板等の反対側に金属板等のシリコン基板等の熱膨張率と略同等の熱膨張率を有する材料で形成した金属板を設けて半導体装置の皿型の反りを防止する技術を提案している。
なお、上記特許文献１では、第１の封止樹脂層の仮硬化後に、第１の封止樹脂層上に封止樹脂層を塗布する範囲より小さい（特許文献１の図３によれば半分程度の長さ）金属等からなる高剛性部材を配置しているので、その後に第２の封止樹脂層を塗布して熱硬化させたとしても熱膨張率が半分以下の高剛性部材の長さを配線基板の半分程度にしているために配線基板と高剛性部材の収縮量が同程度となり、上記のような問題は生じない。
特開平１０−１１２５１５号公報（第４頁段落００１９−第５頁段落００３１および第５頁段落００３１−段落００３３、第１図および第３図）
しかしながら、上述した特許文献１の技術を、配線基板と封止樹脂層との熱膨張率に差がある半導体装置に用いると、その製造における封止工程において半導体チップを搭載した配線基板を封止樹脂層で封止し、これを加熱硬化させて冷却したときに、加熱硬化させるための熱処理後の冷却時により多く収縮した側に反りが生じ、封止樹脂層に較べて配線基板の熱膨張率が小さい場合は皿型の反りが、配線基板の熱膨張率が大きい場合は浅い釣鐘型の反りが生じるという問題がある。
このような反りが生ずると、封止工程後の外部端子の形成工程において、封止樹脂層を形成した配線基板を作業台等に負圧による吸引で保持したときに配線基板等を確実に保持することができず、外部端子の形成が困難になる場合があり、配線基板等を作業台等に機械的なクランプ装置で保持する場合には、反りを矯正しようとする力が作用するため、配線基板等に割れが生ずる場合がある。
このことは、複数の半導体装置を同時に形成し、これらを個片に分割するときの分割工程においても生じ、個片に分割するために粘着性を有するダイシングシートへ貼り付けた際に保持が不完全になる場合がある。
上記のことは、結果として半導体装置の製造効率を低下させることになる。
本発明は、上記の問題点を解決するためになされたもので、配線基板の熱膨張率が封止樹脂層と相違する場合における半導体装置の反りを低減する手段を提供することを目的とする。
本発明は、上記課題を解決するために、半導体装置が、複数の配線により形成された配線パターンを有する下部基板と、前記下部基板の上方に位置し、前記配線と電気的に接続された半導体チップと、前記半導体チップを柱状、かつ実質的に封止する中間部材と、前記中間部材の上面の全てを実質的に覆う上部板とを備え、前記上部板の熱膨張率は、前記下部基板の熱膨張率とほぼ同じであることを特徴とする。
これにより、本発明は、下部基板が封止工程における熱処理後の冷却時に中間部材より多く収縮したとしても、中間部材の上下に配置された下部基板と上部板が同じ程度に収縮するので、半導体装置の反りを抑制することができるという効果が得られる。
以下に、図面を参照して本発明による半導体装置およびその製造方法の実施例について説明する。
図１は実施例１の半導体装置の断面を示す説明図、図２は実施例１の配線基板の上面を示す説明図である。
図１において、１は半導体装置である。
２は下部基板としての配線基板であり、ガラス繊維からなるウィスカを含有した、またはガラス繊維からなる布を埋め込んだガラスエポキシ樹脂により形成された基板であって、そのおもて面には図２に示す複数の配線３からなる配線パターン４が形成され、配線３の所定の部位には基板ボールパッド５が複数形成されている。
本実施例のガラスエポキシ樹脂からなる配線基板２の熱膨張率αａは１２〜１６×１０−６／℃程度である。
６は半導体チップであり、その下面には複数のバンプ７が配置され、その上面には複数のチップボールパッド８が配置されており、配線３に形成された基板ボールパッド５に最下層の半導体チップ６のバンプ７がフリップチップ方式で電気的に接続され、その上方に複数の半導体チップ６が互いのチップボールパッド８とバンプ７とをフリップチップ方式で電気的に接続して積層されている。本実施例では半導体チップ６が８層に積層されている。
９は中間部材としての封止樹脂層であり、樹脂材料を溶融させた封止剤９ａを積層された半導体チップ６の間、最下層の半導体チップ６と配線基板２との間および最上層の半導体チップ６と樹脂板１０との間、並びに積層された半導体チップ６の周囲に充填し、これを加熱硬化させて形成された配線基板２の面積と略同等の断面積を有する柱状部材であって、半導体チップ６の間等の保護および電気的な絶縁性の確保をする機能を有すると共に、半導体チップ６や配線パターン４等を外部から保護する機能を有している。
この場合に、封止樹脂層９による封止は、多少のボイドが形成された状態であってもよい。要は前記の機能を果たすように実質的に封止していれば足りる。
本実施例の封止樹脂層９は、射出成形に用いる粒状のエポキシ樹脂を溶融させた封止剤９ａを射出成形により充填して形成され、その熱膨張率αｂは６〜１０×１０−６／℃程度であり、上記のガラスエポキシ樹脂からなる配線基板２の熱膨張率αａより小さい熱膨張率αｂを有している。
上部板としての樹脂板１０は、配線基板２とほぼ同等の厚さを有し、配線基板２と略同等の熱膨張率αｃを有する樹脂で形成された板状部材であって、積層された半導体チップ６を封止した柱状の封止樹脂層９の上面の全てを覆って配置される。
また、樹脂板１０の下面、つまり封止樹脂層９側の面には封止樹脂層９との密着性を向上させるためにエッチング等の化学的な方法やショットピーニング等の機械的な方法等により表面を梨子地状にするの表面処理が施されている。
本実施例の樹脂板１０は、ガラスエポキシ樹脂で形成された配線基板２とほぼ同等の厚さを有する板状部材であり、その熱膨張率αｃは同じ材料からなる配線基板２と同一である。
１１は外部端子であり、配線基板２の裏面に配置され、配線基板２のおもて面の所定の配線３と電気的に接続された半田合金等の材料で形成された端子であって、半導体装置１と図示しない実装基板の実装端子とを電気的に接続する機能を有している。
本実施例の半導体装置１は、厚さ０．１５ｍｍで１辺が１２ｍｍの正方形の配線基板２および樹脂板１０と、これらの間に８個積層された１辺が１０ｍｍの正方形の半導体チップ６と、これを封止する厚さ０．５６ｍｍの柱状の封止樹脂層９で構成される。
図３、図４は実施例１の半導体装置の製造方法を示す説明図である。
図３、図４において、１５は下部金型であり、配線基板２を嵌合して搭載するための配線基板２の大きさと略同等の大きさの開口を有し、配線基板２の厚さと略同じ深さの基板搭載穴１５ａが設けられた矩形の金型である。
１６は上部金型であり、樹脂板１０を嵌合して搭載するための樹脂板１０の大きさと略同等の大きさの開口を有し、樹脂板１０の厚さと形成する封止樹脂層９の厚さとを合わせた厚さと略同じ深さの上部板搭載穴１６ａが設けられた矩形の金型であって、その一の側壁に封止剤９ａを注入するための注入口１７が設けられており、下部金型１５の上方に組合わされる。
また、上部金型１６には樹脂板１０を上部板搭載穴１６ａの底面に保持するための図示しないプッシュピンが設けられている。
以下に、図３、図４を用い、Ｐで示す工程に従って本実施例の半導体装置の製造方法について説明する。
Ｐ１（図３）、上面に複数の配線３により形成された配線パターン４の所定の部位に基板ボールパッド５を形成した配線基板２を準備し、配線３上の基板ボールパッド５に最下層の半導体チップ６の下面のバンプ７を合わせて載置する。
Ｐ２（図３）、基板ボールパッド５に載置した半導体チップ６の上面のチップボールパッド８に直上の半導体チップ６のバンプ７を合わせて載置し、同様にして順に半導体チップ６を載置した後に、バンプ７を加熱溶融してそれぞれの半導体チップ６を接合すると共に、最下層の半導体チップ６と配線基板２の配線３とを接合し、配線基板２の上にフリップチップ方式で積層された半導体チップ６と配線基板２の配線パターン４の配線３とを電気的に接続する。
Ｐ３（図３）、積層された半導体チップ６を搭載した配線基板２を下部金型１５の基板搭載穴１５ａに嵌合して搭載する。
Ｐ４（図４）、上部金型１６に、別に準備した樹脂板１０の下面を封止樹脂層９の側に向けて嵌合し、上部板搭載穴１６ａの底面に保持させて搭載する。
Ｐ５（図４）、射出成形機に配線基板２を搭載した下部金型１５と、樹脂板１０を搭載した上部金型１６とを組合せて設置した後に、溶融させた液状の封止剤９ａを注入口１７から注入して積層された半導体チップ６の間、最下層の半導体チップ６と配線基板２との間および最上層の半導体チップ６と樹脂板１０との間、並びに積層された半導体チップ６の周囲に封止剤９ａを充填し、その後封止剤９ａを１６０〜２００℃程度の温度で熱処理して加熱硬化させ、柱状の封止樹脂層９を形成する。
これにより、配線基板２および樹脂板１０と封止樹脂層９との間が封止樹脂層９の接着作用により接合される。
Ｐ６（図４）、封止樹脂層９の硬化後に、上部金型１６を開いて下部金型１５から樹脂板１０との間に積層された半導体チップ６を封止した封止樹脂層９を形成した配線基板２を取出し、冷却後に図示しない作業台等に負圧による吸引等で保持して配線基板２の裏面に半田ボール等により外部端子１１を形成する。
このようにして、配線基板２と樹脂板１０との間に柱状の封止樹脂層９で封止された複数の半導体チップ６を積層した本実施例の半導体装置１が製造される。
上記のようにして製造された半導体装置１は、封止樹脂層９の加熱硬化時に封止樹脂層９の上面を全て樹脂板１０で覆った状態で硬化させ、その後に同一の熱膨張率を有し、ほぼ同じ大きさの樹脂板１０と配線基板２とに封止樹脂層９を挟んだ状態で冷却するので、配線基板２が比較的大きな熱膨張率により収縮したとしても、封止樹脂層９の上下に配置された配線基板２と樹脂板１０が同じ程度に収縮して半導体装置１の反りが防止され、封止工程で反りが生ずることはなく、外部端子１１の形成工程における保持に支障が生ずることはない。また実装基板への半導体装置１の実装工程における熱処理においても反りが生ずることはない。これにより半導体装置の製造効率を向上させることができる。
このことは、封止樹脂層９の厚さが配線基板２の厚さより厚く、封止樹脂層９が反りに対して支配的である場合に特に有効である。
また、樹脂板１０の下面に梨子地状のメッキを施して封止樹脂層９と樹脂板１０との密着性を向上させているので、比較的大きな熱膨張率の差により封止樹脂層９と樹脂板１０との界面に生ずる剪断応力で樹脂板１０が封止樹脂層９から剥れることはない。
更に、樹脂板の材料を配線基板と同じ材料にしたので、半導体装置の反りに対する確認試験等に要する時間を短縮することができる。
更に、配線基板２と樹脂板１０とを同じ材料で形成して縦弾性係数Ｅを同じにし、それぞれの厚さをほぼ同じにしてその曲げコワサをほぼ同じにしたので、樹脂板１０の曲げコワサが配線基板２に対して過大となることがなく、配線基板２側の封止樹脂層９の局所的な収縮により配線基板２に反りが生じることがない。
なお、本実施例では、樹脂板１０は配線基板２と同じ大きさとして説明したが、樹脂板１０および配線基板２と封止樹脂層９とのそれぞれの接合面積がほぼ同じであればよく、樹脂板１０と配線基板２との大きさが厳密に一致している必要はない。
以上説明したように、本実施例では、配線基板に搭載された半導体チップを熱膨張率が配線基板より小さい柱状の封止樹脂層で封止し、封止樹脂層の上面を全て覆う樹脂板の熱膨張率を配線基板と同じにしたことによって、配線基板が封止工程における熱処理後の冷却時に封止樹脂層より多く収縮したとしても、封止樹脂層の上下に配置された配線基板と樹脂板が同じ程度に収縮するので、半導体装置の反りを抑制することができる。
また、配線基板と樹脂板の厚さをほぼ同じにしたことによって、配線基板と樹脂板との曲げコワサをほぼ同じにすることができ、曲げコワサの相違に起因する半導体装置の反りを抑制することができる。
更に、上部金型と下部金型を組合せて配線基板上に積層された半導体チップと樹脂板とを同時に封止するようにしたことによって、半導体装置の製造時間を短縮することができる。
更に、半導体チップをフリップチップ方式で電気的に接続するようにしたことによって、ワイヤボンディング工程を省略して製造工程の簡素化を図ることができると共に、ワイヤの接続スペースが不要になり、半導体装置の小型化を図ることができる。
図５は実施例２の半導体装置の断面を示す説明図、図６は実施例２の樹脂板体の上面を示す説明図である。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
図５、図６において、２１は上部板としての樹脂板体であり、複数の上記実施例１と同様の樹脂板１０を、樹脂板１０と同じ材料で形成された細い接続部２２で接続して構成され、本実施例の配線基板２とほぼ同じ大きさに射出成形等で形成される。
本実施例の樹脂板体２１は、４つの樹脂板１０をマトリックス状に配置し、互いの向かい合う辺を２箇所の接続部２２で接続して構成され、その下面には実施例１と同様の表面処理が施されている。
従って、本実施例の配線基板２は、４つの配線パターン４を樹脂板体２１の樹脂板１０に対応してマトリックス状に配置した実施例１の配線基板２の略４倍の面積を有する基板である。
図７、図８は実施例２の半導体装置の製造方法を示す説明図である。
図７、図８において、２５は下部金型であり、実施例１の下部金型１５と同様の金型であって、基板搭体載穴２５ａの開口が本実施例の配線基板２の大きさと略同等の大きさになっていることが異なる。
２６は上部金型であり、実施例１の上部金型１６と同様の金型であって、樹脂板体２１を嵌合して搭載するための樹脂板体２１の大きさと略同等の大きさの開口を有する上部板搭載穴２６ａが設けられていることが異なる。
２８はダイシングブレードであり、ダイヤモンドの砥粒で形成された薄い砥石である。
以下に、図７、図８を用い、ＰＡで示す工程に従って本実施例の半導体装置の製造方法について説明する。
ＰＡ１（図７）、上面に複数の配線パターン４およびそれぞれの配線パターン４の所定の部位に基板ボールパッド５を形成した配線基板２を準備し、上記実施例１の工程Ｐ１と同様にして、配線基板２の一つの配線パターン４の所定の部位に最下層の半導体チップ６を載置し、同様にして他の配線パターン４の所定の部位にそれぞれの最下層の半導体チップ６を載置する。
ＰＡ２（図７）、実施例１の工程Ｐ２と同様にして、最下層の各半導体チップ６に順に半導体チップ６を載置した後に、バンプ７を加熱溶融して各配線パターン４上に半導体チップ６を積層し、それぞれのフリップチップ方式で積層された半導体チップ６をそれぞれの配線パターン４の配線３と電気的に接続する。
ＰＡ３（図７）、実施例１の工程Ｐ３と同様にして、配線基板２を下部金型２５の基板搭載穴２５ａに嵌合して搭載する。
ＰＡ４（図７）、実施例１の工程Ｐ４と同様にして、上部金型１６に別に準備した樹脂板体２１を嵌合し、上部板搭載穴２６ａの底面に保持させて搭載する。
ＰＡ５（図８）、実施例１の工程Ｐ５と同様にして、組合せた下部金型２５と上部金型２６の注入口１７から封止剤９ａを注入して積層された半導体チップ６の間、最下層の半導体チップ６と配線基板２との間および最上層の半導体チップ６と樹脂板体２１との間、並びに積層された半導体チップ６の周囲および樹脂板体２１の隣合う樹脂板１０の間の接続部２２を除く部位に封止剤９ａを充填した後に、封止剤９ａを加熱硬化させて封止樹脂層９を形成する。
これにより、配線基板２および樹脂板体２１と封止樹脂層９との間が封止樹脂層９の接着作用により接合される。
ＰＡ６（図８）、封止樹脂層９の硬化後に、上部金型１６を開いて下部金型１５から樹脂板体２１との間に複数の積層された半導体チップ６を封止した封止樹脂層９を形成した配線基板２を取出し、その冷却後に図示しないステージ等に粘着性を有するダイシングシート等で配線基板２を貼り付けて保持し、これを樹脂板体２１上からダイシングブレードにより樹脂板体２１の接続部２２の略中央部を切断するように、つまり配線基板２の配線パターン４を一つ含むようにして樹脂板体２１と封止樹脂層９と配線基板２を切断して個片化する。
ＰＡ７（図８）、その後に実施例１の工程Ｐ６と同様にして個片に分割された配線基板２の裏面に外部端子１１を形成する。
この場合に、上記工程ＰＡ６において金型から取出された配線基板２の下面に外部端子１１を形成した後に個片に分割するようにしてもよい。
このようにして、配線基板２と樹脂板１０との間に柱状の封止樹脂層９で封止された複数の半導体チップ６を積層した本実施例の半導体装置１が製造される。
上記のようにして製造された半導体装置１は、封止樹脂層９の熱硬化時に封止樹脂層９の上面を全て樹脂板体２１で覆った状態で硬化させ、その後に同一の熱膨張率を有し、ほぼ同じ大きさの樹脂板体２１と配線基板２とに封止樹脂層９を挟んだ状態で冷却するので、配線基板２が比較的大きな熱膨張率により収縮したとしても、封止樹脂層９の上下に配置された配線基板２と樹脂板体２１がほぼ同じ程度に収縮して反りが防止され、封止工程で反りが生ずることはなく、個片に分割するときの分割工程や外部端子１１の形成工程における保持に支障が生ずることはない。また、実装基板への半導体装置１の実装工程における熱処理においても反りが生ずることはない。これにより半導体装置の製造効率を向上させることができる。
また、複数の樹脂板１０を接続部２２で接続して複数の半導体装置１を一度に形成し、その後に個片に分割して半導体装置１を製造するので、半導体装置１の製造時間を短縮することができると共に、ダイシングブレードで切断する樹脂板体２１の部分を接続部２２に限ることができ、切断部分のバリやダレによる変形を防止することができる。
更に、本実施例の半導体装置１は、切断した接続部２２が１部残った状態の樹脂板１０で封止樹脂層９の上面を覆っているが、樹脂板１０と切断により残った接続部２２の長さを合わせた長さが配線基板２の長さとほぼ同じにして封止樹脂層９の上面の全てを実質的に覆って、封止樹脂層９の上面を全て覆っている実施例１の樹脂板１０と同様に作用するので、半導体装置１に反りが生ずることはない。
なお、本実施例では、樹脂板体２１は 樹脂板１０をマトリックス状に配置して接続部２２で接続するとして説明したが、樹脂板１０の配置は前記に限らず、樹脂板１０を接続部２２で直線的に接続した短冊状の樹脂板体２１であってもよく、接続部２２を設けないで複数の樹脂板１０を接続した板、つまり形成する半導体装置１の数に相当する大きさを有する１枚の板からなる樹脂板体２１であってもよい。
また、接続部２２は２箇所に設けるとして説明したが、１箇所であっても３箇所以上であってもよい。
更に、樹脂板体２１は４つの樹脂板１０を接続部２２で接続して構成するとして説明したが、樹脂板体２１を構成する樹脂板１０の数は複数であれば幾つでもよく、半導体ウェハと同様の大きさの樹脂板体２１として多数の樹脂板１０を接続部２２で接続してマトリックス状に配置したものでもよい。
更に、本実施例では、ダイシングブレードによる切断により個片化して半導体装置１を製造するとして説明したが、レーザによる切断やプレス機械による切断等により個片化して半導体装置１を製造するようにしてもよい。
以上説明したように、本実施例では、上記実施例１と同様の効果に加えて、複数の配線パターンを有する配線基板と、複数の樹脂板を接続部で接続した樹脂板体とを用い、上部金型と下部金型を組合せて一度に封止し、これを個片化して半導体装置を製造するようにしたことによって、半導体装置の製造時間を短縮することができると共に、ダイシングブレードで切断する樹脂板体の部分を接続部に限ることができ、切断部分のバリやダレによる変形を防止することができる。
なお、上記各実施例においては、複数の半導体チップを８層に積層した半導体装置を例に説明したが、積層する半導体チップは前記より多くても少なくてもよく、１層であっても上記と同様の効果を得ることができる。
また、上記各実施例においては、半導体チップの下面のバンプをその下層の半導体チップの上面のチップボールパッドに接合するとして説明したが、半導体チップの上下を反転させて半導体チップの上面のバンプをその上層の半導体チップの下面のチップボールパッドに接合するようにしてもよく、半導体チップの両面にバンプを形成してバンプ同士を接合するようにしてもよい。この場合において半導体チップを反転させたときは、配線パターンの配線上の基板ボールパッドに替えてバンプを形成する。
更に、上記各実施例においては、一つの半導体装置に一つの積層した半導体チップを設けるとして説明したが、配線基板の配線パターンの複数箇所にそれぞれ積層した半導体チップを接合して一つの半導体装置を構成するようにしてもよい。
更に、上記各実施例においては、上部金型にプッシュピンにより保持するとして説明したが、上部金型の天板に吸引口を設けて負圧による吸引により保持するようにしてもよい。
更に、上記各実施例においては、下部金型の上方に上部金型を組合せ、注入口から封止剤を注入して封止樹脂層を形成するとして説明したが、注入口を廃して樹脂板または樹脂板体を搭載した上部金型を下にして設置し、その上部板搭載穴または上部板搭載穴に封止剤を充填し、積層した半導体チップを搭載した配線基板を下部金型に保持して半導体チップ側から浸漬して組合せ、その後に加熱硬化させて形成するようにしてもよい。
更に、上記各実施例においては、上部板としての樹脂板は、封止樹脂層よりも熱膨張率の大きいガラスエポキシ樹脂であり、かつ配線基板と同一の材料であるとして説明したが、上部板の材料はガラスエポキシ樹脂に限らず、金属等の熱膨張率がほぼ同じ材料であればどのような材料であってもよい。例えば、ステンレス板（熱膨張率αｃ＝１７．３×１０−６／℃程度）、黄銅板（αｃ＝１７．５×１０−６／℃程度）、青銅板（αｃ＝１７．３×１０−６／℃程度）、アルミニウムブロンズ（αｃ＝１５．９×１０−６／℃程度）、銅板（αｃ＝１６．５×１０−６／℃程度）等の金属板である。
上部板として金属板を用い、縦弾性係数Ｅがガラスエポキシ樹脂に較べて大きい場合には、金属板の厚さを薄くして曲げコワサをほぼ同じにするとよい。
この場合に、金属板の下面に施す表面処理は梨子地状のメッキとしてもよい。要は上部板の下面に微細な凹凸を形成して封止樹脂層との密着性を向上させるものであればどのようなものであってもよい。
また、上部板として金属板体を用いた場合には、金属板体を封止樹脂層の上面に接合して金型から取出した状態での複数の半導体装置の上部の剛性を高めることができるので、金属板体の側を保持して反対側の配線基板の裏面を研削等により容易に加工することができる。このことは個片に分割した後においても同様である。
上記においては、下部基板と上部板の熱膨張率が封止樹脂層より大きい場合について説明したが、下部基板の熱膨張率が封止樹脂層より小さい場合でも、上部板の熱膨張率を下部基板の熱膨張率とほぼ同じにすれば上記と同様の効果を得ることができる。
例えば、下部基板としてシリコン（熱膨張率αａ＝３×１０−６／℃程度）やセラミック（酸化アルミニウム：αａ＝７．３×１０−６／℃程度、窒化アルミニウム：αａ＝５×１０−６／℃程度）、パイレックス（登録商標、αａ＝３×１０−６／℃程度）等の材料からなる配線基板を用いた場合には、同一の材料からなる上部板もしくは前記の材料から選んだ熱膨張率がほぼ同じ上部板、または４２アロイ（熱膨張率αｃ＝４．２〜５×１０−６／℃程度）からなる金属板を上部板として用いるとよい。
この場合に、４２アロイを上部板として用いるときは、４２アロイは磁化されやすいので磁化した４２アロイを上部金型の上部板搭載穴の底面に貼り付けて保持するようにしてもよい。
実施例１の半導体装置の断面を示す説明図 実施例１の配線基板の上面を示す説明図 実施例１の半導体装置の製造方法を示す説明図 実施例１の半導体装置の製造方法を示す説明図 実施例２の半導体装置の断面を示す説明図 実施例２の樹脂板体の上面を示す説明図 実施例２の半導体装置の製造方法を示す説明図 実施例２の半導体装置の製造方法を示す説明図
符号の説明
１ 半導体装置
２ 配線基板
３ 配線
４ 配線パターン
５ 基板ボールパッド
６ 半導体チップ
７ バンプ
８ チップボールパッド
９ 封止樹脂層
９ａ 封止剤
１０ 金属板
１１ 外部端子
１５、２５ 下部金型
１５ａ、２５ａ 基板搭載穴
１６、２６ 上部金型
１６ａ、２６ａ 上部板搭載穴
１７ 注入口
２１ 樹脂板体
２２ 接続部
２８ ダイシングブレード

Claims (16)

  1. 複数の配線により形成された配線パターンを有する下部基板と、
    前記下部基板の上方に位置し、前記配線と電気的に接続された半導体チップと、
    前記半導体チップを柱状、かつ実質的に封止する中間部材と、
    前記中間部材の上面の全てを実質的に覆う上部板とを備え、
    前記上部板の熱膨張率は、前記下部基板の熱膨張率とほぼ同じであることを特徴とする半導体装置。
  2. 請求項１において、
    前記中間部材は、前記下部基板より小さい熱膨張率を有することを特徴とする半導体装置。
  3. 請求項１または請求項２において、
    前記下部基板と前記上部板の材料は、同じであることを特徴とする半導体装置。
  4. 請求項１ないし請求項３のいずれか一項において、
    前記下部基板と前記上部板の厚さは、ほぼ同じであることを特徴とする半導体装置。
  5. 請求項１ないし請求項４のいずれか一項において、
    前記半導体チップは、複数であることを特徴とする半導体装置。
  6. 請求項１ないし請求項５のいずれか一項において、
    前記半導体チップは、前記配線にフリップチップ方式で電気的に接続されていることを特徴とする半導体装置。
  7. 請求項１ないし請求項６のいずれか一項において、
    前記下部基板はガラスエポキシ樹脂からなり、前記中間部材はエポキシ樹脂からなることを特徴とする半導体装置。
  8. 複数の配線により形成された配線パターンを有する下部基板の上方に半導体チップを搭載して該半導体チップを前記配線と電気的に接続する工程と、
    前記下部基板を、下部金型に搭載する工程と、
    上部金型に、上部板を搭載する工程と、
    前記下部金型と前記上部金型とを組合せる工程と、
    組合せた前記下部金型と前記上部金型との内部に中間部材を注入する工程とを、
    備えることを特徴とする半導体装置の製造方法。
  9. 複数の配線により形成された配線パターンを複数有する下部基板の上方に半導体チップを搭載して該半導体チップを前記配線パターンの配線と電気的に接続する工程と、
    前記下部基板を、下部金型に搭載する工程と、
    上部金型に、上部板を搭載する工程と、
    前記下部金型と前記上部金型とを組合せる工程と、
    組合せた前記下部金型と前記上部金型との内部に中間部材を注入する工程と、
    前記上部板と、前記中間部材と、前記下部基板とを前記配線パターンを一つ含むように切断することにより個片化する工程とを、
    備えることを特徴とする半導体装置の製造方法。
  10. 請求項８または請求項９において、
    前記中間部材は、前記下部基板より小さい熱膨張率を有することを特徴とする半導体装置の製造方法。
  11. 請求項８ないし請求項１０のいずれか一項において、
    前記上部板の熱膨張率を、前記下部基板の熱膨張率とほぼ同じにすることを特徴とする半導体装置の製造方法。
  12. 請求項８ないし請求項１１のいずれか一項において、
    前記下部基板と前記上部板の材料を、同じにすることを特徴とする半導体装置の製造方法。
  13. 請求項８ないし請求項１２のいずれか一項において、
    前記下部基板と前記上部板の厚さを、ほぼ同じにすることを特徴とする半導体装置の製造方法。
  14. 請求項８ないし請求項１４のいずれか一項において、
    前記半導体チップは、複数であることを特徴とする半導体装置の製造方法。
  15. 請求項８ないし請求項１４のいずれか一項において、
    前記半導体チップは、前記配線にフリップチップ方式で電気的に接続されていることを特徴とする半導体装置の製造方法。
  16. 請求項８ないし請求項１５のいずれか一項において、
    前記下部基板はガラスエポキシ樹脂を用い、前記中間部材はエポキシ樹脂を用いることを特徴とする半導体装置の製造方法。
JP2005247068A 2005-08-29 2005-08-29 半導体装置の製造方法 Active JP4553813B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005247068A JP4553813B2 (ja) 2005-08-29 2005-08-29 半導体装置の製造方法
US11/501,077 US7372137B2 (en) 2005-08-29 2006-08-09 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005247068A JP4553813B2 (ja) 2005-08-29 2005-08-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007066932A true JP2007066932A (ja) 2007-03-15
JP4553813B2 JP4553813B2 (ja) 2010-09-29

Family

ID=37802905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005247068A Active JP4553813B2 (ja) 2005-08-29 2005-08-29 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7372137B2 (ja)
JP (1) JP4553813B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8203222B2 (en) 2008-06-25 2012-06-19 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
US8274143B2 (en) 2009-04-13 2012-09-25 Elpida Memory, Inc. Semiconductor device, method of forming the same, and electronic device
US8294281B2 (en) 2009-04-08 2012-10-23 Elpida Memory, Inc. Supporting substrate before cutting, semiconductor device, and method of forming semiconductor device
JP2013191690A (ja) * 2012-03-13 2013-09-26 Shin Etsu Chem Co Ltd 半導体装置及びその製造方法
JP2014075443A (ja) * 2012-10-03 2014-04-24 Shin Etsu Chem Co Ltd 半導体装置の製造方法及び半導体装置
JP2014103176A (ja) * 2012-11-16 2014-06-05 Shin Etsu Chem Co Ltd 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2014183278A (ja) * 2013-03-21 2014-09-29 Toshiba Corp 半導体装置及びその製造方法
US9059010B2 (en) 2009-04-08 2015-06-16 Ps4 Luxco S.A.R.L. Semiconductor device and method of forming the same
JP2015222837A (ja) * 2015-09-07 2015-12-10 株式会社東芝 半導体装置
WO2019021848A1 (ja) * 2017-07-28 2019-01-31 京セラ株式会社 通信モジュール、通信ユニット、および通信モジュール用基板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4340517B2 (ja) * 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP4553765B2 (ja) * 2005-03-25 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
WO2007083352A1 (ja) * 2006-01-17 2007-07-26 Spansion Llc 半導体装置およびその製造方法
MY153017A (en) * 2007-02-16 2014-12-31 Sumitomo Bakelite Co Circuit board manufacturing method, semiconductor manufacturing apparatus, circuit board and semiconductor device
JP5143451B2 (ja) * 2007-03-15 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP2012119368A (ja) * 2010-11-29 2012-06-21 Elpida Memory Inc 半導体装置の製造方法
US10043680B2 (en) 2014-05-14 2018-08-07 Mitsubishi Electric Corporation Method for manufacturing semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116936A (ja) * 1996-10-09 1998-05-06 Toshiba Microelectron Corp 半導体パッケージ
JP2001267470A (ja) * 2000-03-16 2001-09-28 Rohm Co Ltd 半導体装置およびその製造方法
JP2006269861A (ja) * 2005-03-25 2006-10-05 Oki Electric Ind Co Ltd 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834339A (en) * 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US5886396A (en) * 1995-06-05 1999-03-23 Motorola, Inc. Leadframe assembly for conducting thermal energy from a semiconductor die disposed in a package
JP3674179B2 (ja) 1996-10-04 2005-07-20 株式会社デンソー ボールグリッドアレイ半導体装置及びその製造方法
JP4574118B2 (ja) * 2003-02-12 2010-11-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2004304622A (ja) * 2003-03-31 2004-10-28 Fujitsu Media Device Kk 弾性表面波デバイス及びその製造方法
US7180165B2 (en) * 2003-09-05 2007-02-20 Sanmina, Sci Corporation Stackable electronic assembly

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116936A (ja) * 1996-10-09 1998-05-06 Toshiba Microelectron Corp 半導体パッケージ
JP2001267470A (ja) * 2000-03-16 2001-09-28 Rohm Co Ltd 半導体装置およびその製造方法
JP2006269861A (ja) * 2005-03-25 2006-10-05 Oki Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8203222B2 (en) 2008-06-25 2012-06-19 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
US8294281B2 (en) 2009-04-08 2012-10-23 Elpida Memory, Inc. Supporting substrate before cutting, semiconductor device, and method of forming semiconductor device
US9059010B2 (en) 2009-04-08 2015-06-16 Ps4 Luxco S.A.R.L. Semiconductor device and method of forming the same
US8274143B2 (en) 2009-04-13 2012-09-25 Elpida Memory, Inc. Semiconductor device, method of forming the same, and electronic device
JP2013191690A (ja) * 2012-03-13 2013-09-26 Shin Etsu Chem Co Ltd 半導体装置及びその製造方法
US9401290B2 (en) 2012-03-13 2016-07-26 Shin-Etsu Chemical Co., Ltd. Semiconductor apparatus and method for producing the same
JP2014075443A (ja) * 2012-10-03 2014-04-24 Shin Etsu Chem Co Ltd 半導体装置の製造方法及び半導体装置
JP2014103176A (ja) * 2012-11-16 2014-06-05 Shin Etsu Chem Co Ltd 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2014183278A (ja) * 2013-03-21 2014-09-29 Toshiba Corp 半導体装置及びその製造方法
JP2015222837A (ja) * 2015-09-07 2015-12-10 株式会社東芝 半導体装置
WO2019021848A1 (ja) * 2017-07-28 2019-01-31 京セラ株式会社 通信モジュール、通信ユニット、および通信モジュール用基板

Also Published As

Publication number Publication date
US20070045791A1 (en) 2007-03-01
US7372137B2 (en) 2008-05-13
JP4553813B2 (ja) 2010-09-29

Similar Documents

Publication Publication Date Title
JP4553813B2 (ja) 半導体装置の製造方法
JP4553765B2 (ja) 半導体装置の製造方法
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
JP5387685B2 (ja) 半導体装置の製造方法
US9570405B2 (en) Semiconductor device and method for manufacturing same
JP4757398B2 (ja) 半導体装置の製造方法
JP2010245383A (ja) 半導体装置および半導体装置の製造方法
JP2002368190A (ja) 半導体装置およびその製造方法
JP4595265B2 (ja) 半導体装置の製造方法
JP2005064499A (ja) 半導体素子製造方法
JP2012146892A (ja) 半導体装置の製造方法
JP5184132B2 (ja) 半導体装置およびその製造方法
KR20160108196A (ko) 반도체 장치의 제조 방법
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2006202783A (ja) 半導体装置の製造方法
JP5494546B2 (ja) 半導体装置の製造方法
JP2001267470A (ja) 半導体装置およびその製造方法
JP2008244492A (ja) 半導体装置の製造方法
JP2006093679A (ja) 半導体パッケージ
JP2011054653A (ja) 半導体装置の製造方法
CN111490019B (zh) 一种集成电路结构及其制造方法
JP2014203868A (ja) 半導体装置及び半導体装置の製造方法
JP2005142452A (ja) 半導体装置及びその製造方法
JP5292848B2 (ja) 部品内蔵基板及びその製造方法
JP4131256B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080305

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4553813

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250