WO2007083352A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2007083352A1
WO2007083352A1 PCT/JP2006/300543 JP2006300543W WO2007083352A1 WO 2007083352 A1 WO2007083352 A1 WO 2007083352A1 JP 2006300543 W JP2006300543 W JP 2006300543W WO 2007083352 A1 WO2007083352 A1 WO 2007083352A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin
sheet
semiconductor chip
semiconductor device
semiconductor
Prior art date
Application number
PCT/JP2006/300543
Other languages
English (en)
French (fr)
Inventor
Koji Taya
Masanori Onodera
Junji Tanaka
Kouichi Meguro
Original Assignee
Spansion Llc
Spansion Japan Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion Llc, Spansion Japan Limited filed Critical Spansion Llc
Priority to JP2007554753A priority Critical patent/JP5036563B2/ja
Priority to PCT/JP2006/300543 priority patent/WO2007083352A1/ja
Priority to US11/654,703 priority patent/US7566978B2/en
Priority to TW096101700A priority patent/TWI344183B/zh
Publication of WO2007083352A1 publication Critical patent/WO2007083352A1/ja
Priority to US12/404,146 priority patent/US8772953B2/en
Priority to US12/491,092 priority patent/US7834470B2/en
Priority to US12/900,370 priority patent/US8530282B2/en
Priority to US13/969,207 priority patent/US8900928B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/02—Transfer moulding, i.e. transferring the required volume of moulding material by a plunger from a "shot" cavity into a mould cavity
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/16—Making multilayered or multicoloured articles
    • B29C45/1671—Making multilayered or multicoloured articles with an insert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Definitions

  • the present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device having a resin sealing portion and a manufacturing method thereof.
  • a semiconductor device used for a portable electronic device such as a mobile phone, a nonvolatile storage medium of an IC memory card, or the like is required to be downsized. For this purpose, it is required to make the package of the semiconductor device thinner.
  • Patent Document 1 discloses a technique for forming a resin sealing portion using a sheet-like resin.
  • Patent Document 1 JP-A-8-153832
  • FIG. 1 (a) and FIG. 1 (b) are diagrams for explaining the problems of the conventional example.
  • semiconductor chips 22 and 24 are stacked and mounted on a wiring substrate 10 such as a glass epoxy substrate which is a chip mounting portion.
  • the semiconductor chips 22 and 24 and the pads 16 of the wiring board 10 are electrically connected using wires 26 and 28.
  • the semiconductor chips 22 and 24 are resin-sealed by a resin sealing portion 30 such as an epoxy resin.
  • a land electrode 12 is provided on the surface of the wiring substrate 10 opposite to the surface on which the semiconductor chips 22 and 24 are mounted, and a solder ball 14 is provided on the land electrode 12.
  • the wiring board 10 is also provided with wiring for connecting the pad 16 and a connecting portion for connecting the pad 16 and the land electrode 12, but the description is omitted.
  • the distance H between the surface of the semiconductor chip 24 and the upper surface of the resin sealing portion 30 is reduced. Then, when the resin sealing portion 30 is formed, it is difficult to fill the sealing resin between the mold for molding the resin sealing portion 30 and the upper surface of the semiconductor chip 24. Therefore, the upper part of the semiconductor chip 24 is not filled with resin, and an unfilled part 90 is generated. Jiru.
  • the filler on the surface of the resin sealing portion 30 is likely to drop off, and a dropout portion 91 in which the filler has dropped off is generated.
  • the semiconductor chip 24 is damaged by the laser when the upper surface of the resin sealing portion 30 is marked. Further, the wire 28 is easily exposed from the resin sealing portion 30 as indicated by a broken-line circle 92. For this reason, it was difficult to reduce the interval H.
  • FIG. 1 (b) is a diagram for explaining a problem of a semiconductor device using the technique of Patent Document 1.
  • semiconductor chips 22, 23 and 24 are stacked and mounted.
  • the semiconductor chips 22, 23 and 24 are sealed with a resin sealing portion 30.
  • Other configurations are the same as those in FIG.
  • the resin sealing portion 30 is formed by placing a sheet-like resin on a mold and placing the semiconductor chips 22, 23 and 24 and the wiring board 10 on the sheet-like resin. In this case, since the sheet-like resin is arranged between the semiconductor chip 24 and the mold, no unfilled portion is generated on the semiconductor chip 24. However, since the wire 28 is not exposed, the resin viscosity cannot be lowered when the resin sealing portion 30 is formed.
  • the details of the semiconductor chip overhanging like the semiconductor chips 23 and 24 are not filled with the resin, and the unfilled portion 94 is generated. Further, in order to maintain the strength of the entire resin sealing part 30, a filler is added to the resin sealing part 30, and the drop-off of the filler cannot be suppressed.
  • the present invention has been made in view of the above problems, and suppresses generation of an unfilled portion of a resin sealing portion or a dropout portion of a filler, or exposure of a wire from a resin sealing portion, thereby reducing the size of the package.
  • An object of the present invention is to provide a semiconductor device that can be manufactured and a method for manufacturing the same. Means for solving the problem
  • the present invention includes a step of mounting a semiconductor chip on a chip mounting portion, a step of disposing a sheet-shaped resin on the opposite side of the semiconductor chip from the chip mounting portion, the sheet-shaped resin, and the chip Forming a resin sealing portion for sealing the semiconductor chip between the mounting portion and the mounting portion. According to the present invention, it is possible to suppress formation of an unfilled portion of the resin portion on the surface of the semiconductor chip.
  • the sheet-like resin is arranged on a surface of the mold for sealing the semiconductor chip that faces the semiconductor chip. It can be set as the structure including the process to do. According to this configuration, the sheet resin portion can be formed on the surface of the semiconductor chip.
  • the step of forming the resin sealing portion includes a step of disposing an uncured resin between the sheet-shaped resin and the semiconductor chip, and the semiconductor chip with the uncured resin. It can be set as the structure including the process of resin-sealing. According to this structure, it can suppress more that an unfilled part is formed in a resin part.
  • the step of forming the resin sealing portion may be a step of forming the resin sealing portion using a transfer molding method. According to this configuration, an unfilled portion is easily formed in the resin portion, and even if the resin sealing portion is formed using the transfer mold method, the formation of the unfilled portion in the resin portion is suppressed. can do.
  • the sheet-like resin can be configured such that the filler is a resin with no additive. According to this configuration, it is possible to suppress the occurrence of the filler dropout portion in the resin portion.
  • the resin sealing portion in the step of forming the resin sealing portion, is formed so that a part of the resin sealing portion is formed between the sheet-like resin and the semiconductor chip. It can be set as the structure including the process to form. According to this structure, it can suppress more that an unfilled part is formed in a resin part.
  • the step of disposing the sheet-shaped resin may be a step of disposing the sheet-shaped resin so that the sheet-shaped resin is in contact with the semiconductor chip. According to this structure, it can suppress more that an unfilled part is formed in a resin part.
  • the semiconductor chip can be configured to be a stacked semiconductor chip. According to this configuration, it is possible to reduce the size of the package even when a stacked semiconductor chip in which it is difficult to make the knocker thin is mounted.
  • the present invention provides a semiconductor chip, a chip mounting portion for mounting the semiconductor chip, a sheet-like resin portion provided on the opposite side of the semiconductor chip from the chip mounting portion, and the sheet.
  • a tree provided between the resin-shaped resin part and the chip mounting part for sealing the semiconductor chip And a fat sealing portion. According to the present invention, generation of an unfilled portion of the resin portion can be suppressed.
  • the sheet-like resin portion can be configured to have a configuration in which the filler is an additive-free resin. According to this configuration, it is possible to suppress the occurrence of the filler dropout portion in the resin portion.
  • a part of the resin sealing portion may be provided between the sheet-like resin portion and the semiconductor chip. According to this structure, it can suppress more that an unfilled part is formed in the resin part.
  • the sheet-like resin portion may be provided so as to be in contact with the semiconductor chip. According to this structure, it can suppress more that an unfilled part is formed in a resin part.
  • a wire for connecting the semiconductor chip and the chip mounting portion may be provided, and the wire may be in contact with the sheet-like resin portion. According to this configuration, exposure of the wire from the resin portion can be suppressed.
  • a force S can be provided in which a wire for connecting the semiconductor chip and the chip mounting portion is provided, and at least a part of the wire is embedded in the sheet-like resin portion. According to this configuration, it is possible to further suppress the formation of an unfilled portion in the resin portion.
  • the chip mounting portion includes a second sheet-like resin portion provided on a side opposite to the semiconductor chip, and the resin resin portion includes the sheet-like resin and the second sheet. It can be set as the structure provided between the resin. According to this configuration, when the resin sealing part is provided on both sides of the chip mounting part, even when the resin sealing part on the side where the semiconductor chip is not mounted is thinned, the generation of the unfilled part of the resin part is suppressed. can do.
  • a conductive sheet provided on the opposite side of the sheet-shaped resin from the semiconductor chip can be provided. According to this configuration, it is possible to suppress the damage to the semiconductor chip due to the electromagnetic interference, the package warpage, and the laser marking.
  • the semiconductor chip can be configured to be a stacked semiconductor chip. According to this configuration, it is possible to reduce the size of the package even when a stacked semiconductor chip in which it is difficult to make the knocker thin is mounted.
  • the present invention suppresses generation of an unfilled portion of a resin-sealed portion or a drop-off portion of a filler, or exposure of a wire from a resin-sealed portion, and a semiconductor device capable of downsizing a package and its manufacture A method can be provided.
  • FIG. 1 (a) and FIG. 1 (b) are diagrams for explaining problems of a semiconductor device according to a conventional example.
  • FIG. 2 (a) and FIG. 2 (b) are diagrams showing a method for manufacturing a semiconductor device according to Example 1 (part 2).
  • FIG. 3 (a) and FIG. 3 (b) are diagrams showing a method for manufacturing a semiconductor device according to Example 1 (part 3).
  • FIG. 4 is a cross-sectional view of the semiconductor device according to Example 1.
  • FIG. 5 (a) and FIG. 5 (b) are views showing a method for manufacturing a semiconductor device according to Example 2 (part 2);
  • FIG. 6 (a) and FIG. 6 (b) are diagrams showing a method for manufacturing a semiconductor device according to Example 2 (part 6);
  • FIG. 7 is a cross-sectional view of the semiconductor device according to Example 2.
  • FIG. 8 is a cross-sectional view of the semiconductor device according to Example 3.
  • FIG. 9 is a sectional view of a semiconductor device according to Example 4.
  • FIG. 10 is a cross-sectional view of the semiconductor device according to Example 5.
  • FIG. 11 is a sectional view (No. 1) of a semiconductor device according to a sixth embodiment.
  • FIG. 12 is a sectional view (No. 2) of the semiconductor device according to Example 6.
  • Example 1 is an example in which the wiring substrate 10 is used as a chip mounting portion, and the resin sealing portion 30 is molded by a vacuum debating mold method.
  • a method for manufacturing the semiconductor device according to the first embodiment will be described with reference to FIGS. 2 (a) to 3 (b).
  • an upper mold 40 for resin-sealing the semiconductor chips 22 and 24 and a lower mold 44 fitted in the frame part 42 are arranged.
  • a gap 46 for molding a resin sealing portion is formed in the frame portion 42 above the lower mold 44. The bottom surface of the gap 46 becomes the upper surface 43 of the lower mold 44.
  • semiconductor chips 22 and 24 having a thickness of about 100 ⁇ m are sequentially mounted on wiring board 10.
  • the semiconductor chips 22 and 24 and the pads 16 on the wiring board 10 are electrically connected by wires 26 and 28, respectively.
  • the substrate to be sealed 20 in which the semiconductor chips 22 and 24 are mounted on the wiring substrate 10 is formed.
  • the substrate 20 to be sealed is disposed on the surface facing the lower mold 44 of the upper mold 40.
  • a sheet-like resin 33a having a thickness of about 50 ⁇ is disposed on the bottom surface of the gap 46, which is the surface facing the upper mold 40 of the lower mold 44. That is, the sheet-like resin 33a is disposed on the opposite side of the semiconductor chip 24 mounted on the wiring board 10 from the wiring board 10.
  • the sheet-like resin 33a is disposed on the upper surface 43 where the semiconductor chip 24 of the lower mold 44 for sealing the semiconductor chips 22 and 24 with the resin faces.
  • the sheet-like resin 33a is, for example, a thermosetting epoxy resin and is arranged in an uncured state. Sheet-like resin 33a does not contain filler.
  • thermosetting uncured resin 31 such as an epoxy resin in the form of powder, granules or tablets is disposed on the sheet resin 33a and on the bottom surface of the gap 46. That is, the uncured resin 31 for resin sealing is disposed between the sheet-like resin 33a and the semiconductor chip 24.
  • a filler made of silica and having an average particle size of about 75 ⁇ m is added for the uncured resin 31, for example, a filler made of silica and having an average particle size of about 75 ⁇ m is added.
  • the upper mold 40 and the frame part 42 are combined, and the lower mold 44 is moved to the upper part in the frame part 42 at, for example, 175 ° C.
  • Uncured resin 31 is compressed at a high temperature and compression molded. At this time, the viscosity of the sheet-like resin 33a is set higher than that of the uncured resin 31.
  • the uncured sheet-shaped resin 33a is cured to form a sheet-shaped resin portion 32a. Also, the gap between the wiring board 10 and the sheet-like resin 33a is not different from the sheet-like resin 33a.
  • the resin sealing portion 30a is molded by the cured resin 31. That is, the semiconductor chips 22 and 24 are resin-sealed with the uncured resin 31. Thereafter, the substrate to be sealed 20 is removed from the molds 40 and 44, and the solder substrate 14 is formed on the surface of the wiring substrate 10 opposite to the surface on which the semiconductor chips 22 and 24 are mounted.
  • FIG. 4 is a cross-sectional view of the semiconductor device according to the first embodiment.
  • the semiconductor chip 24 is provided on the side opposite to the wiring substrate 10 with a sheet-like resin portion 32a and a semiconductor provided between the sheet-like resin portion 32a and the wiring substrate 10.
  • a resin sealing portion 30a for sealing the chips 22 and 24.
  • the thickness of the sheet-like resin portion 32a is about 50 ⁇ m
  • the thickness of the resin sealing portion 30a between the sheet-like resin portion 32a and the semiconductor chip 24 is about 50 ⁇ m.
  • the wire 28 is in contact with the sheet-like resin portion 32a.
  • Other configurations are the same as those in FIG. 1, and the same components are denoted by the same reference numerals and description thereof is omitted.
  • the film thickness of the sheet-like resin part 32a shall be 10-: 100 micrometers.
  • the sheet-shaped resin 33a is arranged on the side of the semiconductor chip 24 opposite to the wiring substrate 10 to form the sheet-shaped resin portion 32a.
  • a resin sealing portion 30a for sealing the semiconductor chips 22 and 24 is formed between the sheet-like resin 33a and the wiring board 10.
  • the resin sealing portion 30a is formed in a state where the sheet-like resin 33a is disposed on the surface of the semiconductor chip 24. Therefore, it is possible to suppress formation of an unfilled portion of the resin portion on the surface of the semiconductor chip 24.
  • the sheet-shaped resin portion 32a is formed on the surface of the semiconductor chip 24 by disposing the sheet-shaped resin 33a on the surface of the lower mold 44 facing the semiconductor chip 24. Sliding power S
  • an uncured resin 31 for resin sealing is disposed between the sheet-like resin 33a and the semiconductor chip 24, and the semiconductor chip 24 is bonded with the uncured resin 31. Resin sealed. Accordingly, as shown in FIG. 4, a part of the resin sealing portion 30a can be provided between the sheet-like resin portion 32a and the semiconductor chip 24. Therefore, it is possible to suppress the formation of an unfilled portion in the resin portion.
  • the sheet-like resin 33a arranged in FIG. 2 (b) is a resin in which the filler is not added. Therefore, the sheet-like resin portion 32a shown in FIG. 4 is a resin with no filler. This The occurrence of filler dropout as described in Fig. 1 (a) can be suppressed. Furthermore, the strength of the resin part can be maintained by adding a filler to the resin sealing part 30a.
  • Example 2 is an example in which the wiring substrate 10 is used as a chip mounting portion, and the resin sealing portion 30b is molded by a transfer mold method.
  • a method for manufacturing the semiconductor device according to the second embodiment will be described with reference to FIGS. 5 (a) to 6 (b).
  • an upper mold 54 and a lower mold 50 for resin-sealing the semiconductor chips 22 and 24 are arranged.
  • the lower mold 50 is provided with a recess 57 for placing the substrate to be sealed 20, and the upper mold 54 is formed with a gap 56 for molding the resin sealing portion 30 b.
  • the lower mold 50 is provided with a resin storage 59
  • the upper mold 54 is provided with an injection path 58 for introducing the resin into the gap 56.
  • the substrate to be sealed 20 is disposed in the recess 57.
  • the configuration of the substrate to be sealed 20 is the same as that of the first embodiment, and the same components are denoted by the same reference numerals and description thereof is omitted.
  • a sheet-shaped resin 33b having a thickness of about 100 zm is disposed on the upper surface of the gap 56 of the upper mold 54. That is, the sheet-like resin 33b is arranged on the opposite side of the semiconductor chip 24 mounted on the wiring board 10 from the wiring board 10. In other words, the sheet-like resin 33b is disposed on the surface 53 of the upper die 54 for sealing the semiconductor chips 22 and 24 with the semiconductor chip 24 facing each other.
  • the sheet-like resin 33b is a thermosetting epoxy resin having no filler and is arranged in an uncured state.
  • the uncured resin 60 is placed in the storage part 59 of the lower mold 50.
  • the uncured resin is a thermosetting epoxy resin to which a filler is added in the same manner as in Example 1.
  • the upper mold 54 and the lower mold 50 are aligned. For example, heat to 175 degrees.
  • the sheet-like resin 33b whose viscosity is lower than that of the sheet-like resin 33a of the first embodiment.
  • the sheet-like resin 33b is arranged so as to contact the semiconductor chip 24.
  • the uncured resin 60 passes through the injection path 58 and is sealed with the sheet-like resin 33b. It is injected between the substrate 20.
  • the uncured sheet-shaped resin 33b is cured to form the sheet-shaped resin portion 32b.
  • the uncured resin 60 is injected between the wiring substrate 10 and the sheet-like resin 33b, the semiconductor chips 22 and 24 are sealed, and the resin sealing portion 30b is molded. That is, the semiconductor chips 22 and 24 are resin-sealed with the uncured resin 60.
  • the upper mold 54 and the lower mold 50 may be disposed in reverse, the substrate 20 to be sealed may be disposed in the lower mold, and the sheet-like resin 33b may be disposed in the upper mold. Thereafter, the substrate to be sealed 20 is removed from the molds 50 and 54, and the solder substrate 14 is formed on the surface of the wiring substrate 10 opposite to the surface on which the semiconductor chips 22 and 24 are mounted.
  • FIG. 7 is a cross-sectional view of the semiconductor device according to the second embodiment.
  • the wire 28 is embedded in the sheet-like resin portion 32b, and the sheet-like resin portion 32b is provided in contact with the semiconductor chip 24.
  • Other configurations are the same as those in FIG. 4, and the same components are denoted by the same reference numerals and description thereof is omitted.
  • the film thickness of the sheet-like resin portion 32b is about 100 / im. This film thickness is preferably in the range of 10 to 150 ⁇ .
  • the semiconductor chips 22 and 24 are resin-sealed so that the sheet-like resin 33b is in contact with the semiconductor chip 24. That is, the sheet-like resin portion 32b is provided so as to be in contact with the semiconductor chip 24. Further, at least a part of the wire 28 is carried in the sheet-like resin portion 32b. Thereby, even when the sealing resin is used by the transfer molding method, it is possible to suppress the generation of an unfilled portion of the resin portion between the semiconductor chip 24 and the sheet-like resin 33b.
  • the semiconductor chips 22 and 24 are stacked semiconductor chips.
  • the resin portion on the semiconductor chip 24 becomes thin if an attempt is made to reduce the thickness of the semiconductor chip 24.
  • the unfilled portion of the resin portion is easily exposed to the filler and the wire. Therefore, by applying the present invention, it is possible to achieve the effect S more effectively.
  • Example 3 as shown in FIG. 8, the resin sealing portion 30c is replaced with a sheet-like resin portion 32c and a semiconductor chip 24.
  • the wire 28 is embedded in the sheet-like resin portion 32c. Even when the vacuum debbing mold method is used as in the first embodiment, the wire 28 can be carried in the sheet-like resin portion 32c. As a result, the package can be made thinner than in the first embodiment.
  • Example 4 is an example in which a lead frame 70 is used as a chip mounting portion.
  • the lead frame 70 has a lead 72 and a mounting portion 71.
  • a semiconductor chip 74 is mounted on the mounting portion 71.
  • a sheet-like resin portion 82 is provided on the side opposite to the mounting portion 71 of the semiconductor chip 74.
  • a part of the lead 72, the mounting part 71 and the semiconductor chip 74 are sealed with a resin sealing part 80.
  • a resin sealing portion 80 is provided between the sheet-like resin portion 82 and the mounting portion 71, and the semiconductor chip 74 is resin-sealed.
  • the sheet-like resin portion 82 can be provided. Thereby, generation
  • Example 5 In the package using the lead frame 70, the resin sealing portions 80 are provided above and below the mounting portion 71 of the lead frame 70 as shown in FIG. Therefore, in Example 5, as shown in FIG. 10, in addition to Example 4, a second sheet-shaped resin part 84 is provided on the opposite side of the mounting part 71 from the semiconductor chip 74, and a resin sealing part 80 is provided. Seals between the sheet-like resin portion 82 and the second sheet-like resin portion 84. Thereby, even when the resin sealing portion 80 on the side opposite to the semiconductor chip 74 side of the mounting portion 71 is thinned, the occurrence of an unfilled portion of the resin portion can be suppressed. In Example 4 and Example 5, it is also possible to suppress the occurrence of the filler dropout portion by not adding a filler to the sheet-like resin portion 82 and the second sheet-like resin portion 84.
  • Example 6 Example 6
  • a conductive sheet 86 is provided on the opposite side of the sheet-like resin portion 82 from the semiconductor chip 74.
  • a conductive sheet 36 is provided on the side of the sheet-like resin portion 32c opposite to the semiconductor chip 24.
  • the conductive sheets 86 and 36 may have a structure in which wiring is embedded in, for example, a metal sheet or an insulating film. For example, glass A configuration in which copper wiring is embedded in an epoxy resin can be adopted.
  • the sheet-like resin portions 32, 82, 84 and the resin sealing portions 30, 80 are other than the thermosetting epoxy resin, for example, thermosetting polyimide resin, maleimide resin, silicone resin, phenol resin, polyurethane resin or Acrylic resin can be used.
  • the chip mounting portion can be any member that can mount a semiconductor chip.
  • the sheet-like resin parts 32a to 32c can be filled with a force filler, which was an example of a non-attached filler.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

　本発明は、チップ搭載部（１０）に搭載された半導体チップ（２２、２４）のチップ搭載部（１０）とは反対の側にシート状樹脂（３３ａ）を配置する工程と、シート状樹脂（３３ａ）とチップ搭載部（１０）との間に半導体チップ（２２、２３）を封止する樹脂封止部（３０ａ）を形成する工程と、を有する半導体装置の製造方法およびその半導体装置である。本発明によれば、樹脂封止部の未充填部またはフィラーの脱落部の発生、またはワイヤの樹脂封止部からの露出を抑制し、パッケージの小型化の可能な半導体装置およびその製造方法を提供することができる。

Description

明 細 書
半導体装置およびその製造方法
技術分野
[0001] 本発明は半導体装置およびその製造方法に関し、特に樹脂封止部を有する半導 体装置およびその製造方法に関する。
背景技術
[0002] 近年、例えば、移動体電話機のような携帯型電子機器や ICメモリカードの不揮発 性記憶媒体等に用いられる半導体装置はその小型化が求められている。そのために は、半導体装置のパッケージを薄くすることが求められている。
[0003] 特許文献 1にはシート状樹脂を用い、樹脂封止部を形成する技術が開示されてい る。
特許文献 1：特開平 8— 153832号公報
発明の開示
発明が解決しょうとする課題
[0004] 図 1 (a)および図 1 (b)は従来例の課題を説明するための図である。図 1 (a)を参照 に、チップ搭載部であるガラスエポキシ基板等の配線基板 10に半導体チップ 22およ び 24が積層し搭載されている。半導体チップ 22および 24と配線基板 10のパッド 16 とはワイヤ 26および 28を用い電気的に接続されている。半導体チップ 22および 24 はエポキシ樹脂等の樹脂封止部 30により樹脂封止されている。配線基板 10の半導 体チップ 22および 24が搭載された面と反対の面には、ランド電極 12が設けられ、ラ ンド電極 12には半田ボール 14が設けられている。配線基板 10にはパッド 16を接続 する配線やパッド 16とランド電極 12を接続する接続部も設けられているが説明を省 略する。
[0005] 半導体装置のパッケージを薄くするため、半導体チップ 24の表面と樹脂封止部 30 の上面との間隔 Hを小さくする。そうすると、樹脂封止部 30を形成する際に、樹脂封 止部 30を成型する金型と半導体チップ 24の上面の間に、封止するための樹脂が充 填され難い。そのため半導体チップ 24の上部に樹脂が充填されず未充填部 90が生 じる。また、間隔 Hが小さくなると樹脂封止部 30の表面のフィラーが脱落しやすくなり 、フィラーが脱落した脱落部 91が生じる。未充填部 90や脱落部 91では樹脂封止部 30上面に捺印を行う際、レーザーにより半導体チップ 24に損傷を与える。また、破線 円 92のようにワイヤ 28が樹脂封止部 30から露出しやすくなる。このため、間隔 Hを小 さくすることが難しかった。
[0006] 図 1 (b)は特許文献 1の技術を用いた半導体装置の課題を説明するための図であ る。配線基板 10には半導体チップ 22、 23および 24が積層し搭載されている。半導 体チップ 22、 23および 24は樹脂封止部 30により封止されている。その他の構成は 図 1 (a)と同じであり説明を省略する。樹脂封止部 30は、金型にシート状の樹脂を配 置し半導体チップ 22、 23および 24並びに配線基板 10をシート状樹脂上に配置する ことにより形成する。この場合、半導体チップ 24と金型との間にはシート状樹脂が配 置されているため、半導体チップ 24上に未充填部が生じることはなレ、。しかし、ワイヤ 28を露出させないため、樹脂封止部 30の形成の際、樹脂の粘度を低くすることはで きない。このため、例えば半導体チップ 23と 24とのように半導体チップがオーバハン グしているような細部には樹脂が充填されず未充填部 94が発生してしまう。また、樹 脂封止部 30全体の強度を保っためには、樹脂封止部 30にフイラ一を添加することと なり、フィラーの脱落は抑制できない。
[0007] 本発明は上記課題に鑑みなされたものであり、樹脂封止部の未充填部またはフイラ 一の脱落部の発生、またはワイヤの樹脂封止部からの露出を抑制し、パッケージの 小型化の可能な半導体装置およびその製造方法を提供することを目的とする。 課題を解決するための手段
[0008] 本発明は、チップ搭載部に半導体チップを搭載する工程と、前記半導体チップの 前記チップ搭載部とは反対の側にシート状樹脂を配置する工程と、前記シート状樹 脂と前記チップ搭載部との間に前記半導体チップを封止する樹脂封止部を形成する 工程と、を有する半導体装置の製造方法である。本発明によれば、半導体チップの 表面に樹脂部の未充填部が形成されることを抑制することができる。
[0009] 上記構成において、前記シート樹脂を配置する工程は、前記半導体チップを樹脂 封止するための金型の前記半導体チップが向かい合う面に前記シート状樹脂を配置 する工程を含む構成とすることができる。この構成によれば、半導体チップの表面に シート樹脂部を形成することができる。
[0010] 上記構成において、前記樹脂封止部を形成する工程は、前記シート状樹脂と前記 半導体チップとの間に未硬化樹脂を配置する工程と、前記未硬化樹脂で前記半導 体チップを樹脂封止する工程を含む構成とすることができる。この構成によれば、樹 脂部に未充填部が形成されることをより抑制することができる。
[0011] 上記構成において、前記樹脂封止部を形成する工程は、トランスファーモールド法 を用い前記樹脂封止部を形成する工程である構成とすることができる。この構成によ れば、樹脂部に未充填部の発生しやすレ、トランスファーモールド法を用いた樹脂封 止部の形成方法であっても、樹脂部に未充填部が形成されることを抑制することがで きる。
[0012] 上記構成において、前記シート状樹脂はフイラ一が不添加の樹脂である構成とする こと力 Sできる。この構成によれば、樹脂部にフィラーの脱落部が発生することを抑制す ること力 Sできる。
[0013] 上記構成において、前記樹脂封止部を形成する工程は、前記シート状樹脂と前記 半導体チップとの間に前記樹脂封止部の一部が形成されるように前記樹脂封止部を 形成する工程を含む構成とすることができる。この構成によれば、樹脂部に未充填部 が形成されることをより抑制することができる。
[0014] 上記構成において、前記シート状樹脂を配置する工程は、前記シート状樹脂が前 記半導体チップに接するように前記シート状樹脂を配置する工程である構成とするこ とができる。この構成によれば、樹脂部に未充填部が形成されることをより抑制するこ とができる。
[0015] 上記構成において、前記半導体チップは積層された半導体チップである構成とす ること力 Sできる。この構成によれば、ノ ッケージを薄くすることが難しい積層された半 導体チップを実装する場合もパッケージの小型化が可能となる。
[0016] 本発明は、半導体チップと、該半導体チップを搭載するチップ搭載部と、前記半導 体チップの前記チップ搭載部とは反対の側に設けられたシート状樹脂部と、前記シ ート状樹脂部と前記チップ搭載部との間に設けられ前記半導体チップを封止する樹 脂封止部と、を具備する半導体装置である。本発明によれば、樹脂部の未充填部の 発生を抑制することができる。
[0017] 上記構成において、前記シート状樹脂部はフイラ一が不添加の樹脂である構成と すること力 Sできる。この構成によれば、樹脂部にフィラーの脱落部が発生することを抑 制すること力 Sできる。
[0018] 上記構成において、前記シート状樹脂部と前記半導体チップとの間に前記樹脂封 止部の一部が設けられている構成とすることができる。この構成によれば、樹脂部に 未充填部が形成されることをより抑制することができる。
[0019] 上記構成において、前記シート状樹脂部は前記半導体チップに接するように設け られてレ、る構成とすること力できる。この構成によれば、樹脂部に未充填部が形成さ れることをより抑制すること力できる。
[0020] 上記構成において、前記半導体チップと前記チップ搭載部とを接続するワイヤを具 備し、前記ワイヤは前記シート状樹脂部に接している構成とすることができる。この構 成によれば、ワイヤが樹脂部から露出することを抑制することができる。
[0021] 上記構成において、前記半導体チップと前記チップ搭載部とを接続するワイヤを具 備し、前記ワイヤの少なくとも一部は前記シート状樹脂部に埋め込まれている構成と すること力 Sできる。この構成によれば、樹脂部に未充填部が形成されることをより抑制 すること力 Sできる。
[0022] 上記構成において、前記チップ搭載部の前記半導体チップとは反対の側に設けら れた第 2シート状樹脂部を具備し、前記樹脂樹脂部は、前記シート状樹脂と前記第 2 シート状樹脂との間に設けられた構成とすることができる。この構成によれば、チップ 搭載部の両側に樹脂封止部が設けられる場合、半導体チップが搭載されていない 側の樹脂封止部を薄くした場合も、樹脂部の未充填部の発生を抑制することができ る。
[0023] 上記構成において、前記シート状樹脂の前記半導体チップとは反対の側に設けら れた導電性シートを具備する構成とすることができる。この構成によれば、電磁波障 害、パッケージの反り、レーザー捺印に起因した半導体チップのダメージを抑制する こと力 Sできる。 [0024] 上記構成において、前記半導体チップは積層された半導体チップである構成とす ること力 Sできる。この構成によれば、ノ ッケージを薄くすることが難しい積層された半 導体チップを実装する場合もパッケージの小型化が可能となる。
発明の効果
[0025] 本発明は、樹脂封止部の未充填部またはフィラーの脱落部の発生、またはワイヤの 樹脂封止部からの露出を抑制し、パッケージの小型化の可能な半導体装置およびそ の製造方法を提供することができる。
図面の簡単な説明
[0026] [図 1]図 1 (a)および図 1 (b)は従来例に係る半導体装置の課題を説明するための図 である。
[図 2]図 2 (a)および図 2 (b)は実施例 1に係る半導体装置の製造方法を示す図（その
1)である。
[図 3]図 3 (a)および図 3 (b)は実施例 1に係る半導体装置の製造方法を示す図（その
2)である。
[図 4]図 4は実施例 1に係る半導体装置の断面図である。
[図 5]図 5 (a)および図 5 (b)は実施例 2に係る半導体装置の製造方法を示す図（その
1)である。
[図 6]図 6 (a)および図 6 (b)は実施例 2に係る半導体装置の製造方法を示す図（その
2)である。
[図 7]図 7は実施例 2に係る半導体装置の断面図である。
[図 8]図 8は実施例 3に係る半導体装置の断面図である。
[図 9]図 9は実施例 4に係る半導体装置の断面図である。
[図 10]図 10は実施例 5に係る半導体装置の断面図である。
[図 11]図 11は実施例 6に係る半導体装置の断面図（その 1 )である。
[図 12]図 12は実施例 6に係る半導体装置の断面図（その 2)である。
発明を実施するための最良の形態
[0027] 以下、図面を用い本発明に係る実施例について説明する。 実施例 1
[0028] 実施例 1はチップ搭載部として配線基板 10を用い、樹脂封止部 30をバキュームデ ッビングモールド方式で成型した例である。図 2 (a)から図 3 (b)を用レ、、実施例 1係る 半導体装置の製造方法について説明する。図 2 (a)を参照に、半導体チップ 22およ び 24を樹脂封止するための上金型 40、枠部 42に嵌め込まれた下金型 44を配置す る。下金型 44の上方の枠部 42内には樹脂封止部を成型するための空隙 46が形成 されている。空隙 46の底面が下金型 44の上面 43となる。
[0029] 図 2 (b)を参照に、厚さ約 100 μ mの半導体チップ 22および 24を配線基板 10に順 次搭載する。半導体チップ 22および 24と配線基板 10上のパッド 16とをそれぞれワイ ャ 26および 28で電気的に接続する。これにより、配線基板 10に半導体チップ 22お よび 24が搭載された被封止基板 20が形成される。上金型 40の下金型 44と向かい 合う面に被封止基板 20を配置する。下金型 44の上金型 40と対抗する面である空隙 46の底面に厚さ約 50 μ ΐηのシート状樹脂 33aを配置する。つまり、配線基板 10に搭 載された半導体チップ 24の配線基板 10とは反対の側にシート状樹脂 33aを配置す る。言い換えれば、半導体チップ 22および 24を樹脂封止するための下金型 44の半 導体チップ 24が向かい合う上面 43にシート状樹脂 33aを配置する。シート状樹脂 33 aは、例えば熱硬化性のエポキシ樹脂であり未硬化の状態で配置される。また、シー ト状樹脂 33aはフイラ一が添加されていない。
[0030] 図 3 (a)を参照に、シート状樹脂 33a上、空隙 46の底面に粉末、顆粒またはタブレ ット状の例えばエポキシ樹脂である熱硬化性の未硬化樹脂 31を配置する。つまり、 シート状樹脂 33a上と半導体チップ 24との間に樹脂封止するための未硬化樹脂 31 を配置する。未硬化樹脂 31には、例えばシリカからなる平均粒径が約 75 x mのフィ ラーを添加させる。
[0031] 図 3(b)を参照に、上金型 40と枠部 42とを合わせ、例えば 175°Cにおいて下金型 4 4を枠部 42内の上部に移動させる。未硬化樹脂 31が高温で圧縮され、圧縮成型さ れる。このとき、シート状樹脂 33aは未硬化樹脂 31に比べ粘度を高くしておく。以上 の圧縮成型により、未硬化のシート状樹脂 33aは硬化しシート状樹脂部 32aが形成さ れる。また、配線基板 10とシート状樹脂 33aとの間はシート状樹脂 33aとは異なる未 硬化樹脂 31により樹脂封止部 30aが成型される。つまり未硬化樹脂 31で半導体チッ プ 22および 24が樹脂封止される。その後、被封止基板 20を金型 40、 44から外し、 配線基板 10の半導体チップ 22および 24が搭載された面とは反対の面に半田ボー ノレ 14を形成する。
[0032] 図 4は実施例 1に係る半導体装置の断面図である。図 4を参照に、図 1に対し、半導 体チップ 24の配線基板 10とは反対の側にシート状樹脂部 32aと、シート状樹脂部 3 2aと配線基板 10との間に設けられ半導体チップ 22および 24を封止する樹脂封止部 30aとを有している。このとき、シート状樹脂部 32aの厚さは約 50 x m、シート状樹脂 部 32aと半導体チップ 24との間の樹脂封止部 30aの厚さは約 50 μ mである。また、 ワイヤ 28はシート状樹脂部 32aに接している。その他の構成は図 1と同じであり、同じ 構成は同じ符号を付し説明を省略する。なお、シート状樹脂部 32aの膜厚は 10〜： 10 0 μ mとすることが好ましい。
[0033] 実施例 1によれば、図 2 (b)のように、半導体チップ 24の配線基板 10とは反対の側 にシート状樹脂 33aを配置し、シート状樹脂部 32aを形成する。図 3 (b)のように、シ ート状樹脂 33aと配線基板 10との間に半導体チップ 22および 24を封止する樹脂封 止部 30aを形成する。このように、シート状樹脂 33aが半導体チップ 24の表面に配置 された状態で樹脂封止部 30aが形成される。よって、半導体チップ 24の表面に樹脂 部の未充填部が形成されることを抑制することができる。
[0034] また、図 2 (b)のように、下金型 44の半導体チップ 24が向かい合う面にシート状樹 脂 33aを配置することにより、半導体チップ 24の表面にシート状樹脂部 32aを形成す ること力 Sできる。
[0035] さらに、図 3 (a)のように、シート状樹脂 33aと半導体チップ 24との間に樹脂封止す るための未硬化樹脂 31を配置し、未硬化樹脂 31で半導体チップ 24を樹脂封止して いる。これにより、図 4のように、シート状樹脂部 32aと半導体チップ 24との間に樹脂 封止部 30aの一部を設けることができる。よって、樹脂部に未充填部が形成されるこ とを抑制することができる。
[0036] さらに、図 2 (b)において配置したシート状樹脂 33aはフイラ一が不添カ卩の樹脂であ る。よって、図 4のシート状樹脂部 32aはフイラ一が不添カ卩の樹脂となる。これにより、 図 1 (a)で説明したようなフィラーの脱落部の発生を抑制することができる。さらに、榭 脂封止部 30aにはフイラ一を添加することにより、樹脂部の強度を保つことができる。
[0037] さらに、図 3 (b)において、シート状樹脂 33aの粘度を高くすることにより、成型中に ワイヤ 28がシート状樹脂 33aに埋め込まれることを防止できる。よって、ワイヤ 28はシ ート状樹脂部 32aに接して形成される。これにより、ワイヤ 28は樹脂部から露出するこ とを抑制することができる。
実施例 2
[0038] 実施例 2はチップ搭載部として配線基板 10を用い、樹脂封止部 30bをトランンスフ ァーモールド方式で成型した例である。図 5 (a)から図 6 (b)を用い、実施例 2係る半 導体装置の製造方法について説明する。図 5 (a)を参照に、半導体チップ 22および 24を樹脂封止するための上金型 54と下金型 50とを配置する。下金型 50には被封 止基板 20を配置するための凹部 57が設けられ、上金型 54には樹脂封止部 30bを 成型するための空隙 56が形成されている。さらに、下金型 50に樹脂の格納部 59、 上金型 54に樹脂を空隙 56に導く注入路 58が設けられている。
[0039] 図 5 (b)を参照に、凹部 57に被封止基板 20を配置する。被封止基板 20の構成は 実施例 1と同じであり、同じ構成には同じ符号を付し説明を省略する。上金型 54の空 隙 56を上面に厚さ約 100 z mのシート状樹脂 33bを配置する。つまり、配線基板 10 に搭載された半導体チップ 24の配線基板 10とは反対の側にシート状樹脂 33bを配 置する。言い換えれば、半導体チップ 22および 24を樹脂封止するための上金型 54 の半導体チップ 24が向かい合う面 53にシート状樹脂 33bを配置する。シート状樹脂 33bは、フィラーを有さず熱硬化性のエポキシ樹脂であり未硬化の状態で配置される 。下金型 50の格納部 59に未硬化樹脂 60を配置する。未硬化樹脂は、実施例 1と同 様に、フィラーを添加した熱硬化型のエポキシ樹脂である。
[0040] 図 6 (a)を参照に、上金型 54と下金型 50を合わせる。例えば 175度に加熱する。こ のとき、シート状樹脂 33aは実施例 1のシート状樹脂 33aに比べ粘度が低ぐシート状 樹脂 33bにワイヤ 28の少なくとも一部が埋め込まれる。また、シート状樹脂 33bは半 導体チップ 24に接するように配置される。図 6 (b)を参照に、格納部 59に挿入部 62 を導入することにより、未硬化樹脂 60が注入路 58を通りシート状樹脂 33bと被封止 基板 20との間に注入される。以上により、未硬化のシート状樹脂 33bが硬化しシート 状樹脂部 32bが形成される。また、配線基板 10とシート状樹脂 33bとの間に未硬化 樹脂 60が注入され半導体チップ 22および 24が封止され樹脂封止部 30bが成型さ れる。つまり未硬化樹脂 60で半導体チップ 22および 24が樹脂封止される。なお、上 金型 54および下金型 50を逆に配置し、被封止基板 20を下の金型に、シート状樹脂 33bを上の金型に配置してもよレ、。その後、被封止基板 20を金型 50、 54から外し、 配線基板 10の半導体チップ 22および 24が搭載された面とは反対の面に半田ボー ノレ 14を形成する。
[0041] 図 7は実施例 2に係る半導体装置の断面図である。図 7を参照に、図 4に対し、ワイ ャ 28はシート状樹脂部 32bに埋め込まれており、シート状樹脂部 32bは半導体チッ プ 24に接するように設けられている。その他の構成は図 4と同じであり、同じ構成は 同じ符号を付し説明を省略する。なお、実施例 2ではシート状樹脂部 32bの膜厚は 約 100 /i mである。この膜厚は、 10〜： 150 μ ΐηの範囲とすることが好ましい。
[0042] トランスファーモールド法を用い封止樹脂する場合は、ノ ッケージを薄くしょうとする と、未硬化樹脂 60を半導体チップ 24と上金型 54の間に注入することが求められる。 このため樹脂の未充填部が発生しやすい。そこで、図 6 (a)および図 6 (b)のように、 シート状樹脂 33bが半導体チップ 24に接するように半導体チップ 22、 24を樹脂封止 する。つまり、シート状樹脂部 32bは半導体チップ 24に接するように設けられている。 また、ワイヤ 28の少なくとも一部はシート状樹脂部 32bに坦め込まれている。これによ り、トランスファーモールド法を用い封止樹脂する場合も半導体チップ 24とシート状 樹脂 33bとの間に、樹脂部の未充填部が生じることを抑制することができる。
[0043] 実施例 1および実施例 2のように、半導体チップ 22および 24は積層された半導体 チップである。半導体チップを積層する場合、ノ ッケージを薄くしょうとすると、半導体 チップ 24上の樹脂部が薄くなり、特に、樹脂部に未充填部ゃフイラ一脱落部、ワイヤ の露出が発生しやすい。よって、本発明を適用することにより、よりその効果を奏する こと力 Sできる。
実施例 3
[0044] 実施例 3は図 8のように樹脂封止部 30cが、シート状樹脂部 32cと半導体チップ 24 との間にも設けられ、ワイヤ 28がシート状樹脂部 32cに埋め込まれた例である。実施 例 1のようにバキュームデッビングモールド方式を用いた場合も、ワイヤ 28をシート状 樹脂部 32cに坦め込ませることもできる。これにより、実施例 1に比べ、パッケージを 薄くすることができる。
実施例 4
[0045] 実施例 4は、チップ搭載部としてリードフレーム 70を用いた例である。図 9を参照に 、リードフレーム 70はリード 72と搭載部 71を有している。搭載部 71に半導体チップ 7 4が搭載されている。半導体チップ 74の搭載部 71とは反対の側にシート状樹脂部 8 2が設けられている。リード 72の一部、搭載部 71および半導体チップ 74は樹脂封止 部 80により封止されている。シート状樹脂部 82と搭載部 71との間に樹脂封止部 80 が設けられ、半導体チップ 74が樹脂封止されている。このように、リードフレーム 70に 半導体チップ 74が実装された場合も、シート状樹脂部 82を設けることができる。これ により、樹脂部に未充填部の発生またはワイヤの露出を抑制することができる。
実施例 5
[0046] リードフレーム 70を用いたパッケージでは、図 9のように樹脂封止部 80がリードフレ ーム 70の搭載部 71の上下に設けられている。そこで、実施例 5においては、図 10の ように、実施例 4に加え、搭載部 71の半導体チップ 74とは反対の側に第 2シート状樹 脂部 84が設けられ、樹脂封止部 80は、シート状樹脂部 82と第 2シート状樹脂部 84と の間を封止する。これにより、搭載部 71の半導体チップ 74の側とは反対の側の樹脂 封止部 80を薄くした場合も、樹脂部の未充填部の発生を抑制することができる。実 施例 4および実施例 5においては、シート状樹脂部 82および第 2シート状樹脂部 84 にフイラ一を添加しないことによりフィラーの脱落部の発生を抑制することもできる。 実施例 6
[0047] 実施例 6は、図 11のように、実施例 4の半導体装置に加え、シート状樹脂部 82の半 導体チップ 74とは反対の側に導電性シート 86が設けられている。また、図 12のよう に、実施例 3に係る半導体装置に加え、シート状樹脂部 32cの半導体チップ 24とは 反対の側に導電性シート 36が設けられている。導電性シート 86および 36は、例えば 金属性シートや絶縁膜に配線を埋め込んだ構造とすることができる。例えば、ガラス エポキシ樹脂に銅配線を埋め込んだような構成とすることができる。導電性シート 86 および 36を設けることにより、電磁波を遮蔽することができる。よって、電磁波障害等 を抑制することができる。また、放熱板として機能する。さらに、パッケージの反りを抑 制することもできる。さらに、レーザー捺印の際半導体チップ 74および 24にダメージ 力 Sカロわることを卬制することもできる。
[0048] シート状樹脂部 32、 82、 84および樹脂封止部 30、 80は熱硬化性エポキシ樹脂以 外も、例えば熱硬化性のポリイミド樹脂、マレイミド樹脂、シリコーン樹脂、フエノーノレ 樹脂、ポリウレタン樹脂またはアクリル樹脂を用いることができる。チップ搭載部は、絶 縁基板に配線パターンを形成したパターンを設けた配線基板 10や金属性材料より なるリードフレーム 70以外にも、半導体チップが搭載される部材であれば良レ、。シー ト状樹脂部 32aから 32cはフイラ一を不添カ卩の例であった力 フィラーを添カ卩してもよ レ、。
[0049] 以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例 に限定されるものではなぐ特許請求の範囲に記載された本発明の要旨の範囲内に おいて、種々の変形 '変更が可能である。

Claims

請求の範囲
[1] チップ搭載部に半導体チップを搭載する工程と、
前記半導体チップの前記チップ搭載部とは反対の側にシート状樹脂を配置するェ 程と、
前記シート状樹脂と前記チップ搭載部との間に前記半導体チップを封止する樹脂 封止部を形成する工程と、を有する半導体装置の製造方法。
[2] 前記シート樹脂を配置する工程は、前記半導体チップを樹脂封止するための金型 の前記半導体チップが向かい合う面に前記シート状樹脂を配置する工程を含む請 求項 1記載の半導体装置の製造方法。
[3] 前記樹脂封止部を形成する工程は、前記シート状樹脂と前記半導体チップとの間 に未硬化樹脂を配置する工程と、前記未硬化樹脂で前記半導体チップを樹脂封止 する工程を含む請求項 2記載の半導体装置の製造方法。
[4] 前記樹脂封止部を形成する工程は、トランスファーモールド法を用い前記樹脂封 止部を形成する工程である請求項 1または 2記載の半導体装置の製造方法。
[5] 前記シート状樹脂はフイラ一が不添加の樹脂である請求項 1から 4のレ、ずれか一項 記載の半導体装置の製造方法。
[6] 前記樹脂封止部を形成する工程は、前記シート状樹脂と前記半導体チップとの間 に前記樹脂封止部の一部が形成されるように前記樹脂封止部を形成する工程を含 む請求項 1から 5のいずれか一項記載の半導体装置の製造方法。
[7] 前記シート状樹脂を配置する工程は、前記シート状樹脂が前記半導体チップに接 するように前記シート状樹脂を配置する工程である請求項 1から 5のいずれか一項記 載の半導体装置の製造方法。
[8] 前記半導体チップは積層された半導体チップである請求項 1から 7記載のレ、ずれか 一項記載の半導体装置の製造方法。
[9] 半導体チップと、
該半導体チップを搭載するチップ搭載部と、
前記半導体チップの前記チップ搭載部とは反対の側に設けられたシート状樹脂部 と、 前記シート状樹脂部と前記チップ搭載部との間に設けられ前記半導体チップを封 止する樹脂封止部と、を具備する半導体装置。
前記シート状樹脂部はフイラ一が不添加の樹脂である請求項 9記載の半導体装置 前記シート状樹脂部と前記半導体チップとの間に前記樹脂封止部の一部が設けら れている請求項 9または 10記載の半導体装置。
前記シート状樹脂部は前記半導体チップに接するように設けられている請求項 9ま たは 10項記載の半導体装置。
前記半導体チップと前記チップ搭載部とを接続するワイヤを具備し、前記ワイヤは 前記シート状樹脂部に接している請求項 9から 12のいずれか一項記載の半導体装 置。
前記半導体チップと前記チップ搭載部とを接続するワイヤを具備し、前記ワイヤの 少なくとも一部は前記シート状樹脂部に埋め込まれている請求項 9から 12のいずれ か一項記載の半導体装置。
前記チップ搭載部の前記半導体チップとは反対の側に設けられた第 2シート状榭 脂部を具備し、
前記樹脂封止部は、前記シート状樹脂と前記第 2シート状樹脂との間に設けられた 請求項 9から 14のいずれか一項記載の半導体装置。
前記シート状樹脂の前記半導体チップとは反対の側に設けられた導電性シートを 具備する請求項 9から 15のいずれか一項記載の半導体装置。
前記半導体チップは積層された半導体チップである請求項 9から 16記載のいずれ か一項記載の半導体装置。
PCT/JP2006/300543 2006-01-17 2006-01-17 半導体装置およびその製造方法 WO2007083352A1 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2007554753A JP5036563B2 (ja) 2006-01-17 2006-01-17 半導体装置およびその製造方法
PCT/JP2006/300543 WO2007083352A1 (ja) 2006-01-17 2006-01-17 半導体装置およびその製造方法
US11/654,703 US7566978B2 (en) 2006-01-17 2007-01-17 Semiconductor device and programming method
TW096101700A TWI344183B (en) 2006-01-17 2007-01-17 Semiconductor device and method for fabricating a semiconductor device
US12/404,146 US8772953B2 (en) 2006-01-17 2009-03-13 Semiconductor device and programming method
US12/491,092 US7834470B2 (en) 2006-01-17 2009-06-24 Semiconductor device and programming method
US12/900,370 US8530282B2 (en) 2006-01-17 2010-10-07 Semiconductor device and programming method
US13/969,207 US8900928B2 (en) 2006-01-17 2013-08-16 Semiconductor device and programming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/300543 WO2007083352A1 (ja) 2006-01-17 2006-01-17 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/654,703 Continuation-In-Part US7566978B2 (en) 2006-01-17 2007-01-17 Semiconductor device and programming method

Publications (1)

Publication Number Publication Date
WO2007083352A1 true WO2007083352A1 (ja) 2007-07-26

Family

ID=38287314

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/300543 WO2007083352A1 (ja) 2006-01-17 2006-01-17 半導体装置およびその製造方法

Country Status (4)

Country Link
US (5) US7566978B2 (ja)
JP (1) JP5036563B2 (ja)
TW (1) TWI344183B (ja)
WO (1) WO2007083352A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010301A (ja) * 2008-06-25 2010-01-14 Elpida Memory Inc 半導体装置及びその製造方法
JP2010087123A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
CN102529002A (zh) * 2010-09-16 2012-07-04 东和株式会社 压缩成形模具及压缩成形方法
WO2016092695A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
WO2016092691A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
WO2016092694A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
WO2016092693A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
WO2016092692A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
JP2018531507A (ja) * 2015-11-16 2018-10-25 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． 回路パッケージ

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5036563B2 (ja) * 2006-01-17 2012-09-26 スパンション エルエルシー 半導体装置およびその製造方法
KR20090043898A (ko) * 2007-10-30 2009-05-07 삼성전자주식회사 스택 패키지 및 그 제조 방법, 및 스택 패키지를 포함하는카드 및 시스템
US7923846B2 (en) * 2007-11-16 2011-04-12 Stats Chippac Ltd. Integrated circuit package-in-package system with wire-in-film encapsulant
JP5086945B2 (ja) * 2008-09-05 2012-11-28 株式会社東芝 半導体装置の製造方法
DE102009001373A1 (de) * 2009-03-06 2010-09-09 Robert Bosch Gmbh Verfahren zum Einbetten einer elektrischen Baugruppe
CN102484102A (zh) * 2009-08-24 2012-05-30 本田技研工业株式会社 电子器件以及电子器件的制造方法
JP2011054806A (ja) * 2009-09-02 2011-03-17 Renesas Electronics Corp 半導体装置およびその製造方法
JP5824765B2 (ja) * 2011-01-11 2015-12-02 アピックヤマダ株式会社 樹脂モールド方法及び樹脂モールド装置並びに供給ハンドラ
JP5799422B2 (ja) * 2011-02-14 2015-10-28 アピックヤマダ株式会社 樹脂モールド方法および樹脂モールド装置
CN104102422B (zh) * 2013-04-03 2018-05-01 阿里巴巴集团控股有限公司 页面返回操作的方法及装置
CN105097748B (zh) * 2014-04-23 2018-07-13 北京富纳特创新科技有限公司 键合线以及半导体封装件
FR3048305A1 (fr) * 2016-02-26 2017-09-01 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique a bloc d'encapsulation localement d'epaisseur reduite
KR102420589B1 (ko) * 2017-12-04 2022-07-13 삼성전자주식회사 히트 싱크를 가지는 반도체 패키지
US10304788B1 (en) * 2018-04-11 2019-05-28 Semiconductor Components Industries, Llc Semiconductor power module to protect against short circuit event
US11031353B2 (en) 2019-08-23 2021-06-08 Micron Technology, Inc. Warpage control in microelectronic packages, and related assemblies and methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007259A (ja) * 1999-06-24 2001-01-12 Nitto Denko Corp 半導体素子封止用シートおよびそれを用いた半導体装置の製法ならびに半導体装置
JP2003080537A (ja) * 2001-09-14 2003-03-19 Citizen Electronics Co Ltd プラスチックの成形型及び成形方法
JP2003258162A (ja) * 2002-02-27 2003-09-12 Toshiba Corp １次，２次実装体
JP2005101356A (ja) * 2003-09-25 2005-04-14 Toshiba Corp 無線カード
JP2005157736A (ja) * 2003-11-26 2005-06-16 Sony Corp 無線通信モジュール，無線通信モジュール製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9603787L (sv) 1996-10-14 1998-04-15 Combitech Traffic Syst Ab Tangentanordning vid manöverenheter i fordon
US7469381B2 (en) 2007-01-07 2008-12-23 Apple Inc. List scrolling and document translation, scaling, and rotation on a touch-screen display
US20030205815A1 (en) * 1999-06-09 2003-11-06 Henry Chung Fabrication method of integrated circuits with borderless vias and low dielectric constant inter-metal dielectrics
US7830666B2 (en) 2000-01-06 2010-11-09 Super Talent Electronics, Inc. Manufacturing process for single-chip MMC/SD flash memory device with molded asymmetric circuit board
US6531407B1 (en) * 2000-08-31 2003-03-11 Micron Technology, Inc. Method, structure and process flow to reduce line-line capacitance with low-K material
JP3420748B2 (ja) * 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
US7312785B2 (en) * 2001-10-22 2007-12-25 Apple Inc. Method and apparatus for accelerated scrolling
JP3739699B2 (ja) * 2001-12-20 2006-01-25 松下電器産業株式会社 電子部品実装済み部品の製造方法及び製造装置
JP2003249607A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US7051169B2 (en) * 2002-02-26 2006-05-23 Kyocera Wireless Corp. Memory configuration for a wireless communications device
JP2004031510A (ja) 2002-06-24 2004-01-29 Towa Corp 樹脂部材
JP4662324B2 (ja) * 2002-11-18 2011-03-30 太陽誘電株式会社 回路モジュール
JP4051326B2 (ja) * 2003-08-26 2008-02-20 京セラ株式会社 電子装置の製造方法
JP4479209B2 (ja) * 2003-10-10 2010-06-09 パナソニック株式会社 電子回路装置およびその製造方法並びに電子回路装置の製造装置
JP4089636B2 (ja) * 2004-02-19 2008-05-28 三菱電機株式会社 熱伝導性樹脂シートの製造方法およびパワーモジュールの製造方法
JP2005242723A (ja) * 2004-02-27 2005-09-08 Konica Minolta Photo Imaging Inc Ｉｃカード
JP4553813B2 (ja) * 2005-08-29 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP5036563B2 (ja) 2006-01-17 2012-09-26 スパンション エルエルシー 半導体装置およびその製造方法
JP4757056B2 (ja) * 2006-02-21 2011-08-24 富士通株式会社 樹脂層の形成方法並びに半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007259A (ja) * 1999-06-24 2001-01-12 Nitto Denko Corp 半導体素子封止用シートおよびそれを用いた半導体装置の製法ならびに半導体装置
JP2003080537A (ja) * 2001-09-14 2003-03-19 Citizen Electronics Co Ltd プラスチックの成形型及び成形方法
JP2003258162A (ja) * 2002-02-27 2003-09-12 Toshiba Corp １次，２次実装体
JP2005101356A (ja) * 2003-09-25 2005-04-14 Toshiba Corp 無線カード
JP2005157736A (ja) * 2003-11-26 2005-06-16 Sony Corp 無線通信モジュール，無線通信モジュール製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010301A (ja) * 2008-06-25 2010-01-14 Elpida Memory Inc 半導体装置及びその製造方法
JP2010087123A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
CN102529002A (zh) * 2010-09-16 2012-07-04 东和株式会社 压缩成形模具及压缩成形方法
WO2016092693A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
WO2016092691A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
WO2016092694A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
WO2016092695A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
WO2016092692A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
US10271432B2 (en) 2014-12-12 2019-04-23 Meeko Electronics Co., Ltd. Encapsulated circuit module, and production method therefor
US10665568B2 (en) 2014-12-12 2020-05-26 Meiko Electronics Co., Ltd. Encapsulated circuit module, and production method therefor
JP2018531507A (ja) * 2015-11-16 2018-10-25 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． 回路パッケージ
US10559512B2 (en) 2015-11-16 2020-02-11 Hewlett-Packard Development Company, L.P. Circuit package
US11183437B2 (en) 2015-11-16 2021-11-23 Hewlett-Packard Development Company, L.P. Circuit package

Also Published As

Publication number Publication date
US7834470B2 (en) 2010-11-16
US20080169552A1 (en) 2008-07-17
US7566978B2 (en) 2009-07-28
US8900928B2 (en) 2014-12-02
US20140035170A1 (en) 2014-02-06
US8530282B2 (en) 2013-09-10
US20090174057A1 (en) 2009-07-09
TW200802638A (en) 2008-01-01
US8772953B2 (en) 2014-07-08
US20090256250A1 (en) 2009-10-15
JP5036563B2 (ja) 2012-09-26
US20110024922A1 (en) 2011-02-03
JPWO2007083352A1 (ja) 2009-06-11
TWI344183B (en) 2011-06-21

Similar Documents

Publication Publication Date Title
JP5036563B2 (ja) 半導体装置およびその製造方法
KR102245003B1 (ko) 오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법
US8536684B2 (en) Method of assembling shielded integrated circuit device
US11837552B2 (en) Semiconductor package with layer structures, antenna layer and electronic component
US10217685B2 (en) Air-cavity package with dual signal-transition sides
US20140124907A1 (en) Semiconductor packages
US20140124906A1 (en) Semiconductor package and method of manufacturing the same
JPWO2007083351A1 (ja) 半導体装置およびその製造方法
US7999371B1 (en) Heat spreader package and method
CN104584209A (zh) 薄型衬底PoP结构
US11404348B2 (en) Semiconductor package carrier board, method for fabricating the same, and electronic package having the same
CN106663674B (zh) 具有模制化合物的集成电路组件
US8803304B2 (en) Semiconductor package and manufacturing method thereof
US20200168557A1 (en) Semiconductor package and fabrication method thereof
JP4001608B2 (ja) 半導体装置および半導体装置の製造方法
US7999197B1 (en) Dual sided electronic module
KR20200064869A (ko) 반도체 패키지 및 그것의 제조 방법
KR101391081B1 (ko) 플립칩 반도체 패키지 및 그 제조방법
US11476173B2 (en) Manufacturing method of integrated circuit packaging structure
CN104218006A (zh) 半导体封装
US11417581B2 (en) Package structure
TWI306217B (en) Insertion-type semiconductor device and fabrication method thereof
JP4823161B2 (ja) 半導体装置
KR20080061963A (ko) 반도체 패키지 및 이의 제조 방법
JP3964438B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007554753

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06711823

Country of ref document: EP

Kind code of ref document: A1