JPWO2007083352A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JPWO2007083352A1
JPWO2007083352A1 JP2007554753A JP2007554753A JPWO2007083352A1 JP WO2007083352 A1 JPWO2007083352 A1 JP WO2007083352A1 JP 2007554753 A JP2007554753 A JP 2007554753A JP 2007554753 A JP2007554753 A JP 2007554753A JP WO2007083352 A1 JPWO2007083352 A1 JP WO2007083352A1
Authority
JP
Japan
Prior art keywords
resin
sheet
semiconductor chip
chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007554753A
Other languages
English (en)
Other versions
JP5036563B2 (ja
Inventor
耕治 田谷
耕治 田谷
小野寺　正徳
正徳 小野寺
淳二 田中
淳二 田中
弘一 目黒
弘一 目黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion Japan Ltd
Original Assignee
Spansion Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion Japan Ltd filed Critical Spansion Japan Ltd
Publication of JPWO2007083352A1 publication Critical patent/JPWO2007083352A1/ja
Application granted granted Critical
Publication of JP5036563B2 publication Critical patent/JP5036563B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/02—Transfer moulding, i.e. transferring the required volume of moulding material by a plunger from a "shot" cavity into a mould cavity
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/16—Making multilayered or multicoloured articles
    • B29C45/1671—Making multilayered or multicoloured articles with an insert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本発明は、チップ搭載部（１０）に搭載された半導体チップ（２２、２４）のチップ搭載部（１０）とは反対の側にシート状樹脂（３３ａ）を配置する工程と、シート状樹脂（３３ａ）とチップ搭載部（１０）との間に半導体チップ（２２、２３）を封止する樹脂封止部（３０ａ）を形成する工程と、を有する半導体装置の製造方法およびその半導体装置である。本発明によれば、樹脂封止部の未充填部またはフィラーの脱落部の発生、またはワイヤの樹脂封止部からの露出を抑制し、パッケージの小型化の可能な半導体装置およびその製造方法を提供することができる。

Description

本発明は半導体装置およびその製造方法に関し、特に樹脂封止部を有する半導体装置およびその製造方法に関する。
近年、例えば、移動体電話機のような携帯型電子機器やＩＣメモリカードの不揮発性記憶媒体等に用いられる半導体装置はその小型化が求められている。そのためには、半導体装置のパッケージを薄くすることが求められている。
特許文献１にはシート状樹脂を用い、樹脂封止部を形成する技術が開示されている。
特開平８−１５３８３２号公報
図１（ａ）および図１（ｂ）は従来例の課題を説明するための図である。図１（ａ）を参照に、チップ搭載部であるガラスエポキシ基板等の配線基板１０に半導体チップ２２および２４が積層し搭載されている。半導体チップ２２および２４と配線基板１０のパッド１６とはワイヤ２６および２８を用い電気的に接続されている。半導体チップ２２および２４はエポキシ樹脂等の樹脂封止部３０により樹脂封止されている。配線基板１０の半導体チップ２２および２４が搭載された面と反対の面には、ランド電極１２が設けられ、ランド電極１２には半田ボール１４が設けられている。配線基板１０にはパッド１６を接続する配線やパッド１６とランド電極１２を接続する接続部も設けられているが説明を省略する。
半導体装置のパッケージを薄くするため、半導体チップ２４の表面と樹脂封止部３０の上面との間隔Ｈを小さくする。そうすると、樹脂封止部３０を形成する際に、樹脂封止部３０を成型する金型と半導体チップ２４の上面の間に、封止するための樹脂が充填され難い。そのため半導体チップ２４の上部に樹脂が充填されず未充填部９０が生じる。また、間隔Ｈが小さくなると樹脂封止部３０の表面のフィラーが脱落しやすくなり、フィラーが脱落した脱落部９１が生じる。未充填部９０や脱落部９１では樹脂封止部３０上面に捺印を行う際、レーザーにより半導体チップ２４に損傷を与える。また、破線円９２のようにワイヤ２８が樹脂封止部３０から露出しやすくなる。このため、間隔Ｈを小さくすることが難しかった。
図１（ｂ）は特許文献１の技術を用いた半導体装置の課題を説明するための図である。配線基板１０には半導体チップ２２、２３および２４が積層し搭載されている。半導体チップ２２、２３および２４は樹脂封止部３０により封止されている。その他の構成は図１（ａ）と同じであり説明を省略する。樹脂封止部３０は、金型にシート状の樹脂を配置し半導体チップ２２、２３および２４並びに配線基板１０をシート状樹脂上に配置することにより形成する。この場合、半導体チップ２４と金型との間にはシート状樹脂が配置されているため、半導体チップ２４上に未充填部が生じることはない。しかし、ワイヤ２８を露出させないため、樹脂封止部３０の形成の際、樹脂の粘度を低くすることはできない。このため、例えば半導体チップ２３と２４とのように半導体チップがオーバハングしているような細部には樹脂が充填されず未充填部９４が発生してしまう。また、樹脂封止部３０全体の強度を保つためには、樹脂封止部３０にフィラーを添加することとなり、フィラーの脱落は抑制できない。
本発明は上記課題に鑑みなされたものであり、樹脂封止部の未充填部またはフィラーの脱落部の発生、またはワイヤの樹脂封止部からの露出を抑制し、パッケージの小型化の可能な半導体装置およびその製造方法を提供することを目的とする。
本発明は、チップ搭載部に半導体チップを搭載する工程と、前記半導体チップの前記チップ搭載部とは反対の側にシート状樹脂を配置する工程と、前記シート状樹脂と前記チップ搭載部との間に前記半導体チップを封止する樹脂封止部を形成する工程と、を有する半導体装置の製造方法である。本発明によれば、半導体チップの表面に樹脂部の未充填部が形成されることを抑制することができる。
上記構成において、前記シート樹脂を配置する工程は、前記半導体チップを樹脂封止するための金型の前記半導体チップが向かい合う面に前記シート状樹脂を配置する工程を含む構成とすることができる。この構成によれば、半導体チップの表面にシート樹脂部を形成することができる。
上記構成において、前記樹脂封止部を形成する工程は、前記シート状樹脂と前記半導体チップとの間に未硬化樹脂を配置する工程と、前記未硬化樹脂で前記半導体チップを樹脂封止する工程を含む構成とすることができる。この構成によれば、樹脂部に未充填部が形成されることをより抑制することができる。
上記構成において、前記樹脂封止部を形成する工程は、トランスファーモールド法を用い前記樹脂封止部を形成する工程である構成とすることができる。この構成によれば、樹脂部に未充填部の発生しやすいトランスファーモールド法を用いた樹脂封止部の形成方法であっても、樹脂部に未充填部が形成されることを抑制することができる。
上記構成において、前記シート状樹脂はフィラーが不添加の樹脂である構成とすることができる。この構成によれば、樹脂部にフィラーの脱落部が発生することを抑制することができる。
上記構成において、前記樹脂封止部を形成する工程は、前記シート状樹脂と前記半導体チップとの間に前記樹脂封止部の一部が形成されるように前記樹脂封止部を形成する工程を含む構成とすることができる。この構成によれば、樹脂部に未充填部が形成されることをより抑制することができる。
上記構成において、前記シート状樹脂を配置する工程は、前記シート状樹脂が前記半導体チップに接するように前記シート状樹脂を配置する工程である構成とすることができる。この構成によれば、樹脂部に未充填部が形成されることをより抑制することができる。
上記構成において、前記半導体チップは積層された半導体チップである構成とすることができる。この構成によれば、パッケージを薄くすることが難しい積層された半導体チップを実装する場合もパッケージの小型化が可能となる。
本発明は、半導体チップと、該半導体チップを搭載するチップ搭載部と、前記半導体チップの前記チップ搭載部とは反対の側に設けられたシート状樹脂部と、前記シート状樹脂部と前記チップ搭載部との間に設けられ前記半導体チップを封止する樹脂封止部と、を具備する半導体装置である。本発明によれば、樹脂部の未充填部の発生を抑制することができる。
上記構成において、前記シート状樹脂部はフィラーが不添加の樹脂である構成とすることができる。この構成によれば、樹脂部にフィラーの脱落部が発生することを抑制することができる。
上記構成において、前記シート状樹脂部と前記半導体チップとの間に前記樹脂封止部の一部が設けられている構成とすることができる。この構成によれば、樹脂部に未充填部が形成されることをより抑制することができる。
上記構成において、前記シート状樹脂部は前記半導体チップに接するように設けられている構成とすることができる。この構成によれば、樹脂部に未充填部が形成されることをより抑制することができる。
上記構成において、前記半導体チップと前記チップ搭載部とを接続するワイヤを具備し、前記ワイヤは前記シート状樹脂部に接している構成とすることができる。この構成によれば、ワイヤが樹脂部から露出することを抑制することができる。
上記構成において、前記半導体チップと前記チップ搭載部とを接続するワイヤを具備し、前記ワイヤの少なくとも一部は前記シート状樹脂部に埋め込まれている構成とすることができる。この構成によれば、樹脂部に未充填部が形成されることをより抑制することができる。
上記構成において、前記チップ搭載部の前記半導体チップとは反対の側に設けられた第２シート状樹脂部を具備し、前記樹脂樹脂部は、前記シート状樹脂と前記第２シート状樹脂との間に設けられた構成とすることができる。この構成によれば、チップ搭載部の両側に樹脂封止部が設けられる場合、半導体チップが搭載されていない側の樹脂封止部を薄くした場合も、樹脂部の未充填部の発生を抑制することができる。
上記構成において、前記シート状樹脂の前記半導体チップとは反対の側に設けられた導電性シートを具備する構成とすることができる。この構成によれば、電磁波障害、パッケージの反り、レーザー捺印に起因した半導体チップのダメージを抑制することができる。
上記構成において、前記半導体チップは積層された半導体チップである構成とすることができる。この構成によれば、パッケージを薄くすることが難しい積層された半導体チップを実装する場合もパッケージの小型化が可能となる。
本発明は、樹脂封止部の未充填部またはフィラーの脱落部の発生、またはワイヤの樹脂封止部からの露出を抑制し、パッケージの小型化の可能な半導体装置およびその製造方法を提供することができる。
図１（ａ）および図１（ｂ）は従来例に係る半導体装置の課題を説明するための図である。 図２（ａ）および図２（ｂ）は実施例１に係る半導体装置の製造方法を示す図（その１）である。 図３（ａ）および図３（ｂ）は実施例１に係る半導体装置の製造方法を示す図（その２）である。 図４は実施例１に係る半導体装置の断面図である。 図５（ａ）および図５（ｂ）は実施例２に係る半導体装置の製造方法を示す図（その１）である。 図６（ａ）および図６（ｂ）は実施例２に係る半導体装置の製造方法を示す図（その２）である。 図７は実施例２に係る半導体装置の断面図である。 図８は実施例３に係る半導体装置の断面図である。 図９は実施例４に係る半導体装置の断面図である。 図１０は実施例５に係る半導体装置の断面図である。 図１１は実施例６に係る半導体装置の断面図（その１）である。 図１２は実施例６に係る半導体装置の断面図（その２）である。
以下、図面を用い本発明に係る実施例について説明する。
実施例１はチップ搭載部として配線基板１０を用い、樹脂封止部３０をバキュームデッピングモールド方式で成型した例である。図２（ａ）から図３（ｂ）を用い、実施例１係る半導体装置の製造方法について説明する。図２（ａ）を参照に、半導体チップ２２および２４を樹脂封止するための上金型４０、枠部４２に嵌め込まれた下金型４４を配置する。下金型４４の上方の枠部４２内には樹脂封止部を成型するための空隙４６が形成されている。空隙４６の底面が下金型４４の上面４３となる。
図２（ｂ）を参照に、厚さ約１００μｍの半導体チップ２２および２４を配線基板１０に順次搭載する。半導体チップ２２および２４と配線基板１０上のパッド１６とをそれぞれワイヤ２６および２８で電気的に接続する。これにより、配線基板１０に半導体チップ２２および２４が搭載された被封止基板２０が形成される。上金型４０の下金型４４と向かい合う面に被封止基板２０を配置する。下金型４４の上金型４０と対抗する面である空隙４６の底面に厚さ約５０μｍのシート状樹脂３３ａを配置する。つまり、配線基板１０に搭載された半導体チップ２４の配線基板１０とは反対の側にシート状樹脂３３ａを配置する。言い換えれば、半導体チップ２２および２４を樹脂封止するための下金型４４の半導体チップ２４が向かい合う上面４３にシート状樹脂３３ａを配置する。シート状樹脂３３ａは、例えば熱硬化性のエポキシ樹脂であり未硬化の状態で配置される。また、シート状樹脂３３ａはフィラーが添加されていない。
図３（ａ）を参照に、シート状樹脂３３ａ上、空隙４６の底面に粉末、顆粒またはタブレット状の例えばエポキシ樹脂である熱硬化性の未硬化樹脂３１を配置する。つまり、シート状樹脂３３ａ上と半導体チップ２４との間に樹脂封止するための未硬化樹脂３１を配置する。未硬化樹脂３１には、例えばシリカからなる平均粒径が約７５μｍのフィラーを添加させる。
図３(ｂ)を参照に、上金型４０と枠部４２とを合わせ、例えば１７５℃において下金型４４を枠部４２内の上部に移動させる。未硬化樹脂３１が高温で圧縮され、圧縮成型される。このとき、シート状樹脂３３ａは未硬化樹脂３１に比べ粘度を高くしておく。以上の圧縮成型により、未硬化のシート状樹脂３３ａは硬化しシート状樹脂部３２ａが形成される。また、配線基板１０とシート状樹脂３３ａとの間はシート状樹脂３３ａとは異なる未硬化樹脂３１により樹脂封止部３０ａが成型される。つまり未硬化樹脂３１で半導体チップ２２および２４が樹脂封止される。その後、被封止基板２０を金型４０、４４から外し、配線基板１０の半導体チップ２２および２４が搭載された面とは反対の面に半田ボール１４を形成する。
図４は実施例１に係る半導体装置の断面図である。図４を参照に、図１に対し、半導体チップ２４の配線基板１０とは反対の側にシート状樹脂部３２ａと、シート状樹脂部３２ａと配線基板１０との間に設けられ半導体チップ２２および２４を封止する樹脂封止部３０ａとを有している。このとき、シート状樹脂部３２ａの厚さは約５０μｍ、シート状樹脂部３２ａと半導体チップ２４との間の樹脂封止部３０ａの厚さは約５０μｍである。また、ワイヤ２８はシート状樹脂部３２ａに接している。その他の構成は図１と同じであり、同じ構成は同じ符号を付し説明を省略する。なお、シート状樹脂部３２ａの膜厚は１０〜１００μｍとすることが好ましい。
実施例１によれば、図２（ｂ）のように、半導体チップ２４の配線基板１０とは反対の側にシート状樹脂３３ａを配置し、シート状樹脂部３２ａを形成する。図３（ｂ）のように、シート状樹脂３３ａと配線基板１０との間に半導体チップ２２および２４を封止する樹脂封止部３０ａを形成する。このように、シート状樹脂３３ａが半導体チップ２４の表面に配置された状態で樹脂封止部３０ａが形成される。よって、半導体チップ２４の表面に樹脂部の未充填部が形成されることを抑制することができる。
また、図２（ｂ）のように、下金型４４の半導体チップ２４が向かい合う面にシート状樹脂３３ａを配置することにより、半導体チップ２４の表面にシート状樹脂部３２ａを形成することができる。
さらに、図３（ａ）のように、シート状樹脂３３ａと半導体チップ２４との間に樹脂封止するための未硬化樹脂３１を配置し、未硬化樹脂３１で半導体チップ２４を樹脂封止している。これにより、図４のように、シート状樹脂部３２ａと半導体チップ２４との間に樹脂封止部３０ａの一部を設けることができる。よって、樹脂部に未充填部が形成されることを抑制することができる。
さらに、図２（ｂ）において配置したシート状樹脂３３ａはフィラーが不添加の樹脂である。よって、図４のシート状樹脂部３２ａはフィラーが不添加の樹脂となる。これにより、図１（ａ）で説明したようなフィラーの脱落部の発生を抑制することができる。さらに、樹脂封止部３０ａにはフィラーを添加することにより、樹脂部の強度を保つことができる。
さらに、図３（ｂ）において、シート状樹脂３３ａの粘度を高くすることにより、成型中にワイヤ２８がシート状樹脂３３ａに埋め込まれることを防止できる。よって、ワイヤ２８はシート状樹脂部３２ａに接して形成される。これにより、ワイヤ２８は樹脂部から露出することを抑制することができる。
実施例２はチップ搭載部として配線基板１０を用い、樹脂封止部３０ｂをトランンスファーモールド方式で成型した例である。図５（ａ）から図６（ｂ）を用い、実施例２係る半導体装置の製造方法について説明する。図５（ａ）を参照に、半導体チップ２２および２４を樹脂封止するための上金型５４と下金型５０とを配置する。下金型５０には被封止基板２０を配置するための凹部５７が設けられ、上金型５４には樹脂封止部３０ｂを成型するための空隙５６が形成されている。さらに、下金型５０に樹脂の格納部５９、上金型５４に樹脂を空隙５６に導く注入路５８が設けられている。
図５（ｂ）を参照に、凹部５７に被封止基板２０を配置する。被封止基板２０の構成は実施例１と同じであり、同じ構成には同じ符号を付し説明を省略する。上金型５４の空隙５６を上面に厚さ約１００μｍのシート状樹脂３３ｂを配置する。つまり、配線基板１０に搭載された半導体チップ２４の配線基板１０とは反対の側にシート状樹脂３３ｂを配置する。言い換えれば、半導体チップ２２および２４を樹脂封止するための上金型５４の半導体チップ２４が向かい合う面５３にシート状樹脂３３ｂを配置する。シート状樹脂３３ｂは、フィラーを有さず熱硬化性のエポキシ樹脂であり未硬化の状態で配置される。下金型５０の格納部５９に未硬化樹脂６０を配置する。未硬化樹脂は、実施例１と同様に、フィラーを添加した熱硬化型のエポキシ樹脂である。
図６（ａ）を参照に、上金型５４と下金型５０を合わせる。例えば１７５度に加熱する。このとき、シート状樹脂３３ａは実施例１のシート状樹脂３３ａに比べ粘度が低く、シート状樹脂３３ｂにワイヤ２８の少なくとも一部が埋め込まれる。また、シート状樹脂３３ｂは半導体チップ２４に接するように配置される。図６（ｂ）を参照に、格納部５９に挿入部６２を導入することにより、未硬化樹脂６０が注入路５８を通りシート状樹脂３３ｂと被封止基板２０との間に注入される。以上により、未硬化のシート状樹脂３３ｂが硬化しシート状樹脂部３２ｂが形成される。また、配線基板１０とシート状樹脂３３ｂとの間に未硬化樹脂６０が注入され半導体チップ２２および２４が封止され樹脂封止部３０ｂが成型される。つまり未硬化樹脂６０で半導体チップ２２および２４が樹脂封止される。なお、上金型５４および下金型５０を逆に配置し、被封止基板２０を下の金型に、シート状樹脂３３ｂを上の金型に配置してもよい。その後、被封止基板２０を金型５０、５４から外し、配線基板１０の半導体チップ２２および２４が搭載された面とは反対の面に半田ボール１４を形成する。
図７は実施例２に係る半導体装置の断面図である。図７を参照に、図４に対し、ワイヤ２８はシート状樹脂部３２ｂに埋め込まれており、シート状樹脂部３２ｂは半導体チップ２４に接するように設けられている。その他の構成は図４と同じであり、同じ構成は同じ符号を付し説明を省略する。なお、実施例２ではシート状樹脂部３２ｂの膜厚は約１００μｍである。この膜厚は、１０〜１５０μｍの範囲とすることが好ましい。
トランスファーモールド法を用い封止樹脂する場合は、パッケージを薄くしようとすると、未硬化樹脂６０を半導体チップ２４と上金型５４の間に注入することが求められる。このため樹脂の未充填部が発生しやすい。そこで、図６（ａ）および図６（ｂ）のように、シート状樹脂３３ｂが半導体チップ２４に接するように半導体チップ２２、２４を樹脂封止する。つまり、シート状樹脂部３２ｂは半導体チップ２４に接するように設けられている。また、ワイヤ２８の少なくとも一部はシート状樹脂部３２ｂに埋め込まれている。これにより、トランスファーモールド法を用い封止樹脂する場合も半導体チップ２４とシート状樹脂３３ｂとの間に、樹脂部の未充填部が生じることを抑制することができる。
実施例１および実施例２のように、半導体チップ２２および２４は積層された半導体チップである。半導体チップを積層する場合、パッケージを薄くしようとすると、半導体チップ２４上の樹脂部が薄くなり、特に、樹脂部に未充填部やフィラー脱落部、ワイヤの露出が発生しやすい。よって、本発明を適用することにより、よりその効果を奏することができる。
実施例３は図８のように樹脂封止部３０ｃが、シート状樹脂部３２ｃと半導体チップ２４との間にも設けられ、ワイヤ２８がシート状樹脂部３２ｃに埋め込まれた例である。実施例１のようにバキュームデッピングモールド方式を用いた場合も、ワイヤ２８をシート状樹脂部３２ｃに埋め込ませることもできる。これにより、実施例１に比べ、パッケージを薄くすることができる。
実施例４は、チップ搭載部としてリードフレーム７０を用いた例である。図９を参照に、リードフレーム７０はリード７２と搭載部７１を有している。搭載部７１に半導体チップ７４が搭載されている。半導体チップ７４の搭載部７１とは反対の側にシート状樹脂部８２が設けられている。リード７２の一部、搭載部７１および半導体チップ７４は樹脂封止部８０により封止されている。シート状樹脂部８２と搭載部７１との間に樹脂封止部８０が設けられ、半導体チップ７４が樹脂封止されている。このように、リードフレーム７０に半導体チップ７４が実装された場合も、シート状樹脂部８２を設けることができる。これにより、樹脂部に未充填部の発生またはワイヤの露出を抑制することができる。
リードフレーム７０を用いたパッケージでは、図９のように樹脂封止部８０がリードフレーム７０の搭載部７１の上下に設けられている。そこで、実施例５においては、図１０のように、実施例４に加え、搭載部７１の半導体チップ７４とは反対の側に第２シート状樹脂部８４が設けられ、樹脂封止部８０は、シート状樹脂部８２と第２シート状樹脂部８４との間を封止する。これにより、搭載部７１の半導体チップ７４の側とは反対の側の樹脂封止部８０を薄くした場合も、樹脂部の未充填部の発生を抑制することができる。実施例４および実施例５においては、シート状樹脂部８２および第２シート状樹脂部８４にフィラーを添加しないことによりフィラーの脱落部の発生を抑制することもできる。
実施例６は、図１１のように、実施例４の半導体装置に加え、シート状樹脂部８２の半導体チップ７４とは反対の側に導電性シート８６が設けられている。また、図１２のように、実施例３に係る半導体装置に加え、シート状樹脂部３２ｃの半導体チップ２４とは反対の側に導電性シート３６が設けられている。導電性シート８６および３６は、例えば金属性シートや絶縁膜に配線を埋め込んだ構造とすることができる。例えば、ガラスエポキシ樹脂に銅配線を埋め込んだような構成とすることができる。導電性シート８６および３６を設けることにより、電磁波を遮蔽することができる。よって、電磁波障害等を抑制することができる。また、放熱板として機能する。さらに、パッケージの反りを抑制することもできる。さらに、レーザー捺印の際半導体チップ７４および２４にダメージが加わることを抑制することもできる。
シート状樹脂部３２、８２、８４および樹脂封止部３０、８０は熱硬化性エポキシ樹脂以外も、例えば熱硬化性のポリイミド樹脂、マレイミド樹脂、シリコーン樹脂、フェノール樹脂、ポリウレタン樹脂またはアクリル樹脂を用いることができる。チップ搭載部は、絶縁基板に配線パターンを形成したパターンを設けた配線基板１０や金属性材料よりなるリードフレーム７０以外にも、半導体チップが搭載される部材であれば良い。シート状樹脂部３２ａから３２ｃはフィラーを不添加の例であったが、フィラーを添加してもよい。
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

Claims (17)

  1. チップ搭載部に半導体チップを搭載する工程と、
    前記半導体チップの前記チップ搭載部とは反対の側にシート状樹脂を配置する工程と、
    前記シート状樹脂と前記チップ搭載部との間に前記半導体チップを封止する樹脂封止部を形成する工程と、を有する半導体装置の製造方法。
  2. 前記シート樹脂を配置する工程は、前記半導体チップを樹脂封止するための金型の前記半導体チップが向かい合う面に前記シート状樹脂を配置する工程を含む請求項１記載の半導体装置の製造方法。
  3. 前記樹脂封止部を形成する工程は、前記シート状樹脂と前記半導体チップとの間に未硬化樹脂を配置する工程と、前記未硬化樹脂で前記半導体チップを樹脂封止する工程を含む請求項２記載の半導体装置の製造方法。
  4. 前記樹脂封止部を形成する工程は、トランスファーモールド法を用い前記樹脂封止部を形成する工程である請求項１または２記載の半導体装置の製造方法。
  5. 前記シート状樹脂はフィラーが不添加の樹脂である請求項１から４のいずれか一項記載の半導体装置の製造方法。
  6. 前記樹脂封止部を形成する工程は、前記シート状樹脂と前記半導体チップとの間に前記樹脂封止部の一部が形成されるように前記樹脂封止部を形成する工程を含む請求項１から５のいずれか一項記載の半導体装置の製造方法。
  7. 前記シート状樹脂を配置する工程は、前記シート状樹脂が前記半導体チップに接するように前記シート状樹脂を配置する工程である請求項１から５のいずれか一項記載の半導体装置の製造方法。
  8. 前記半導体チップは積層された半導体チップである請求項１から７記載のいずれか一項記載の半導体装置の製造方法。
  9. 半導体チップと、
    該半導体チップを搭載するチップ搭載部と、
    前記半導体チップの前記チップ搭載部とは反対の側に設けられたシート状樹脂部と、
    前記シート状樹脂部と前記チップ搭載部との間に設けられ前記半導体チップを封止する樹脂封止部と、を具備する半導体装置。
  10. 前記シート状樹脂部はフィラーが不添加の樹脂である請求項９記載の半導体装置。
  11. 前記シート状樹脂部と前記半導体チップとの間に前記樹脂封止部の一部が設けられている請求項９または１０記載の半導体装置。
  12. 前記シート状樹脂部は前記半導体チップに接するように設けられている請求項９または１０項記載の半導体装置。
  13. 前記半導体チップと前記チップ搭載部とを接続するワイヤを具備し、前記ワイヤは前記シート状樹脂部に接している請求項９から１２のいずれか一項記載の半導体装置。
  14. 前記半導体チップと前記チップ搭載部とを接続するワイヤを具備し、前記ワイヤの少なくとも一部は前記シート状樹脂部に埋め込まれている請求項９から１２のいずれか一項記載の半導体装置。
  15. 前記チップ搭載部の前記半導体チップとは反対の側に設けられた第２シート状樹脂部を具備し、
    前記樹脂封止部は、前記シート状樹脂と前記第２シート状樹脂との間に設けられた請求項９から１４のいずれか一項記載の半導体装置。
  16. 前記シート状樹脂の前記半導体チップとは反対の側に設けられた導電性シートを具備する請求項９から１５のいずれか一項記載の半導体装置。
  17. 前記半導体チップは積層された半導体チップである請求項９から１６記載のいずれか一項記載の半導体装置。

JP2007554753A 2006-01-17 2006-01-17 半導体装置およびその製造方法 Expired - Fee Related JP5036563B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/300543 WO2007083352A1 (ja) 2006-01-17 2006-01-17 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2007083352A1 true JPWO2007083352A1 (ja) 2009-06-11
JP5036563B2 JP5036563B2 (ja) 2012-09-26

Family

ID=38287314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007554753A Expired - Fee Related JP5036563B2 (ja) 2006-01-17 2006-01-17 半導体装置およびその製造方法

Country Status (4)

Country Link
US (5) US7566978B2 (ja)
JP (1) JP5036563B2 (ja)
TW (1) TWI344183B (ja)
WO (1) WO2007083352A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007083352A1 (ja) * 2006-01-17 2007-07-26 Spansion Llc 半導体装置およびその製造方法
KR20090043898A (ko) * 2007-10-30 2009-05-07 삼성전자주식회사 스택 패키지 및 그 제조 방법, 및 스택 패키지를 포함하는카드 및 시스템
US7923846B2 (en) * 2007-11-16 2011-04-12 Stats Chippac Ltd. Integrated circuit package-in-package system with wire-in-film encapsulant
JP5543086B2 (ja) * 2008-06-25 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP5086945B2 (ja) * 2008-09-05 2012-11-28 株式会社東芝 半導体装置の製造方法
JP5715747B2 (ja) * 2008-09-30 2015-05-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
DE102009001373A1 (de) * 2009-03-06 2010-09-09 Robert Bosch Gmbh Verfahren zum Einbetten einer elektrischen Baugruppe
US8497166B2 (en) * 2009-08-24 2013-07-30 Honda Motor Co., Ltd. Electronic device and method of manufacturing electronic device
JP2011054806A (ja) * 2009-09-02 2011-03-17 Renesas Electronics Corp 半導体装置およびその製造方法
JP5174874B2 (ja) * 2010-09-16 2013-04-03 Ｔｏｗａ株式会社 圧縮成形型及び圧縮成形方法
JP5824765B2 (ja) * 2011-01-11 2015-12-02 アピックヤマダ株式会社 樹脂モールド方法及び樹脂モールド装置並びに供給ハンドラ
JP5799422B2 (ja) * 2011-02-14 2015-10-28 アピックヤマダ株式会社 樹脂モールド方法および樹脂モールド装置
CN104102422B (zh) * 2013-04-03 2018-05-01 阿里巴巴集团控股有限公司 页面返回操作的方法及装置
CN105097748B (zh) * 2014-04-23 2018-07-13 北京富纳特创新科技有限公司 键合线以及半导体封装件
DE112014007248T5 (de) 2014-12-12 2017-08-31 Meiko Electronics Co., Ltd. Gekapseltes Schaltungsmodul und Herstellungsverfahren dafür
WO2016092693A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
WO2016092694A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
WO2016092695A1 (ja) 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
JPWO2016092692A1 (ja) * 2014-12-12 2017-04-27 株式会社メイコー モールド回路モジュール及びその製造方法
US10559512B2 (en) 2015-11-16 2020-02-11 Hewlett-Packard Development Company, L.P. Circuit package
FR3048305A1 (fr) * 2016-02-26 2017-09-01 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique a bloc d'encapsulation localement d'epaisseur reduite
KR102420589B1 (ko) 2017-12-04 2022-07-13 삼성전자주식회사 히트 싱크를 가지는 반도체 패키지
US10304788B1 (en) * 2018-04-11 2019-05-28 Semiconductor Components Industries, Llc Semiconductor power module to protect against short circuit event
US11031353B2 (en) * 2019-08-23 2021-06-08 Micron Technology, Inc. Warpage control in microelectronic packages, and related assemblies and methods

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003080537A (ja) * 2001-09-14 2003-03-19 Citizen Electronics Co Ltd プラスチックの成形型及び成形方法
JP2003188198A (ja) * 2001-12-20 2003-07-04 Matsushita Electric Ind Co Ltd 電子部品実装済み部品の製造方法及び製造装置
JP2003258162A (ja) * 2002-02-27 2003-09-12 Toshiba Corp １次，２次実装体
JP2004172176A (ja) * 2002-11-18 2004-06-17 Taiyo Yuden Co Ltd 回路モジュール
JP2005072392A (ja) * 2003-08-26 2005-03-17 Kyocera Corp 電子装置の製造方法
JP2005111928A (ja) * 2003-10-10 2005-04-28 Matsushita Electric Ind Co Ltd 電子回路装置およびその製造方法並びに電子回路装置の製造装置
JP2005242723A (ja) * 2004-02-27 2005-09-08 Konica Minolta Photo Imaging Inc Ｉｃカード

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9603787L (sv) * 1996-10-14 1998-04-15 Combitech Traffic Syst Ab Tangentanordning vid manöverenheter i fordon
US7469381B2 (en) * 2007-01-07 2008-12-23 Apple Inc. List scrolling and document translation, scaling, and rotation on a touch-screen display
US20030205815A1 (en) * 1999-06-09 2003-11-06 Henry Chung Fabrication method of integrated circuits with borderless vias and low dielectric constant inter-metal dielectrics
JP4150471B2 (ja) * 1999-06-24 2008-09-17 日東電工株式会社 半導体素子封止用シートの製法
US7830666B2 (en) * 2000-01-06 2010-11-09 Super Talent Electronics, Inc. Manufacturing process for single-chip MMC/SD flash memory device with molded asymmetric circuit board
US6531407B1 (en) * 2000-08-31 2003-03-11 Micron Technology, Inc. Method, structure and process flow to reduce line-line capacitance with low-K material
JP3420748B2 (ja) * 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
US7312785B2 (en) * 2001-10-22 2007-12-25 Apple Inc. Method and apparatus for accelerated scrolling
US7051169B2 (en) * 2002-02-26 2006-05-23 Kyocera Wireless Corp. Memory configuration for a wireless communications device
JP2003249607A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004031510A (ja) * 2002-06-24 2004-01-29 Towa Corp 樹脂部材
JP2005101356A (ja) * 2003-09-25 2005-04-14 Toshiba Corp 無線カード
JP2005157736A (ja) * 2003-11-26 2005-06-16 Sony Corp 無線通信モジュール，無線通信モジュール製造方法
JP4089636B2 (ja) * 2004-02-19 2008-05-28 三菱電機株式会社 熱伝導性樹脂シートの製造方法およびパワーモジュールの製造方法
JP4553813B2 (ja) * 2005-08-29 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
WO2007083352A1 (ja) * 2006-01-17 2007-07-26 Spansion Llc 半導体装置およびその製造方法
JP4757056B2 (ja) * 2006-02-21 2011-08-24 富士通株式会社 樹脂層の形成方法並びに半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003080537A (ja) * 2001-09-14 2003-03-19 Citizen Electronics Co Ltd プラスチックの成形型及び成形方法
JP2003188198A (ja) * 2001-12-20 2003-07-04 Matsushita Electric Ind Co Ltd 電子部品実装済み部品の製造方法及び製造装置
JP2003258162A (ja) * 2002-02-27 2003-09-12 Toshiba Corp １次，２次実装体
JP2004172176A (ja) * 2002-11-18 2004-06-17 Taiyo Yuden Co Ltd 回路モジュール
JP2005072392A (ja) * 2003-08-26 2005-03-17 Kyocera Corp 電子装置の製造方法
JP2005111928A (ja) * 2003-10-10 2005-04-28 Matsushita Electric Ind Co Ltd 電子回路装置およびその製造方法並びに電子回路装置の製造装置
JP2005242723A (ja) * 2004-02-27 2005-09-08 Konica Minolta Photo Imaging Inc Ｉｃカード

Also Published As

Publication number Publication date
US20080169552A1 (en) 2008-07-17
US20090174057A1 (en) 2009-07-09
TWI344183B (en) 2011-06-21
US8530282B2 (en) 2013-09-10
TW200802638A (en) 2008-01-01
US8900928B2 (en) 2014-12-02
US20110024922A1 (en) 2011-02-03
US20140035170A1 (en) 2014-02-06
US20090256250A1 (en) 2009-10-15
JP5036563B2 (ja) 2012-09-26
US7834470B2 (en) 2010-11-16
US7566978B2 (en) 2009-07-28
WO2007083352A1 (ja) 2007-07-26
US8772953B2 (en) 2014-07-08

Similar Documents

Publication Publication Date Title
JP5036563B2 (ja) 半導体装置およびその製造方法
JP5192825B2 (ja) 半導体装置およびその製造方法、ならびに積層半導体装置の製造方法
US8890628B2 (en) Ultra slim RF package for ultrabooks and smart phones
US20140124906A1 (en) Semiconductor package and method of manufacturing the same
US20140124907A1 (en) Semiconductor packages
US10217685B2 (en) Air-cavity package with dual signal-transition sides
JP2015176906A (ja) 半導体装置および半導体装置の製造方法
JP2007318076A (ja) Ｓｉｐモジュール
CN103270586A (zh) 具有含多个垂直嵌入管芯的衬底的多芯片封装以及形成所述封装的工艺
US11404348B2 (en) Semiconductor package carrier board, method for fabricating the same, and electronic package having the same
KR20030018642A (ko) 스택 칩 모듈
CN106663674B (zh) 具有模制化合物的集成电路组件
US20160079207A1 (en) Semiconductor device and method for manufacturing same
US20150303172A1 (en) Reconstitution techniques for semiconductor packages
US9123629B2 (en) Chip package and method for forming the same
KR102561718B1 (ko) 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
US20060076694A1 (en) Semiconductor device package with concavity-containing encapsulation body to prevent device delamination and increase thermal-transferring efficiency
US10629507B1 (en) System in package (SIP)
JP2020088373A (ja) 半導体パッケージ及びその製造方法
KR101391081B1 (ko) 플립칩 반도체 패키지 및 그 제조방법
CN104218006A (zh) 半导体封装
KR102603421B1 (ko) 집적 회로 패키징 구조 및 그 제조 방법
US11417581B2 (en) Package structure
JP2007234683A (ja) 半導体装置およびその製造方法
JP5845855B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100303

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100616

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100805

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120703

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5036563

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees