JP2018531507A - 回路パッケージ - Google Patents
回路パッケージ Download PDFInfo
- Publication number
- JP2018531507A JP2018531507A JP2018515769A JP2018515769A JP2018531507A JP 2018531507 A JP2018531507 A JP 2018531507A JP 2018515769 A JP2018515769 A JP 2018515769A JP 2018515769 A JP2018515769 A JP 2018515769A JP 2018531507 A JP2018531507 A JP 2018531507A
- Authority
- JP
- Japan
- Prior art keywords
- emc
- circuit
- fluid
- cte
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/135—Nozzles
- B41J2/14—Structure thereof only for on-demand ink jet heads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
- Ink Jet (AREA)
Abstract
Description
上述したように、集積回路のような回路は、エポキシモールドコンパウンド(EMC)にパッケージングされ得る。パネルの反りの制御は、ウエハーレベルのファンアウトパッケージング技術(Fan Out Wafer Level Packaging:FO−WLP)の応用形態の課題である。集積回路(IC)パッケージング産業は、パネルの反りの問題を解決するための複数の技術を実現し、係る技術には数ある中でも、低温モールド(成形)プロセス(〜130℃以下で行われるプロセス)、より薄いシリコンダイ、より低い熱膨張率(CTE)のエポキシモールドコンパウンド(EMC)、冷却中のクランプ留めが含まれる。当該問題はパッケージングの形成中に生じる可能性があり、この場合、回路とEMCの間での異なる熱膨張率(CTE)が、EMCの固形化処理および冷却の際にパッケージングされた回路を反らせる又は曲げる可能性がある。
Claims (15)
- 回路を成形する方法であって、
キャビティの上に第1のエポキシモールドコンパウンド(EMC)を堆積し、
所定の時間期間にわたって前記第1のEMCをゲル化する際に、前記第1のEMCの上に第2のEMCを堆積し、
前記第1及び第2のエポキシモールドコンパウンドの少なくとも一方の中に回路を置くことを含む、方法。 - 前記回路および前記エポキシモールドコンパウンドを圧縮および冷却することを更に含む、請求項1に記載の方法。
- 前記第2のエポキシモールドコンパウンドが、前記第1のエポキシモールドコンパウンドより高い熱伝導率を有する、請求項1に記載の方法。
- 前記第1及び第2のEMCのそれぞれが、前記第1及び第2のEMCの堆積より前に、溶融される、請求項1に記載の方法。
- 前記第1のEMCが、前記第2のEMCより高い重量パーセントの充填剤を有する、請求項1に記載の方法。
- 前記所定の時間期間が、5秒〜60秒である、請求項1に記載の方法。
- 前記第1のエポキシモールドコンパウンドの比較的薄い層の上に、前記第2のエポキシモールドコンパウンドの比較的薄い層を堆積することを更に含む、請求項1に記載の方法。
- 前記第1及び第2のEMCの複数の層を堆積することを更に含む、請求項1に記載の方法。
- 回路パッケージであって、
パッケージングと、
前記パッケージング中の回路デバイスとを含み、
前記パッケージングが、第1のCTEを有する第1のEMCと、前記第1のCTEより高い第2のCTEを有する第2のEMCとを含み、前記第1のEMCが所定の程度までゲル化することを可能にされた後に、前記第2のEMCが前記第1のEMC上へ与えられる、回路パッケージ - 前記回路デバイスが流体チャネルを含み、前記パッケージングが前記流体チャネルに開口している流体穴部を含む、請求項9に記載の回路パッケージ。
- 前記回路デバイスは、前記回路デバイスの後部分が前記第1のEMCの中へ成形されるように前記第2のEMCを通って延在する、請求項9に記載の回路パッケージ。
- 流体回路パッケージを形成する方法であって、
キャビティの上に第1のエポキシモールドコンパウンド(EMC)を堆積し、前記第1のEMCが内部に画定された多数の流体穴部を有し、
前記第1のEMCがゲル化するまで前記第1のEMCを加熱し、
前記第1のEMCの上に第2のEMCを堆積し、
前記第2のEMCの中へ多数の流体回路デバイスを置くことを含み、
前記多数の流体穴部が、前記流体回路デバイスの位置とそろえられている、方法。 - 前記流体回路デバイスが、ノズルの多数の行を含む、請求項12に記載の方法。
- 前記流体回路デバイスが、前記流体回路パッケージ中に、流体回路デバイスの多数の行を含むアレイを形成する、請求項12に記載の方法。
- 前記第1のEMC中に画定された前記流体穴部が、前記キャビティ内に画定された特徴要素により形成される、請求項12に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2015/060841 WO2017086913A1 (en) | 2015-11-16 | 2015-11-16 | Circuit package |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018531507A true JP2018531507A (ja) | 2018-10-25 |
JP2018531507A6 JP2018531507A6 (ja) | 2018-12-13 |
JP6563593B2 JP6563593B2 (ja) | 2019-08-21 |
Family
ID=58719161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018515769A Active JP6563593B2 (ja) | 2015-11-16 | 2015-11-16 | 回路パッケージ |
Country Status (4)
Country | Link |
---|---|
US (2) | US10559512B2 (ja) |
JP (1) | JP6563593B2 (ja) |
CN (1) | CN108140619B (ja) |
WO (1) | WO2017086913A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3820808A1 (en) * | 2019-10-04 | 2021-05-19 | Hewlett-Packard Development Company, L.P. | Molded substrates |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007083352A1 (ja) * | 2006-01-17 | 2007-07-26 | Spansion Llc | 半導体装置およびその製造方法 |
JP2010179507A (ja) * | 2009-02-04 | 2010-08-19 | Apic Yamada Corp | 圧縮成形方法 |
JP2011243801A (ja) * | 2010-05-19 | 2011-12-01 | Elpida Memory Inc | 半導体パッケージの製造装置及び製造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000503489A (ja) | 1996-11-08 | 2000-03-21 | ダブリュ.エル.ゴア アンド アソシエイツ,インコーポレイティド | 熱膨張率をコントロールするための銅層に形成された可変的穿孔密度の使用 |
US6087200A (en) * | 1998-08-13 | 2000-07-11 | Clear Logic, Inc. | Using microspheres as a stress buffer for integrated circuit prototypes |
US6399892B1 (en) | 2000-09-19 | 2002-06-04 | International Business Machines Corporation | CTE compensated chip interposer |
US7170188B2 (en) | 2004-06-30 | 2007-01-30 | Intel Corporation | Package stress management |
US7658988B2 (en) | 2006-04-03 | 2010-02-09 | E. I. Du Pont De Nemours And Company | Printed circuits prepared from filled epoxy compositions |
JP2008207450A (ja) * | 2007-02-27 | 2008-09-11 | Towa Corp | 発光素子の圧縮成形方法 |
KR100871707B1 (ko) | 2007-03-30 | 2008-12-05 | 삼성전자주식회사 | 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법 |
JP4744573B2 (ja) * | 2008-01-23 | 2011-08-10 | サンユレック株式会社 | 電子装置の製造方法 |
US20090309238A1 (en) | 2008-06-13 | 2009-12-17 | Mun Leong Loke | Molded flip chip package with enhanced mold-die adhesion |
JP2010135501A (ja) | 2008-12-03 | 2010-06-17 | Elpida Memory Inc | 半導体装置の製造方法 |
JP2010165940A (ja) * | 2009-01-16 | 2010-07-29 | Shinko Electric Ind Co Ltd | 半導体素子の樹脂封止方法 |
TW201032293A (en) | 2009-02-23 | 2010-09-01 | Etron Technology Inc | Moisture-proof device, moisture-proof chip, and method for increasing moisture-proof capability of chip |
KR20120040536A (ko) | 2010-10-19 | 2012-04-27 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
US8823186B2 (en) | 2010-12-27 | 2014-09-02 | Shin-Etsu Chemical Co., Ltd. | Fiber-containing resin substrate, sealed substrate having semiconductor device mounted thereon, sealed wafer having semiconductor device formed thereon, a semiconductor apparatus, and method for manufacturing semiconductor apparatus |
KR101767381B1 (ko) | 2010-12-30 | 2017-08-11 | 삼성전자 주식회사 | 인쇄회로기판 및 이를 포함하는 반도체 패키지 |
WO2015037349A1 (ja) * | 2013-09-13 | 2015-03-19 | 富士電機株式会社 | 半導体装置 |
-
2015
- 2015-11-16 CN CN201580083526.3A patent/CN108140619B/zh active Active
- 2015-11-16 US US15/763,865 patent/US10559512B2/en active Active
- 2015-11-16 WO PCT/US2015/060841 patent/WO2017086913A1/en active Application Filing
- 2015-11-16 JP JP2018515769A patent/JP6563593B2/ja active Active
-
2020
- 2020-01-08 US US16/737,361 patent/US11183437B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007083352A1 (ja) * | 2006-01-17 | 2007-07-26 | Spansion Llc | 半導体装置およびその製造方法 |
JP2010179507A (ja) * | 2009-02-04 | 2010-08-19 | Apic Yamada Corp | 圧縮成形方法 |
JP2011243801A (ja) * | 2010-05-19 | 2011-12-01 | Elpida Memory Inc | 半導体パッケージの製造装置及び製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US11183437B2 (en) | 2021-11-23 |
US20200144148A1 (en) | 2020-05-07 |
US10559512B2 (en) | 2020-02-11 |
CN108140619B (zh) | 2021-08-06 |
WO2017086913A1 (en) | 2017-05-26 |
CN108140619A (zh) | 2018-06-08 |
JP6563593B2 (ja) | 2019-08-21 |
US20180269125A1 (en) | 2018-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6921462B2 (en) | Method and apparatus for producing aligned carbon nanotube thermal interface structure | |
US5989008A (en) | Multilayer mould apparatus and method | |
US11833740B2 (en) | Additively manufactured polymeric components | |
JP2023011787A (ja) | 付加製造された構造体および同構造体を形成するための方法 | |
CN107204296A (zh) | 模制产品的制造方法及模制产品 | |
JP6563593B2 (ja) | 回路パッケージ | |
KR102172632B1 (ko) | 반도체 패키지 모듈 제조장치 및 제조방법 | |
JP2018531507A6 (ja) | 回路パッケージ | |
KR102437774B1 (ko) | 인쇄 회로 기판 | |
JP6777815B2 (ja) | 半導体装置の製造方法および半導体装置の中間体 | |
US10596618B2 (en) | Method for producing heat sink | |
CN105705336B (zh) | 以低轮廓封装体封装键合线的方法 | |
CN107210235B (zh) | 电路封装 | |
US10685898B2 (en) | Circuit package | |
TW201919458A (zh) | 電子元件封裝裝置及其封裝方法 | |
US9349613B1 (en) | Electronic package with embedded materials in a molded structure to control warpage and stress | |
JP2008311558A (ja) | 半導体装置の製造方法 | |
WO2019163850A1 (ja) | 成形金型の製造方法、成形金型、及び樹脂成形品の製造方法 | |
NL1025962C1 (nl) | Werkwijze en systeem voor het omhullen van elektronische componenten op een substraat. | |
JP2005158873A (ja) | 半導体装置の製造方法 | |
AU688986B2 (en) | Multilayer mould apparatus and method | |
JP2003530244A (ja) | 強化された物品の成形方法 | |
JP2011249450A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190724 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6563593 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |