KR20120040536A - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20120040536A
KR20120040536A KR1020100102011A KR20100102011A KR20120040536A KR 20120040536 A KR20120040536 A KR 20120040536A KR 1020100102011 A KR1020100102011 A KR 1020100102011A KR 20100102011 A KR20100102011 A KR 20100102011A KR 20120040536 A KR20120040536 A KR 20120040536A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
wiring board
bonding pad
molding layer
region
Prior art date
Application number
KR1020100102011A
Other languages
English (en)
Inventor
박진우
안은철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100102011A priority Critical patent/KR20120040536A/ko
Priority to US13/204,188 priority patent/US8558400B2/en
Publication of KR20120040536A publication Critical patent/KR20120040536A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 패키지가 제공된다. 이 반도체 패키지는 상부면에 제공된 상부 접속 패드 및 상부면에 대향하는 하부면에 제공된 하부 접속 패드를 갖는 배선 기판, 본딩 패드가 제공된 본딩 패드 영역 및 본딩 패드 영역 이외의 접착 영역을 가지되, 본딩 패드가 상부 접속 패드와 전기적으로 연결되도록 배선 기판의 상부면에 플립 칩 방식으로 실장되는 반도체 칩, 반도체 칩의 접착 영역과 배선 기판의 상부면 사이에 제공된 제 1 몰딩층, 및 배선 기판의 상부면 및 반도체 칩을 덮는 동시에, 반도체 칩의 본딩 패드 영역과 배선 기판의 상부면 사이에 제공된 제 2 몰딩층을 포함한다. 제 1 몰딩층은 제 2 몰딩층보다 낮은 모듈러스를 갖는 것을 특징으로 한다.

Description

반도체 패키지 및 그 제조 방법{Semiconductor Packages and Methods of Fabricating the Same}
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로, 더 구체적으로 보드 온 칩(Board On Chip : BOC) 형태의 반도체 패키지 및 그 제조 방법에 관한 것이다.
오늘날 전자 산업의 추세는 더욱 경향화, 소형화, 고속화, 다기능화, 고성능화되고, 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품 설계의 목표 설정을 가능하게 하는 중요한 기술 중의 하나가 패키지(package) 기술이다. 이에 따라, 근래에 개발된 패키지 중의 하나가 칩 스케일 패키지(Chip Scale Package : CSP)라 할 수 있다. 칩 스케일 패키지는 반도체 칩 크기 수준의 소형화된 반도체 패키지를 제공한다.
반도체 패키지의 소형화와 더불어 대용량화도 요구되고 있다. 하지만 반도체 칩의 용량을 증대시키기 위해서는 한정된 반도체 칩의 공간 안에 보다 많은 수의 셀(cell)을 제조해 넣을 수 있는 기술이 요구된다. 이와 같은 기술은 정밀한 미세 선폭을 요구하는 등 고난도의 기술과 많은 개발 시간을 필요로 한다. 따라서, 최근에 개발된 반도체 칩 또는 반도체 패키지를 이용하여 고집적화를 구현할 수 있는 방법, 예컨대, 반도체 칩을 3차원으로 적층한 멀티 칩 적층 패키지(multi-chip stacked package)나 반도체 패키지를 3차원으로 적층한 적층형 반도체 패키지(stack type semiconductor package)에 대한 연구가 활발히 진행되고 있다.
멀티 칩 적층 패키지 또는 시스템 인 패키지는 복수 개의 단위 반도체 장치들의 기능을 하나의 반도체 패키지에서 수행할 수 있다. 멀티 칩 적층 패키지 또는 시스템 인 패키지는 통상적인 단일 칩 패키지에 비하여 다소 두꺼울 수 있지만, 평면적으로는 단일 칩 패키지와 크기와 거의 유사하므로, 휴대전화기, 노트북 컴퓨터, 메모리 카드, 휴대용 캠코더 등과 같은 고기능이면서 동시에 소형 내지 이동성이 요구되는 제품들에 주로 사용된다.
본 발명이 해결하려는 과제는 신뢰성이 향상된 반도체 패키지를 제공하는 데 있다.
본 발명이 해결하려는 다른 과제는 신뢰성이 향상된 반도체 패키지의 제조 방법을 제공하는 데 있다.
본 발명이 해결하려는 과제는 이상에서 언급한 과제들에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기한 과제를 달성하기 위하여, 본 발명은 반도체 패키지를 제공한다. 이 반도체 패키지는 상부면에 제공된 상부 접속 패드 및 상부면에 대향하는 하부면에 제공된 하부 접속 패드를 갖는 배선 기판, 본딩 패드가 제공된 본딩 패드 영역 및 본딩 패드 영역 이외의 접착 영역을 가지되, 본딩 패드가 상부 접속 패드와 전기적으로 연결되도록 배선 기판의 상부면에 플립 칩 방식으로 실장되는 반도체 칩, 반도체 칩의 접착 영역과 배선 기판의 상부면 사이에 제공된 제 1 몰딩층, 및 배선 기판의 상부면 및 반도체 칩을 덮는 동시에, 반도체 칩의 본딩 패드 영역과 배선 기판의 상부면 사이에 제공된 제 2 몰딩층을 포함할 수 있다. 제 1 몰딩층은 제 2 몰딩층보다 낮은 모듈러스를 갖는 것을 특징으로 할 수 있다.
배선 기판은 반도체 칩의 본딩 패드 영역에 대응하는 부위에 제공되되, 배선 기판을 관통하는 벤트 홀을 더 포함할 수 있다. 제 2 몰딩층은 벤트 홀을 채우면서, 벤트 홀의 직경보다 넓은 폭으로 배선 기판의 제 2 면의 일부를 더 덮을 수 있다.
반도체 칩의 본딩 패드는 센터형 본딩 패드 배열, 에지형 본딩 패드 배열, 크로스형 본딩 패드 배열 또는 이들의 조합 중에서 선택된 하나의 배열을 가질 수 있다.
배선 기판의 하부 접속 패드 상에 제공된 솔더 볼을 더 포함할 수 있다.
제 2 몰딩층은 에폭시 몰딩 컴파운드를 포함할 수 있다.
반도체 칩의 본딩 패드 상에 제공된 범프를 더 포함할 수 있다.
배선 기판의 상부 접속 패드와 범프를 전기적으로 접속하는 접속 단자를 더 포함할 수 있다.
상기한 다른 과제를 달성하기 위하여, 본 발명은 반도체 패키지의 제조 방법을 제공한다. 이 방법은 본딩 패드가 제공된 본딩 패드 영역 및 본딩 패드 영역 이외의 접착 영역을 갖는 반도체 칩을 준비하는 것, 제 1 면에 제공된 반도체 칩의 본딩 패드와 대응되는 상부 접속 패드 및 제 1 면에 대향하는 제 2 면에 제공된 하부 접속 패드를 갖는 배선 기판을 준비하는 것, 실장될 반도체 칩의 접착 영역에 대응하는 배선 기판의 제 1 면 상에 제 1 몰딩층을 형성하는 것, 배선 기판의 제 1 면 상에 반도체 칩의 본딩 패드가 배선 기판의 상부 접속 패드와 전기적으로 연결되도록 상기 반도체 칩을 플립 칩 방식으로 실장하는 것, 및 배선 기판의 제 1 면 및 반도체 칩을 덮는 동시에, 반도체 칩의 본딩 패드 영역과 배선 기판의 제 1 면 사이를 채우는 제 2 몰딩층을 형성하는 것을 포함할 수 있다. 제 1 몰딩층은 제 2 몰딩층보다 낮은 모듈러스를 갖는 것을 특징으로 할 수 있다.
배선 기판은 반도체 칩의 본딩 패드 영역에 대응하는 부위에 제공되되, 배선 기판을 관통하는 벤트 홀을 더 포함할 수 있다. 벤트 홀에 의해 제 2 몰딩층은 몰딩층을 채우면서, 벤트 홀의 직경보다 넓은 폭으로 배선 기판의 제 2 면의 일부를 더 덮도록 형성될 수 있다.
제 1 몰딩층을 형성하는 것은 스크린 프린팅 방식을 이용하는 것일 수 있다.
제 2 몰딩층을 형성하는 것은 반도체 칩이 실장된 배선 기판을 몰딩 장치에 장착하는 것 및 몰딩 장치에 몰딩 물질을 주입하는 것을 포함할 수 있다. 몰딩 물질은 에폭시 몰딩 컴파운드를 포함할 수 있다.
배선 기판의 하부 접속 패드 상에 솔더 볼을 형성하는 것을 더 포함할 수 있다.
반도체 칩의 본딩 패드는 센터형 본딩 패드 배열, 에지형 본딩 패드 배열, 크로스형 본딩 패드 배열 또는 이들의 조합 중에서 선택된 하나의 배열을 가질 수 있다.
반도체 칩은 본딩 패드 상에 범프를 형성하는 것을 더 포함할 수 있다.
배선 기판의 상부 접속 패드와 범프를 전기적으로 접속하는 접속 단자를 형성하는 것을 더 포함할 수 있다.
상술한 바와 같이, 본 발명의 과제 해결 수단에 따르면 본딩 패드가 제공된 본딩 패드 영역 이외의 접착 영역을 갖는 반도체 칩과 배선 기판 사이에, 반도체 칩과 배선 기판을 몰딩하기 위한 물질보다 낮은 모듈러스(modulus)를 갖는 물질이 제공됨으로써, 반도체 패키지의 내부에서 발생하는, 그리고 반도체 칩을 배선 기판 상에 실장할 때 발생하는 응력(stress)이 획기적으로 줄어들 수 있다. 이에 따라, 신뢰성이 향상된 반도체 패키지가 제공될 수 있다.
또한, 본 발명의 과제 해결 수단에 따르면 본딩 패드가 제공된 본딩 패드 영역 이외의 접착 영역을 갖는 반도체 칩과 배선 기판 사이에, 반도체 칩과 배선 기판을 몰딩하기 위한 물질보다 낮은 모듈러스를 갖는 물질이 먼저 형성됨으로써, 반도체 패키지의 내부에서 발생하는, 그리고 반도체 칩을 배선 기판 상에 실장할 때 발생하는 응력이 획기적으로 줄어들 수 있다. 이에 따라, 신뢰성이 향상된 반도체 패키지의 제조 방법이 제공될 수 있다.
도 1a는 본 발명의 일 실시예에 따른 반도체 패키지를 설명하기 위한 평면도;
도 1b는 도 1a의 Ⅰ-Ⅰ' 선을 따라 절단한 단면도;
도 2a는 본 발명의 다른 실시예에 따른 반도체 패키지를 설명하기 위한 평면도;
도 2b는 도 2a의 Ⅱ-Ⅱ' 선을 따라 절단한 단면도;
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들;
도 4a 내지 도 4c는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들;
도 5 내지 도 7은 본 발명의 또 다른 실시예들에 따른 반도체 패키지들을 설명하기 위한 평면도들;
도 8은 본 발명의 실시예들에 따른 패키지 모듈을 보여주는 평면도이다.
도 9는 본 발명의 실시예들에 따른 메모리 카드를 보여주는 블록도이다.
도 10은 본 발명의 실시예들에 따른 전자 시스템을 보여주는 블록도이다.
도 11은 본 발명의 실시예들에 따른 전자 장치의 사시도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되는 것이 아니라 서로 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한, 바람직한 실시예에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다. 이에 더하여, 본 명세서에서, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다는 것을 의미한다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1a는 본 발명의 일 실시예에 따른 반도체 패키지를 설명하기 위한 평면도이고, 그리고 도 1b는 도 1a의 Ⅰ-Ⅰ' 선을 따라 절단한 단면도이다.
도 1a 및 도 1b를 참조하면, 반도체 패키지(100)는 반도체 칩(110), 배선 기판(wiring board, 210), 접속 단자(220), 및 제 1 및 제 2 몰딩층들(molding layer, 230, 240)을 포함한다.
반도체 칩(110)은 활성면 상에 본딩 패드들(bonding pad, 112)을 갖는다. 반도체 칩(110)의 본딩 패드들(112)은 활성면의 중앙부에 위치하여, 센터형(center type) 본딩 패드 배열을 가질 수 있다. 반도체 칩(110)은 본딩 패드들(112)이 제공된 본딩 패드 영역 및 본딩 패드 영역 이외의 접착 영역을 가질 수 있다. 반도체 칩(110)의 본딩 패드들(112) 상에 범프들(bump, 114)이 더 제공될 수 있다. 범프들(114)은 반도체 칩(110)의 본딩 패드들(112)이 반도체 칩(110)의 활성면으로부터 돌출되지 않은 형태를 가질 경우에 제공될 수 있다.
배선 기판(210)은 그 내부의 회로 패턴(미도시)에 연결된 상부면의 상부 접속 패드들(212) 및 하부면의 하부 접속 패드들(214)을 포함할 수 있다. 반도체 칩(110)은 배선 기판(210)의 상부면 상에 실장될 수 있다. 배선 기판(210)은 인쇄 회로 기판(Printed Circuit Board : PCB)일 수 있다. 배선 기판(210)의 상부 접속 패드들(212)은 반도체 칩(110)의 본딩 패드들(112)과 전기적으로 연결된다. 배선 기판(210)의 하부 접속 패드들(214)에는 외부 회로와 전기적으로 연결하기 위한 솔더 볼들(solder ball, 216)이 제공될 수 있다.
반도체 칩(110)의 본딩 패드들(112)이 접속 단자들(220)을 통해 배선 기판(210)의 상부 접속 패드들(212)과 전기적으로 연결될 수 있다. 즉, 반도체 칩(110)은 플립 칩(Flip Chip : F/C) 형태로 배선 기판(210)의 상부면에 실장될 수 있다. 접속 단자(220)는 도전성 범프(conductive bump), 솔더 볼, 도전성 스페이서(conductive spacer), 핀 그리드 어레이(Pin Grid Array : PGA) 및 이들의 조합으로 이루어진 일군에서 선택된 하나일 수 있다. 반도체 칩(110)의 본딩 패드들(112) 상에 범프들(114)이 제공될 경우, 반도체 칩(110)의 본딩 패드들(112)은 범프들(114) 및 접속 단자들(220)을 통해 배선 기판(210)의 상부 접속 패드들(212)과 전기적으로 연결될 수 있다.
제 1 몰딩층(230)은 반도체 칩(110)의 접착 영역과 배선 기판(210)의 상부면 사이에 제공될 수 있다. 반도체 칩(110)의 본딩 패드들(112)이 센터형 본딩 패드 배열을 갖기 때문에, 제 1 몰딩층(230)은 반도체 칩(110)의 본딩 패드 영역의 양 옆에 접착 영역들에 각각 배치된 형태를 가진다. 제 1 몰딩층(230)은 제 2 몰딩층(240)보다 낮은 모듈러스를 갖는 물질을 포함할 수 있다. 제 1 몰딩층(230)은 접착성 테이프(tape)이거나, 스크린 프린팅(screen printing)된 접착성 액상 물질이 경화된 것일 수 있다. 제 2 몰딩층(240)은 배선 기판(210)의 상부면 및 반도체 칩(110)을 덮는 동시에, 반도체 칩(110)의 본딩 패드 영역과 배선 기판(210)의 상부면 사이에 제공될 수 있다. 제 2 몰딩층(240)은 에폭시 몰딩 컴파운드(Epoxy Molding Compound : EMC)를 포함할 수 있다.
도 2a는 본 발명의 다른 실시예에 따른 반도체 패키지를 설명하기 위한 평면도이고, 그리고 도 2b는 도 2a의 Ⅱ-Ⅱ' 선을 따라 절단한 단면도이다.
도 2a 및 도 2b를 참조하면, 반도체 패키지(101)는 반도체 칩(110), 배선 기판(210), 접속 단자(220), 및 제 1 및 제 2 몰딩층들(230, 240)을 포함한다. 설명의 편의를 위하여, 도 1a 및 도 1b와 동일한 구성에 대한 자세한 설명은 생략하고 다른 점을 중심으로 설명된다.
배선 기판(210)은 그 내부의 회로 패턴(미도시)에 연결된 상부면의 상부 접속 패드들(212) 및 하부면의 하부 접속 패드들(214)을 포함할 수 있다. 이에 더하여, 배선 기판(210)은 반도체 칩(110)의 본딩 패드 영역에 대응하는 부위에, 배선 기판(210)을 관통하는 적어도 하나의 벤트 홀(vent hole, 215)을 더 포함할 수 있다. 벤트 홀(215)은 제 2 몰딩층(240)을 형성하기 위한 공정에서 몰딩 물질의 흐름을 원활하게 하는 역할을 한다. 반도체 칩(110)의 본딩 패드들(112)이 센터형 본딩 패드 배열을 갖기 때문에, 벤트 홀(215)은 배선 기판(210)의 중앙부 근처를 관통한다.
반도체 칩(110)은 본딩 패드들(112)이 접속 단자들(220)을 통해 배선 기판(210)의 상부 접속 패드들(212)과 전기적으로 연결될 수 있다. 즉, 반도체 칩(110)은 플립 칩 형태로 배선 기판(210)의 상부면에 실장될 수 있다.
제 2 몰딩층(240)은 배선 기판(210)의 상부면 및 반도체 칩(110)을 덮는 동시에, 반도체 칩(110)의 본딩 패드 영역과 배선 기판(210)의 상부면 사이 및 벤트 홀(215)을 채우면서, 벤트 홀(215)의 직경보다 넓은 폭으로 배선 기판(210)의 하부면의 일부를 더 덮도록 제공될 수 있다. 배선 기판(210)의 하부면의 일부를 더 덮도록 제공된 제 2 몰딩층(210)은 배선 기판(210)의 하부면에 일 방향으로 연장된 형태를 가질 수 있다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
도 3a를 참조하면, 반도체 칩(110) 및 배선 기판(210)을 준비한다. 반도체 칩(110)은 활성면 상에 본딩 패드들(112)을 갖는다. 반도체 칩(110)의 본딩 패드들(112)은 활성면의 중앙부에 위치하여, 센터형 본딩 패드 배열을 가질 수 있다. 반도체 칩(110)은 본딩 패드들(112)이 제공된 본딩 패드 영역 및 본딩 패드 영역 이외의 접착 영역을 가질 수 있다. 반도체 칩(110)의 본딩 패드들(112) 상에 범프들(114)이 더 제공될 수 있다. 범프들(114)은 반도체 칩(110)의 본딩 패드들(112)이 반도체 칩(110)의 활성면으로부터 돌출되지 않은 형태를 가질 경우에 제공될 수 있다.
배선 기판(210)은 그 내부의 회로 패턴(미도시)에 연결된 상부면의 상부 접속 패드들(212) 및 하부면의 하부 접속 패드들(214)을 포함할 수 있다. 배선 기판(210)은 인쇄 회로 기판일 수 있다. 배선 기판(210)의 상부 접속 패드들(212)은 반도체 칩(110)의 본딩 패드들(112)과 전기적으로 연결하기 위한 것이다. 배선 기판(210)의 하부 접속 패드들(214)에는 외부 회로와 전기적으로 연결하기 위한 솔더 볼들(216)이 제공될 수 있다.
제 1 몰딩층(230)이 반도체 칩(110)의 접착 영역에 대응하는 배선 기판(210)의 상부면 상에 제공될 수 있다. 이와는 달리, 제 1 몰딩층(230)은 반도체 칩(110)의 접착 영역에 제공될 수도 있다. 반도체 칩(110)의 본딩 패드들(112)이 센터형 본딩 패드 배열을 갖기 때문에, 제 1 몰딩층(230)은 반도체 칩(110)의 본딩 패드 영역의 양 옆에 접착 영역들에 각각 제공되거나, 이들 접착 영역들에 대응하는 배선 기판(210)의 상부면 상에 제공된 형태를 가진다.
제 1 몰딩층(230)은 추후에 형성되는 제 2 몰딩층(도 3c의 240 참조)보다 낮은 모듈러스를 가질 수 있다. 반도체 칩(110)의 본딩 패드 영역 및 이 본딩 패드 영역에 대응하는 배선 기판(210)의 상부면에 낮은 모듈러스를 갖는 제 1 몰딩층(230)을 제공하지 않는 이유는 반도체 칩(110)을 배선 기판(210)에 실장하는 추후 공정에서의 온도 변화에 따른 반도체 칩(110)과 배선 기판(210) 사이의 열 팽창 계수(Coefficient of Thermal Expansion : CTE) 불일치로 인한 접합 실패를 방지하기 위한 것이다.
제 1 몰딩층(230)은 접착성 테이프 또는 접착성 액상 물질을 포함할 수 있다. 이러한 제 1 몰딩층(230)은 형성 방법의 자유도가 높기 때문에, 반도체 칩(110)의 본딩 패드들(112)의 다양한 배열들과는 무관하게 쉽게 구현 가능하다. 제 1 몰딩층(230)이 접착성 액상 물질을 포함할 경우, 제 1 몰딩층(230)은 스크린 프린팅 방식을 이용하여 제공될 수 있다.
배선 기판(210)의 상부 접속 패드들(212)에는 반도체 칩(110)의 본딩 패드들(112)과의 전기적 연결을 위한 접속 단자들(220)이 제공될 수 있다. 접속 단자(220)는 도전성 범프, 솔더 볼, 도전성 스페이서, 핀 그리드 어레이 및 이들의 조합으로 이루어진 일군에서 선택된 하나일 수 있다.
도 3b를 참조하면, 반도체 칩(110)을 배선 기판(210)의 상부면 상에 실장한다. 반도체 칩(110)의 본딩 패드들(112)이 접속 단자들(220)을 통해 배선 기판(210)의 상부 접속 패드들(212)과 전기적으로 연결될 수 있다. 즉, 반도체 칩(110)은 플립 칩 형태로 배선 기판(210)의 상부면에 실장될 수 있다. 반도체 칩(110)의 본딩 패드들(112) 상에 범프들(114)이 제공될 경우, 반도체 칩(110)의 본딩 패드들(112)은 범프들(114) 및 접속 단자들(220)을 통해 배선 기판(210)의 상부 접속 패드들(212)과 전기적으로 연결될 수 있다.
제 1 몰딩층(230)이 접착성 액상 물질을 포함할 경우, 반도체 칩(110)을 배선 기판(210)의 상부면 상에 실장한 후, 제 1 몰딩층(230)을 경화하기 위한 공정을 더 포함할 수 있다. 이와는 달리, 접착성 액상 물질이 열 경화성 물질일 경우, 반도체 칩(110)을 배선 기판(210)의 상부면 상에 실장하기 위해 접속 단자들(220)을 리플로우(reflow)시키는 공정에 의해 경화될 수도 있다.
도 3c를 참조하면, 제 2 몰딩층(240)을 형성한다. 제 2 몰딩층(240)은 배선 기판(210)의 상부면 및 반도체 칩(110)을 덮는 동시에, 반도체 칩(110)의 본딩 패드 영역과 배선 기판(210)의 상부면 사이에 제공될 수 있다. 제 2 몰딩층(240)은 에폭시 몰딩 컴파운드를 포함할 수 있다.
제 2 몰딩층(240)을 형성하는 것은 반도체 칩(110)이 실장된 배선 기판(210)을 몰딩 장치(molding apparatus, 미도시)에 장착한 후, 몰딩 장치에 몰딩 물질을 주입하여 경화시키는 것일 수 있다. 반도체 패키지는 일반적으로 복수의 배선 기판들(210)이 연결되어 있는 기판에 배선 기판들(210) 각각 상에 반도체 칩(110)을 실장하고, 상기 기판을 몰딩 장치에서 몰딩한 후, 이를 절단하는 것에 의해 만들어질 수 있다.
도 4a 내지 도 4c는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다. 전술한 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 통해 설명한 구성 요소는 동일한 참조 부호를 사용하고, 그에 대한 자세한 설명은 생략한다.
도 4a를 참조하면, 반도체 칩(110) 및 배선 기판(210)을 준비한다. 배선 기판(210)은 반도체 칩(110)의 본딩 패드 영역에 대응하는 부위에, 배선 기판(210)을 관통하는 적어도 하나의 벤트 홀(215)을 더 포함할 수 있다. 벤트 홀(215)은 제 2 몰딩층(240)을 형성하기 위한 공정에서 몰딩 물질의 흐름을 원활하게 하는 역할을 한다. 반도체 칩(110)의 본딩 패드들(112)이 센터형 본딩 패드 배열을 갖기 때문에, 벤트 홀(215)은 배선 기판(210)의 중앙부 근처를 관통한다.
도 4b 및 도 4c를 참조하면, 반도체 칩(110)을 배선 기판(210)의 상부면 상에 실장한 후, 제 2 몰딩층(240)을 형성한다. 제 2 몰딩층(240)은 배선 기판(210)의 상부면 및 반도체 칩(110)을 덮는 동시에, 반도체 칩(110)의 본딩 패드 영역과 배선 기판(210)의 상부면 사이 및 벤트 홀(215)을 채우면서, 벤트 홀(215)의 직경보다 넓은 폭으로 배선 기판(210)의 하부면의 일부를 더 덮도록 제공될 수 있다. 배선 기판(210)의 하부면의 일부를 더 덮도록 제공된 제 2 몰딩층(210)은 배선 기판(210)의 하부면에 일 방향으로 연장된 형태를 가질 수 있다.
제 2 몰딩층(240)을 형성하는 것은 반도체 칩(110)이 실장된 배선 기판(210)을 몰딩 장치에 장착한 후, 몰딩 장치에 몰딩 물질을 주입하여 경화시키는 것일 수 있다. 반도체 패키지는 일반적으로 복수의 배선 기판들(210)이 연결되어 있는 기판에 배선 기판들(210) 각각 상에 반도체 칩(110)을 실장하고, 상기 기판을 몰딩 장치에서 몰딩한 후, 이를 절단하는 것에 의해 만들어질 수 있다. 이에 따라, 몰딩 장치에 주입되는 몰딩 물질이 벤트 홀(215)에 의해 흐름이 개선되는 동시에, 제 2 몰딩층(215)이 배선 기판(210)의 하부면에 일 방향으로 연장된 형태를 갖도록 형성될 수 있다.
도 5 내지 도 7은 본 발명의 또 다른 실시예들에 따른 반도체 패키지들을 설명하기 위한 평면도들이다. 도 5 내지 도 7은 전술한 본 발명의 실시예들을 통해 설명한 구성 요소는 동일한 참조 부호를 사용하고, 그에 대한 자세한 설명은 생략한다.
도 5를 참조하여 설명되는 본 발명의 또 다른 실시예에 따른 반도체 패키지(102)가 전술한 본 발명의 실시예들에 따른 반도체 패키지들(도 1a의 100, 도 2a의 101)과 다른 점은, 반도체 칩(110)의 본딩 패드들(도 1b 또는 도 2b의 112 참조)이 에지형(edge type) 본딩 패드 배열을 가진다는 점이다.
반도체 칩(110)의 본딩 패드들(112)이 에지형 본딩 패드 배열을 갖기 때문에, 제 1 몰딩층(230)은 반도체 칩(110)의 본딩 패드 영역들 안쪽의 접착 영역에 배치된 형태를 가지고, 그리고 적어도 하나의 벤트 홀(215)은 반도체 칩(110)의 가장자리에 대응하는 배선 기판(도 1b 또는 도 2b의 210 참조)의 근처를 관통한다.
도 6을 참조하여 설명되는 본 발명의 또 다른 실시예에 따른 반도체 패키지(103)가 전술한 본 발명의 실시예들에 따른 반도체 패키지들(도 1a의 100, 도 2a의 101)과 다른 점은, 반도체 칩(110)의 본딩 패드들(도 1b 또는 도 2b의 112 참조)이 크로스형(cross type) 본딩 패드 배열을 가진다는 점이다.
반도체 칩(110)의 본딩 패드들(112)이 크로스형 본딩 패드 배열을 갖기 때문에, 제 1 몰딩층(230)은 반도체 칩(110)의 본딩 패드 영역들을 제외한 반도체 칩(110)의 네 귀퉁이의 접착 영역들에 배치된 형태를 가지고, 그리고 적어도 하나의 벤트 홀(215)은 배선 기판(도 1b 또는 도 2b의 210 참조)의 중앙부 근처를 관통한다.
도 7을 참조하여 설명되는 본 발명의 또 다른 실시예에 따른 반도체 패키지(104)가 전술한 본 발명의 실시예들에 따른 반도체 패키지들(도 1a의 100, 도 2a의 101)과 다른 점은, 반도체 칩(110)의 본딩 패드들(도 1b 또는 도 2b의 112 참조)이 다중 크로스형(multi cross type)의 본딩 패드 배열을 가진다는 점이다.
반도체 칩(110)의 본딩 패드들(112)이 다중 크로스형 본딩 패드 배열을 갖기 때문에, 제 1 몰딩층(230)은 반도체 칩(110)의 본딩 패드 영역들에 의해 서로 분리된 접착 영역들에 배치된 형태를 가지고, 그리고 적어도 하나의 벤트 홀(215)은 반도체 칩(110)의 가장자리에 대응하는 배선 기판(도 1b 또는 도 2b의 210 참조)의 근처를 관통한다.
반도체 칩(110)의 본딩 패드들(112)의 배열 및 배선 기판(도 1b 또는 도 2b의 210 참조)을 관통하는 벤트 홀(215)은 도 1a 내지 도 2b, 및 도 5 내지 도 7에서 도시된 것과는 또 다른 다양한 형태 및 개수를 가질 수 있다.
상기한 본 발명의 실시예들에 따른 반도체 패키지들은 반도체 칩과 배선 기판 사이의 일부를 다른 물리적 특성을 갖는 몰딩 물질을 사용함으로써, 이들 구성 요소들의 신뢰성 및 기판 수준의 신뢰도(Board Level Reliability : BLR)를 동시에 향상시킬 수 있다. 이에 따라, 반도체 패키지의 신뢰도를 시험하기 위한 항목 중 프리컨디션(precondition) 공정, 리플로우 공정 등에서 높은 잔류 응력으로 인하여 반도체 칩의 경계면에서 몰딩층의 균열(crack) 및 응력성 갈라짐(delamination) 등이 발생하는 것, 및 기판 수준의 신뢰도를 시험하기 위한 항목 중 열 주기(Thermal Cycle : TC) 공정 등에서 반도체 칩의 경계 부위에서 접속 단자의 균열이 발생하는 것을 반도체 칩과 배선 기판 사이의 일부를 제공된 다른 물리적 특성을 갖는 몰딩 물질로 방지할 수 있는 반도체 패키지 및 그 제조 방법이 제공될 수 있다.
또한, 반도체 칩과 배선 기판 사이의 공간이 다른 물리적 특성을 갖는 몰딩 물질이 차지함으로써, 반도체 칩 및 배선 기판의 상부면을 덮기 위한 몰딩 공정이 보다 용이하게 수행될 수 있다.
도 8은 본 발명의 실시예들에 따른 패키지 모듈(700)을 보여주는 평면도이다.
도 8을 참조하면, 패키지 모듈(700)은 외부 연결 단자(708)가 구비된 모듈 기판(702)과, 모듈 기판(702)에 실장된 반도체 칩(704) 및 QFP(Quad Flat Package)된 반도체 패키지(706)를 포함할 수 있다. 반도체 패키지(706)는 본 발명의 실시예들에 따른 반도체 패키지를 포함할 수 있다. 패키지 모듈(700)은 외부 연결 단자(708)를 통해 외부 전자 장치와 연결될 수 있다.
도 9는 본 발명의 실시예들에 따른 메모리 카드(800)를 보여주는 개략도이다.
도 9를 참조하면, 카드(800)는 하우징(810) 내에 제어기(820)와 메모리(830)를 포함할 수 있다. 제어기(820)와 메모리(830)는 전기적인 신호를 교환할 수 있다. 예를 들어, 제어기(820)의 명령에 따라서, 메모리(830)와 제어기(820)는 데이터를 주고받을 수 있다. 이에 따라, 메모리 카드(800)는 메모리(830)에 데이터를 저장하거나 또는 메모리(830)로부터 데이터를 외부로 출력할 수 있다.
제어기(820) 및/또는 메모리(830)는 본 발명의 실시예들에 따른 반도체 패키지를 포함할 수 있다. 예를 들어, 제어기(820)는 시스템 인 패키지를 포함하고, 메모리(830)는 멀티 칩 적층 패키지를 포함할 수 있다. 또는 제어기(820) 및/또는 메모리(830)가 적층형 패키지(도 1a, 도 2a, 및 도 5 내지 도 7과 같은 반도체 패키지가 적층된 패키지)로 제공될 수 있다. 이러한 메모리 카드(800)는 다양한 휴대용 기기의 데이터 저장 매체로 이용될 수 있다. 예를 들어, 카드(800)는 멀티미디어 카드(multi media card; MMC) 또는 보안 디지털(secure digital; SD) 카드를 포함할 수 있다.
도 10은 본 발명의 실시예들에 따른 전자 시스템(900)을 보여주는 블록도이다.
도 10을 참조하면, 전자 시스템(900)은 본 발명의 실시예들에 따른 반도체 장치 또는 반도체 패키지를 적어도 하나 포함할 수 있다. 전자 시스템(900)은 모바일 기기나 컴퓨터 등을 포함할 수 있다. 예를 들어, 전자 시스템(900)은 메모리 시스템(912), 프로세서(914), 램(916), 및 유저 인터페이스(918)를 포함할 수 고, 이들은 버스(Bus, 920)를 이용하여 서로 데이터 통신을 할 수 있다. 프로세서(914)는 프로그램을 실행하고 전자 시스템(900)을 제어하는 역할을 할 수 있다. 램(916)은 프로세서(914)의 동작 메모리로서 사용될 수 있다. 예를 들어, 프로세서(914) 및 램(916)은 각각 본 발명의 실시예들에 따른 반도체 장치 또는 반도체 패키지를 포함할 수 있다. 또는 프로세서(914)와 램(916)이 하나의 패키지에 포함될 수 있다. 유저 인터페이스(918)는 전자 시스템(900)에 데이터를 입력 또는 출력하는데 이용될 수 있다. 메모리 시스템(912)은 프로세서(914)의 동작을 위한 코드, 프로세서(914)에 의해 처리된 데이터 또는 외부에서 입력된 데이터를 저장할 수 있다. 메모리 시스템(912)은 제어기 및 메모리를 포함할 수 있으며, 도 9의 메모리 카드(800)와 실질적으로 동일하게 구성될 수 있다.
전자 시스템(도 10의 900)은 다양한 전자기기들의 전자 제어 장치에 적용될 수 있다. 도 11은 전자 시스템(도 10의 900)이 모바일 폰(1000)에 적용되는 예를 도시한다. 그 밖에, 전자 시스템(도 10의 900)은 휴대용 노트북, MP3 플레이어, 네비게이션(Navigation), 고상 디스크(Solid state disk; SSD), 자동차 또는 가전제품(Household appliances)에 적용될 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100, 101, 102, 103, 104: 반도체 패키지
110 : 반도체 칩
112 : 본딩 패드
114 : 범프
210 : 배선 기판
212 : 상부 접속 패드
214 : 하부 접속 패드
215 : 벤트 홀
216 : 솔더 볼
220 : 접속 단자
230 : 제 1 몰딩층
240 : 제 2 몰딩층
700 : 패키지 모듈
702 : 모듈 기판
704 : 반도체 칩
706 : 반도체 패키지
708 : 외부 접속 단자
800 : 메모리 카드
810 : 하우징
820 : 제어기
830 : 메모리
900 : 전자 시스템
912 : 메모리 시스템
914 : 프로세서
916 : 램
918 : 유전 인터페이스
920 : 버스
1000 : 모바일 폰

Claims (10)

  1. 제 1 면에 제공된 상부 접속 패드 및 상기 제 1 면에 대향하는 제 2 면에 제공된 하부 접속 패드를 갖는 배선 기판;
    본딩 패드가 제공된 본딩 패드 영역 및 상기 본딩 패드 영역 이외의 접착 영역을 가지되, 상기 본딩 패드가 상기 상부 접속 패드와 전기적으로 연결되도록 상기 배선 기판의 제 1 면에 플립 칩 방식으로 실장되는 반도체 칩;
    상기 반도체 칩의 상기 접착 영역과 상기 배선 기판의 상기 제 1 면 사이에 제공된 제 1 몰딩층; 및
    상기 배선 기판의 상기 제 1 면 및 상기 반도체 칩을 덮는 동시에, 상기 반도체 칩의 상기 본딩 패드 영역과 상기 배선 기판의 상기 제 1 면 사이에 제공된 제 2 몰딩층을 포함하되,
    상기 제 1 몰딩층은 상기 제 2 몰딩층보다 낮은 모듈러스를 갖는 것을 특징으로 하는 반도체 패키지.
  2. 제 1항에 있어서,
    상기 배선 기판은 상기 반도체 칩의 상기 본딩 패드 영역에 대응하는 부위에 제공되되, 상기 배선 기판을 관통하는 벤트 홀을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 제 2항에 있어서,
    상기 제 2 몰딩층은 상기 벤트 홀을 채우면서, 상기 벤트 홀의 직경보다 넓은 폭으로 상기 배선 기판의 상기 제 2 면의 일부를 더 덮는 것을 특징으로 하는 반도체 패키지.
  4. 제 1항에 있어서,
    상기 반도체 칩의 상기 본딩 패드는 센터형 본딩 패드 배열, 에지형 본딩 패드 배열, 크로스형 본딩 패드 배열 또는 이들의 조합 중에서 선택된 하나의 배열을 갖는 것을 특징으로 하는 반도체 패키지.
  5. 제 1항에 있어서,
    상기 반도체 칩의 상기 본딩 패드 상에 제공된 범프를 더 포함하되,
    상기 배선 기판의 상기 상부 접속 패드와 상기 범프를 전기적으로 접속하는 접속 단자를 더 포함하는 것을 것을 특징으로 하는 반도체 패키지.
  6. 본딩 패드가 제공된 본딩 패드 영역 및 상기 본딩 패드 영역 이외의 접착 영역을 갖는 반도체 칩을 준비하는 것;
    제 1 면에 제공된 상기 반도체 칩의 상기 본딩 패드와 대응되는 상부 접속 패드 및 상기 제 1 면에 대향하는 제 2 면에 제공된 하부 접속 패드를 갖는 배선 기판을 준비하는 것;
    실장될 상기 반도체 칩의 상기 접착 영역에 대응하는 상기 배선 기판의 상기 제 1 면 상에 제 1 몰딩층을 형성하는 것;
    상기 배선 기판의 상기 제 1 면 상에 상기 반도체 칩의 상기 본딩 패드가 상기 배선 기판의 상기 상부 접속 패드와 전기적으로 연결되도록 상기 반도체 칩을 플립 칩 방식으로 실장하는 것; 및
    상기 배선 기판의 상기 제 1 면 및 상기 반도체 칩을 덮는 동시에, 상기 반도체 칩의 상기 본딩 패드 영역과 상기 배선 기판의 상기 제 1 면 사이를 채우는 제 2 몰딩층을 형성하는 것을 포함하되,
    상기 제 1 몰딩층은 상기 제 2 몰딩층보다 낮은 모듈러스를 갖는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  7. 제 6항에 있어서,
    상기 배선 기판은 상기 반도체 칩의 상기 본딩 패드 영역에 대응하는 부위에 제공되되, 상기 배선 기판을 관통하는 벤트 홀을 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  8. 제 9항에 있어서,
    상기 벤트 홀에 의해 상기 제 2 몰딩층은 상기 몰딩층을 채우면서, 상기 벤트 홀의 직경보다 넓은 폭으로 상기 배선 기판의 상기 제 2 면의 일부를 더 덮도록 형성되는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  9. 제 6항에 있어서,
    상기 반도체 칩의 상기 본딩 패드는 센터형 본딩 패드 배열, 에지형 본딩 패드 배열, 크로스형 본딩 패드 배열 또는 이들의 조합 중에서 선택된 하나의 배열을 갖는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  10. 제 6항에 있어서,
    상기 반도체 칩은 상기 본딩 패드 상에 범프를 형성하는 것을 더 포함하되,
    상기 배선 기판의 상기 상부 접속 패드와 상기 범프를 전기적으로 접속하는 접속 단자를 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
KR1020100102011A 2010-10-19 2010-10-19 반도체 패키지 및 그 제조 방법 KR20120040536A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100102011A KR20120040536A (ko) 2010-10-19 2010-10-19 반도체 패키지 및 그 제조 방법
US13/204,188 US8558400B2 (en) 2010-10-19 2011-08-05 Semiconductor packages and methods of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100102011A KR20120040536A (ko) 2010-10-19 2010-10-19 반도체 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20120040536A true KR20120040536A (ko) 2012-04-27

Family

ID=45933427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100102011A KR20120040536A (ko) 2010-10-19 2010-10-19 반도체 패키지 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8558400B2 (ko)
KR (1) KR20120040536A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103869330A (zh) * 2012-12-13 2014-06-18 北京天中磊智能科技有限公司 一种一体化卫星导航芯片及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5050111B1 (ja) * 2011-03-30 2012-10-17 株式会社東芝 テレビジョン装置および電子機器
CN105705336B (zh) * 2013-10-28 2018-04-24 惠普发展公司，有限责任合伙企业 以低轮廓封装体封装键合线的方法
KR20150085384A (ko) * 2014-01-15 2015-07-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
US9627329B1 (en) * 2014-02-07 2017-04-18 Xilinx, Inc. Interposer with edge reinforcement and method for manufacturing same
US9524956B2 (en) 2014-10-31 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure and method
JP6563593B2 (ja) 2015-11-16 2019-08-21 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． 回路パッケージ
US11765836B2 (en) 2022-01-27 2023-09-19 Xilinx, Inc. Integrated circuit device with edge bond dam

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121689A (en) * 1997-07-21 2000-09-19 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
US6040631A (en) * 1999-01-27 2000-03-21 International Business Machines Corporation Method of improved cavity BGA circuit package
KR100498675B1 (ko) 1999-03-03 2005-07-01 인텔 코오퍼레이션 두 가지 다른 하부 충전 재료를 갖는 붕괴 제어형 칩접속(ｃ4) 집적회로 패키지
US20020014688A1 (en) 1999-03-03 2002-02-07 Suresh Ramalingam Controlled collapse chip connection (c4) integrated circuit package which has two dissimilar underfill materials
KR20010054743A (ko) 1999-12-08 2001-07-02 윤종용 이중 언더필 영역을 포함하는 반도체 패키지
US6821878B2 (en) * 2003-02-27 2004-11-23 Freescale Semiconductor, Inc. Area-array device assembly with pre-applied underfill layers on printed wiring board
US6987058B2 (en) * 2003-03-18 2006-01-17 Micron Technology, Inc. Methods for underfilling and encapsulating semiconductor device assemblies with a single dielectric material
TWI240399B (en) * 2004-04-06 2005-09-21 Advanced Semiconductor Eng Chip package structure and process for fabricating the same
KR100871710B1 (ko) 2007-04-25 2008-12-08 삼성전자주식회사 플립 칩 패키지 및 그 패키지 제조방법
US8399305B2 (en) * 2010-09-20 2013-03-19 Stats Chippac, Ltd. Semiconductor device and method of forming dam material with openings around semiconductor die for mold underfill using dispenser and vacuum assist

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103869330A (zh) * 2012-12-13 2014-06-18 北京天中磊智能科技有限公司 一种一体化卫星导航芯片及其制造方法

Also Published As

Publication number Publication date
US8558400B2 (en) 2013-10-15
US20120091579A1 (en) 2012-04-19

Similar Documents

Publication Publication Date Title
US9972605B2 (en) Method for fabricating fan-out wafer level package and fan-out wafer level package fabricated thereby
US7901987B2 (en) Package-on-package system with internal stacking module interposer
US8829686B2 (en) Package-on-package assembly including adhesive containment element
KR101719636B1 (ko) 반도체 장치 및 그 제조 방법
KR101686553B1 (ko) 반도체 패키지 및 패키지 온 패키지
KR20120040536A (ko) 반도체 패키지 및 그 제조 방법
US8178960B2 (en) Stacked semiconductor package and method of manufacturing thereof
US8759959B2 (en) Stacked semiconductor packages
US20100155920A1 (en) Stacked semiconductor package, semiconductor package module and method of manufacturing the stacked semiconductor package
US9391009B2 (en) Semiconductor packages including heat exhaust part
KR20160012589A (ko) 인터포저 기판을 갖는 반도체 패키지 적층 구조체
US8941245B2 (en) Semiconductor package including semiconductor chip with through opening
US8933561B2 (en) Semiconductor device for semiconductor package having through silicon vias of different heights
US8981543B2 (en) Semiconductor package and method of forming the same
US8338962B2 (en) Semiconductor package substrate and semiconductor package having the same
KR101934917B1 (ko) 반도체 패키지 및 그 제조 방법
KR102108087B1 (ko) 반도체 패키지
WO2012052611A1 (en) Device with mold cap and method thereof
US8169066B2 (en) Semiconductor package
KR102160786B1 (ko) 반도체 패키지
US9087883B2 (en) Method and apparatus for stacked semiconductor chips
US9236337B2 (en) Semiconductor package including a substrate having a vent hole

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application