JP2019075492A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2019075492A
JP2019075492A JP2017201697A JP2017201697A JP2019075492A JP 2019075492 A JP2019075492 A JP 2019075492A JP 2017201697 A JP2017201697 A JP 2017201697A JP 2017201697 A JP2017201697 A JP 2017201697A JP 2019075492 A JP2019075492 A JP 2019075492A
Authority
JP
Japan
Prior art keywords
resin plate
semiconductor element
connection terminal
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017201697A
Other languages
English (en)
Other versions
JP6988360B2 (ja
Inventor
宏治 濱口
Koji Hamaguchi
宏治 濱口
鈴木 直也
Naoya Suzuki
直也 鈴木
藤本 大輔
Daisuke Fujimoto
大輔 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2017201697A priority Critical patent/JP6988360B2/ja
Publication of JP2019075492A publication Critical patent/JP2019075492A/ja
Application granted granted Critical
Publication of JP6988360B2 publication Critical patent/JP6988360B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】反りを抑制することができる半導体装置の製造方法を提供する。【解決手段】半導体装置10の製造方法は、仮固定材1を介して支持体3に樹脂板8を積層する積層工程と、樹脂板8に半導体素子2を搭載する搭載工程と、樹脂板8に搭載された半導体素子2を充填材4により覆う充填工程と、樹脂板8から仮固定材1及び支持体3を除去する除去工程と、樹脂板8と反対側に位置する半導体素子2の回路面2a上の接続端子2cを露出させる露出工程と、露出した接続端子2cに再配線層6を形成する再配線工程と、接続端子2cに形成された再配線層6上に外部用接続端子7を形成する外部用接続端子形成工程と、を含み、露出工程、再配線工程、及び外部用接続端子形成工程では、樹脂板を残存させた状態で各工程を実施する。【選択図】図3

Description

本発明は、半導体装置の製造方法及び半導体装置に関する。
近年、半導体装置(半導体パッケージ)の高密度化のため、半導体装置としてファンアウト型パッケージが採用されるようになっている(たとえば、特許文献1及び非特許文献1)。ファンアウト型パッケージは、半導体素子の面積よりも広い領域に薄い再配線層を形成し、この再配線層によって半導体素子の接続端子と外部接続用端子とを電気的に接続することを特徴とする。ファンアウト型パッケージは、低背かつ接続に必要な最低面積の半導体装置であることから、小型化及び高密度化の要求が高いスマートフォン又はタブレット端末に広く採用されつつある。
特開2009−43857号公報
Advanced Low Profile PoP SolutionWith Embedded Wafer Level PoP(eWLB-PoP) Technology,ECTC,2012
ファンアウト型パッケージの製造方法として、チップファースト−フェイスアップと呼ばれる方法がある。この方法では、図1の(a)〜(e)に示す工程(a)〜工程(e)の順で工程を進めることにより、半導体装置を製造する。図1は、従来のファンアウト型パッケージの製造工程を説明するための図である。
図1の(a)に示すように、工程(a)では、複数の半導体素子2を、所定間隔を空けて、半導体素子2の回路面2aを支持体3とは反対側(紙面上側)に向けた状態で、仮固定材1を介して支持体3に搭載する。図1の(b)に示すように、工程(b)では、各半導体素子2同士の隙間を充填材(封止材)4を用いて充填することにより、素子再配置構造体5を構成する。図1の(c)に示すように、工程(c)では、支持体3及び仮固定材1を素子再配置構造体5から除去する。図1の(d)に示すように、工程(d)では、素子再配置構造体5に含まれる半導体素子2の接続端子2cを外部に露出させ、露出した接続端子2c上に再配線層6を形成し、半導体素子2と再配線層6の接続端子面とを電気的に接続する。図1の(e)に示すように、工程(e)では、再配線層6上に外部用接続端子7を形成し、個片の半導体装置100(半導体パッケージ)に切り分ける。
前述した半導体装置100の製造方法では、工程(c)で素子再配置構造体5から仮固定材1及び支持体3が除去されることにより、工程(c)以降、半導体素子2の非回路面2bが外部に露出した状態となる。これに対し、工程(b)において各半導体素子2同士の隙間が充填材4で充填され、工程(d)において外部に露出した接続端子2c上に再配線層6が形成されることにより、工程(b)以降、半導体素子2の回路面2a側が充填材4又は再配線層6によって保護され、外部に露出しない状態となる。よって、工程(c)以降における工程途中の製造物及び製造された半導体装置100において、半導体素子2の回路面2a側には充填材4及び再配線層6の少なくとも一方を含む層が形成されているので当該層からの応力が作用するのに対し、半導体素子2の非回路面2b側にはこのような層が形成されていないので応力が作用しない。したがって、半導体素子2における一方の面(回路面2a)側に作用する応力と他方の面(非回路面2b)側に作用する応力とがつり合わない非対称な構造となる。当該非対称な構造は、工程途中の製造物及び製造された半導体装置100に反りが生じる原因となっている。
そこで本発明は、反りを抑制することができる半導体装置の製造方法及び半導体装置を提供することを目的とする。
本発明に係る半導体装置の製造方法は、仮固定材を介して支持体に樹脂板を積層する積層工程と、樹脂板に半導体素子を搭載する搭載工程と、樹脂板に搭載された半導体素子を充填材により覆う充填工程と、樹脂板から仮固定材及び支持体を除去する除去工程と、樹脂板と反対側に位置する半導体素子の表面上の接続端子を露出させる露出工程と、露出した接続端子に配線を形成する再配線工程と、接続端子に形成された配線上に外部用接続端子を形成する外部用接続端子形成工程と、を含み、露出工程、再配線工程、及び外部用接続端子形成工程では、樹脂板を残存させた状態で各工程を実施する。
この半導体装置の製造方法では、仮固定材を介して支持体に積層された樹脂板に半導体素子が搭載され、この搭載された半導体素子が充填材により覆われる。よって、樹脂板から仮固定材及び支持体が除去された後においても、半導体素子の樹脂板に対する搭載面が、樹脂板で覆われており外部に露出しない。半導体素子の樹脂板に対する非搭載面は、充填材で覆われているので外部に露出しない。したがって、半導体素子が充填材で覆われた以降における工程途中の製造物及び製造された半導体装置は、半導体素子の搭載面及び非搭載面の何れもが外部に露出しておらず、半導体素子における一方の面(非搭載面)側に作用する応力と他方の面(搭載面)側に作用する応力とのつり合いがとれた構造となる。この構造によって強度が高められ、工程途中の製造物及び製造された半導体装置における反りを抑制することができる。
この製造方法において、外部用接続端子形成工程の後に、樹脂板を残存させた状態で、外部用接続端子に他の電子機器を電気的に接続する接続工程を含んでもよい。この場合、半導体素子の搭載面が樹脂板に覆われることによって強度が高められた状態のまま、外部用接続端子に他の電子機器が電気的に接続される。よって、外部用接続端子と他の電子機器とを電気的に接続する際にも、半導体装置の反りを抑制することができる。
この製造方法において、樹脂板と半導体素子との間に接着層を形成する接着層形成工程を含んでもよい。この場合、樹脂板に対する半導体素子の搭載が容易となり、従来のファンアウト型パッケージと同じ設備で製造することが可能となる。
この製造方法において、樹脂板の厚さは、0.04mm以上かつ0.4mm以下であってもよい。この場合、樹脂板の厚さが0.04mm以上であることにより、樹脂板の搬送時の取り扱いを容易にすることができると共に、樹脂板の厚さが0.4mm以下であることにより、高密度の半導体装置を実現し、携帯電子機器などへ好適に採用することができる。
この製造方法において、樹脂板の熱膨張率は、1×10−7/℃以上かつ6×10−5/℃以下であってもよい。この場合、樹脂板の熱膨張率が1×10−7/℃以上かつ6×10−5/℃以下であることにより、半導体素子と再配線層との間において生じる反りを打ち消すような反りを半導体素子と樹脂板との間で好適に発生させることができる。
この製造方法において、樹脂板の熱膨張率は、1×10−7/℃以上かつ1×10−5/℃未満であってもよい。この場合、樹脂板の熱膨張率が1×10−7/℃以上かつ1×10−5/℃未満であることにより、半導体素子と再配線層との間において生じる反りを打ち消すような反りを半導体素子と樹脂板との間でより好適に発生させることができる。
この製造方法において、樹脂板は、繊維状強化材を含んでいてもよい。この場合、樹脂板の強度が向上して樹脂板が割れ難くなることにより、樹脂板に搭載された半導体素子及び当該半導体素子を覆う充填材の強度が向上するので、工程途中の製造物及び半導体装置に生じる反りをより抑制することができる。
この製造方法において、繊維状強化材は、炭素繊維強化材であってもよい。この場合、製造された半導体装置に放熱特性及び電磁波シールド特性を付与することができる。
この製造方法において、炭素繊維強化材の体積含有率は、30%以上かつ80%以下であってもよい。この場合、製造された半導体装置において放熱特性及び電磁波シールド特性を十分に発揮することができる。
また、本発明に係る半導体装置は、樹脂板に搭載された半導体素子と、半導体素子を覆う充填材と、樹脂板と反対側に位置する半導体素子の表面上の接続端子に形成された配線と、配線上に形成された外部用接続端子と、を備える。
本発明に係る半導体装置では、半導体素子の樹脂板に対する搭載面が樹脂板で覆われており外部に露出していないと共に、半導体素子の樹脂板に対する非搭載面が充填材で覆われており外部に露出していない。したがって、半導体素子の搭載面及び非搭載面の何れもが外部に露出しておらず、半導体素子における一方の面(非搭載面)側に作用する応力と他方の面(搭載面)側に作用する応力とのつり合いがとれた構造となっている。この構造によって強度が高められているので、反りを抑制することができる。
本発明によれば、反りを抑制することが可能な半導体装置の製造方法及び半導体装置を提供することができる。
従来の半導体装置の製造方法を説明する概略断面図である。 本実施形態に係る半導体装置の製造方法を説明する概略断面図である。 図2に続く工程を説明する概略断面図である。
以下、添付図面を参照しながら本発明の好適な実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明は省略する。また、図面の寸法比率は図示の比率に限られるものではない。
図2及び図3を参照して、本実施形態に係る半導体装置10の製造方法について説明する。図2及び図3は、本実施形態に係る半導体装置10の製造方法を説明する概略断面図である。本実施形態に係る半導体装置10の製造方法は、第1工程〜第9工程を含んでいる。以下では、図2の(a)〜(c)、及び、図3の(a)〜(b)を参照しながら、これらの各工程について説明する。
図2の(a)に示すように、まず、第1工程(積層工程)では、仮固定材1を介して支持体3に樹脂板8を積層する。第2工程(搭載工程)では、樹脂板8に半導体素子2を搭載する。具体的には、複数の半導体素子2を、所定間隔を空けて、半導体素子2の回路面2a(表面)を支持体3とは反対側(紙面上側)に向けた状態で、樹脂板8上に半導体素子2を搭載する。回路面2aは、樹脂板8に対する非搭載面でもある。第1工程の後に第2工程を行ってもよいし、第2工程の後に第1工程を行ってもよい。すなわち、半導体素子2を樹脂板8に搭載した後、樹脂板8を仮固定材1を介して支持体3に搭載してもよい。
本実施形態においては、樹脂板8に半導体素子2を搭載する際に、樹脂板8と半導体素子2との間に接着層9を形成する。すなわち、本実施形態に係る製造方法において、樹脂板8と半導体素子2との間に接着層9を形成する接着層形成工程を含んでいる。接着層形成工程では、半導体素子2に接着層9を貼り付けた後に半導体素子2を樹脂板8上に搭載してもよいし、樹脂板8上に接着層9を形成した後に、樹脂板8上に接着層9を介して半導体素子2を搭載してもよい。
図2の(b)に示すように、第2工程に続く第3工程(充填工程)では、樹脂板8に搭載された複数の半導体素子2を充填材4により覆う。具体的には、充填材4によって複数の半導体素子2が一括して覆われるように、複数の半導体素子2同士の隙間を充填材4で充填することにより、素子再配置構造体5を構成する。第3工程において用いられる充填方法は、トランスファーモールド方式、ラミネート方式、及びコンプレッション方式の何れであってもよい。仮固定材1の耐熱温度以下という制約を満たせば、用いた充填材4の種類に応じた充填方法を用いることができる。
図2の(c)に示すように、第3工程に続く第4工程(除去工程)では、樹脂板8から仮固定材1及び支持体3を除去する。すなわち、仮固定材1及び支持体3と素子再配置構造体5とを分離する。仮固定材1及び支持体3と素子再配置構造体5とを分離する方法は、用いた仮固定材1の種類に応じた方法を用いることができる。仮固定材1及び支持体3と素子再配置構造体5とを分離した後、充填材4の本硬化を行う。仮固定材1及び支持体3と素子再配置構造体5とを分離するタイミングは、仮固定材1の耐熱性及び製造工程の都合などに合わせて、実施者が任意のタイミングで行ってもよい。たとえば、仮固定材1の耐熱温度が充填材4の本硬化温度よりも高い場合には、充填材4の本硬化より後の工程で仮固定材1及び支持体3と素子再配置構造体5とを分離してもよい。
図3の(a)に示すように、第4工程に続く第5工程(露出工程)では、樹脂板8と反対側に位置する半導体素子2の回路面2a上の接続端子2cを露出させる。露出させるための加工方法は、第4工程後の製造物の形状、又は充填材4の特性などに応じて、各種研磨、薬液処理、レーザー加工、又はプラズマ加工などの任意の方法を選択することができる。また、必要に応じ、デスミアなどの表面処理を行ってもよい。さらに、必要に応じて、研削などを行った後に絶縁層を形成し、再度接続端子2cを露出させる加工を行ってもよい。
第5工程に続く第6工程(再配線工程)では、露出した接続端子2cに再配線層6(配線)を形成することにより、半導体素子2の接続端子2cと再配線層6に含まれる配線パターンとを電気的に接続する。たとえば、再配線層6の配線パターンは、セミアディティブ法などによって形成してもよい。具体的には、まず、素子再配置構造体5の回路面5a全体に金属薄膜を形成し、ドライフィルムレジストなどにより回路パターンを形成し、電解めっきで回路パターン内にめっきを形成する。そして、ドライフィルムを除去し、不要な金属薄膜を除去する方法によって、配線パターンを形成する。その後、絶縁層を形成する。これにより、配線パターン及び絶縁層を含む再配線層6が形成される。絶縁層の材料については後述するが絶縁層として液状の感光性材料を用いる場合には、スピンコータで所定の厚みを形成し、その後、露光及び現像処理により所定のパターンを形成し、窒素雰囲気で熱硬化させる。多層化が必要な場合には、配線パターン及び絶縁層の形成を必要なだけ繰り返してもよく、形成が繰り返される毎に異なる方法又は材料を用いてもよい。
図3の(b)に示すように、第6工程に続く第7工程(外部用接続端子形成工程)では、再配線層6上に外部用接続端子7を形成する。外部用接続端子7を形成する際には、パッドなどにアンダーバリアメタル層などとしてNiめっき又はAuめっきを行ってもよい。外部用接続端子7は、はんだボールの搭載によって形成してもよく、マスクなどを用いてクリームはんだを塗布し、リフローを行う方法などによって形成してもよい。
続いて、第8工程では、ダイシングを行い、個片の半導体装置10に分割する。分割には、半導体素子2の分割用のダイサーを用いてもよいし、一般的な半導体装置の分割に使用するものを用いてもよい。以上の工程によって、半導体装置10が製造される。半導体装置10は、樹脂板8に搭載された半導体素子2と、半導体素子2を覆う充填材4と、樹脂板8と反対側に位置する半導体素子2の回路面2a上の接続端子2cに形成された再配線層6と、再配線層6上に形成された外部用接続端子7と、を備えている。第8工程の後、第9工程(接続工程)において、外部用接続端子7に対し、他の電子機器(たとえば、回路基板など)を電気的に接続してもよい。
次に、前述した半導体装置10の製造方法に用いられる各部材の構成について詳細に説明する。
支持体3は、工程中の搬送に必要な強度を保持し、各工程で制限される材質(たとえば腐食などを生じる材質)でなければ、特に制限はない。支持体3としては、たとえば、ステンレス板、シリコンウエハ、ガラス繊維強化樹脂基板、又はガラス板などが用いられる。
支持体3に貼付する仮固定材1は、工程中の加熱プロセスに耐え得る耐熱性と工程中で樹脂板8を保持可能な接着力があり、任意の時点で樹脂板8から仮固定材1を剥離できるものであれば特に制限されない。仮固定材1としては、たとえば、半導体プロセス用途の、熱剥離型、感圧型、又はUV硬化型などの仮固定材が用いられる。
樹脂板8は、前述の第6工程により、半導体素子2を挟んで再配線層6と相対している構造になる。そのため、半導体素子2と再配線層6との間に生じる反りを打ち消すような反りを半導体素子2と樹脂板8との間で発生させると、原理的に半導体素子2と再配線層6との間に生じる反りを抑制することができる。よって、樹脂板8は、半導体素子2と再配線層6との間に生じる反りを抑制する観点から、厚さ、熱膨張率、及び弾性率などが最適に設定されていてもよい。
樹脂板8の厚さは、たとえば、0.04mm以上かつ0.4mm以下であることが好ましい。これは、樹脂板8の厚さが0.04mm未満であると、樹脂板8の搬送時の取り扱いが難しくなってしまうと共に、樹脂板8の厚さが0.4mmより厚いと厚すぎて携帯機器などへの適用という目的に合致しなくなるためである。また、樹脂板8の厚さは、0.07mm以上かつ0.3mm以下であることがより好ましく、0.1mm以上かつ0.2mm以下であることが最も好ましい。
樹脂板8の熱膨張率は、1×10−7/℃以上かつ6×10−5/℃以下であることが好ましい。これは、1×10−7/℃よりも小さな熱膨張率を有する樹脂板8は特殊であり入手性が悪いためである。また、再配線層6に含まれる絶縁層の樹脂部分としてよく用いられるポリイミド樹脂(大きいもので熱膨張率が6×10−5/℃)よりも大きな熱膨張率を有する樹脂板8は、半導体素子2と再配線層6との間に生じる反りを打ち消すのに必要な反り以上の反りが半導体素子2と樹脂板8との間に生じてしまうためである。熱膨張率が1×10−7/℃以上かつ6×10−5/℃以下である場合には、半導体素子2と再配線層6との間に生じる反りを打ち消すような反りを半導体素子2と樹脂板8との間に好適に生じさせることができる。また、樹脂板8の熱膨張率は、1×10−7/℃以上かつ3×10−5/℃以下であることがより好ましく、1×10−7/℃以上かつ1×10−5/℃未満であることが最も好ましい。
樹脂板8は、繊維状フィラー又は織物などの繊維状強化材を含んでおり、この繊維状強化材によって強化された樹脂であることが好ましい。樹脂板8が繊維状強化材を含んでいることにより、樹脂板8の強度が向上し、樹脂板8が割れ難くなる。これにより、樹脂板8上に搭載された半導体素子2及び当該半導体素子2を覆う充填材4の強度が向上する。繊維状フィラーを含有した樹脂板8の強度は、樹脂板8に含まれる繊維状フィラーのアスペクト比が大きいほど向上する。アスペクト比は、10以上であることが好ましく、20以上であることがより好ましく、50以上であることが最も好ましい。
樹脂板8に含まれる繊維状強化材は、炭素繊維強化材であってもよい。炭素繊維強化材は、放熱性及び導電性を有している。このような炭素繊維強化材が樹脂板8に含まれていることにより、製造される半導体装置10に放熱特性及び電磁波シールド特性を付与することができる。放熱性及び導電性を十分に満たすためには、炭素繊維強化材の体積含有率が30%以上かつ80%以下であることが好ましい。これは、体積含有率が30%以下では熱伝導率及び導電率が低く、かつ、体積含有率が80%以上とすることは困難であるためである。炭素繊維強化材の体積含有率とは、樹脂板8の体積に対する当該樹脂板8に含まれている炭素繊維強化材の体積の割合である。
接着層9としては、たとえば、ダイアタッチ材を用いてもよい。また、接着層9としては、必要に応じて、絶縁性を有するもの、導電性を有するもの、又は高熱伝導性を有するものなどを選択してもよい。接着層9は、液状でもフィルム状でもよい。接着層9は、絶縁性を求める場合を除き、薄いほうがよい。接着層9の厚みは1μm以上かつ50μm以下であることが好ましく、5μm以上かつ40μm以下であることがより好ましく、10μm以上かつ30μm以下がさらに好ましい。これは、接着層9の厚みが薄すぎると接着層9の形成が難しく、接着層9の厚みが厚すぎると熱伝導性に影響を与えるためである。
充填材4は、仮固定材1の耐熱温度以下で充填できるものであれば、熱硬化性のものであってもよく、熱可塑性のものであってもよい。充填材4は、粉体、顆粒、フィルム、及び液状の何れであってもよい。充填材4としては、半導体用封止材を用いることが好適である。
前述の第6工程において形成される絶縁層に用いる材料は、感光性材料でも熱硬化性材料でもよく、液状材料でもフィルム材料でもよい。
次に、従来の半導体装置の製造方法と比較して、本実施形態の製造方法が奏する作用及び効果について説明する。
図1に示すように、従来の半導体装置の製造方法では、工程(c)で素子再配置構造体5から支持体3及び仮固定材1が除去されることにより、工程(c)以降、半導体素子2の搭載面である非回路面2bが外部に露出した状態となる。これに対し、工程(b)において各半導体素子2同士の隙間が充填材4で充填され、工程(d)において外部に露出した接続端子2c上に再配線層6が形成されることにより、工程(b)以降、半導体素子2の回路面2a側は、充填材4又は再配線層6によって保護され、外部に露出しない状態となる。よって、工程(c)以降における工程途中の製造物及び製造された半導体装置100において、半導体素子2の回路面2a側には充填材4及び再配線層6の少なくとも一方を含む層が形成されているので当該層からの応力が作用するのに対し、半導体素子2の非回路面2b側にはこのような層が形成されていないので応力が作用しない。したがって、半導体素子2における一方の面(回路面2a)側に作用する応力と他方の面(非回路面2b)側に作用する応力とがつり合わない非対称な構造となる。当該非対称な構造は、工程途中の製造物及び製造された半導体装置100に反りが生じる原因となっている。
また、従来の製造方法では、工程(c)以降、半導体素子2の非回路面2bが外部に露出していることから、半導体素子2が外部の物と擦れるなどのダメージが懸念される。これに加え、半導体素子2の非回路面2bと充填材4の下面4bとが外部に露出しているため、非回路面2bと下面4bとの界面での強度が弱くなるといった懸念もある。
このほか、従来の製造方法では、半導体素子2に比して充填材4の熱伝導率が低いため、パッケージの面積当たりの放熱性が悪いこと、又は、電磁波シールドが必要であることなどが課題となっている。将来的には高密度化のために非回路面2b側に再配線層を形成することが検討されているが、半導体素子2の非回路面2bが露出したままでは、半導体素子2と充填材4との濡れ性の差に起因して、液状の再配線絶縁材料のハジキ及び濡れムラ、並びに膜厚異常が生じる可能性がある。仮固定材1が揮発性成分を含む場合には、揮発性成分に依存して引き起こされる充填材4の濡れ性異常又は外観不良なども生じ得る。
ファンアウト型パッケージを採用した半導体装置は、小型化及び高密度化の要求が高いスマートフォンなどの携帯電子機器のために今後も増加していくと考えられる。よって、前述したファンアウト型パッケージにおける様々な課題を解決した半導体装置を十分に効率よく製造することが求められている。
本実施形態に係る半導体装置10の製造方法によれば、仮固定材1を介して支持体3に積層された樹脂板8に半導体素子2が搭載され、この搭載された半導体素子2が充填材4により覆われる。よって、樹脂板8から仮固定材1及び支持体3が除去された後においても、半導体素子2の非回路面2b(樹脂板8に対する搭載面)が、樹脂板8で覆われており外部に露出しない。半導体素子2の回路面2a(樹脂板に対する非搭載面)は、充填材4で覆われているので外部に露出しない。したがって、半導体素子2が充填材4で覆われた以降における工程途中の製造物及び製造された半導体装置10は、半導体素子2の非回路面2b及び回路面2aの何れもが外部に露出しておらず、半導体素子2における一方の面(回路面2a)側に作用する応力と他方の面(非回路面2b)側に作用する応力とのつり合いがとれた構造となる。この構造によって強度が高められ、工程途中の製造物及び製造された半導体装置10における反りを抑制することができる。
本実施形態によれば、第7工程(外部用接続端子形成工程)の後に、樹脂板を残存させた状態で、外部用接続端子7に他の電子機器を電気的に接続する第9工程を含んでいることにより、半導体素子2の非回路面2bが樹脂板8に覆われて強度が高められた状態のまま、外部用接続端子7に他の電子機器が電気的に接続される。よって、外部用接続端子7と他の電子機器とを電気的に接続する際にも、半導体装置10の反りを抑制することができる。
本実施形態によれば、樹脂板8と半導体素子2との間に接着層9を形成する接着層形成工程を含んでいることにより、樹脂板8に対する半導体素子2の搭載が容易となり、従来のファンアウト型パッケージと同じ設備で製造することが可能となる。
本実施形態によれば、樹脂板8の厚さが0.04mm以上であることにより、樹脂板8の搬送時の取り扱いを容易にすることができると共に、樹脂板8の厚さが0.4mm以下であることにより、高密度の半導体装置10を実現し、携帯電子機器などへ好適に採用することができる。
本実施形態によれば、樹脂板8の熱膨張率が1×10−7/℃以上かつ6×10−5/℃以下であることにより、半導体素子2と再配線層6との間において生じる反りを打ち消すような反りを半導体素子2と樹脂板8との間で好適に発生させることができる。
本実施形態によれば、樹脂板8の熱膨張率が1×10−7/℃以上かつ1×10−5/℃未満であることにより、半導体素子2と再配線層6との間において生じる反りを打ち消すような反りを半導体素子2と樹脂板8との間でより好適に発生させることができる。
本実施形態によれば、樹脂板8が繊維状強化材を含んでいることにより、樹脂板8の強度が向上して樹脂板8が割れ難くなる。よって、樹脂板8に搭載された半導体素子2及び当該半導体素子2を覆う充填材4の強度が向上するので、工程途中の製造物及び半導体装置10に生じる反りをより抑制することができる。
本実施形態によれば、繊維状強化材が炭素繊維強化材であることにより、製造された半導体装置10に放熱特性及び電磁波シールド特性を付与することができる。
本実施形態によれば、炭素繊維強化材の体積含有率が30%以上かつ80%以下であることにより、製造された半導体装置10において放熱特性及び電磁波シールド特性を十分に発揮することができる。
以上のように、本実施形態に係る半導体装置10の製造方法によれば、専用の設備などが不要であり従来のチップファースト−フェイスアッププロセスと同じ設備を用いて、反り及び強度などの問題を解決することができる。また、樹脂板8の材質の選択によって放熱特性及び電磁波シールド特性を確保することができる。さらに、半導体素子2の非回路面2bが樹脂板8によって覆われているので、将来的に必要とされている非回路面2b側に対する回路形成が容易になると共に、仮固定材1と半導体素子2との間に樹脂板8を介することにより仮固定材1からの汚染をなくすこともできる。
また、本実施形態に係る半導体装置10によれば、半導体素子2の非回路面2bが樹脂板8で覆われており外部に露出していないと共に、半導体素子2の回路面2aが充填材4で覆われており外部に露出していない。したがって、半導体素子2の非回路面2b及び回路面2aの何れもが外部に露出しておらず、半導体素子2における一方の面(回路面2a)側に作用する応力と他方の面(非回路面2b)側に作用する応力とのつり合いがとれた構造となっている。この構造によって強度が高められているので、反りを抑制することができる。
以下、本発明に関し、実施例を用いて詳細に説明するが、本発明はその要旨を超えない限り、以下の実施例に限定されるものではない。
(実施例1)
<樹脂板8の積層(第1工程)>
まず、樹脂板8としてカーボン繊維を体積分率で40%含有した0.2mm厚、直径300mmの円盤状の樹脂板8を用意した。樹脂板8の熱膨張率は、8×10−6/℃であった。用意した樹脂板8を、耐熱温度150℃の熱剥離型の仮固定材1(日東電工製、商品名「リバアルファ」)を用いて支持体3(ステンレス製、直径300mm、厚1.2mm)に対して、室温で、かつ、気泡が入らないように貼り合わせ、樹脂板8を支持体3に積層した。
<半導体素子2の搭載(第2工程)>
まず、6inchウエハの半導体素子(株式会社ウォルツ製、商品名「WALTS-TEG STAC-0101JY」)を準備した。ウエハ厚みはバックグラインド加工を行い、0.05mmの厚さに加工した。そののち非回路面に接着層(日立化成株式会社製、商品名「DF-335」)を真空ラミネーターを用いて貼り付け、ダイサーを使用して6mm×6mmの半導体素子2に加工した。次に半導体素子2をフリップチップボンダ(株式会社新川製、商品名「FCB3000」)を用いて、前述の樹脂板8に半導体素子2を回路面2aを上にして搭載した(図2の(a)参照)。なお、搭載数は460個とし、隣り合う半導体素子2と半導体素子2との間隔は6mmとした。
<充填材4の充填(第3工程)>
半導体用封止材(日立化成株式会社製CEL-400ZHF40)を充填材4として用い、コンプレッションモールド装置(TOWA株式会社製、製品名「CPM1080-SAT」)を用いて充填した。(図2の(b)参照)。充填条件は、温度が130℃で、時間が10分である。
<仮固定材1及び支持体3の除去(第4工程)>
180℃に加熱したホットプレートに、素子再配置構造体5を仮固定材及び支持体3と共に押し付け、熱剥離型の仮固定材1を剥離させることによって仮固定材1及び支持体3と素子再配置構造体5とを分離し、仮固定材1及び支持体3を樹脂板8から除去した(図2の(c)参照)。
<充填材4の本硬化>
仮固定材1及び支持体3の除去後、充填材4を本硬化させるため130℃のオーブンで2時間加熱した。
<半導体素子2の接続端子2cの露出(第5工程)>
素子再配置構造体5における半導体素子2の接続端子2cを露出させるため、グラインダー(ディスコ製、商品名「DAG-810」)を用いて、接続端子2cが露出するまで研削した(図3の(a)参照)。
<再配線層6の形成(第6工程)>
再配線層6の形成のため、まず素子再配置構造体5上に絶縁層を形成した。具体的には、スピンコータで感光性再配線材料(日立化成株式会社製、商品名「AH-1170T」)を塗布し、接続端子2cが露出するように露光、現像処理を行った。続いて、所定温度200℃で、かつ、窒素雰囲気(酸素濃度50ppm)下において、1時間の熱硬化を行った。次に、配線形成のため、まずスパッタ装置を用い、Tiを100nm蒸着し、連続してCuを300nm蒸着し、シード層を形成した。続いて、ドライフィルムレジスト(日立化成株式会社製、商品名「Photec RY-3525」)をロールラミネーターで貼着し、パターンを形成したフォトツールを密着させた。この状態で、露光機(株式会社オーク製作所製、商品名「EXM-1201型」)を使用して、100mJ/cmのエネルギー量で露光を行った。続いて、30℃の1質量%炭酸ナトリウム水溶液で、90秒間スプレー現像を行い、感光性樹脂膜を開口させ、パターン硬化膜を形成した。さらに、電解銅めっき法により、シード層上に、厚み10μmの銅めっきを形成した。その後、剥離液により、上記パターン硬化膜を剥離した。続いて、シード層をエッチング液より除去した。そして、再度絶縁層を形成した。具体的には、スピンコータで再度、感光性再配線材料(日立化成株式会社製、商品名「AH-1170T」)を塗布し、露光、現像処理を行った。続いて、所定温度200℃で、かつ、窒素雰囲気(酸素濃度50ppm以下)下において、1時間の熱硬化を行った。このように絶縁層−配線−絶縁層の順番に層形成を行い、完成した再配線層6の合計の厚みは約50μmであった(図3の(a)参照)。
<外部用接続端子7の形成(第7工程)>
上記のように形成した再配線層6上にはんだペーストを塗布し、その上にはんだボールを配置した。次に、リフロー装置(株式会社タムラ製作所製、商品名「TNP25-337EM」)を用いて、窒素雰囲気(酸素濃度200ppm以下)で、はんだボールを外部用接続端子7として搭載して半導体装置を作製した。
<個片の半導体装置10に分割(第8工程)>
上記のように作製した半導体装置をダイサー(ディスコ製、商品名「DAD3350」)を用いて個片の半導体装置10に分割した。ダイサーのブレードは0.2mm幅のものを使用した。
(実施例2)
実施例2では、前述した実施例1とは、第1工程において用意した樹脂板8の熱膨張率だけが異なっており、樹脂板8の熱膨張率が、1×10−5/℃であった。樹脂板8の熱膨張率以外は、前述した実施例1と同じ条件及び工程で半導体装置10を製造した。
(比較例1)
比較例1として、樹脂板8のない従来型のフェイスアッププロセスを用いて半導体装置の試験片を作製した。具体的には、樹脂板8の搭載をせず、半導体素子2を樹脂板8の厚さ分増やしたものを用いた。その他の工程は全て前述した実施例1と同じとした。
前述の実施例1、2及び比較例1で製造した各半導体装置について、再配線層6形成後の反り、放熱性、及び曲げ強度を測定した。
<再配線層6形成後(ダイシング前)の反り>
製造工程中の反り抑制効果を確認するために、再配線層6形成後(ダイシング前)の反りであって、図3の(d)の状態での反りを測定した。再配線層6を上にしたとき、中央部が周囲よりも低くなるような反りを正方向の反りとし、中央部が周囲よりも高くなるような反りを負方向の反りとした。レーザー変位計を使用し、サンプル内の最大変位と最小変位との差を反りと定義した。
<放熱性>
製造された半導体装置10の放熱性を確認するため、JEDEC(JointElectron Device Engineering Council)-51-Dの規定に基づき、自然対流条件、雰囲気温度23℃、半導体素子熱量2Wで、15分後の半導体素子2の温度を放熱性とした。半導体素子2の温度が低いほど放熱性が高いことになる。
<曲げ強度>
図3の(d)の状態から、中央を境に一方側が半導体素子2で多方側が充填材4となるように長さ6mmで幅3mmのサンプルを切り出し、スパン4mmの3点曲げ試験を行った。サンプルが半導体素子2と充填材4との界面で破断するまで荷重を測定し、最大荷重を強度とした。
(結果)
再配線層6形成後の反り、放熱性、及び曲げ強度を測定した測定結果を表1に示す。
Figure 2019075492
表1に示すように、樹脂板8を搭載していない比較例1と比較して、樹脂板8が搭載された実施例1及び2では、反りが小さく、放熱性が高く、強度が高かった。また、実施例1と実施例2とを比較すると、樹脂板8の熱膨張率が8×10−6/℃である実施例1の方が、樹脂板8の熱膨張率が1×10−5/℃である実施例2と比較して、より反りが抑制されていた。よって、樹脂板8の熱膨張率が1×10−7/℃以上かつ1×10−5/℃未満の8×10−6/℃であると、反りが最も小さくできることが示された。
以上、本実施形態の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、各請求項に記載した要旨を変更しない範囲で変形し、又は他のものに適用したものであってもよい。
たとえば、上記実施形態においては、樹脂板8と半導体素子2との間に接着層9を形成する例について説明したが、樹脂板8と半導体素子2との間には接着層9が形成されていなくてもよく、半導体素子2が樹脂板8上に直接搭載されていてもよい。
樹脂板8の厚さ、熱膨張率、及び材質などは上記実施形態に記載した例に限定されない。
1…仮固定材、2…半導体素子、2a…回路面(表面)、2c…接続端子、3…支持体、4…充填材、6…再配線層(配線)、7…外部用接続端子、9…接着層、10…半導体装置。

Claims (10)

  1. 仮固定材を介して支持体に樹脂板を積層する積層工程と、
    前記樹脂板に半導体素子を搭載する搭載工程と、
    前記樹脂板に搭載された前記半導体素子を充填材により覆う充填工程と、
    前記樹脂板から前記仮固定材及び前記支持体を除去する除去工程と、
    前記樹脂板と反対側に位置する前記半導体素子の表面上の接続端子を露出させる露出工程と、
    露出した前記接続端子に配線を形成する再配線工程と、
    前記接続端子に形成された前記配線上に外部用接続端子を形成する外部用接続端子形成工程と、を含み、
    前記露出工程、前記再配線工程、及び前記外部用接続端子形成工程では、前記樹脂板を残存させた状態で各工程を実施する、半導体装置の製造方法。
  2. 前記外部用接続端子形成工程の後に、前記樹脂板を残存させた状態で、前記外部用接続端子に他の電子機器を電気的に接続する接続工程を含む、請求項1に記載の半導体装置の製造方法。
  3. 前記樹脂板と前記半導体素子との間に接着層を形成する接着層形成工程を含む、請求項1又は2に記載の半導体装置の製造方法。
  4. 前記樹脂板の厚さは、0.04mm以上かつ0.4mm以下である、請求項1〜3の何れか一項に記載の半導体装置の製造方法。
  5. 前記樹脂板の熱膨張率は、1×10−7/℃以上かつ6×10−5/℃以下である、請求項1〜4の何れか一項に記載の半導体装置の製造方法。
  6. 前記樹脂板の熱膨張率は、1×10−7/℃以上かつ1×10−5/℃未満である、請求項1〜4の何れか一項に記載の半導体装置の製造方法。
  7. 前記樹脂板は、繊維状強化材を含んでいる、請求項1〜6の何れか一項に記載の半導体装置の製造方法。
  8. 前記繊維状強化材は、炭素繊維強化材である、請求項7に記載の半導体装置の製造方法。
  9. 前記炭素繊維強化材の体積含有率は、30%以上かつ80%以下である、請求項8に記載の半導体装置の製造方法。
  10. 樹脂板に搭載された半導体素子と、
    前記半導体素子を覆う充填材と、
    前記樹脂板と反対側に位置する前記半導体素子の表面上の接続端子に形成された配線と、
    前記配線上に形成された外部用接続端子と、を備える半導体装置。
JP2017201697A 2017-10-18 2017-10-18 半導体装置の製造方法及び半導体装置 Active JP6988360B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017201697A JP6988360B2 (ja) 2017-10-18 2017-10-18 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017201697A JP6988360B2 (ja) 2017-10-18 2017-10-18 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2019075492A true JP2019075492A (ja) 2019-05-16
JP6988360B2 JP6988360B2 (ja) 2022-01-05

Family

ID=66544320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017201697A Active JP6988360B2 (ja) 2017-10-18 2017-10-18 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP6988360B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130078770A1 (en) * 2011-09-28 2013-03-28 Nitto Denko Corporation Method for producing semiconductor device
US20130241087A1 (en) * 2012-03-13 2013-09-19 Shin-Etsu Chemical Co., Ltd. Semiconductor apparatus and method for producing the same
JP2016003244A (ja) * 2014-06-13 2016-01-12 Dic株式会社 エポキシ化合物、フェノール性水酸基含有化合物、硬化性組成物、その硬化物、半導体封止材料、半導体装置、プリプレグ、回路基板、ビルドアップフィルム、ビルドアップ基板、繊維強化複合材料、及び繊維強化樹脂成形品
US20170005044A1 (en) * 2015-07-03 2017-01-05 J-Devices Corporation Semiconductor device and method for manufacturing same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130078770A1 (en) * 2011-09-28 2013-03-28 Nitto Denko Corporation Method for producing semiconductor device
JP2013074184A (ja) * 2011-09-28 2013-04-22 Nitto Denko Corp 半導体装置の製造方法
US20130241087A1 (en) * 2012-03-13 2013-09-19 Shin-Etsu Chemical Co., Ltd. Semiconductor apparatus and method for producing the same
JP2013191690A (ja) * 2012-03-13 2013-09-26 Shin Etsu Chem Co Ltd 半導体装置及びその製造方法
JP2016003244A (ja) * 2014-06-13 2016-01-12 Dic株式会社 エポキシ化合物、フェノール性水酸基含有化合物、硬化性組成物、その硬化物、半導体封止材料、半導体装置、プリプレグ、回路基板、ビルドアップフィルム、ビルドアップ基板、繊維強化複合材料、及び繊維強化樹脂成形品
US20170005044A1 (en) * 2015-07-03 2017-01-05 J-Devices Corporation Semiconductor device and method for manufacturing same
JP2017017238A (ja) * 2015-07-03 2017-01-19 株式会社ジェイデバイス 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP6988360B2 (ja) 2022-01-05

Similar Documents

Publication Publication Date Title
US9040361B2 (en) Chip scale package with electronic component received in encapsulant, and fabrication method thereof
JP5864180B2 (ja) 半導体パッケージ及びその製造方法
US10283376B2 (en) Chip encapsulating method and chip encapsulating structure
JP6466252B2 (ja) 半導体パッケージ及びその製造方法
JP2010010301A (ja) 半導体装置及びその製造方法
TW201205694A (en) Chip Scale Package and fabrication method thereof
TW201128721A (en) Manufacturing method of semiconductor device
JP2009032824A (ja) 電子部品内蔵基板及びその製造方法
JP2010147096A (ja) 半導体装置及び半導体装置の製造方法
TWI245350B (en) Wafer level semiconductor package with build-up layer
US8017503B2 (en) Manufacturing method of semiconductor package
JP2019057590A (ja) 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
JP2016115711A (ja) 半導体パッケージ及びその製造方法
JP6417142B2 (ja) 半導体装置及びその製造方法
JP2016213315A (ja) 半導体装置の製造方法、及び半導体装置
JP2005005632A (ja) チップ状電子部品及びその製造方法、並びにその実装構造
JP2012134270A (ja) 半導体装置及びその製造方法
JP6988360B2 (ja) 半導体装置の製造方法及び半導体装置
JP2003124431A (ja) ウェーハ状シート、チップ状電子部品、およびそれらの製造方法
JP4337859B2 (ja) 半導体装置
JP4131256B2 (ja) 半導体装置及びその製造方法
JP2004193274A (ja) 電子部品実装構造及びその製造方法
JP5175823B2 (ja) 半導体パッケージの製造方法
JP2011071267A (ja) 電子デバイスパッケージ及びその製造方法、並びに電子機器
JP2007227961A (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211115

R151 Written notification of patent or utility model registration

Ref document number: 6988360

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S801 Written request for registration of abandonment of right

Free format text: JAPANESE INTERMEDIATE CODE: R311801

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371