JPH07153905A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH07153905A JPH07153905A JP5297130A JP29713093A JPH07153905A JP H07153905 A JPH07153905 A JP H07153905A JP 5297130 A JP5297130 A JP 5297130A JP 29713093 A JP29713093 A JP 29713093A JP H07153905 A JPH07153905 A JP H07153905A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- bumps
- semiconductor
- semiconductor device
- insulating member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 熱膨張率の異なる二つの半導体チップを金属
のバンプで接合してなるハイブリッド型半導体装置に関
し、熱サイクルを繰り返し受けることによるバンプの短
絡を防止する。 【構成】 HgCdTeダイオード・アレーを形成した第一の
半導体チップ１とSi−ＣＣＤを形成した第二の半導体チ
ップ２の間にポリイミド樹脂からなる格子状の絶縁部材
３を挿入し、第一の半導体チップ１の多数のバンプ1aと
第二の半導体チップ２の多数のバンプ2aとを接合してな
る半導体装置。この絶縁部材４はバンプ1a, 2aの接合体
の総ての隣接する二個を隔て、且つ第一及び第二の半導
体チップ１及び２のいずれにも固着されていない。使用
の都度、常温から77Ｋに冷却されてバンプ1a, 2aの変形
や接合ずれが生じても、短絡は防止される。
のバンプで接合してなるハイブリッド型半導体装置に関
し、熱サイクルを繰り返し受けることによるバンプの短
絡を防止する。 【構成】 HgCdTeダイオード・アレーを形成した第一の
半導体チップ１とSi−ＣＣＤを形成した第二の半導体チ
ップ２の間にポリイミド樹脂からなる格子状の絶縁部材
３を挿入し、第一の半導体チップ１の多数のバンプ1aと
第二の半導体チップ２の多数のバンプ2aとを接合してな
る半導体装置。この絶縁部材４はバンプ1a, 2aの接合体
の総ての隣接する二個を隔て、且つ第一及び第二の半導
体チップ１及び２のいずれにも固着されていない。使用
の都度、常温から77Ｋに冷却されてバンプ1a, 2aの変形
や接合ずれが生じても、短絡は防止される。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置、特に熱膨張
率の異なる二つの半導体チップを金属のバンプで接合し
てなるハイブリッド型半導体装置に関する。
率の異なる二つの半導体チップを金属のバンプで接合し
てなるハイブリッド型半導体装置に関する。
【０００２】
【従来の技術】従来のハイブリッド型半導体装置の一例
を図３を参照しながら説明する。尚、この例はハイブリ
ッド型ＩＲＣＣＤ（InfraRed Charge Coupled Device）
であり、赤外線検知用のＨｇＣｄＴｅ（水銀・カドミウ
ム・テルル）等のホトダイオード・アレーと信号処理用
のＳｉ−ＣＣＤ（シリコン電荷結合素子）とを金属バン
プで結合したものであり、撮像装置として使用される。
このＨｇＣｄＴｅホトダイオード・アレーは、ＣｄＴｅ
基板上にｐ型ＨｇＣｄＴｅ層をエピタキシャル成長さ
せ、このｐ型ＨｇＣｄＴｅ層の所定の領域にｎ型の不純
物原子をイオン注入してｎ型ＨｇＣｄＴｅ層とｐｎ接合
を形成したしたものであり、従ってこのチップは化合物
半導体である。一方、Ｓｉ−ＣＣＤのチップはＳｉ（シ
リコン）である。
を図３を参照しながら説明する。尚、この例はハイブリ
ッド型ＩＲＣＣＤ（InfraRed Charge Coupled Device）
であり、赤外線検知用のＨｇＣｄＴｅ（水銀・カドミウ
ム・テルル）等のホトダイオード・アレーと信号処理用
のＳｉ−ＣＣＤ（シリコン電荷結合素子）とを金属バン
プで結合したものであり、撮像装置として使用される。
このＨｇＣｄＴｅホトダイオード・アレーは、ＣｄＴｅ
基板上にｐ型ＨｇＣｄＴｅ層をエピタキシャル成長さ
せ、このｐ型ＨｇＣｄＴｅ層の所定の領域にｎ型の不純
物原子をイオン注入してｎ型ＨｇＣｄＴｅ層とｐｎ接合
を形成したしたものであり、従ってこのチップは化合物
半導体である。一方、Ｓｉ−ＣＣＤのチップはＳｉ（シ
リコン）である。
【０００３】図３は従来の半導体装置の例を示す断面図
である。同図において、１は化合物半導体からなる第一
の半導体チップであり、下面側には多数のＨｇＣｄＴｅ
ホトダイオードが形成されており、この各ホトダイオー
ドとコンタクトする多数のＩｎ（インジウム）からなる
バンプ１ａが下面から突出している。２はＳｉからなる
第二の半導体チップであり、上面側にはＣＣＤが形成さ
れており、この各ゲートとコンタクトする多数のＩｎか
らなるバンプ２ａが上面から突出している。各バンプ１
ａとそれぞれ対応するバンプ２ａとは圧接により接合さ
れて両者は電気的に導通している。
である。同図において、１は化合物半導体からなる第一
の半導体チップであり、下面側には多数のＨｇＣｄＴｅ
ホトダイオードが形成されており、この各ホトダイオー
ドとコンタクトする多数のＩｎ（インジウム）からなる
バンプ１ａが下面から突出している。２はＳｉからなる
第二の半導体チップであり、上面側にはＣＣＤが形成さ
れており、この各ゲートとコンタクトする多数のＩｎか
らなるバンプ２ａが上面から突出している。各バンプ１
ａとそれぞれ対応するバンプ２ａとは圧接により接合さ
れて両者は電気的に導通している。
【０００４】
【発明が解決しようとする課題】ハイブリッド型ＩＲＣ
ＣＤは、赤外線のみを透過させる窓を備えた真空容器に
封入し、液体窒素で冷却して使用する。その結果、使用
の都度、両チップは室温〜77Ｋの熱サイクルを受けて収
縮・膨張を繰り返すことになる。その結果、図３におけ
る第一の半導体チップ１と第二の半導体チップ２との熱
膨張率の差に起因するバンプ１ａ，２ａの変形やバンプ
１ａ／２ａ間の接合ずれを生じる。ところが、前述の従
来のハイブリッド型ＩＲＣＣＤでは隣接する二個のバン
プ間には絶縁物がないから、図４に示すように上下一方
のバンプが隣接するバンプの上下他方と接触（短絡）す
ることがある、という問題があった。バンプが短絡する
と、撮像装置としては欠陥画素を生じることになる。
ＣＤは、赤外線のみを透過させる窓を備えた真空容器に
封入し、液体窒素で冷却して使用する。その結果、使用
の都度、両チップは室温〜77Ｋの熱サイクルを受けて収
縮・膨張を繰り返すことになる。その結果、図３におけ
る第一の半導体チップ１と第二の半導体チップ２との熱
膨張率の差に起因するバンプ１ａ，２ａの変形やバンプ
１ａ／２ａ間の接合ずれを生じる。ところが、前述の従
来のハイブリッド型ＩＲＣＣＤでは隣接する二個のバン
プ間には絶縁物がないから、図４に示すように上下一方
のバンプが隣接するバンプの上下他方と接触（短絡）す
ることがある、という問題があった。バンプが短絡する
と、撮像装置としては欠陥画素を生じることになる。
【０００５】本発明はこのような問題を解決して、熱サ
イクルを繰り返し受けても金属バンプの短絡が生じない
ハイブリッド型半導体装置の提供を目的とする。
イクルを繰り返し受けても金属バンプの短絡が生じない
ハイブリッド型半導体装置の提供を目的とする。
【０００６】
【課題を解決するための手段】この目的を達成するた
め、本発明の半導体装置は、複数のバンプを備えた第一
の半導体チップと、複数のバンプを備え且つ第一の半導
体チップとは熱膨張率の異なる第二の半導体チップと
を、該バンプで接合してなる半導体装置において、該第
一の半導体チップと該第二の半導体チップの間に、接合
された該バンプの総ての隣接相互間を隔て、且つ該第一
の半導体チップと該第二の半導体チップのいずれにも固
着されていない絶縁部材を有していることを特徴とする
ものとし、その製造方法は、前記第一の半導体チップを
製造する工程と、前記第二の半導体チップを製造する工
程と、前記絶縁部材を製造する工程とをそれぞれ独立し
て有し、該絶縁部材を該第一の半導体チップと該第二の
半導体チップとの間に挿入して該第一の半導体チップと
該第二の半導体チップとを前記バンプで接合することを
特徴とするものとする。
め、本発明の半導体装置は、複数のバンプを備えた第一
の半導体チップと、複数のバンプを備え且つ第一の半導
体チップとは熱膨張率の異なる第二の半導体チップと
を、該バンプで接合してなる半導体装置において、該第
一の半導体チップと該第二の半導体チップの間に、接合
された該バンプの総ての隣接相互間を隔て、且つ該第一
の半導体チップと該第二の半導体チップのいずれにも固
着されていない絶縁部材を有していることを特徴とする
ものとし、その製造方法は、前記第一の半導体チップを
製造する工程と、前記第二の半導体チップを製造する工
程と、前記絶縁部材を製造する工程とをそれぞれ独立し
て有し、該絶縁部材を該第一の半導体チップと該第二の
半導体チップとの間に挿入して該第一の半導体チップと
該第二の半導体チップとを前記バンプで接合することを
特徴とするものとする。
【０００７】
【作用】本発明の半導体装置は、総ての隣接する二個の
バンプ間に絶縁部材が介在するから、接合した二個の半
導体チップ間の熱膨張係数の相違に起因して金属バンプ
に変形や接合ずれを生じたとしても、この絶縁部材によ
り短絡が防止される。
バンプ間に絶縁部材が介在するから、接合した二個の半
導体チップ間の熱膨張係数の相違に起因して金属バンプ
に変形や接合ずれを生じたとしても、この絶縁部材によ
り短絡が防止される。
【０００８】又、この絶縁部材は独立した製造工程で製
造されて二個の半導体チップの間に挿入され、しかもい
ずれの半導体チップにも固着されていないから、この絶
縁部材と半導体チップとの熱膨張係数の相違に起因して
半導体チップがダメージを受けることがない。
造されて二個の半導体チップの間に挿入され、しかもい
ずれの半導体チップにも固着されていないから、この絶
縁部材と半導体チップとの熱膨張係数の相違に起因して
半導体チップがダメージを受けることがない。
【０００９】尚、この絶縁部材をいずれか一方の半導体
チップの製造工程でそのチップの表面に形成すると、上
述のように半導体チップがダメージを受けるおそれがあ
る他に、半導体チップの同一面上にこの絶縁部材と金属
のバンプとをフォトリソグラフィ技術により形成するこ
とになり、製造が困難であるという問題がある。これに
対して本発明では、絶縁部材は独立した製造工程で製造
するから、製造が容易である。
チップの製造工程でそのチップの表面に形成すると、上
述のように半導体チップがダメージを受けるおそれがあ
る他に、半導体チップの同一面上にこの絶縁部材と金属
のバンプとをフォトリソグラフィ技術により形成するこ
とになり、製造が困難であるという問題がある。これに
対して本発明では、絶縁部材は独立した製造工程で製造
するから、製造が容易である。
【００１０】
【実施例】本発明に係る半導体装置とその製造方法を図
１，図２を参照しながら説明する。尚、この例の半導体
装置はハイブリッド型ＩＲＣＣＤである。
１，図２を参照しながら説明する。尚、この例の半導体
装置はハイブリッド型ＩＲＣＣＤである。
【００１１】図１は本発明の半導体装置の実施例を示す
図である。同図において、１は化合物半導体からなる第
一の半導体チップであり、下面側には多数のＨｇＣｄＴ
ｅホトダイオードが形成されており、この各ホトダイオ
ードとコンタクトする多数のＩｎからなるバンプ１ａが
下面から突出している。２はＳｉからなる第二の半導体
チップであり、上面側にはＣＣＤが形成されており、こ
の各ゲートとコンタクトする多数のＩｎからなるバンプ
２ａが上面から突出している。各バンプ１ａとそれぞれ
対応するバンプ２ａとは圧接により接合されて両者は電
気的に導通している。
図である。同図において、１は化合物半導体からなる第
一の半導体チップであり、下面側には多数のＨｇＣｄＴ
ｅホトダイオードが形成されており、この各ホトダイオ
ードとコンタクトする多数のＩｎからなるバンプ１ａが
下面から突出している。２はＳｉからなる第二の半導体
チップであり、上面側にはＣＣＤが形成されており、こ
の各ゲートとコンタクトする多数のＩｎからなるバンプ
２ａが上面から突出している。各バンプ１ａとそれぞれ
対応するバンプ２ａとは圧接により接合されて両者は電
気的に導通している。
【００１２】３はポリイミド系樹脂等の高分子材料から
なる絶縁部材であり、格子状をなし、第一の半導体チッ
プ１と第二の半導体チップ２との間にあって、バンプ１
ａとバンプ２ａとの接合体の総ての隣接する二個の間を
隔てている。この絶縁部材４は独立した製造工程で製造
され（製造方法は後述）、第一の半導体チップ１と第二
の半導体チップ２との接合時に挿入されるものであり、
しかもその厚さは接合後の第一の半導体チップ１と第二
の半導体チップ２との間隔より小さく、接合後のバンプ
１ａ，２ａの径より大きな逃げ孔が設けられているか
ら、接合後においても固定されていない。尚、この逃げ
孔は、図１(B) では角形であるが、他の形（円形等）で
あってもよい。
なる絶縁部材であり、格子状をなし、第一の半導体チッ
プ１と第二の半導体チップ２との間にあって、バンプ１
ａとバンプ２ａとの接合体の総ての隣接する二個の間を
隔てている。この絶縁部材４は独立した製造工程で製造
され（製造方法は後述）、第一の半導体チップ１と第二
の半導体チップ２との接合時に挿入されるものであり、
しかもその厚さは接合後の第一の半導体チップ１と第二
の半導体チップ２との間隔より小さく、接合後のバンプ
１ａ，２ａの径より大きな逃げ孔が設けられているか
ら、接合後においても固定されていない。尚、この逃げ
孔は、図１(B) では角形であるが、他の形（円形等）で
あってもよい。
【００１３】図２は絶縁部材の製造方法を示す断面図で
ある。先ず、基板１１（例えばＳｉウェーハ）上に約
０.5μｍのネガ型フォトレジスト膜１２を形成し、その
上に約10μｍのポリイミド樹脂膜１３を形成し、更にそ
の上にポジ型フォトレジスト膜１４を形成する（図２
(a) 参照）。次にポジ型フォトレジスト膜１４を紫外線
で所望のパターンを露光した後、これをアルカリ現像液
で現像する。この現像液でポリイミド樹脂膜１３もエッ
チングされて所望のパターンが形成される（図２(b) 参
照）。
ある。先ず、基板１１（例えばＳｉウェーハ）上に約
０.5μｍのネガ型フォトレジスト膜１２を形成し、その
上に約10μｍのポリイミド樹脂膜１３を形成し、更にそ
の上にポジ型フォトレジスト膜１４を形成する（図２
(a) 参照）。次にポジ型フォトレジスト膜１４を紫外線
で所望のパターンを露光した後、これをアルカリ現像液
で現像する。この現像液でポリイミド樹脂膜１３もエッ
チングされて所望のパターンが形成される（図２(b) 参
照）。
【００１４】その後、残ったポジ型フォトレジスト膜１
４を剥離液で除去し、更に下地のネガ型フォトレジスト
膜１２を溶解してパターニングされたポリイミド樹脂膜
１３を基板１１から分離する（図２(c) 参照）。このポ
リイミド樹脂膜１３が前述の絶縁部材４に相当する。
４を剥離液で除去し、更に下地のネガ型フォトレジスト
膜１２を溶解してパターニングされたポリイミド樹脂膜
１３を基板１１から分離する（図２(c) 参照）。このポ
リイミド樹脂膜１３が前述の絶縁部材４に相当する。
【００１５】以上のような本発明に係るハイブリッド型
ＩＲＣＣＤは、常温〜77Ｋの熱サイクルを繰り返しても
バンプ短絡による欠陥画素の発生はなかった。本発明は
以上の実施例に限定されることなく、更に種々変形して
実施することが出来る。ＩＲＣＣＤ以外のハイブリッド
型半導体装置であっても、本発明は有効である。
ＩＲＣＣＤは、常温〜77Ｋの熱サイクルを繰り返しても
バンプ短絡による欠陥画素の発生はなかった。本発明は
以上の実施例に限定されることなく、更に種々変形して
実施することが出来る。ＩＲＣＣＤ以外のハイブリッド
型半導体装置であっても、本発明は有効である。
【００１６】
【発明の効果】以上説明したように、本発明によれば、
熱膨張率の異なる二つの半導体チップを金属のバンプで
接合した半導体装置において、熱サイクルを繰り返し受
けても金属バンプの短絡が生じない高品質の半導体装置
を提供することが出来る。
熱膨張率の異なる二つの半導体チップを金属のバンプで
接合した半導体装置において、熱サイクルを繰り返し受
けても金属バンプの短絡が生じない高品質の半導体装置
を提供することが出来る。
【図１】 本発明の半導体装置の実施例を示す図であ
る。
る。
【図２】 絶縁部材の製造方法を示す断面図である。
【図３】 従来の半導体装置の例を示す断面図である。
【図４】 従来の半導体装置の問題点を示す断面図であ
る。
る。
１ 第一の半導体チップ １ａ バンプ ２ 第二の半導体チップ ２ａ バンプ ３ 絶縁部材 １１ 基板 １２ ネガ型フォトレジスト膜 １３ ポリイミド樹脂膜 １４ ポジ型フォトレジスト膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/60 ３１１ Ｑ 6918−4Ｍ 27/146
Claims (2)
- 【請求項１】 複数のバンプ(1a)を備えた第一の半導体
チップ(1) と、複数のバンプ(2a)を備え且つ該第一の半
導体チップ(1) とは熱膨張率の異なる第二の半導体チッ
プ(2) とを、該バンプ(1a, 2a)で接合してなる半導体装
置において、 該第一の半導体チップ(1) と該第二の半導体チップ(2)
の間に、該バンプ(1a,2a)の接合体の総ての隣接相互間
を隔て、且つ該第一の半導体チップ(1) と該第二の半導
体チップ(2) のいずれにも固着されていない絶縁部材
(3) を有していることを特徴とする半導体装置。 - 【請求項２】 前記第一の半導体チップ(1) を製造する
工程と、前記第二の半導体チップ(2) を製造する工程
と、前記絶縁部材(3) を製造する工程とをそれぞれ独立
して有し、該絶縁部材(3) を該第一の半導体チップ(1)
と該第二の半導体チップ(2) との間に挿入して該第一の
半導体チップ(1) と該第二の半導体チップ(2) とを前記
バンプ(1a, 2a)で接合することを特徴とする請求項１記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5297130A JPH07153905A (ja) | 1993-11-29 | 1993-11-29 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5297130A JPH07153905A (ja) | 1993-11-29 | 1993-11-29 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07153905A true JPH07153905A (ja) | 1995-06-16 |
Family
ID=17842600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5297130A Withdrawn JPH07153905A (ja) | 1993-11-29 | 1993-11-29 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07153905A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2154720A1 (en) | 2008-08-14 | 2010-02-17 | L-3 Communications Cincinnati Electronics | Pixel interconnect insulators and methods thereof |
| JP2012508470A (ja) * | 2008-11-07 | 2012-04-05 | レイセオン カンパニー | 読み出し集積チップとの酸化物結合に適した検出器の作成方法 |
| US8174118B2 (en) | 2009-01-05 | 2012-05-08 | Sumitomo Electric Industries, Ltd. | Detection device and method for manufacturing the same |
-
1993
- 1993-11-29 JP JP5297130A patent/JPH07153905A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2154720A1 (en) | 2008-08-14 | 2010-02-17 | L-3 Communications Cincinnati Electronics | Pixel interconnect insulators and methods thereof |
| US7777186B2 (en) | 2008-08-14 | 2010-08-17 | L-3 Communications Cincinnati Electronics Corporation | Pixel interconnect insulators and methods thereof |
| JP2012508470A (ja) * | 2008-11-07 | 2012-04-05 | レイセオン カンパニー | 読み出し集積チップとの酸化物結合に適した検出器の作成方法 |
| US8174118B2 (en) | 2009-01-05 | 2012-05-08 | Sumitomo Electric Industries, Ltd. | Detection device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104733486A (zh) | 图像传感器器件及其制造方法和半导体器件制造方法 | |
| TWI499047B (zh) | 形成半導體元件的方法及成像裝置 | |
| JP6505180B2 (ja) | 平坦なマイクロレンズを有する固体撮像素子の製造方法 | |
| JP6003283B2 (ja) | 赤外線検知素子の製造方法、および赤外線検知素子 | |
| US5236871A (en) | Method for producing a hybridization of detector array and integrated circuit for readout | |
| JP2008052004A (ja) | レンズアレイ及び固体撮像素子の製造方法 | |
| JP2012175078A (ja) | 固体撮像装置、および、その製造方法、電子機器、半導体装置 | |
| CN114664974B (zh) | 红外焦平面器件芯片及制备方法、读出电路及其制备方法 | |
| JP6732039B2 (ja) | 直接読み取りピクセルアライメント | |
| JP2005259828A (ja) | 固体撮像素子及びその製造方法 | |
| WO1998057376A1 (en) | Interconnection technique for hybrid integrated devices | |
| WO1994017557A1 (en) | Thermally matched readout/detector assembly and method for fabricating same | |
| JPH07153905A (ja) | 半導体装置とその製造方法 | |
| US4364973A (en) | Method for fabricating a solid-state imaging device using photoconductive film | |
| US10644061B2 (en) | Photodetector-arrays and methods of fabrication thereof | |
| JPS6137798B2 (ja) | ||
| KR101768292B1 (ko) | 이미지 센서 소자, 이미지 센서 소자 제조 방법 및 반도체 소자 제조 방법 | |
| JPH1187682A (ja) | ハイブリッド型半導体装置及びその製造方法 | |
| JPH05343407A (ja) | 基板接続用バンプ電極 | |
| Ziegler et al. | Long linear HgCdTe arrays with superior temperature cycling reliability | |
| JPS59112652A (ja) | 半導体撮像装置 | |
| JP2576383B2 (ja) | バンプ接合によるハイブリッド構造素子の製造方法 | |
| JPH0697173A (ja) | 半導体装置およびその製造方法 | |
| KR20060077672A (ko) | 씨모스 이미지 센서 및 그의 제조방법 | |
| JPH05218377A (ja) | 半導体光検知器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010130 |