CN104733486A - 图像传感器器件及其制造方法和半导体器件制造方法 - Google Patents

图像传感器器件及其制造方法和半导体器件制造方法 Download PDF

Info

Publication number
CN104733486A
CN104733486A CN201410795045.2A CN201410795045A CN104733486A CN 104733486 A CN104733486 A CN 104733486A CN 201410795045 A CN201410795045 A CN 201410795045A CN 104733486 A CN104733486 A CN 104733486A
Authority
CN
China
Prior art keywords
crystal wafer
substrate
semiconductor crystal
interconnection structure
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410795045.2A
Other languages
English (en)
Other versions
CN104733486B (zh
Inventor
陈愉婷
蔡纾婷
陈思莹
林政贤
杨敦年
刘人诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104733486A publication Critical patent/CN104733486A/zh
Application granted granted Critical
Publication of CN104733486B publication Critical patent/CN104733486B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/201—Integrated devices having a three-dimensional layout, e.g. 3D ICs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了图像传感器器件及其制造方法以及半导体器件制造方法。在一些实施例中，制造半导体器件的方法包括将第一半导体晶圆接合至第二半导体晶圆，第一半导体晶圆包括衬底和连接至衬底的互连结构。该方法包括从第一半导体晶圆去除衬底的部分以暴露互连结构的部分。

Description

图像传感器器件及其制造方法和半导体器件制造方法
相关申请的交叉引用
本申请与2013年3月15日提交的标题为“Interconnect Structure andMethod”的以下共同代决和共同受让的专利申请第13/839,860号相关，其全部内容结合于此作为参考。
技术领域
本发明涉及集成电路器件，更具体地，涉及图像传感器器件及其制造方法和半导体器件制造方法。
背景技术
半导体器件用于各种电子应用中，作为实例，诸如个人计算机、手机、数码相机和其他电子设备。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层以及使用光刻图案化或加工衬底和/或各个材料层以在衬底和/或各个材料层上形成电路组件和元件来制造半导体器件。通常在单个半导体晶圆上制造数十或数百个集成电路。通过沿着划线锯切集成电路来分割单独的管芯。例如，然后将单独的管芯分别封装在多芯片模块、其他类型的封装中或者直接在最终应用中使用。
通常在半导体晶圆的前侧上形成集成电路管芯。集成电路管芯可以包括诸如晶体管、二极管、电阻器、电容器和其他器件的各种电子组件。集成电路管芯可以包括各种功能，诸如逻辑功能、存储功能、处理器和/或其他功能。
互补金属氧化物半导体(CMOS)图像传感器(CIS)器件是在一些相机、手机和其他器件中用来采集图像的半导体器件。背照式(BSI)图像传感器是CIS器件，其中，光从衬底的背侧进入，而不是从前侧进入。在一些应用中，由于光的反射减少，BSI传感器能够比前照式图像传感器采集更多的图像信号。
发明内容
为了解决现有技术中存在的问题，本发明提供了一种制造半导体器件的方法，所述方法包括：将第一半导体晶圆接合至第二半导体晶圆，所述第一半导体晶圆包括衬底和连接至所述衬底的互连结构；以及从所述第一半导体晶圆去除所述衬底的部分以暴露所述互连结构的部分。
在上述方法中，其中，去除所述衬底的所述部分包括从所述互连结构的接触焊盘上方去除所述部分。
在上述方法中，其中，去除所述衬底的所述部分包括从所述互连结构的接触焊盘区上方去除所述部分。
在上述方法中，其中，去除所述衬底的所述部分包括从所述半导体器件的划线区上方去除所述部分。
在上述方法中，其中，所述衬底包括第一衬底，所述互连结构包括第一互连结构，所述第二半导体晶圆包括第二衬底和设置在所述第二衬底上方的第二互连结构，并且，将所述第一半导体晶圆接合至所述第二半导体晶圆包括将所述第一互连结构接合至所述第二互连结构。
在上述方法中，其中，所述第一半导体晶圆包括传感器芯片，所述传感器芯片包括设置在所述衬底中的像素阵列区。
在上述方法中，其中，所述第一半导体晶圆包括传感器芯片，所述传感器芯片包括设置在所述衬底中的像素阵列区，其中，所述第一半导体晶圆包括设置在所述像素阵列区上方的滤色镜材料、以及设置在所述滤色镜材料上方的透镜材料。
根据本发明的另一方面，提供了一种制造图像传感器器件的方法，所述方法包括：将第一半导体晶圆接合至第二半导体晶圆，所述第一半导体晶圆包括衬底和连接至所述衬底的互连结构；去除所述衬底的部分以暴露所述互连结构的部分；以及分割所述第一半导体晶圆和所述第二半导体晶圆以形成多个图像传感器器件。
在上述方法中，其中，去除所述衬底的部分包括：去除接近划线区的所述衬底的部分、从所述互连结构的接触焊盘上方去除所述衬底的部分、从所述互连结构的多个接触焊盘上方去除所述衬底的部分、从所述互连结构的接触焊盘区上方去除所述衬底的部分或它们的组合。
在上述方法中，其中，将所述第一半导体晶圆接合至所述第二半导体晶圆包括电介质与电介质接合、金属与金属接合、金属与电介质接合或它们的组合。
在上述方法中，其中，所述方法还包括：在将所述第一半导体晶圆接合至所述第二半导体晶圆之前，使所述第一半导体晶圆反转。
在上述方法中，其中，所述第二半导体晶圆包括形成在所述第二半导体晶圆中的多个通孔。
在上述方法中，其中，所述第二半导体晶圆包括形成在所述第二半导体晶圆中的多个通孔，其中，所述方法还包括将导电材料连接至所述第二半导体晶圆的所述多个通孔中的每个。
在上述方法中，其中，所述第二半导体晶圆包括形成在所述第二半导体晶圆中的多个通孔，其中，所述方法还包括将导电材料连接至所述第二半导体晶圆的所述多个通孔中的每个，其中，连接所述导电材料包括连接焊料球、微凸块、可控塌陷芯片连接(C4)凸块或它们的组合。
根据本发明的又一方面，提供了一种图像传感器器件，包括：第一半导体芯片，所述第一半导体芯片包括衬底和设置在所述衬底上方的互连结构；以及第二半导体芯片，接合至所述第一半导体芯片，其中，暴露所述第一半导体芯片的所述互连结构的部分。
在上述器件中，其中，所述第一半导体芯片的所述互连结构的暴露部分包括选自基本由接近划线区、所述互连结构的接触焊盘、所述互连结构的多个接触焊盘、所述互连结构的接触焊盘区和它们的组合组成的组中的所述图像传感器器件的区域。
在上述器件中，其中，所述衬底包括第一衬底，所述互连结构包括第一互连结构，所述第二半导体芯片包括连接至第二衬底的第二互连结构，并且，所述第一互连结构中的导电部件、导线、导电通孔或浅沟槽隔离(STI)区包括与所述第二互连结构中的导电部件、导线、导电通孔或浅沟槽隔离(STI)区相反的形状。
在上述器件中，其中，所述第一半导体芯片包括传感器芯片，并且，所述第二半导体芯片包括专用集成电路(ASIC)芯片。
在上述器件中，其中，所述图像传感器器件包括堆叠的互补金属氧化物半导体(CMOS)图像传感器(CIS)器件。
在上述器件中，其中，所述图像传感器器件包括背照式(BSI)图像传感器器件。
附图说明
为了更完全地理解本发明及其优势，现在将结合附图所进行的以下描述作为参考，其中：
图1示出了根据本发明的一些实施例的正接合在一起的两个半导体晶圆的截面图；
图2是根据一些实施例的在接合工艺之后的包括两个半导体晶圆的半导体器件的截面图；
图3是根据一些实施例的在已经去除半导体晶圆中的一个的衬底的部分之后的半导体器件的截面图；
图4是根据一些实施例的图3中示出的半导体器件的顶视图；
图5是根据一些实施例的半导体器件的截面图，其中，半导体晶圆中的一个包括形成在其中的通孔；
图6是根据一些实施例的半导体器件的顶视图，而图7和图8是根据一些实施例的半导体器件的截面图；
图9是根据一些实施例的半导体器件的顶视图，而图10是根据一些实施例的半导体器件的截面图；
图11是根据一些实施例的半导体器件的顶视图，而图12是根据一些实施例的半导体器件的截面图；
图13是根据一些实施例的半导体器件的顶视图，而图14是根据一些实施例的半导体器件的截面图；以及
图15是根据本发明的一些实施例的制造半导体器件的方法的流程图。
除非另有声明，否则不同的图中的相应的标号和符号指的是相应的部分。图绘制为清楚地说明实施例的相关方面，并且不必按比例绘制。
具体实施方式
下面详细地讨论了本发明的一些实施例的制造和使用。然而，应该理解，本发明提供了许多可以体现在各种具体上下文中的适用的发明构思。讨论的具体实施例仅是说明制造和使用本发明的具体方式，并且不限制本发明的范围。
本发明的一些实施例涉及半导体器件和图像传感器器件制造方法。本文中将描述新的图像传感器器件、半导体器件及其制造方法。
首先参照图1，示出了根据本发明的一些实施例的接合在一起的两个半导体晶圆120a和120b的截面图。根据一些实施例，使用晶圆接合技术将第一半导体晶圆120a接合至第二半导体晶圆120b以制造半导体器件100(见图2)。使用本文中将描述的方法接合和加工第一半导体晶圆120a和第二半导体晶圆120b。由第一半导体晶圆120a和第二半导体晶圆120b形成多个半导体器件100，并且然后沿着划线区分割第一半导体晶圆120a和第二半导体晶圆120b以使半导体器件100与晶圆分离。然而，在本发明的一些图中，仅示出了包括半导体晶圆120a和120b的部分的一个半导体器件100，半导体晶圆120a和120b的部分包括半导体芯片120a和120b，半导体芯片120a和120b组成在分割工艺之前的半导体晶圆120a和120b的部分。因此，元件标号120a在本文中用于指的是第一半导体晶圆或第一半导体芯片，而元件标号120b在本文中用于指的是第二半导体晶圆或第二半导体芯片。
再次参照图1，首先，提供了第一半导体晶圆120a。第一半导体晶圆120a包括衬底102a和设置在衬底102a上方的互连结构104a。例如，衬底102a可以包括半导体衬底并且可以被绝缘层覆盖，半导体衬底包括硅或其他半导体材料。衬底102a可以包括有源组件或电路(未示出)。例如，衬底102a可以包括位于单晶硅上方的氧化硅。衬底102a可以包括导电层或半导体元件，即，晶体管、二极管、电容器、电阻器、电感器等。化合物半导体(作为实例，GaAs、InP、Si/Ge或SiC)可以用于代替硅。作为实例，衬底102a可以包括绝缘体上硅(SOI)或绝缘体上锗(GOI)衬底。衬底102a在本文中也称为第一衬底102a。
互连结构104a包括金属间电介质(IMD)106a，IMD 106a包括多个绝缘材料层。互连结构104a和IMD 106a在本文中也分别称为第一互连结构104a和第一IMD 106a。IMD 106a包括形成在其中的多条导线108a和多个导电通孔110a。例如，IMD 106a、导线108a和导电通孔110a在水平和垂直方向上为第一半导体晶圆120a提供电连接。作为实例，IMD 106a的绝缘材料层可以包括二氧化硅、氮化硅、低介电常数(k)绝缘材料(具有小于二氧化硅的介电常数或k值(例如，k值为约3.9或更小)的介电常数或k值)、超低k(ELK)介电材料(具有约3.0或更小的k值)或其他类型的材料。
作为实例，导线108a和导电通孔110a可以包括诸如Cu、Al、它们的合金的材料、其他导电材料、晶种层、阻挡层或它们的组合或多层。具有梯形或其他形状并且包括与所描述的导线108a和导电通孔110a的材料类似的材料的多个导电部件112a也可以形成在IMD 106a中。在一些实施例，接触焊盘114形成为接近IMD 106a的表面，该表面接近或邻近第一衬底102a。作为实例，接触焊盘114可以包括Cu、Cu合金、Al或其他导电材料。作为实例，可以使用镶嵌工艺和/或消减蚀刻技术在IMD 106a中形成导线108a、导电通孔110a、导电部件112a和接触焊盘114。可选地，IMD106a、导线108a、导电通孔110a、导电部件112a和接触焊盘114可以包括其他材料并且可以使用其他方法形成。
提供了第二半导体晶圆120b。第二半导体晶圆120b也包括衬底102b和连接至衬底102b的互连结构104b。衬底102b和互连结构104b在本文中也称为第二衬底102b和第二互连结构104b。互连结构104b包括IMD106b，IMD 106b在本文中也称为第二IMD 106b。在一些实施例中，IMD106b包括形成在其中的多条导线108b、导电通孔110b和/或导电部件112b。例如，衬底102b、IMD 106b、导线108b、导电通孔110b和导电部件112b可以包括与所描述的第一半导体晶圆120a的衬底102a、IMD 106a、导线108a、导电通孔110a和导电部件112a的材料和形成方法类似的材料和形成方法。
例如，在一些实施例中，采用第二半导体晶圆120b以执行与第一半导体晶圆120a不同的功能。作为实例，在一些实施例中，第一半导体晶圆120a包括传感器器件，而第二半导体晶圆120b包括专用集成电路(ASIC)器件。如图1中的幻影(例如，虚线)所示，在一些实施例中，第一半导体晶圆120a包括阵列区116，阵列区116包括形成在衬底102a内的像素阵列。在一些实施例中，在阵列区116上方形成滤色镜材料/透镜材料118。例如，在阵列区116中的像素阵列上方形成滤色镜材料，并且在滤色镜材料上方形成透镜材料。阵列区116中的像素用于感测接收的图像。例如，当半导体器件100(图1中未示出；见图2)用作背照式(BSI)图像传感器时，滤色镜材料用于将光分成红-绿-蓝(R、G或B)原始元素。作为另一实例，在一些实施例中，滤色镜材料包括光敏材料。作为实例，在一些实施例中，透镜材料可以包括微透镜材料。可选地，滤色镜材料和透镜材料可以包括其他材料。在一些实施例中，不包括滤色镜材料或透镜材料，或者滤色镜和透镜材料118均不包括，并且阵列区116可以包括除了像素之外的其他类型的器件。阵列区116在本文中(例如，在一些权利要求中)也称为像素阵列区116。
如图1和图2所示，在一些实施例中，第一半导体晶圆120a反转并且接合至第二半导体晶圆120b。例如，在一些实施例中，第一半导体晶圆120a的第一互连结构104a接合至第二半导体晶圆120b的第二互连结构104b。例如，在一些实施例中，第一半导体晶圆120a的第一IMD 106a接合至第二半导体晶圆120b的第二IMD 106b。
可以使用合适的晶圆接合技术将第一半导体晶圆120a接合至第二半导体晶圆120b。例如，可以使用电介质与电介质接合、金属与金属接合、金属与电介质接合或它们的组合将第一半导体晶圆120a接合至第二半导体晶圆120b。用于晶圆接合的常用的接合技术的一些实例包括直接接合、化学活化接合、等离子体活化接合、阳极接合、共晶接合、玻璃熔块接合、粘合接合、热压接合、反应接合等。在将第一半导体晶圆120a与第二半导体晶圆120b接合在一起之后，第一半导体晶圆120a与第二半导体晶圆120b之间的界面可以提供第一半导体晶圆120a与第二半导体晶圆120b之间的导电路径。根据一些实施例，在直接接合工艺中，可以使用金属与金属接合(例如，铜与铜接合)、电介质与电介质接合(例如，氧化物与氧化物接合)、金属与电介质接合(例如，氧化物与铜接合)、它们的任何组合等实现第一半导体晶圆120a与第二半导体晶圆120b之间的连接。作为另一实例，在一些实施例中，使用诸如铜与氮氧化硅(Cu-SiON)接合工艺的合适的金属与电介质接合技术将第一半导体晶圆120a与第二半导体晶圆120b接合在一起。
图2是根据一些实施例的在接合工艺之后的包括两个半导体晶圆120a和120b的半导体器件100的截面图。在一些实施例中，半导体器件100包括图像传感器器件。根据一些实施例，图像传感器器件可以包括堆叠的互补金属氧化物半导体(CMOS)图像传感器(CIS)器件和/或BSI图像传感器器件。可选地，半导体器件100可以包括其他类型的器件。
在一些实施例中，由于在接合工艺之前使第一半导体晶圆120a反转，所以第一互连结构104a中的导电部件112a、导线108a、导电通孔110a和/或浅沟槽隔离(STI)区(未示出；例如，在衬底102a可以形成STI区)可以包括与第二互连结构104b中的导电部件112b、导线108b、导电通孔110b和/或STI区(也未示出；例如，在衬底102b中可以形成STI区)的至少一些相反的形状。作为实例，多边形的导电部件112a包括从多边形的导电部件112b反转的镜像形状，并且通孔110a包括从通孔110b反转的形状。例如，在其他实施例中，在接合工艺之前可以不使第一半导体晶圆120a反转，并且第一互连结构104a中的导电部件112a、导线108a、导电通孔110a和/或STI区包括相对于第二互连结构104b中的导电部件112b、导线108b、导电通孔110b和/或STI区的至少一些的形状类似的形状和方位(未示出)。
如图1所示，在一些实施例中，接触焊盘114可以与IMD 106a基本共面。如图2所示，在其他实施例中，接触焊盘114可以包括设置在IMD 106a的顶面上方的部分，例如，边缘部分。在一些实施例中，接触焊盘114可以包括球下金属化(UBM)结构或钝化后互连(PPI)结构的接触件。作为实例，在一些实施例中，之后可以将诸如焊料球、微凸块、可控塌陷芯片连接(C4)凸块或它们的组合的导电材料附接至接触焊盘114，以用于电连接至第一半导体晶圆120a。作为另一实例，在其他实施例中，接触焊盘114可以包括引线接合焊盘，并且之后可以将引线接合件附接至接触焊盘114，以用于电连接至第一半导体晶圆120a。接触焊盘114可以可选地包括其他类型的接触焊盘，并且其他类型的结构和技术可以用于制造至接触焊盘114的电连接。
图3是根据一些实施例的在已经去除半导体晶圆中的一个(例如，第一半导体晶圆120a)的衬底102a的部分之后的半导体器件100的截面图。根据本发明的一些实施例，从第一半导体晶圆120a去除衬底102a的部分以暴露互连结构104a的部分。根据一些实施例，去除的衬底102a的部分包括a)接近划线区122，b)设置在互连结构104a的接触焊盘114上方，c)设置在互连结构104a的多个接触焊盘114上方，d)设置在互连结构104a的接触焊盘区124上方，或者a)、b)、c)和/或d)的组合的衬底102a的部分。
在一些实施例中，可以使用光刻工艺去除第一衬底102a的部分。例如，可以在第一衬底102a上方沉积或形成光刻胶的层(未示出)，并且然后使用光刻工艺图案化光刻胶的层。光刻工艺可以包括将光刻胶的层曝光于通过光刻掩模(具有位于其上的期望的图案)传输或从该光刻掩模反射的光或能量。显影光刻胶的层，并且取决于光刻胶的层是正性或负性光刻胶，灰化或蚀刻掉光刻胶的层的曝光部分或未曝光部分。然后光刻胶的层用作蚀刻掩模，同时使用蚀刻工艺蚀刻掉衬底102a的部分。硬掩模材料(也未示出)也可以包括在衬底102a和光刻胶的层之间。作为另一实例，可以将光刻胶的层中的图案转印至硬掩模材料，并且硬掩模或者光刻胶的层和硬掩模可以用作蚀刻掩模，同时使用蚀刻工艺蚀刻掉衬底102a的部分。可选地，可以使用其他方法去除衬底102a的部分。
例如，在一些实施例中，可以使用背侧划线(BSSL)蚀刻工艺或其他蚀刻工艺去除衬底102a的部分。在一些实施例中，在接合工艺之后去除衬底102a的部分。在其他实施例中，可以在接合工艺之前从第一半导体晶圆120a去除衬底102a的部分(图中未示出)。
在图3至图5中示出的实施例中，从互连结构104a的接触焊盘区124上方以及也从半导体器件100的划线区122上方去除衬底102a的部分。接触焊盘区124包括多个接触焊盘114和接近接触焊盘114的区域。例如，在图4中示出的顶视图中，接触焊盘区124包括与接触焊盘114的侧边间隔开预定距离(作为实例，诸如几微米至约10微米)的框架的形状。可选地，接触焊盘区124可以与接触焊盘114的侧边间隔开其他尺寸。在一些实施例中，接触焊盘区124可以设置在所有的接触焊盘114周围。在其他实施例中，接触焊盘区124设置在一些接触焊盘114周围。在示出的实施例中，衬底102a留在半导体器件100的中心区中；可选地，衬底102a可以留在除了中心区之外的其他区域中，并且接触焊盘区124可以包括其他形状。
图3是沿着图4的线3-3’截取的图4中示出的半导体器件100的截面图。在一些实施例中，接触焊盘114以行的方式设置在衬底102a的外周周围。可选地，接触焊盘114可以布置为其他配置。划线区122设置在半导体器件100的边缘处。划线区122包括其中多个半导体器件100将使用锯切和/或激光从第一半导体晶圆120a和第二半导体晶圆120b彼此分离(例如，分割)以形成单独的半导体器件100的区域，单独的半导体器件100包括接合在一起的半导体芯片120a和120b。
在图3中示出的实施例中，在第二半导体晶圆120b中未设置通孔。可以使用暴露的接触焊盘114制造用于半导体器件100的电连接。例如，引线接合件(未示出)的一端可以连接至接触焊盘114，并且引线接合件的相对端可以连接至位于第一衬底102a的表面上的接触焊盘(也未示出)。作为另一实例，引线接合件的一端可以连接至接触焊盘114，并且引线接合件的相对端可以连接至另一外部器件(也未示出)。可选地，可以使用其他器件和技术制造至接触焊盘114的电连接。
图5是根据一些实施例的半导体器件100的截面图。如图3和图4所示，从互连结构104b的接触焊盘区124上方以及也从半导体器件100的划线区122上方去除衬底102a的部分。然而，在图5中示出的实施例中，第二半导体晶圆120b包括形成在其中的多个通孔126。例如，可以在半导体器件120b内形成一个或多个通孔126，通孔126为半导体器件100提供垂直电连接。在一些实施例中，可以使用专利申请(2013年3月15日提交的标题为“Interconnect Structure and Method”的第13/839,860号，其全部内容结合于此作为参考)中描述的方法形成通孔126。可选地，其他方法可以用于形成通孔126。例如，可以通过在第二半导体晶圆120b钻孔或图案化孔、用绝缘材料作孔的衬垫以及用导电材料填充孔来形成通孔126。在一些实施例中，可以在半导体晶圆120a和120b的接合工艺之前或之后形成通孔126。
通孔126至少部分地延伸穿过第二半导体晶圆120b并且为第二半导体晶圆120b提供垂直电连接，例如，提供从第二半导体晶圆120b的上层至底面的电连接，或者提供第二半导体晶圆120b的各个材料层之间的电连接。在一些实施例中，通孔126可以延伸穿过第二半导体晶圆120b至第一半导体晶圆120a和/或至少部分地延伸穿过第一半导体晶圆120a，从而提供第一半导体晶圆120a和第二半导体晶圆120b之间的垂直电连接。
接触焊盘(未示出)可以连接至通孔126，从而使得可以制造至半导体器件100的底部的电连接。在其他实施例中，不包括接触焊盘，并且可以制造直接至通孔126的电连接。在一些实施例中，导电材料128可以连接至第二半导体晶圆120b的多个通孔126中的每个或者连接至接触焊盘(接触焊盘连接至通孔126)。例如，导电材料128可以包括诸如焊料或其他材料的共晶材料。导电材料128可以包括焊料球、微凸块、C4凸块或它们的组合。导电材料128可以可选地包括非球形连接件。在一些实施例中，导电材料128不包括在半导体器件100上。
半导体器件100可以包括设置在第二半导体晶圆120b的底面上的绝缘材料130，也在图5中示出。例如，绝缘材料130可以包括钝化层并且可以包括聚酰亚胺或其他材料。在一些实施例中，绝缘材料130不包括在半导体器件100上。
应该注意，在图5至图14中，未包括或标记图1至图4中示出的一些元件，诸如互连结构104a和104b以及IMD 106a和106b。为了第一半导体晶圆120a和第二半导体晶圆120b的部分的更详细的视图，可以再次参照图1至图4。
图6是根据一些实施例的半导体器件100的顶视图，并且图7和图8是根据一些实施例的半导体器件100的截面图。在这些实施例中，从互连结构104a的接触焊盘区124上方去除衬底102a。例如，衬底102a留在半导体器件100的划线区122和中心区上方。图7是沿着图6的线7-7’截取的半导体器件100的截面图。图8示出了类似于图5中示出的实施例的一些实施例，其中，在第二半导体晶圆120b中形成通孔126，并且导电材料128和绝缘材料130可以或可以不包括在半导体器件100上。
图9是根据一些实施例的半导体器件100的顶视图，并且图10是根据一些实施例的半导体器件100的截面图。仅从半导体器件100的划线区122上方去除衬底102a的部分。衬底102a留在接触焊盘114和接触焊盘区124上方(未在图9和图10中示出；见图4和图6)。在这些实施例中，由于接触焊盘114和接触焊盘区124仍由衬底102a覆盖并且不能用于电连接，所以如图10所示，通孔126包括在半导体器件100中，在一些实施例中，通孔126部分地延伸穿过第二半导体晶圆120b、完全延伸穿过第二半导体晶圆120b、或者完全延伸穿过第二半导体晶圆120b并且至少部分地延伸穿过第一半导体晶圆120a。如图5和图8中示出的实施例所述，导电材料128和绝缘材料130可以或可以不包括在半导体器件100上。
图11是根据一些实施例的半导体器件100的顶视图，并且图12是根据一些实施例的半导体器件100的截面图。在这些实施例中，仅从接触焊盘114上方去除衬底102a的部分。例如，衬底102a留在半导体器件100的划线区122上方。在一些实施例中，从接触焊盘114的至少部分的正上方去除衬底102a。
图13是根据一些实施例的半导体器件100的顶视图，并且图14是根据一些实施例的半导体器件100的截面图。从互连结构104b的接触焊盘114上方以及也从半导体器件100的划线区122上方去除衬底102a的部分。
例如，在图11至图14中示出的实施例中，可以从互连结构104a的所有的接触焊盘114上方去除衬底102a的部分，或者可以从互连结构104a的一个或一些接触焊盘114上方去除衬底102a的部分。在一些实施例中，衬底102a的部分可以留在接触焊盘114上方，例如，留在接触焊盘114的边缘区域中(未示出)。
例如，如图5、图8和图10所示，在一些实施例中，图9至图14中示出的实施例也可以包括形成在第二半导体晶圆120b中的通孔126。例如，导电材料128和/或绝缘材料130也可以包括在第二半导体晶圆120b上，或者导电材料128和/或绝缘材料130可以不包括在第二半导体晶圆120b上。
在将半导体晶圆120a和120b接合在一起并且从第一半导体晶圆120a去除第一衬底102a的部分之后，沿着划线区122中的划线分割半导体器件100(例如，接合的半导体晶圆120a和120b)以形成多个器件。在一些实施例中，多个器件包括多个图像传感器器件。在一些实施例中，在分割工艺期间从器件完全地去除划线区122。在其他实施例中，在分割工艺之后，划线区122的部分留在器件上。在分割工艺之后，每个器件中的第一半导体晶圆120a的部分在本文中(例如，在一些权利要求中)也称为第一半导体芯片120a，并且每个器件中的第二半导体晶圆120b的部分在本文中也称为第二半导体芯片120b。
图15是根据本发明的一些实施例的制造半导体器件100(也见图1至图3)的方法的流程图150。在步骤152中，将第一半导体晶圆120a接合至第二半导体晶圆120b，第一半导体晶圆120a包括衬底102a和连接至衬底102a的互连结构104a。在步骤154中，从第一半导体晶圆120a去除衬底102a的部分以暴露互连结构104a的部分。
本发明的一些实施例包括制造半导体器件和图像传感器器件的方法。本发明的一些实施例也包括已经使用本文中描述的新方法制造的半导体器件和图像传感器器件。
本发明的一些实施例的优势包括提供新的半导体器件100和图像传感器器件100，半导体器件100和图像传感器器件100包括接合在一起的两个半导体芯片120a和120b，半导体芯片120a和120b可以包括各种互连配置和选择。在一些实施例中，图像传感器器件100包括堆叠的CIS器件，堆叠的CIS器件将具有不同特征的半导体芯片120a和120b集成为单个半导体器件100或图像传感器器件100。最佳制造工艺可以用于分别制造第一半导体芯片120a和第二半导体芯片120b，并且然后将半导体芯片120a和120b接合在一起。在一些实施例中，去除衬底102a的部分以暴露接触焊盘114，从而使得接触焊盘114可以用于制造电连接，在一些实施例中，该电连接减少了需要的金属布线和芯片面积。在一些实施例中，本文中描述的新的制造方法提供了产生较低功耗和增大的操作速度的灵活应用。本发明的各个实施例提供了半导体器件100的各种配置和外观。此外，新的半导体器件100和图像传感器器件100的结构和设计在制造工艺流程中可容易地实现。
根据本发明的一些实施例，一种制造半导体器件的方法包括将第一半导体晶圆接合至第二半导体晶圆，第一半导体晶圆包括衬底和连接至衬底的互连结构。从第一半导体晶圆去除衬底的部分以暴露互连结构的部分。
根据其他实施例，一种制造图像传感器器件的方法包括将第一半导体晶圆接合至第二半导体晶圆，第一半导体晶圆包括衬底和连接至衬底的互连结构。去除衬底的部分以暴露互连结构的部分。分割第一半导体晶圆和第二半导体晶圆以形成多个图像传感器器件。
根据其他实施例，一种图像传感器器件包括第一半导体芯片，第一半导体芯片包括衬底和设置在衬底上方的互连结构。图像传感器器件包括接合至第一半导体芯片的第二半导体芯片。暴露第一半导体芯片的互连结构的部分。
在一些实施例中，第一半导体芯片的互连结构的暴露部分包括接近划线区的图像传感器器件的区域、互连结构的接触焊盘、互连结构的多个接触焊盘、互连结构的接触焊盘区和它们的组合。
虽然已经详细描述了本发明的一些实施例及它们的优势，但应该理解，在不背离所附权利要求限定的本发明的精神和范围的情况下，本文中可作出各种变化、替代和改变。例如，本领域普通技术人员将容易理解，可以改变本文中描述的许多部件、功能、工艺和材料，同时仍在本发明的范围内。此外，本申请的范围不旨在局限于说明书中所述的工艺、机器、制造、物质组成、工具、方法和步骤的特定实施例。根据本发明，作为本领域的普通技术人员将轻易地从本发明的公开中理解，可以利用现存的或之后开发的执行与本文中描述的相应实施例基本相同的功能或实现基本相同的结果的工艺、机器、制造、物质组成、工具、方法或步骤。因此，所附权利要求旨在将这些工艺、机器、制造、物质组成、工具、方法或步骤包括在它们的范围内。

Claims (10)

1.一种制造半导体器件的方法，所述方法包括：
将第一半导体晶圆接合至第二半导体晶圆，所述第一半导体晶圆包括衬底和连接至所述衬底的互连结构；以及
从所述第一半导体晶圆去除所述衬底的部分以暴露所述互连结构的部分。
2.根据权利要求1所述的方法，其中，去除所述衬底的所述部分包括从所述互连结构的接触焊盘上方去除所述部分。
3.根据权利要求1所述的方法，其中，去除所述衬底的所述部分包括从所述互连结构的接触焊盘区上方去除所述部分。
4.根据权利要求1所述的方法，其中，去除所述衬底的所述部分包括从所述半导体器件的划线区上方去除所述部分。
5.根据权利要求1所述的方法，其中，所述衬底包括第一衬底，所述互连结构包括第一互连结构，所述第二半导体晶圆包括第二衬底和设置在所述第二衬底上方的第二互连结构，并且，将所述第一半导体晶圆接合至所述第二半导体晶圆包括将所述第一互连结构接合至所述第二互连结构。
6.根据权利要求1所述的方法，其中，所述第一半导体晶圆包括传感器芯片，所述传感器芯片包括设置在所述衬底中的像素阵列区。
7.根据权利要求6所述的方法，其中，所述第一半导体晶圆包括设置在所述像素阵列区上方的滤色镜材料、以及设置在所述滤色镜材料上方的透镜材料。
8.一种制造图像传感器器件的方法，所述方法包括：
将第一半导体晶圆接合至第二半导体晶圆，所述第一半导体晶圆包括衬底和连接至所述衬底的互连结构；
去除所述衬底的部分以暴露所述互连结构的部分；以及
分割所述第一半导体晶圆和所述第二半导体晶圆以形成多个图像传感器器件。
9.根据权利要求8所述的方法，其中，去除所述衬底的部分包括：去除接近划线区的所述衬底的部分、从所述互连结构的接触焊盘上方去除所述衬底的部分、从所述互连结构的多个接触焊盘上方去除所述衬底的部分、从所述互连结构的接触焊盘区上方去除所述衬底的部分或它们的组合。
10.一种图像传感器器件，包括：
第一半导体芯片，所述第一半导体芯片包括衬底和设置在所述衬底上方的互连结构；以及
第二半导体芯片，接合至所述第一半导体芯片，其中，暴露所述第一半导体芯片的所述互连结构的部分。
CN201410795045.2A 2013-03-12 2014-12-18 图像传感器器件及其制造方法和半导体器件制造方法 Active CN104733486B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361777870P 2013-03-12 2013-03-12
US14/133,387 2013-12-18
US14/133,387 US9748304B2 (en) 2013-03-12 2013-12-18 Image sensor devices, methods of manufacture thereof, and semiconductor device manufacturing methods

Publications (2)

Publication Number Publication Date
CN104733486A true CN104733486A (zh) 2015-06-24
CN104733486B CN104733486B (zh) 2018-05-11

Family

ID=51523902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410795045.2A Active CN104733486B (zh) 2013-03-12 2014-12-18 图像传感器器件及其制造方法和半导体器件制造方法

Country Status (3)

Country Link
US (2) US9041206B2 (zh)
CN (1) CN104733486B (zh)
TW (1) TWI509765B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039394A (zh) * 2015-12-31 2017-08-11 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN113644084A (zh) * 2021-08-06 2021-11-12 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150187701A1 (en) 2013-03-12 2015-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices and Methods of Manufacture Thereof
US9076715B2 (en) 2013-03-12 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for connecting dies and methods of forming the same
US9536777B2 (en) 2013-03-13 2017-01-03 Taiwan Semiconductor Manufacutring Company, Ltd. Interconnect apparatus and method
US10056353B2 (en) 2013-12-19 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US9412719B2 (en) 2013-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US9806119B2 (en) * 2014-01-09 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC seal ring structure and methods of forming same
KR102177702B1 (ko) * 2014-02-03 2020-11-11 삼성전자주식회사 비아 플러그를 갖는 비아 구조체 및 반도체 소자
US9425150B2 (en) 2014-02-13 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-via interconnect structure and method of manufacture
US9543257B2 (en) 2014-05-29 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
US9455158B2 (en) 2014-05-30 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
US9449914B2 (en) 2014-07-17 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuits with redistribution lines
US9892952B2 (en) 2014-07-25 2018-02-13 Semiconductor Components Industries, Llc Wafer level flat no-lead semiconductor packages and methods of manufacture
US9741691B2 (en) * 2015-04-29 2017-08-22 Qualcomm Incorporated Power delivery network (PDN) design for monolithic three-dimensional (3-D) integrated circuit (IC)
EP3113216B1 (en) 2015-07-01 2021-05-19 IMEC vzw A method for bonding and interconnecting integrated circuit devices
KR102500813B1 (ko) 2015-09-24 2023-02-17 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9881956B2 (en) * 2016-05-06 2018-01-30 International Business Machines Corporation Heterogeneous integration using wafer-to-wafer stacking with die size adjustment
EP3531445B1 (en) 2016-09-07 2020-06-24 IMEC vzw A method for bonding and interconnecting integrated circuit devices
US11843020B2 (en) 2017-10-30 2023-12-12 Samsung Electronics Co., Ltd. Image sensor
KR102542614B1 (ko) * 2017-10-30 2023-06-15 삼성전자주식회사 이미지 센서
FR3077925B1 (fr) * 2018-02-14 2021-06-18 Commissariat Energie Atomique Circuit integre tridimensionnel face a face de structure simplifiee
CN109449091B (zh) * 2018-11-05 2020-04-10 武汉新芯集成电路制造有限公司 半导体器件的制作方法
US11862602B2 (en) * 2019-11-07 2024-01-02 Adeia Semiconductor Technologies Llc Scalable architecture for reduced cycles across SOC
CN110828372A (zh) * 2019-11-11 2020-02-21 武汉新芯集成电路制造有限公司 金属引线、半导体器件及其制作方法
US11289370B2 (en) 2020-03-02 2022-03-29 Nanya Technology Corporation Liner for through-silicon via
US11502038B2 (en) * 2020-08-03 2022-11-15 Nanya Technology Corporation Semiconductor structure having via through bonded wafers and manufacturing method thereof
US11869872B2 (en) 2021-08-05 2024-01-09 Institute of semiconductors, Guangdong Academy of Sciences Chip stack packaging structure and chip stack packaging method
CN113764337B (zh) * 2021-11-09 2022-02-22 绍兴中芯集成电路制造股份有限公司 导电插塞的制造方法及半导体结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090020842A1 (en) * 2007-07-16 2009-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded bonding pad for backside illuminated image sensor
US20110171582A1 (en) * 2010-01-14 2011-07-14 International Business Machines Corporation Three Dimensional Integration With Through Silicon Vias Having Multiple Diameters
US20120205769A1 (en) * 2011-02-16 2012-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Back side illuminated image sensor with reduced sidewall-induced leakage
US20130277789A1 (en) * 2012-04-18 2013-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for Via Last Through-Vias
CN103426892A (zh) * 2012-05-18 2013-12-04 台湾积体电路制造股份有限公司 垂直集成的图像传感器芯片及其形成方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959705A (en) * 1988-10-17 1990-09-25 Ford Microelectronics, Inc. Three metal personalization of application specific monolithic microwave integrated circuit
US5208726A (en) * 1992-04-03 1993-05-04 Teledyne Monolithic Microwave Metal-insulator-metal (MIM) capacitor-around-via structure for a monolithic microwave integrated circuit (MMIC) and method of manufacturing same
US5521406A (en) * 1994-08-31 1996-05-28 Texas Instruments Incorporated Integrated circuit with improved thermal impedance
JP3724110B2 (ja) * 1997-04-24 2005-12-07 三菱電機株式会社 半導体装置の製造方法
US6081006A (en) * 1998-08-13 2000-06-27 Cisco Systems, Inc. Reduced size field effect transistor
JP4256575B2 (ja) * 2000-08-15 2009-04-22 パナソニック株式会社 バイアホールを備えた高周波受動回路および高周波増幅器
US6800930B2 (en) * 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
US7453150B1 (en) * 2004-04-01 2008-11-18 Rensselaer Polytechnic Institute Three-dimensional face-to-face integration assembly
CN101473433B (zh) * 2006-06-20 2011-12-07 Nxp股份有限公司 功率放大器装置
US20080246152A1 (en) * 2007-04-04 2008-10-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with bonding pad
US8597960B2 (en) * 2008-03-04 2013-12-03 International Business Machines Corporation Semiconductor chip stacking for redundancy and yield improvement
JP2010114165A (ja) 2008-11-04 2010-05-20 Nikon Corp 半導体装置、積層半導体装置および積層半導体装置の製造方法
JP5347520B2 (ja) * 2009-01-20 2013-11-20 ソニー株式会社 固体撮像装置の製造方法
US9142586B2 (en) * 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
JP5395542B2 (ja) * 2009-07-13 2014-01-22 株式会社東芝 半導体装置
US8344471B2 (en) * 2009-07-29 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor big via bonding pad application for AICu process
US8502335B2 (en) * 2009-07-29 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor big via bonding pad application for AlCu Process
US8264067B2 (en) * 2009-10-09 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via (TSV) wire bond architecture
US20110156197A1 (en) * 2009-12-31 2011-06-30 Tivarus Cristian A Interwafer interconnects for stacked CMOS image sensors
JP2011258740A (ja) * 2010-06-09 2011-12-22 Toshiba Corp 半導体装置、カメラモジュールおよび半導体装置の製造方法
SG177817A1 (en) 2010-07-19 2012-02-28 Soitec Silicon On Insulator Temporary semiconductor structure bonding methods and related bonded semiconductor structures
TW201214656A (en) * 2010-09-27 2012-04-01 Universal Scient Ind Shanghai Chip stacked structure and method of fabricating the same
US8421193B2 (en) * 2010-11-18 2013-04-16 Nanya Technology Corporation Integrated circuit device having through via and method for preparing the same
KR101712630B1 (ko) * 2010-12-20 2017-03-07 삼성전자 주식회사 반도체 소자의 형성 방법
JP5665599B2 (ja) * 2011-02-24 2015-02-04 株式会社東芝 半導体装置および半導体装置の製造方法
US8803322B2 (en) 2011-10-13 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through substrate via structures and methods of forming the same
US8569856B2 (en) * 2011-11-03 2013-10-29 Omnivision Technologies, Inc. Pad design for circuit under pad in semiconductor devices
US9142581B2 (en) * 2012-11-05 2015-09-22 Omnivision Technologies, Inc. Die seal ring for integrated circuit system with stacked device wafers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090020842A1 (en) * 2007-07-16 2009-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded bonding pad for backside illuminated image sensor
US20110171582A1 (en) * 2010-01-14 2011-07-14 International Business Machines Corporation Three Dimensional Integration With Through Silicon Vias Having Multiple Diameters
US20120205769A1 (en) * 2011-02-16 2012-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Back side illuminated image sensor with reduced sidewall-induced leakage
US20130277789A1 (en) * 2012-04-18 2013-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for Via Last Through-Vias
CN103426892A (zh) * 2012-05-18 2013-12-04 台湾积体电路制造股份有限公司 垂直集成的图像传感器芯片及其形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039394A (zh) * 2015-12-31 2017-08-11 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN107039394B (zh) * 2015-12-31 2020-05-15 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN113644084A (zh) * 2021-08-06 2021-11-12 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
CN113644084B (zh) * 2021-08-06 2023-12-01 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
TW201436153A (zh) 2014-09-16
CN104733486B (zh) 2018-05-11
US20140264862A1 (en) 2014-09-18
US9041206B2 (en) 2015-05-26
TWI509765B (zh) 2015-11-21
US9748304B2 (en) 2017-08-29
US20150171132A1 (en) 2015-06-18

Similar Documents

Publication Publication Date Title
CN104733486A (zh) 图像传感器器件及其制造方法和半导体器件制造方法
CN106298715B (zh) 混合接合焊盘结构
US11037978B2 (en) Dual facing BSI image sensors with wafer level stacking
TWI622152B (zh) 影像感測器、接墊結構以及接墊結構的製造方法
US10134794B2 (en) Image sensor chip sidewall interconnection
JP5676528B2 (ja) ボンディングパッド構造を有する裏面照射型センサーとその製造方法
JP5250911B2 (ja) 高集積密度画像センサの製造プロセス
KR100653848B1 (ko) 3차원 적층형 이미지 센서 및 그의 제조방법
US20080265348A1 (en) Method of Manufacturing an Image Sensor and Image Sensor
US7303400B2 (en) Package of a semiconductor device with a flexible wiring substrate and method for the same
US8906781B2 (en) Method for electrically connecting wafers using butting contact structure and semiconductor device fabricated through the same
CN106340525A (zh) 半导体元件及其制造方法
KR101132852B1 (ko) 픽셀 어레이 및 이를 포함하는 이미지센서
TW202115889A (zh) 半導體元件、結構及其形成方法
CN101471300B (zh) 图像传感器及其制造方法
CN111009542B (zh) 一种封装方法及封装结构
KR101768292B1 (ko) 이미지 센서 소자, 이미지 센서 소자 제조 방법 및 반도체 소자 제조 방법
KR100856948B1 (ko) 이미지 센서 제조방법
KR20070030661A (ko) 초박막 전이 기술을 이용한 실리콘/유전체 다층 반도체제조방법
US20230378225A1 (en) Bond pad structure for bonding improvement
JP2024007362A (ja) イメージセンサ
CN116564987A (zh) 背照式cmos图像传感器的制备方法
TW202420575A (zh) 使用基底間佈線結構的高度整合影像感測器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant