JP2576383B2 - バンプ接合によるハイブリッド構造素子の製造方法 - Google Patents
バンプ接合によるハイブリッド構造素子の製造方法Info
- Publication number
- JP2576383B2 JP2576383B2 JP5253859A JP25385993A JP2576383B2 JP 2576383 B2 JP2576383 B2 JP 2576383B2 JP 5253859 A JP5253859 A JP 5253859A JP 25385993 A JP25385993 A JP 25385993A JP 2576383 B2 JP2576383 B2 JP 2576383B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- crystal
- hgcdte
- bump
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81194—Lateral distribution of the bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/38—Effects and problems related to the device integration
- H01L2924/381—Pitch distance
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はハイブリッド構造の半導
体装置に係わり、特に冷却して使用される赤外線検知器
の如き半導体装置に関する。
体装置に係わり、特に冷却して使用される赤外線検知器
の如き半導体装置に関する。
【０００２】
【従来の技術】赤外線検知器は大気中の透過率の高い３
〜５μｍ及び８〜１４μｍで検出感度を持つものが実用
に給される。この波長に相当するバンドギャップを持つ
半導体基板には、ＩｎＡｓ、ＩｎＳｂ、ＨｇＣｄＴｅ、
ＰｂＳｎＴｅ等が知られており、量子型赤外線検知器に
使用されている。特に、ＨｇＣｄＴｅホトダイオードを
用いた赤外線検出器は、液体窒素温度である７７Ｋを動
作温度として数μｍから１０μｍ域までをカバーできる
高感度検出器として優れており、２次元配列型赤外線検
知器の開発が進められている。
〜５μｍ及び８〜１４μｍで検出感度を持つものが実用
に給される。この波長に相当するバンドギャップを持つ
半導体基板には、ＩｎＡｓ、ＩｎＳｂ、ＨｇＣｄＴｅ、
ＰｂＳｎＴｅ等が知られており、量子型赤外線検知器に
使用されている。特に、ＨｇＣｄＴｅホトダイオードを
用いた赤外線検出器は、液体窒素温度である７７Ｋを動
作温度として数μｍから１０μｍ域までをカバーできる
高感度検出器として優れており、２次元配列型赤外線検
知器の開発が進められている。
【０００３】この２次元配列型赤外線検知器の構造とし
ては、信号読み出し用ＩＣと光電変換用のＨｇＣｄＴｅ
ホトダイオードアレイとを互いに向き合わせ、それぞれ
の素子に形成されたバンプを介してこれらを圧着し、電
気的及び機械的に接続させたハイブリッド型ＨｇＣｄＴ
ｅ赤外線検知器が一般的である。以下ハイブリッド構造
の赤外線検知器の例として、ハイブリッド型ＨｇＣｄＴ
ｅ赤外線検知器について述べる。
ては、信号読み出し用ＩＣと光電変換用のＨｇＣｄＴｅ
ホトダイオードアレイとを互いに向き合わせ、それぞれ
の素子に形成されたバンプを介してこれらを圧着し、電
気的及び機械的に接続させたハイブリッド型ＨｇＣｄＴ
ｅ赤外線検知器が一般的である。以下ハイブリッド構造
の赤外線検知器の例として、ハイブリッド型ＨｇＣｄＴ
ｅ赤外線検知器について述べる。
【０００４】ハイブリッド型ＨｇＣｄＴｅ赤外線検知器
は液体窒素温度である７７Ｋ程度に冷却して使用される
が、この時シリコンＩＣとＨｇＣｄＴｅ結晶の熱膨張係
数の相違によって画素アレイの両端間の距離に差異が発
生する。通常、ハイブリッド構造のバンプの材料には低
融点かつ柔軟性の高いインジウムが用いられているが、
画素アレイの両端間の距離に差異が発生した場合にはイ
ンジウムバンプ及び、各画素のインジウムバンプ接続部
周辺に歪みによる応力が発生する。現在のところ、イン
ジウムバンプの長さを大きくすることにより、この歪み
による応力をある程度緩和している。
は液体窒素温度である７７Ｋ程度に冷却して使用される
が、この時シリコンＩＣとＨｇＣｄＴｅ結晶の熱膨張係
数の相違によって画素アレイの両端間の距離に差異が発
生する。通常、ハイブリッド構造のバンプの材料には低
融点かつ柔軟性の高いインジウムが用いられているが、
画素アレイの両端間の距離に差異が発生した場合にはイ
ンジウムバンプ及び、各画素のインジウムバンプ接続部
周辺に歪みによる応力が発生する。現在のところ、イン
ジウムバンプの長さを大きくすることにより、この歪み
による応力をある程度緩和している。
【０００５】一方ハイブリッド型ＨｇＣｄＴｅ赤外線検
知器の信号読み出し用ＩＣの材料では、シリコン結晶が
広く用いられているが、その一方で熱膨張率がＨｇＣｄ
Ｔｅのそれと近いＩｎＳｂ結晶を信号読み出し用ＩＣの
基板として用いるハイブリッド型ＨｇＣｄＴｅ赤外線検
知器提案がされている（特開昭６３−３０８９７０号公
報）。この組み合わせによれば前記の歪みの問題はおこ
らない。しかし、ＩＣ製作プロセスの技術的な観点から
みて、シリコン結晶に比べるとＩｎＳｂ結晶上に信号読
み出し用ＩＣを製作することは技術的に困難であり製作
コストが非常に高くなる。現在のところ信号読み出し用
ＩＣの材料としてＩｎＳｂ結晶を用いるのは現実的では
なく、シリコン結晶を用いる必要がある。以下の記述で
は、信号読み出し用ＩＣをシリコンＩＣとする。
知器の信号読み出し用ＩＣの材料では、シリコン結晶が
広く用いられているが、その一方で熱膨張率がＨｇＣｄ
Ｔｅのそれと近いＩｎＳｂ結晶を信号読み出し用ＩＣの
基板として用いるハイブリッド型ＨｇＣｄＴｅ赤外線検
知器提案がされている（特開昭６３−３０８９７０号公
報）。この組み合わせによれば前記の歪みの問題はおこ
らない。しかし、ＩＣ製作プロセスの技術的な観点から
みて、シリコン結晶に比べるとＩｎＳｂ結晶上に信号読
み出し用ＩＣを製作することは技術的に困難であり製作
コストが非常に高くなる。現在のところ信号読み出し用
ＩＣの材料としてＩｎＳｂ結晶を用いるのは現実的では
なく、シリコン結晶を用いる必要がある。以下の記述で
は、信号読み出し用ＩＣをシリコンＩＣとする。
【０００６】
【発明が解決しようとする課題】ハイブリッド型ＨｇＣ
ｄＴｅ赤外線検知器の空間分解能を向上させるためには
画素数を増加させることが必要であるが、このためには
必然的にシリコンＩＣとＨｇＣｄＴｅ結晶上の画素アレ
イ面積を増大させることになる。しかし、この画素アレ
イ面積の増大に伴い、前述の冷却による歪み応力の影響
が特にアレイの外周部のバンプで顕著になるという問題
があり、従来のようにバンプの長さを大きくするだけで
は不十分となってきている。
ｄＴｅ赤外線検知器の空間分解能を向上させるためには
画素数を増加させることが必要であるが、このためには
必然的にシリコンＩＣとＨｇＣｄＴｅ結晶上の画素アレ
イ面積を増大させることになる。しかし、この画素アレ
イ面積の増大に伴い、前述の冷却による歪み応力の影響
が特にアレイの外周部のバンプで顕著になるという問題
があり、従来のようにバンプの長さを大きくするだけで
は不十分となってきている。
【０００７】この様子を図３を用いて説明する。シリコ
ンＩＣ１とＨｇＣｄＴｅ結晶２の各画素はインジウムバ
ンプ３によって電気的かつ機械的に接続されている。こ
こでは模式的にアレイの最外部と中央部のインジウムバ
ンプだけを示している。室温状態では図３（ａ）に示す
ようにシリコンＩＣ１とＨｇＣｄＴｅ結晶２上の各画素
の位置は２次元的に互いに一致しており、各インジウム
バンプ３はシリコンＩＣ１およびＨｇＣｄＴｅ結晶２に
対して垂直になりどの部分にも歪み応力は発生していな
い。しかし、動作温度である７７Ｋに冷却した状態では
図３（ｂ）に示すように、熱膨張係数の相違によってシ
リコンＩＣ１よりもＨｇＣｄＴｅ結晶２上の画素アレイ
の両端間の距離が小さくなり、インジウムバンプ３には
大きな歪み応力が発生している。例として、５１２×５
１２正方形アレイ、画素間ピッチ３５．０μｍの場合を
考える。インジウムバンプ３の径は、接合時のバンプの
潰れがリーク電流をもたらさないよう、１０μｍとし
た。シリコンＨｇＣｄＴｅ結晶の熱膨張係数の差を２．
４×１０- 6 Ｋ- 1 として、７７ＫにおけるシリコンＩ
Ｃ１とＨｇＣｄＴｅ結晶２の画素アレイの対角線の両端
間の距離の相違を算出すると、シリコンＩＣ１よりもＨ
ｇＣｄＴｅ結晶２上の方が１３．３μｍ小さくなる。こ
のときシリコンＩＣ１及びＨｇＣｄＴｅ結晶２に対して
垂直な方向から、インジウムバンプ３で接続されるシリ
コンＩＣ１とＨｇＣｄＴｅ結晶２上の互いに対応する各
画素対の位置関係を見ると、互いの位置のずれの最も大
きい画素対は画素アレイ対角線の両端の画素対である。
この端の画素対の対角線の延長線方向のずれをΔ１とす
るとΔ１＝６．７μｍであり、同時に画素対を接続する
インジウムバンプ３も斜円柱状に歪む。このとき、Δ１
の大きさはインジウムバンプ３の径の６７％にも相当
し、大きな歪み応力がインジウムバンプ３およびインジ
ウムバンプ３周辺部にかかることになり、インジウムバ
ンプ３中の亀裂の発生、シリコンＩＣ１、ＨｇＣｄＴｅ
結晶２とインジウムバンプ３との接続部の剥離、更には
ＨｇＣｄＴｅ結晶２上の画素部に形成されているホトダ
イオードの特性劣化を招く原因となる。
ンＩＣ１とＨｇＣｄＴｅ結晶２の各画素はインジウムバ
ンプ３によって電気的かつ機械的に接続されている。こ
こでは模式的にアレイの最外部と中央部のインジウムバ
ンプだけを示している。室温状態では図３（ａ）に示す
ようにシリコンＩＣ１とＨｇＣｄＴｅ結晶２上の各画素
の位置は２次元的に互いに一致しており、各インジウム
バンプ３はシリコンＩＣ１およびＨｇＣｄＴｅ結晶２に
対して垂直になりどの部分にも歪み応力は発生していな
い。しかし、動作温度である７７Ｋに冷却した状態では
図３（ｂ）に示すように、熱膨張係数の相違によってシ
リコンＩＣ１よりもＨｇＣｄＴｅ結晶２上の画素アレイ
の両端間の距離が小さくなり、インジウムバンプ３には
大きな歪み応力が発生している。例として、５１２×５
１２正方形アレイ、画素間ピッチ３５．０μｍの場合を
考える。インジウムバンプ３の径は、接合時のバンプの
潰れがリーク電流をもたらさないよう、１０μｍとし
た。シリコンＨｇＣｄＴｅ結晶の熱膨張係数の差を２．
４×１０- 6 Ｋ- 1 として、７７ＫにおけるシリコンＩ
Ｃ１とＨｇＣｄＴｅ結晶２の画素アレイの対角線の両端
間の距離の相違を算出すると、シリコンＩＣ１よりもＨ
ｇＣｄＴｅ結晶２上の方が１３．３μｍ小さくなる。こ
のときシリコンＩＣ１及びＨｇＣｄＴｅ結晶２に対して
垂直な方向から、インジウムバンプ３で接続されるシリ
コンＩＣ１とＨｇＣｄＴｅ結晶２上の互いに対応する各
画素対の位置関係を見ると、互いの位置のずれの最も大
きい画素対は画素アレイ対角線の両端の画素対である。
この端の画素対の対角線の延長線方向のずれをΔ１とす
るとΔ１＝６．７μｍであり、同時に画素対を接続する
インジウムバンプ３も斜円柱状に歪む。このとき、Δ１
の大きさはインジウムバンプ３の径の６７％にも相当
し、大きな歪み応力がインジウムバンプ３およびインジ
ウムバンプ３周辺部にかかることになり、インジウムバ
ンプ３中の亀裂の発生、シリコンＩＣ１、ＨｇＣｄＴｅ
結晶２とインジウムバンプ３との接続部の剥離、更には
ＨｇＣｄＴｅ結晶２上の画素部に形成されているホトダ
イオードの特性劣化を招く原因となる。
【０００８】以上述べたように、ハイブリッド型ＨｇＣ
ｄＴｅ赤外線検知器の画素アレイ面積の増大を実現する
ためには冷却時に発生するシリコンＩＣとＨｇＣｄＴｅ
結晶の熱膨張係数の相違による歪みの影響を可能な限り
排除することが必要である。
ｄＴｅ赤外線検知器の画素アレイ面積の増大を実現する
ためには冷却時に発生するシリコンＩＣとＨｇＣｄＴｅ
結晶の熱膨張係数の相違による歪みの影響を可能な限り
排除することが必要である。
【０００９】本発明の目的は、シリコンＩＣとＨｇＣｄ
Ｔｅホトダイオードのハイブリッド構造において、上述
したような、液体窒素温度に冷却した時に発生する熱膨
張係数の相違による歪みをより低減する構造を実現し、
インジウムバンプ接合部の破壊、ダイオード特性劣化の
ないハイブリッド型ＨｇＣｄＴｅ赤外線検知器を製造す
る方法を提供することである。
Ｔｅホトダイオードのハイブリッド構造において、上述
したような、液体窒素温度に冷却した時に発生する熱膨
張係数の相違による歪みをより低減する構造を実現し、
インジウムバンプ接合部の破壊、ダイオード特性劣化の
ないハイブリッド型ＨｇＣｄＴｅ赤外線検知器を製造す
る方法を提供することである。
【００１０】
【課題を解決するための手段】本発明では、化合物半導
体結晶上に２次元に配列された素子と前記２次元に配列
された素子からの信号を処理するためのシリコンＩＣと
が、前記化合物半導体結晶及び前記シリコンＩＣ上に２
次元に配列されたバンプを用いて電気的かつ機械的に接
合されて、液体窒素温度に冷却して用いられるハイブリ
ッド型デバイスにおいて、前記化合物半導体結晶上のバ
ンプのピッチを前記シリコンＩＣ上のバンプのピッチよ
りも大きくなるように各々のバンプを形成する工程と、
接合する際に前記化合物半導体結晶と前記シリコンＩＣ
を各々異なる温度で加熱膨張させて前記化合物半導体と
前記シリコンＩＣのバンプのピッチが一致した状態で接
合させる工程を備えたことを特徴とするハイブリッド型
デバイスの製造方法を提供するものである。この製造方
法によって、液体窒素温度に冷却したときの歪みが低減
された素子を容易に得ることが可能となる。
体結晶上に２次元に配列された素子と前記２次元に配列
された素子からの信号を処理するためのシリコンＩＣと
が、前記化合物半導体結晶及び前記シリコンＩＣ上に２
次元に配列されたバンプを用いて電気的かつ機械的に接
合されて、液体窒素温度に冷却して用いられるハイブリ
ッド型デバイスにおいて、前記化合物半導体結晶上のバ
ンプのピッチを前記シリコンＩＣ上のバンプのピッチよ
りも大きくなるように各々のバンプを形成する工程と、
接合する際に前記化合物半導体結晶と前記シリコンＩＣ
を各々異なる温度で加熱膨張させて前記化合物半導体と
前記シリコンＩＣのバンプのピッチが一致した状態で接
合させる工程を備えたことを特徴とするハイブリッド型
デバイスの製造方法を提供するものである。この製造方
法によって、液体窒素温度に冷却したときの歪みが低減
された素子を容易に得ることが可能となる。
【００１１】
【作用】シリコンＩＣ上の画素アレイの両端間の距離よ
りも化合物半導体結晶上の画素アレイの両端間の距離の
方が大きくなるように各々のバンプを形成する工程と、
接合する際に前記シリコンＩＣ上と前記化合物半導体結
晶上の画素アレイの両端間の距離が互いに一致するよう
に各々異なる温度で加熱膨張させてバンプ接合する工程
により、前記シリコンＩＣ上の画素アレイの両端間の距
離よりも前記化合物半導体結晶上の画素アレイの両端間
の距離の方が大きくなるためにインジウムバンプの歪ん
だ構造ができる。熱膨張係数はシリコン結晶よりもＨｇ
ＣｄＴｅ結晶の方が大きいから７７Ｋに冷却した状態で
は、前記シリコンＩＣ上の画素アレイの両端間の距離よ
りも前記化合物半導体結晶上の画素アレイの両端間の距
離の方が小さくなることによるインジウムバンプの歪み
が発生する。この冷却時の歪みは冷却時とは逆方向の室
温時の歪みによって相殺される分だけ小さくなる。この
ため冷却時の歪みによる応力がもたらすダイオード特性
の劣化が低減される。
りも化合物半導体結晶上の画素アレイの両端間の距離の
方が大きくなるように各々のバンプを形成する工程と、
接合する際に前記シリコンＩＣ上と前記化合物半導体結
晶上の画素アレイの両端間の距離が互いに一致するよう
に各々異なる温度で加熱膨張させてバンプ接合する工程
により、前記シリコンＩＣ上の画素アレイの両端間の距
離よりも前記化合物半導体結晶上の画素アレイの両端間
の距離の方が大きくなるためにインジウムバンプの歪ん
だ構造ができる。熱膨張係数はシリコン結晶よりもＨｇ
ＣｄＴｅ結晶の方が大きいから７７Ｋに冷却した状態で
は、前記シリコンＩＣ上の画素アレイの両端間の距離よ
りも前記化合物半導体結晶上の画素アレイの両端間の距
離の方が小さくなることによるインジウムバンプの歪み
が発生する。この冷却時の歪みは冷却時とは逆方向の室
温時の歪みによって相殺される分だけ小さくなる。この
ため冷却時の歪みによる応力がもたらすダイオード特性
の劣化が低減される。
【００１２】
【実施例】本発明の実施例を図１、２を用いて詳細に説
明する。ここでは、バンプ間ピッチ３５μｍの５１２×
５１２アレイの実施例を述べる。
明する。ここでは、バンプ間ピッチ３５μｍの５１２×
５１２アレイの実施例を述べる。
【００１３】図１（ａ）はバンプ接合前のシリコンＩＣ
の各画素に設けたインジウムバンプアレイの平面図であ
る。ただし、各正方形アレイの内部は省略してある。室
温状態でシリコンＩＣ１上の画素のピッチを３５．０μ
ｍにし、各画素上に高さ２０μｍ、径１０μｍのインジ
ウムバンプ４を形成する。実際にはインジウムバンプ４
は５１２×５１２個配置されるがここでは内側を省略し
て示した。シリコンＩＣ上の画素アレイの対角線の両端
間の距離は約２．５ｃｍである。
の各画素に設けたインジウムバンプアレイの平面図であ
る。ただし、各正方形アレイの内部は省略してある。室
温状態でシリコンＩＣ１上の画素のピッチを３５．０μ
ｍにし、各画素上に高さ２０μｍ、径１０μｍのインジ
ウムバンプ４を形成する。実際にはインジウムバンプ４
は５１２×５１２個配置されるがここでは内側を省略し
て示した。シリコンＩＣ上の画素アレイの対角線の両端
間の距離は約２．５ｃｍである。
【００１４】図１（ｂ）はバンプ接合前のＨｇＣｄＴｅ
結晶２の各画素に設けたインジウムバンプアレイの平面
図である。ここに示すように、ＨｇＣｄＴｅ結晶２上の
画素の５１２×５１２アレイを１６区画に分け、区画を
またぐ画素間の距離を３６．７μｍにし、それ以外の各
区画内の画素のピッチを３５．０μｍにする。この各画
素上に高さ３μｍ、径１２μｍのインジウムバンプ５を
形成する。各区画内にはインジウムバンプ５が同じピッ
チで１２８×１２８個配置されるがここでは各区画の内
側を省略して示した。ＨｇＣｄＴｅ結晶２上の画素アレ
イの両端間の距離は約２．５ｃｍであるが、シリコンＩ
Ｃ１上の画素アレイの対角線の両端間の距離よりも７．
２μｍだけ大きい。
結晶２の各画素に設けたインジウムバンプアレイの平面
図である。ここに示すように、ＨｇＣｄＴｅ結晶２上の
画素の５１２×５１２アレイを１６区画に分け、区画を
またぐ画素間の距離を３６．７μｍにし、それ以外の各
区画内の画素のピッチを３５．０μｍにする。この各画
素上に高さ３μｍ、径１２μｍのインジウムバンプ５を
形成する。各区画内にはインジウムバンプ５が同じピッ
チで１２８×１２８個配置されるがここでは各区画の内
側を省略して示した。ＨｇＣｄＴｅ結晶２上の画素アレ
イの両端間の距離は約２．５ｃｍであるが、シリコンＩ
Ｃ１上の画素アレイの対角線の両端間の距離よりも７．
２μｍだけ大きい。
【００１５】図２（ａ）はバンプ接合前のシリコンＩＣ
１とＨｇＣｄＴｅ結晶２の断面図である。模式的に画素
アレイの対角線の両端と中央のインジウムバンプのみを
示した。
１とＨｇＣｄＴｅ結晶２の断面図である。模式的に画素
アレイの対角線の両端と中央のインジウムバンプのみを
示した。
【００１６】次に図２（ｂ）に示すようにシリコンＩＣ
１を１５０℃に、ＨｇＣｄＴｅ結晶２を４０℃に昇温す
ると、熱膨張係数はシリコン結晶よりもＨｇＣｄＴｅ結
晶の方が大きく、室温時の大きさの差分７．２μｍが差
引され、画素アレイの対角線の両端間の距離が一致す
る。このとき、高さが２０μｍであるインジウムバンプ
４が加熱によって崩れないようにシリコンＩＣ１を上側
にしてインジウムバンプ４を垂下させる。この状態で、
バンプ接合を行う。
１を１５０℃に、ＨｇＣｄＴｅ結晶２を４０℃に昇温す
ると、熱膨張係数はシリコン結晶よりもＨｇＣｄＴｅ結
晶の方が大きく、室温時の大きさの差分７．２μｍが差
引され、画素アレイの対角線の両端間の距離が一致す
る。このとき、高さが２０μｍであるインジウムバンプ
４が加熱によって崩れないようにシリコンＩＣ１を上側
にしてインジウムバンプ４を垂下させる。この状態で、
バンプ接合を行う。
【００１７】図２（ｃ）に示すように接合後、室温状態
に戻すと先に述べたように室温状態で画素アレイの対角
線の両端間の距離は、ＨｇＣｄＴｅ結晶２上の方が７．
２μｍだけ大きくなりインジウムバンプ３に歪みのかか
ったハイブリッド構造のデバイスが得られる。
に戻すと先に述べたように室温状態で画素アレイの対角
線の両端間の距離は、ＨｇＣｄＴｅ結晶２上の方が７．
２μｍだけ大きくなりインジウムバンプ３に歪みのかか
ったハイブリッド構造のデバイスが得られる。
【００１８】図２（ｄ）に示すように、動作温度７７Ｋ
に冷却した状態ではシリコンＩＣ１とＨｇＣｄＴｅ結晶
２が熱膨張係数の相違により、シリコンＩＣ１よりもＨ
ｇＣｄＴｅ結晶２の方が大きく収縮し、画素アレイの対
角線の両端間の距離はＨｇＣｄＴｅ結晶２の方が６．１
μｍだけ小さい構造となる。
に冷却した状態ではシリコンＩＣ１とＨｇＣｄＴｅ結晶
２が熱膨張係数の相違により、シリコンＩＣ１よりもＨ
ｇＣｄＴｅ結晶２の方が大きく収縮し、画素アレイの対
角線の両端間の距離はＨｇＣｄＴｅ結晶２の方が６．１
μｍだけ小さい構造となる。
【００１９】本発明による上記実施例では画素アレイ全
体の対角線の大きさの相違は、室温ではＨｇＣｄＴｅ結
晶２上の画素アレイの方が７．２μｍ大きく、７７Ｋで
ＨｇＣｄＴｅ結晶２上の画素アレイの方が６．１μｍ小
さくなる。この相違によるシリコンＩＣ１とＨｇＣｄＴ
ｅ結晶２上の画素の２次元的ずれは画素アレイの対角線
の両端で最大となる。この端のインジウムバンプ３の歪
みの対角線平行成分の大きさは、インジウムバンプ３の
径１０μｍに対して、室温状態で径の３６％、７７Ｋで
３１％となる。
体の対角線の大きさの相違は、室温ではＨｇＣｄＴｅ結
晶２上の画素アレイの方が７．２μｍ大きく、７７Ｋで
ＨｇＣｄＴｅ結晶２上の画素アレイの方が６．１μｍ小
さくなる。この相違によるシリコンＩＣ１とＨｇＣｄＴ
ｅ結晶２上の画素の２次元的ずれは画素アレイの対角線
の両端で最大となる。この端のインジウムバンプ３の歪
みの対角線平行成分の大きさは、インジウムバンプ３の
径１０μｍに対して、室温状態で径の３６％、７７Ｋで
３１％となる。
【００２０】一方従来の方法で接合されたハイブリッド
構造では図１に示すように、シリコンＩＣ１とＨｇＣｄ
Ｔｅ結晶２の熱膨張係数の相違による歪みは室温時には
生じずに冷却時にのみ生じている。従来の技術の欄でも
述べたように５１２×５１２アレイのバンプ間ピッチ３
５．０μｍをシリコンＩＣ１とＨｇＣｄＴｅ結晶２とで
室温時に一致させた従来のハイブリッド構造の場合、７
７Ｋに冷却するとアレイ全体の対角線はＨｇＣｄＴｅ結
晶２の方が１３．３μｍだけ小さくなる。画素アレイの
対角線の両端のインジウムバンプ３の歪みの対角線平行
成分の大きさは、インジウムバンプ３の径１０μｍに対
して、７７Ｋで径の６７％となる。
構造では図１に示すように、シリコンＩＣ１とＨｇＣｄ
Ｔｅ結晶２の熱膨張係数の相違による歪みは室温時には
生じずに冷却時にのみ生じている。従来の技術の欄でも
述べたように５１２×５１２アレイのバンプ間ピッチ３
５．０μｍをシリコンＩＣ１とＨｇＣｄＴｅ結晶２とで
室温時に一致させた従来のハイブリッド構造の場合、７
７Ｋに冷却するとアレイ全体の対角線はＨｇＣｄＴｅ結
晶２の方が１３．３μｍだけ小さくなる。画素アレイの
対角線の両端のインジウムバンプ３の歪みの対角線平行
成分の大きさは、インジウムバンプ３の径１０μｍに対
して、７７Ｋで径の６７％となる。
【００２１】発生するインジウムバンプ３の歪みの大き
さを従来の接合方法と本発明による接合方法とで比較す
ると、先に述べたように室温状態では従来の方法で接合
されたハイブリッド構造では歪みが発生しないのに対
し、本発明の接合方法によるハイブリッド構造では最大
で画素アレイ対角線平行成分がインジウムバンプ３の径
の３６％の大きさの歪みが発生している。７７Ｋの状態
では従来の方法で接合されたハイブリッド構造では６７
％の歪みが発生するのに対し、本発明の接合方法による
ハイブリッド構造では最大で３１％に低減されている。
歪みによる応力がインジウムバンプ３やインジウムバン
プ３に接続されたＨｇＣｄＴｅ結晶２上のホトダイオー
ドに最も深刻な影響を与えるのは、室温と動作時の７７
Ｋの状態を通じて歪みによる応力の大きさが最大になっ
た時であるが、本発明の接合方法によってこの歪みによ
る応力の最大値が半分以下に低減されている。この歪み
による応力の低減によってインジウムバンプ３中の亀裂
の発生、シリコンＩＣ１およびＨｇＣｄＴｅ結晶２とイ
ンジウムバンプ３との接続部の剥離、ＨｇＣｄＴｅ結晶
２上のホトダイオードの特性劣化を防ぐことができる。
また、歪みによる応力を緩和するインジウムバンプ３の
柔軟性は室温よりも７７Ｋの状態の方が小さいこと、検
知器は７７Ｋの状態で長時間使用されることを考慮する
と、インジウムバンプ３の歪みが室温よりも７７Ｋの冷
却状態で小さくなっていることがハイブリッド型ＨｇＣ
ｄＴｅ赤外線検知器の良好な特性を得る上で重要な条件
であるが、この条件は本発明の接合方法によってのみ実
現される。
さを従来の接合方法と本発明による接合方法とで比較す
ると、先に述べたように室温状態では従来の方法で接合
されたハイブリッド構造では歪みが発生しないのに対
し、本発明の接合方法によるハイブリッド構造では最大
で画素アレイ対角線平行成分がインジウムバンプ３の径
の３６％の大きさの歪みが発生している。７７Ｋの状態
では従来の方法で接合されたハイブリッド構造では６７
％の歪みが発生するのに対し、本発明の接合方法による
ハイブリッド構造では最大で３１％に低減されている。
歪みによる応力がインジウムバンプ３やインジウムバン
プ３に接続されたＨｇＣｄＴｅ結晶２上のホトダイオー
ドに最も深刻な影響を与えるのは、室温と動作時の７７
Ｋの状態を通じて歪みによる応力の大きさが最大になっ
た時であるが、本発明の接合方法によってこの歪みによ
る応力の最大値が半分以下に低減されている。この歪み
による応力の低減によってインジウムバンプ３中の亀裂
の発生、シリコンＩＣ１およびＨｇＣｄＴｅ結晶２とイ
ンジウムバンプ３との接続部の剥離、ＨｇＣｄＴｅ結晶
２上のホトダイオードの特性劣化を防ぐことができる。
また、歪みによる応力を緩和するインジウムバンプ３の
柔軟性は室温よりも７７Ｋの状態の方が小さいこと、検
知器は７７Ｋの状態で長時間使用されることを考慮する
と、インジウムバンプ３の歪みが室温よりも７７Ｋの冷
却状態で小さくなっていることがハイブリッド型ＨｇＣ
ｄＴｅ赤外線検知器の良好な特性を得る上で重要な条件
であるが、この条件は本発明の接合方法によってのみ実
現される。
【００２２】又、本発明においては化合物半導体として
ＨｇＣｄＴｅ結晶を使用した場合について詳細に述べた
が、他の化合物半導体結晶（ＩｎＡｓ、ＩｎＳｂ、Ｐｂ
ＳｎＴｅ等）を用いる時でも、加熱温度、バンプピッ
チ、アレイサイズ等を適宜選択することによって同様な
効果が得られることはいうまでもない。
ＨｇＣｄＴｅ結晶を使用した場合について詳細に述べた
が、他の化合物半導体結晶（ＩｎＡｓ、ＩｎＳｂ、Ｐｂ
ＳｎＴｅ等）を用いる時でも、加熱温度、バンプピッ
チ、アレイサイズ等を適宜選択することによって同様な
効果が得られることはいうまでもない。
【００２３】
【発明の効果】以上詳細に説明したように本発明の製造
方法を用いれば、冷却時に化合物半導体結晶ホトダイオ
ードのバンプ周辺部にかかる応力が低減され、ホトダイ
オードへのダメージを回避し、感度特性劣化のより少な
い赤外線センサーを容易に得ることが可能となる。
方法を用いれば、冷却時に化合物半導体結晶ホトダイオ
ードのバンプ周辺部にかかる応力が低減され、ホトダイ
オードへのダメージを回避し、感度特性劣化のより少な
い赤外線センサーを容易に得ることが可能となる。
【図１】本発明のシリコンＩＣとＨｇＣｄＴｅホトダイ
オードのアレイ配置の一実施例を示す平面図である。
オードのアレイ配置の一実施例を示す平面図である。
【図２】本発明によるバンプ接合の一実施例を示す模式
的な断面図である。
的な断面図である。
【図３】従来の接合方法によるハイブリッド構造を加熱
冷却サイクル下に置いた時の様子を示す模式的な断面図
である。
冷却サイクル下に置いた時の様子を示す模式的な断面図
である。
１ シリコンＩＣ ２ ＨｇＣｄＴｅ結晶 ３ 接合されたインジウムバンプ ４ シリコンＩＣの画素上に形成されたインジウムバン
プ ５ ＨｇＣｄＴｅホトダイオード上に形成されたインジ
ウムバンプ
プ ５ ＨｇＣｄＴｅホトダイオード上に形成されたインジ
ウムバンプ
Claims (1)
- 【請求項１】化合物半導体結晶上に２次元に配列された
素子と前記２次元に配列された素子からの信号を処理す
るためのシリコンＩＣとが、前記化合物半導体結晶及び
前記シリコンＩＣ上に２次元に配列されたバンプを用い
て電気的かつ機械的に接合されて、液体窒素温度に冷却
して用いられるハイブリッド型デバイスにおいて、前記
化合物半導体結晶上のバンプのピッチを前記シリコンＩ
Ｃ上のバンプのピッチよりも大きくなるように各々のバ
ンプを形成する工程と、接合する際に前記化合物半導体
結晶と前記シリコンＩＣを各々異なる温度で加熱膨張さ
せて前記化合物半導体と前記シリコンＩＣのバンプのピ
ッチが一致した状態で接合させる工程を備えたことを特
徴とするハイブリッド型デバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5253859A JP2576383B2 (ja) | 1993-10-12 | 1993-10-12 | バンプ接合によるハイブリッド構造素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5253859A JP2576383B2 (ja) | 1993-10-12 | 1993-10-12 | バンプ接合によるハイブリッド構造素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07111323A JPH07111323A (ja) | 1995-04-25 |
| JP2576383B2 true JP2576383B2 (ja) | 1997-01-29 |
Family
ID=17257130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5253859A Expired - Fee Related JP2576383B2 (ja) | 1993-10-12 | 1993-10-12 | バンプ接合によるハイブリッド構造素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2576383B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8154099B2 (en) | 2009-08-19 | 2012-04-10 | Raytheon Company | Composite semiconductor structure formed using atomic bonding and adapted to alter the rate of thermal expansion of a substrate |
| JP2021188929A (ja) | 2020-05-26 | 2021-12-13 | 日本電気株式会社 | 赤外線センサおよび撮像装置 |
-
1993
- 1993-10-12 JP JP5253859A patent/JP2576383B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07111323A (ja) | 1995-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7723686B2 (en) | Image sensor for detecting wide spectrum and method of manufacturing the same | |
| US7491937B2 (en) | Two-wavelength image sensor picking up both visible and infrared images | |
| US20090032925A1 (en) | Packaging with a connection structure | |
| JP6003283B2 (ja) | 赤外線検知素子の製造方法、および赤外線検知素子 | |
| US9129880B2 (en) | Imaging device | |
| JPH0767151B2 (ja) | 赤外線撮像装置 | |
| JP2671859B2 (ja) | 赤外線検出素子及びその製造方法 | |
| JPH06236981A (ja) | 固体撮像素子 | |
| JP2576383B2 (ja) | バンプ接合によるハイブリッド構造素子の製造方法 | |
| GB2246662A (en) | Testing photodetector devices | |
| JP2827934B2 (ja) | ハイブリッド型赤外線センサ | |
| JP5810987B2 (ja) | 冷却型半導体素子 | |
| JPS6142869B2 (ja) | ||
| Konuma et al. | 324* 487 Schottky-barrier infrared imager | |
| JPS63308970A (ja) | ハイブリッド型赤外線検出装置 | |
| EP3176814B1 (en) | Photodetector-arrays and methods of fabrication thereof | |
| EP0831535B1 (en) | Hybrid focal plane array stabilization and isolation scheme | |
| US20230282665A1 (en) | Close butted collocated variable technology imaging arrays on a single roic | |
| JPS6258553B2 (ja) | ||
| US20230087516A1 (en) | Integrated thermal sensor and manufacturing process thereof | |
| JPH05343407A (ja) | 基板接続用バンプ電極 | |
| JPS63116459A (ja) | 半導体撮像装置 | |
| JPH0568106B2 (ja) | ||
| JPH0828488B2 (ja) | 半導体装置 | |
| JPH0223782A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960910 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |