JPH05218377A - 半導体光検知器 - Google Patents
半導体光検知器Info
- Publication number
- JPH05218377A JPH05218377A JP4020009A JP2000992A JPH05218377A JP H05218377 A JPH05218377 A JP H05218377A JP 4020009 A JP4020009 A JP 4020009A JP 2000992 A JP2000992 A JP 2000992A JP H05218377 A JPH05218377 A JP H05218377A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- light receiving
- substrate
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 ヘテロエピタキシャル層を有する半導体光検
知器であって、信号処理回路と化合物半導体層に形成さ
れた受光部の熱膨張係数の差に起因するウエハの歪を緩
和し、ヒートサイクルに強く高信頼性のモノリシック型
半導体光検知器を得る。 【構成】 複数の信号入力部を有する信号処理回路１ａ
が形成されたＳｉ基板１と、このＳｉ基板１の少なくと
も前記各信号処理回路１ａ部分を覆う絶縁膜１０と、前
記Ｓｉ基板１と絶縁膜１０を覆う単結晶Ｓｉ層４１と、
この単結晶Ｓｉ層４１上に形成された複数の化合物半導
体層と、前記化合物半導体層に形成された複数の受光部
とからなることを特徴としている。
知器であって、信号処理回路と化合物半導体層に形成さ
れた受光部の熱膨張係数の差に起因するウエハの歪を緩
和し、ヒートサイクルに強く高信頼性のモノリシック型
半導体光検知器を得る。 【構成】 複数の信号入力部を有する信号処理回路１ａ
が形成されたＳｉ基板１と、このＳｉ基板１の少なくと
も前記各信号処理回路１ａ部分を覆う絶縁膜１０と、前
記Ｓｉ基板１と絶縁膜１０を覆う単結晶Ｓｉ層４１と、
この単結晶Ｓｉ層４１上に形成された複数の化合物半導
体層と、前記化合物半導体層に形成された複数の受光部
とからなることを特徴としている。
Description
【０００１】
【産業上の利用分野】本発明は、受光部を化合物半導体
層，信号処理回路をＳｉ基板により形成したモノリシッ
ク型の半導体光検知器の構造に関するものである。
層，信号処理回路をＳｉ基板により形成したモノリシッ
ク型の半導体光検知器の構造に関するものである。
【０００２】
【従来の技術】図１２は、例えば米国特許明細書第４４
４７２９１号に示された従来の半導体光検知器を示す断
面図である。この図において、１は信号処理回路が形成
されたＳｉ基板、２は受光部が形成された化合物半導体
層、３はこの化合物半導体層２の電気的な保護膜、２０
は前記Ｓｉ基板１と化合物半導体層２をはり合わせるた
めの接着剤、１０，１１はそれぞれ絶縁膜、３０はゲー
ト電極、３１はこのゲート電極３０用のパッド電極、３
２は前記Ｓｉ基板１用のパッド電極、３３は前記両パッ
ド電極３１と３２のそれぞれを接続するための接続電極
である。
４７２９１号に示された従来の半導体光検知器を示す断
面図である。この図において、１は信号処理回路が形成
されたＳｉ基板、２は受光部が形成された化合物半導体
層、３はこの化合物半導体層２の電気的な保護膜、２０
は前記Ｓｉ基板１と化合物半導体層２をはり合わせるた
めの接着剤、１０，１１はそれぞれ絶縁膜、３０はゲー
ト電極、３１はこのゲート電極３０用のパッド電極、３
２は前記Ｓｉ基板１用のパッド電極、３３は前記両パッ
ド電極３１と３２のそれぞれを接続するための接続電極
である。
【０００３】次に、化合物半導体層２がｎ型の場合につ
いて説明する。Ｓｉ基板１用のパッド電極３２を−にバ
イアスし、ゲート電極３０の下の化合物半導体層２の表
面に反転層を形成する。次に、パッド電極３２を電気的
にフローティング状態にする。このとき、反転層の近
傍、すなわち、少数キャリアの拡散長の範囲内に光が入
射しない場合は、反転層表面の電位は熱励起のみのキャ
リアの発生により時間的にゆっくりと上昇する。ところ
が、光が入射すると上記電位は入射光子数に比例してす
ばやく上昇する。所定時間光を入射させた後、再びパッ
ド電極３２の電圧を測定すると、入射光子数に比例した
電圧変化を知ることができる。この例は、受光部がＭＩ
Ｓ構造の場合についての説明であるが、受光部がｐｎ接
合型の場合でも、半導体光検知器の全体構造が大きく変
わることはない。
いて説明する。Ｓｉ基板１用のパッド電極３２を−にバ
イアスし、ゲート電極３０の下の化合物半導体層２の表
面に反転層を形成する。次に、パッド電極３２を電気的
にフローティング状態にする。このとき、反転層の近
傍、すなわち、少数キャリアの拡散長の範囲内に光が入
射しない場合は、反転層表面の電位は熱励起のみのキャ
リアの発生により時間的にゆっくりと上昇する。ところ
が、光が入射すると上記電位は入射光子数に比例してす
ばやく上昇する。所定時間光を入射させた後、再びパッ
ド電極３２の電圧を測定すると、入射光子数に比例した
電圧変化を知ることができる。この例は、受光部がＭＩ
Ｓ構造の場合についての説明であるが、受光部がｐｎ接
合型の場合でも、半導体光検知器の全体構造が大きく変
わることはない。
【０００４】
【発明が解決しようとする課題】従来の半導体光検知器
は、以上のように構成されており、受光部を２次元アレ
イ状の構成にした場合、まず、受光部ピッチは４０μｍ
以下とし、アレイサイズを１２８×１２８以上にするの
が現実的である。その場合、化合物半導体層２の電極接
続用のスルーホールは、イオンミリング法を用いたとし
ても、スルーホールの直径を化合物半導体層２の厚みよ
り小さくするのは困難で、同程度かそれ以上になってし
まうために、受光部ピッチと有効受光面積を考えた場
合、化合物半導体層２の厚みは１０μｍ程度が最適とな
る。上記受光部ピッチとアレイサイズから計算すると、
受光部面積は約５×５ｍｍ2 となり、仮に１チップ毎に
ウエハプロセスを行ったとしても、５×５ｍｍ2 の範囲
内で均一性よく化合物半導体層２の厚み１０μｍを得る
のは非常に困難である。一般的には、生産性を高めるた
めに数十チップ／ウエハとするが、その場合、化合物半
導体層２の層厚制御はほぼ不可能となる。さらに、接着
剤２０にはエポキシ系の材料が用いられるが、耐熱性が
あまりよくないために、絶縁膜１０，１１，パッド電極
３１，３２，接続電極３３等を形成する場合、ウエハの
加工温度を十分に上げることができず、電極の合金化を
十分にできないことと、フォトレジスト等の有機膜によ
る汚れの除去を十分にできないことにより、光検知器と
しての信頼性が著しく悪くなってしまう。また、光検知
器のうち、特に赤外線検知器として用いる場合、光検知
器を８０Ｋ以下の極低温に冷却する必要があり、光検知
器を真空容器内に入れなければならない。その場合、接
着剤２０に気泡が混入していると、光検知器周囲を真空
にした時、非常に薄い化合物半導体層２が気泡の膨張に
耐えられずに破壊してしまう。さらに、光検知器を低温
に冷却して用いる場合、Ｓｉ基板１と化合物半導体層２
の熱膨張係数の違いと、保存温度の常温と素子使用温
度、例えば７７Ｋのヒートサイクルが増加するにつれ化
合物半導体層２側に結晶欠陥が発生増大し、光検知能力
が著しく悪くなってしまうという問題点があった。
は、以上のように構成されており、受光部を２次元アレ
イ状の構成にした場合、まず、受光部ピッチは４０μｍ
以下とし、アレイサイズを１２８×１２８以上にするの
が現実的である。その場合、化合物半導体層２の電極接
続用のスルーホールは、イオンミリング法を用いたとし
ても、スルーホールの直径を化合物半導体層２の厚みよ
り小さくするのは困難で、同程度かそれ以上になってし
まうために、受光部ピッチと有効受光面積を考えた場
合、化合物半導体層２の厚みは１０μｍ程度が最適とな
る。上記受光部ピッチとアレイサイズから計算すると、
受光部面積は約５×５ｍｍ2 となり、仮に１チップ毎に
ウエハプロセスを行ったとしても、５×５ｍｍ2 の範囲
内で均一性よく化合物半導体層２の厚み１０μｍを得る
のは非常に困難である。一般的には、生産性を高めるた
めに数十チップ／ウエハとするが、その場合、化合物半
導体層２の層厚制御はほぼ不可能となる。さらに、接着
剤２０にはエポキシ系の材料が用いられるが、耐熱性が
あまりよくないために、絶縁膜１０，１１，パッド電極
３１，３２，接続電極３３等を形成する場合、ウエハの
加工温度を十分に上げることができず、電極の合金化を
十分にできないことと、フォトレジスト等の有機膜によ
る汚れの除去を十分にできないことにより、光検知器と
しての信頼性が著しく悪くなってしまう。また、光検知
器のうち、特に赤外線検知器として用いる場合、光検知
器を８０Ｋ以下の極低温に冷却する必要があり、光検知
器を真空容器内に入れなければならない。その場合、接
着剤２０に気泡が混入していると、光検知器周囲を真空
にした時、非常に薄い化合物半導体層２が気泡の膨張に
耐えられずに破壊してしまう。さらに、光検知器を低温
に冷却して用いる場合、Ｓｉ基板１と化合物半導体層２
の熱膨張係数の違いと、保存温度の常温と素子使用温
度、例えば７７Ｋのヒートサイクルが増加するにつれ化
合物半導体層２側に結晶欠陥が発生増大し、光検知能力
が著しく悪くなってしまうという問題点があった。
【０００５】本発明は、上記のような問題点を解消する
ためになされたもので、請求項１に記載の発明は、生産
性の高い半導体光検知器を容易に得るとともに、ウエハ
加工温度を制限されない半導体光検知器を得ることを目
的とする。
ためになされたもので、請求項１に記載の発明は、生産
性の高い半導体光検知器を容易に得るとともに、ウエハ
加工温度を制限されない半導体光検知器を得ることを目
的とする。
【０００６】また、請求項２に記載の発明は、上記目的
に加えて、化合物半導体層とＳｉ基板の熱膨張係数の違
いによる化合物半導体層の結晶欠陥発生をなくすことを
目的とする。
に加えて、化合物半導体層とＳｉ基板の熱膨張係数の違
いによる化合物半導体層の結晶欠陥発生をなくすことを
目的とする。
【０００７】また、請求項３に記載の発明は、上記目的
に加えて、受光部が２次元アレイ状の光検知器におい
て、最も重要となる中心付近の画素開口率を下げること
なく、熱膨張係数の違いによる化合物半導体層の結晶欠
陥発生をなくすことを目的とする。
に加えて、受光部が２次元アレイ状の光検知器におい
て、最も重要となる中心付近の画素開口率を下げること
なく、熱膨張係数の違いによる化合物半導体層の結晶欠
陥発生をなくすことを目的とする。
【０００８】さらに、請求項４に記載の発明は、上記目
的に加えて、化合物半導体層中の受光部を高品質な結晶
領域に形成することを目的とする。
的に加えて、化合物半導体層中の受光部を高品質な結晶
領域に形成することを目的とする。
【０００９】
【課題を解決するための手段】本発明に係る請求項１に
記載の半導体光検知器は、複数の信号入力部を有する信
号処理回路を形成したＳｉ基板上の一部を絶縁膜で覆
い、さらに、この絶縁膜をＳｉ層で覆った後に複数の化
合物半導体層を結晶成長させ、複数の受光部を形成し、
これら複数の受光部とこれらの受光部に対応した信号処
理回路の信号入力部を接続電極により接続したものであ
る。
記載の半導体光検知器は、複数の信号入力部を有する信
号処理回路を形成したＳｉ基板上の一部を絶縁膜で覆
い、さらに、この絶縁膜をＳｉ層で覆った後に複数の化
合物半導体層を結晶成長させ、複数の受光部を形成し、
これら複数の受光部とこれらの受光部に対応した信号処
理回路の信号入力部を接続電極により接続したものであ
る。
【００１０】また、請求項２に記載の発明は、複数の受
光部間に分離溝を設けたものである。
光部間に分離溝を設けたものである。
【００１１】また、請求項３に記載の発明は、受光部中
心付近を除く特定の受光部間に分離溝を設けたものであ
る。
心付近を除く特定の受光部間に分離溝を設けたものであ
る。
【００１２】さらに、請求項４に記載の発明は、絶縁膜
上のＳｉ層に発生する結晶粒界位置に対応する位置に分
離溝を設けたものである。
上のＳｉ層に発生する結晶粒界位置に対応する位置に分
離溝を設けたものである。
【００１３】
【作用】本発明の請求項１に記載の発明においては、化
合物半導体層がエピタキシャル結晶成長により形成され
るために層厚制御は容易で、かつ高精度である。さら
に、接着剤を用いていないために、電極形成等のウエハ
加工工程において、ウエハ温度を高温にできる。
合物半導体層がエピタキシャル結晶成長により形成され
るために層厚制御は容易で、かつ高精度である。さら
に、接着剤を用いていないために、電極形成等のウエハ
加工工程において、ウエハ温度を高温にできる。
【００１４】本発明の請求項２に記載の発明において
は、化合物半導体層中の各受光部間にある分離溝が、熱
膨張係数の違いに起因する化合物半導体層中の結晶歪み
を吸収する。
は、化合物半導体層中の各受光部間にある分離溝が、熱
膨張係数の違いに起因する化合物半導体層中の結晶歪み
を吸収する。
【００１５】本発明の請求項３に記載の発明において
は、化合物半導体層に形成された複数の受光部の特定の
受光部間に分離溝を設けたことにより、この分離溝によ
り複数の受光部がいくつかのユニットに分けられ、各ユ
ニット内での受光部開口率は大きくなる。特に、受光部
の中心部にユニットを配置することにより半導体光検知
器の検知能力が向上する。
は、化合物半導体層に形成された複数の受光部の特定の
受光部間に分離溝を設けたことにより、この分離溝によ
り複数の受光部がいくつかのユニットに分けられ、各ユ
ニット内での受光部開口率は大きくなる。特に、受光部
の中心部にユニットを配置することにより半導体光検知
器の検知能力が向上する。
【００１６】本発明の請求項４に記載の発明において
は、分離溝を設ける際に、分離溝位置をＳｉ半導体層の
結晶粒界位置に対応させ、上記結晶粒界位置をさけるよ
うに受光部を形成したため、受光部は結晶粒界の無い高
品質結晶領域に形成され、半導体光検知器の検知能力を
著しく向上させる。
は、分離溝を設ける際に、分離溝位置をＳｉ半導体層の
結晶粒界位置に対応させ、上記結晶粒界位置をさけるよ
うに受光部を形成したため、受光部は結晶粒界の無い高
品質結晶領域に形成され、半導体光検知器の検知能力を
著しく向上させる。
【００１７】
【実施例】以下、本発明の一実施例を図について説明す
る。図１は本発明の一実施例による半導体光検知器を示
す断面側面図である。図１において、１はＳｉ基板で、
信号処理回路１ａが形成されている。４０はこの信号処
理回路１ａを保護するためのＳｉＯ2 層、４１は単結晶
Ｓｉ層、４２はＧａＡｓバッファ層、４３はＣｄＴｅバ
ッファ層で、これらＧａＡｓバッファ層４２とＣｄＴｅ
バッファ層４３は、ｐ型Ｃｄx Ｈｇ1-x Ｔｅ層２ａの結
晶性をよくするための緩衝の役目をする。ｎ型Ｃｄx Ｈ
ｇ1-x Ｔｅ層２ｂは受光部となる。１０は絶縁膜で、受
光部となるｎ型Ｃｄx Ｈｇ1-x Ｔｅ層２ｂは接続電極３
３とパッド電極３２を介して、信号処理回路１ａと電気
的に接続されている。
る。図１は本発明の一実施例による半導体光検知器を示
す断面側面図である。図１において、１はＳｉ基板で、
信号処理回路１ａが形成されている。４０はこの信号処
理回路１ａを保護するためのＳｉＯ2 層、４１は単結晶
Ｓｉ層、４２はＧａＡｓバッファ層、４３はＣｄＴｅバ
ッファ層で、これらＧａＡｓバッファ層４２とＣｄＴｅ
バッファ層４３は、ｐ型Ｃｄx Ｈｇ1-x Ｔｅ層２ａの結
晶性をよくするための緩衝の役目をする。ｎ型Ｃｄx Ｈ
ｇ1-x Ｔｅ層２ｂは受光部となる。１０は絶縁膜で、受
光部となるｎ型Ｃｄx Ｈｇ1-x Ｔｅ層２ｂは接続電極３
３とパッド電極３２を介して、信号処理回路１ａと電気
的に接続されている。
【００１８】次に、本発明の半導体光検知器の製造方法
について図２〜図６を参照して説明する。まず、信号処
理回路１ａを形成したＳｉ基板１の表面をＳｉＯ2 層４
０で覆う（図２（ａ））。次に、ＳｉＯ2 層４０に部分
的に開口部を設けた後（図２（ｂ））、全面をポリシリ
コン層５０で覆う（図２（ｃ））。次に、まずＳｉＯ2
層４０の開口部に、例えばＣＯ2 レーザ光を照射して加
熱し、ポリシリコン層５０を単結晶Ｓｉにし、徐々にレ
ーザ光（太矢印で示す）をスキャンさせて（図３
（ａ））、ポリシリコン層５０をすべて単結晶Ｓｉ層４
１に変える（図３（ｂ））。次に、ＧａＡｓバッファ層
４２とＣｄＴｅバッファ層４３を順次形成する（図３
（ｃ））。これらの各バッファ層４２，４３は、格子欠
陥の少ないｐ型ＣｄxＨｇ1-x Ｔｅ層２ａを得るための
層で、単結晶Ｓｉ層４１とｐ型Ｃｄx Ｈｇ1-xＴｅ層２
ａの格子不整合を緩和させる働きをする。ｐ型Ｃｄx Ｈ
ｇ1-x Ｔｅ層２ａを形成した状態を図３（ｄ）に示す。
次に、ＳｉＯ2 層５１をマスクとして、ボロンのイオン
注入を行い熱処理を行うと、イオン注入部のＣｄx Ｈｇ
1-x Ｔｅはｎ型Ｃｄx Ｈｇ1-x Ｔｅ層２ｂとなる（図４
（ａ））。次に、イオン注入のマスクであるＳｉＯ2 層
５１を除去した後（図４（ｂ））、ポジ型フォトレジス
ト５２を形成し（図４（ｃ））、これをマスクとしてア
ルゴンイオンエッチングで化合物半導体層（ｐ型Ｃｄx
Ｈｇ1-x Ｔｅ層２ａ，ｎ型Ｃｄx Ｈｇ1-x Ｔｅ層２ｂ，
ＧａＡｓバッファ層４２，ＣｄＴｅバッファ層４３）お
よび単結晶Ｓｉ層４１，ＳｉＯ2 層４０をエッチングす
る（図４（ｄ））。次に、ポジ型フォトレジスト５２を
除去した後（図５（ａ））、フォトレジスト５３を形成
し（なお、フォトレジスト５３の開口部は、開口部の上
端にひさし部分ができるようにソーク処理を施してあ
る。例えばポジレジストを塗布したウエハをクロロベン
ゼン中に入れ、クロロベンゼンに接触したポジレジスト
表面を変質させる。変質した表面は現像時の溶解速度が
遅くなる。）、その上にパッド電極となるＡｌ層３２′
を蒸着する（図５（ｂ））。次に、フォトレジスト５３
を除去すると、Ｓｉ信号処理回路１ａにパッド電極３２
を形成できる。次に、ウエハ全面にＳｉＯ2 層の絶縁膜
１０を形成する（図５（ｃ））。次に、パッド電極３２
とｎ型Ｃｄx Ｈｇ1-x Ｔｅ層２ｂの所定部分の絶縁膜１
０にフォトレジスト５３を用いて開口部を設ける（図５
（ｄ））。次に、フォトレジスト５３を除去した後、全
面に接続電極３３となるＣｒ／Ａｕ層３３′を形成した
後、接続電極３３の形成位置にフォトレジスト５４の開
口パターンを形成する（図６（ａ））。最後に、フォト
レジスト５４をマスクとしてＣｒ／Ａｕ層３３′をエッ
チングした後、フォトレジスト５４を除去すると、図６
（ｂ）に示すような半導体光検知器が完成する。図７は
本方法により製造した半導体光検知器の斜視図を表わ
す。
について図２〜図６を参照して説明する。まず、信号処
理回路１ａを形成したＳｉ基板１の表面をＳｉＯ2 層４
０で覆う（図２（ａ））。次に、ＳｉＯ2 層４０に部分
的に開口部を設けた後（図２（ｂ））、全面をポリシリ
コン層５０で覆う（図２（ｃ））。次に、まずＳｉＯ2
層４０の開口部に、例えばＣＯ2 レーザ光を照射して加
熱し、ポリシリコン層５０を単結晶Ｓｉにし、徐々にレ
ーザ光（太矢印で示す）をスキャンさせて（図３
（ａ））、ポリシリコン層５０をすべて単結晶Ｓｉ層４
１に変える（図３（ｂ））。次に、ＧａＡｓバッファ層
４２とＣｄＴｅバッファ層４３を順次形成する（図３
（ｃ））。これらの各バッファ層４２，４３は、格子欠
陥の少ないｐ型ＣｄxＨｇ1-x Ｔｅ層２ａを得るための
層で、単結晶Ｓｉ層４１とｐ型Ｃｄx Ｈｇ1-xＴｅ層２
ａの格子不整合を緩和させる働きをする。ｐ型Ｃｄx Ｈ
ｇ1-x Ｔｅ層２ａを形成した状態を図３（ｄ）に示す。
次に、ＳｉＯ2 層５１をマスクとして、ボロンのイオン
注入を行い熱処理を行うと、イオン注入部のＣｄx Ｈｇ
1-x Ｔｅはｎ型Ｃｄx Ｈｇ1-x Ｔｅ層２ｂとなる（図４
（ａ））。次に、イオン注入のマスクであるＳｉＯ2 層
５１を除去した後（図４（ｂ））、ポジ型フォトレジス
ト５２を形成し（図４（ｃ））、これをマスクとしてア
ルゴンイオンエッチングで化合物半導体層（ｐ型Ｃｄx
Ｈｇ1-x Ｔｅ層２ａ，ｎ型Ｃｄx Ｈｇ1-x Ｔｅ層２ｂ，
ＧａＡｓバッファ層４２，ＣｄＴｅバッファ層４３）お
よび単結晶Ｓｉ層４１，ＳｉＯ2 層４０をエッチングす
る（図４（ｄ））。次に、ポジ型フォトレジスト５２を
除去した後（図５（ａ））、フォトレジスト５３を形成
し（なお、フォトレジスト５３の開口部は、開口部の上
端にひさし部分ができるようにソーク処理を施してあ
る。例えばポジレジストを塗布したウエハをクロロベン
ゼン中に入れ、クロロベンゼンに接触したポジレジスト
表面を変質させる。変質した表面は現像時の溶解速度が
遅くなる。）、その上にパッド電極となるＡｌ層３２′
を蒸着する（図５（ｂ））。次に、フォトレジスト５３
を除去すると、Ｓｉ信号処理回路１ａにパッド電極３２
を形成できる。次に、ウエハ全面にＳｉＯ2 層の絶縁膜
１０を形成する（図５（ｃ））。次に、パッド電極３２
とｎ型Ｃｄx Ｈｇ1-x Ｔｅ層２ｂの所定部分の絶縁膜１
０にフォトレジスト５３を用いて開口部を設ける（図５
（ｄ））。次に、フォトレジスト５３を除去した後、全
面に接続電極３３となるＣｒ／Ａｕ層３３′を形成した
後、接続電極３３の形成位置にフォトレジスト５４の開
口パターンを形成する（図６（ａ））。最後に、フォト
レジスト５４をマスクとしてＣｒ／Ａｕ層３３′をエッ
チングした後、フォトレジスト５４を除去すると、図６
（ｂ）に示すような半導体光検知器が完成する。図７は
本方法により製造した半導体光検知器の斜視図を表わ
す。
【００１９】次に、作用について説明する。半導体光検
知器を製造するとき、従来技術では、非常に薄い化合物
半導体層を信号処理回路の形成されたＳｉ基板に接着剤
で貼り合わせるための製造工程の内、接着剤の中の気泡
を完全に除くこと，接着剤の厚み制御，化合物半導体層
へ全くダメージを与えずに層厚を薄くすること，工程中
で用いる種々の有機溶剤で溶けだした接着剤の汚れを完
全に除去すること等の数々の問題点がある。本発明で
は、Ｓｉ基板１の表面を覆うＳｉＯ2 層４０を単結晶Ｓ
ｉ層４１で覆い、各バッファ層４２，４３および化合物
半導体層２ａを順次結晶成長させる技術を用いることに
より、接着剤を使用せず従来と同様の働きをする。接着
剤を用いることによる問題点は、上記問題点の項に記述
してあるが、さらに説明を加えると、Ｓｉ基板１上の化
合物半導体層２ａを基本型として、様々の機能を持たせ
ることが考えられるが、その場合、様々のウエハプロセ
ス工程を用いる必要がある。そうした場合、熱および有
機溶剤に弱い接着剤の存在は、ウエハプロセス工程の種
類を著しく限定することになる。また、信号処理回路１
ａの形成されたＳｉ基板１の上に形成された化合物半導
体層２ａとしては、ＳｉＯ2 層４０と単結晶Ｓｉ層４１
を用いずに、直接Ｓｉ基板１の上に各バッファ層４２，
４３，化合物半導体層２ａを形成した構造のものが提案
されているが、この場合、化合物半導体層２ａを形成す
る位置のＳｉ基板１部分には信号処理回路を形成できな
いため、信号処理回路面積が限定されるとともに、化合
物半導体層２ａもウエハ全面には形成できず、半導体光
検知器としては、画素の開口率が著しく低下する原因と
なる。また、信号処理回路１ａの蓄積容量は、直接信号
処理回路面積に比例するため、蓄積容量も制限される。
特に、波長１０μｍ付近を検知する赤外線検知器の場
合、この蓄積容量の制限は素子性能を著しく低下させ
る。しかし、本発明においては、従来技術同様、開口
率，蓄積容量とも最大限大きくできる。
知器を製造するとき、従来技術では、非常に薄い化合物
半導体層を信号処理回路の形成されたＳｉ基板に接着剤
で貼り合わせるための製造工程の内、接着剤の中の気泡
を完全に除くこと，接着剤の厚み制御，化合物半導体層
へ全くダメージを与えずに層厚を薄くすること，工程中
で用いる種々の有機溶剤で溶けだした接着剤の汚れを完
全に除去すること等の数々の問題点がある。本発明で
は、Ｓｉ基板１の表面を覆うＳｉＯ2 層４０を単結晶Ｓ
ｉ層４１で覆い、各バッファ層４２，４３および化合物
半導体層２ａを順次結晶成長させる技術を用いることに
より、接着剤を使用せず従来と同様の働きをする。接着
剤を用いることによる問題点は、上記問題点の項に記述
してあるが、さらに説明を加えると、Ｓｉ基板１上の化
合物半導体層２ａを基本型として、様々の機能を持たせ
ることが考えられるが、その場合、様々のウエハプロセ
ス工程を用いる必要がある。そうした場合、熱および有
機溶剤に弱い接着剤の存在は、ウエハプロセス工程の種
類を著しく限定することになる。また、信号処理回路１
ａの形成されたＳｉ基板１の上に形成された化合物半導
体層２ａとしては、ＳｉＯ2 層４０と単結晶Ｓｉ層４１
を用いずに、直接Ｓｉ基板１の上に各バッファ層４２，
４３，化合物半導体層２ａを形成した構造のものが提案
されているが、この場合、化合物半導体層２ａを形成す
る位置のＳｉ基板１部分には信号処理回路を形成できな
いため、信号処理回路面積が限定されるとともに、化合
物半導体層２ａもウエハ全面には形成できず、半導体光
検知器としては、画素の開口率が著しく低下する原因と
なる。また、信号処理回路１ａの蓄積容量は、直接信号
処理回路面積に比例するため、蓄積容量も制限される。
特に、波長１０μｍ付近を検知する赤外線検知器の場
合、この蓄積容量の制限は素子性能を著しく低下させ
る。しかし、本発明においては、従来技術同様、開口
率，蓄積容量とも最大限大きくできる。
【００２０】さて、上記発明で接着剤に起因する問題点
は解決できるが、素子を、例えば低温に冷却して用いる
場合等は、Ｓｉ基板１と化合物半導体層２ａの熱膨張係
数の違いにより、保存温度の室温と、冷却温度のヒート
サイクルにより、結晶が脆弱な化合物半導体層２ａに、
結晶転位，クラック等のダメージが入る。これを防ぐた
めの実施例の構造を図８に示す。この実施例は、図７の
実施例各画素間に分離溝６０を形成したものである。な
お、分離溝６０は、受光部となる化合物半導体層２ａで
止まっていてもよいし、各バッファ層４２，４３まで分
離していても良い。また、Ｓｉ基板１，ＳｉＯ2 層４０
まで分離してもよい。また、上記実施例は、画素のまん
中にスルーホール７０を形成したものであるが、図９に
示すように、スルーホール７０を画素間に形成していて
もよい。この場合、光感度がよくなる。
は解決できるが、素子を、例えば低温に冷却して用いる
場合等は、Ｓｉ基板１と化合物半導体層２ａの熱膨張係
数の違いにより、保存温度の室温と、冷却温度のヒート
サイクルにより、結晶が脆弱な化合物半導体層２ａに、
結晶転位，クラック等のダメージが入る。これを防ぐた
めの実施例の構造を図８に示す。この実施例は、図７の
実施例各画素間に分離溝６０を形成したものである。な
お、分離溝６０は、受光部となる化合物半導体層２ａで
止まっていてもよいし、各バッファ層４２，４３まで分
離していても良い。また、Ｓｉ基板１，ＳｉＯ2 層４０
まで分離してもよい。また、上記実施例は、画素のまん
中にスルーホール７０を形成したものであるが、図９に
示すように、スルーホール７０を画素間に形成していて
もよい。この場合、光感度がよくなる。
【００２１】ところで、上記発明のように、分離溝６０
を画素間に形成することによりヒートサイクルによる画
素部へのダメージを防ぐことができるが、画素の集積度
がさらに進むと、分離溝幅が画素面積に対して大きくな
り、無視できなくなる。これは、光検知器としての画素
開口率の低下を意味する。したがって、画素開口率を大
きくする方法として、化合物半導体層２ａとＳｉ基板１
の熱膨張係数の違いを無視できる範囲内で、複数の画素
を１つのユニットとして図１０のように特定の位置に分
離溝６０を形成する方法が考えられる。特に、光検知器
として重要になる中央部分に分離溝６０を形成しないこ
とにより非常に高分解な性能の半導体光検知器が信頼性
よく得られる。
を画素間に形成することによりヒートサイクルによる画
素部へのダメージを防ぐことができるが、画素の集積度
がさらに進むと、分離溝幅が画素面積に対して大きくな
り、無視できなくなる。これは、光検知器としての画素
開口率の低下を意味する。したがって、画素開口率を大
きくする方法として、化合物半導体層２ａとＳｉ基板１
の熱膨張係数の違いを無視できる範囲内で、複数の画素
を１つのユニットとして図１０のように特定の位置に分
離溝６０を形成する方法が考えられる。特に、光検知器
として重要になる中央部分に分離溝６０を形成しないこ
とにより非常に高分解な性能の半導体光検知器が信頼性
よく得られる。
【００２２】次に、画素分離溝を形成する位置に関して
考えてみると、例えば本発明の製造方法の図３（ａ）の
工程で、ＣＯ2 レーザを用いてポリシリコン層５０を単
結晶Ｓｉ層４１に変えるときに、単結晶Ｓｉ層４１のつ
なぎ目、すなわち、図１１に示すＡ部に結晶粒界が発生
する。この結晶粒界は、その上のＧａＡｓバッファ層４
２中に結晶転位などを発生させる。これらの転位等は、
複数のバッファ層を形成することによりある程度は低減
できるが、完全には無くすことはできない。したがっ
て、この結晶転位は、光吸収層である化合物半導体層２
ａ中まで残ってしまう。もし、この転位の発生した領域
へｐｎ接合を形成したとすると、ｐｎ接合のリーク電流
は非常に大きくなり、このことは光検知器の感度の低
下，ノイズの増大につながる。そこで、この転位が発生
している領域に分離溝を形成することにより、ｐｎ接合
等の光吸収領域を良質の結晶領域に形成でき、高性能の
半導体光検知器が得られる。
考えてみると、例えば本発明の製造方法の図３（ａ）の
工程で、ＣＯ2 レーザを用いてポリシリコン層５０を単
結晶Ｓｉ層４１に変えるときに、単結晶Ｓｉ層４１のつ
なぎ目、すなわち、図１１に示すＡ部に結晶粒界が発生
する。この結晶粒界は、その上のＧａＡｓバッファ層４
２中に結晶転位などを発生させる。これらの転位等は、
複数のバッファ層を形成することによりある程度は低減
できるが、完全には無くすことはできない。したがっ
て、この結晶転位は、光吸収層である化合物半導体層２
ａ中まで残ってしまう。もし、この転位の発生した領域
へｐｎ接合を形成したとすると、ｐｎ接合のリーク電流
は非常に大きくなり、このことは光検知器の感度の低
下，ノイズの増大につながる。そこで、この転位が発生
している領域に分離溝を形成することにより、ｐｎ接合
等の光吸収領域を良質の結晶領域に形成でき、高性能の
半導体光検知器が得られる。
【００２３】
【発明の効果】以上説明したように、本発明の請求項１
に記載の発明は、信号処理回路の形成されたＳｉ基板上
に複数の化合物半導体層を結晶成長し、この化合物半導
体層に複数の受光部を形成したので、信頼性が高く、高
機能の半導体光検知器を得られる効果がある。
に記載の発明は、信号処理回路の形成されたＳｉ基板上
に複数の化合物半導体層を結晶成長し、この化合物半導
体層に複数の受光部を形成したので、信頼性が高く、高
機能の半導体光検知器を得られる効果がある。
【００２４】また、本発明の請求項２に記載の発明は、
各画素間に分離溝を設けたことにより、請求項１，２の
効果に加え、ヒートサイクルに強い信頼性の高い半導体
光検知器を得られる効果がある。
各画素間に分離溝を設けたことにより、請求項１，２の
効果に加え、ヒートサイクルに強い信頼性の高い半導体
光検知器を得られる効果がある。
【００２５】また、本発明の請求項３に記載の発明は、
複数の受光部の特定の位置に分離溝を設けたので、請求
項１，２の効果に加え、画像分解能を向上できる効果が
ある。
複数の受光部の特定の位置に分離溝を設けたので、請求
項１，２の効果に加え、画像分解能を向上できる効果が
ある。
【００２６】さらに、本発明の請求項４に記載の発明
は、化合物半導体層中の結晶粒界の位置に対応させて分
離溝を設けたので、請求項１〜３の効果に加え高感度
で、ノイズの少ない半導体光検知器を歩留まりよく得ら
れる効果がある。
は、化合物半導体層中の結晶粒界の位置に対応させて分
離溝を設けたので、請求項１〜３の効果に加え高感度
で、ノイズの少ない半導体光検知器を歩留まりよく得ら
れる効果がある。
【図１】本発明の一実施例による半導体光検知器を示す
断面側面図である。
断面側面図である。
【図２】本発明の半導体光検知器の製造工程を示す断面
側面図である。
側面図である。
【図３】図２に引き続く製造工程を示す断面側面図であ
る。
る。
【図４】図３に引き続く製造工程を示す断面側面図であ
る。
る。
【図５】図４に引き続く製造工程を示す断面側面図であ
る。
る。
【図６】図５に引き続く製造工程を示す断面側面図であ
る。
る。
【図７】本発明の一実施例による半導体光検知器を示す
斜視図である。
斜視図である。
【図８】本発明の他の実施例による半導体光検知器を示
す部分斜視図である。
す部分斜視図である。
【図９】本発明のさらに他の実施例による半導体光検知
器を示す部分斜視図である。
器を示す部分斜視図である。
【図１０】本発明のさらに他の実施例による半導体光検
知器を示す斜視図である。
知器を示す斜視図である。
【図１１】本発明のさらに他の実施例による半導体光検
知器の結晶粒界の説明図である。
知器の結晶粒界の説明図である。
【図１２】従来の半導体光検知器を示す断面側面図であ
る。
る。
１ Ｓｉ基板 １ａ 信号処理回路 ２ａ ｐ型Ｃｄx Ｈｇ1-x Ｔｅ層 ２ｂ ｎ型Ｃｄx Ｈｇ1-x Ｔｅ層 ３ 保護膜 １０ 絶縁膜 ３２ パッド電極 ３３ 接続電極 ４０ ＳｉＯ2 層 ４１ 単結晶Ｓｉ層 ４２ ＧａＡｓバッファ層 ４３ ＣｄＴｅバッファ層 ５０ ポリシリコン層 ５１ ＳｉＯ2 層 ５２ ポジ型フォトレジスト ５３ フォトレジスト ５４ フォトレジスト
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 31/10 8422−4Ｍ Ｈ０１Ｌ 31/10 Ａ
Claims (4)
- 【請求項１】 複数の信号入力部を有する信号処理回路
が形成されたＳｉ基板と、このＳｉ基板の少なくとも前
記各信号処理回路部分を覆う絶縁膜と、前記Ｓｉ基板と
絶縁膜を覆うＳｉ層と、このＳｉ層上に形成された複数
の化合物半導体層と、前記化合物半導体層に形成された
複数の受光部と、これらの受光部と信号処理回路の複数
個の信号入力部とが接続電極により接続されていること
を特徴とする半導体光検知器。 - 【請求項２】 化合物半導体層に形成された複数の受光
部の各受光部間に分離溝が形成されていることを特徴と
する請求項１記載の半導体光検知器。 - 【請求項３】 化合物半導体層に形成された複数の受光
部の特定の受光部間に分離溝が形成されていることを特
徴とする請求項１記載の半導体光検知器。 - 【請求項４】 複数の信号入力部を有する信号処理回路
が形成されたＳｉ基板と、このＳｉ基板上の少なくとも
前記信号入力回路部分を覆う絶縁膜と、前記Ｓｉ基板と
絶縁膜を覆うＳｉ層と、このＳｉ層上に形成された複数
の化合物半導体層と、前記化合物半導体層に形成された
複数の受光部と、前記複数の信号入力部と前記受光部が
対応しており、かつこれらが接続電極により接続されて
おり、前記絶縁膜の存在により生じる前記Ｓｉ層および
複数の化合物半導体層中の結晶粒界をさけて複数の受光
部を形成され、前記結晶粒界の位置に対応させて分離溝
が形成されていることを特徴とする半導体光検知器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4020009A JPH05218377A (ja) | 1992-02-05 | 1992-02-05 | 半導体光検知器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4020009A JPH05218377A (ja) | 1992-02-05 | 1992-02-05 | 半導体光検知器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218377A true JPH05218377A (ja) | 1993-08-27 |
Family
ID=12015121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4020009A Pending JPH05218377A (ja) | 1992-02-05 | 1992-02-05 | 半導体光検知器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218377A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009521121A (ja) * | 2005-12-21 | 2009-05-28 | ダーハム サイエンティフィック クリスタルズ リミテッド | デバイス形成方法及びデバイス |
| WO2017061273A1 (ja) * | 2015-10-05 | 2017-04-13 | ソニー株式会社 | 撮像装置、製造方法 |
| US10847567B2 (en) | 2017-01-12 | 2020-11-24 | Mitsubishi Electric Corporation | Infrared sensor device including infrared sensor substrate and signal processing circuit substrate coupled to each other |
-
1992
- 1992-02-05 JP JP4020009A patent/JPH05218377A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009521121A (ja) * | 2005-12-21 | 2009-05-28 | ダーハム サイエンティフィック クリスタルズ リミテッド | デバイス形成方法及びデバイス |
| WO2017061273A1 (ja) * | 2015-10-05 | 2017-04-13 | ソニー株式会社 | 撮像装置、製造方法 |
| US10522582B2 (en) | 2015-10-05 | 2019-12-31 | Sony Semiconductor Solutions Corporation | Imaging apparatus |
| US10811456B2 (en) | 2015-10-05 | 2020-10-20 | Sony Semiconductor Solutions Corporation | Imaging apparatus and manufacturing method |
| US10847567B2 (en) | 2017-01-12 | 2020-11-24 | Mitsubishi Electric Corporation | Infrared sensor device including infrared sensor substrate and signal processing circuit substrate coupled to each other |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3257687B2 (ja) | 電気光学検出器アレーとその製造方法 | |
| KR100460404B1 (ko) | 회로내장 감광 장치 | |
| EP0666602B1 (en) | Method of manufacturing a GaAs solar cell on a Si substrate | |
| US20020137246A1 (en) | Circuit-incorporating light receiving device and method of fabricating the same | |
| JP3366226B2 (ja) | 分割フォトダイオード及び回路内蔵受光素子 | |
| GB2261323A (en) | Infrared imaging device | |
| JP2878031B2 (ja) | 薄形ソーラセルおよび製造法 | |
| US5470761A (en) | Process for fabricating a front surface resonant mesh array detector | |
| JP2907125B2 (ja) | 裏面照射型固体撮像素子の製造方法 | |
| JPH05218377A (ja) | 半導体光検知器 | |
| KR100470892B1 (ko) | 회로내장 수광소자 및 그의 제조방법 | |
| JPH09181349A (ja) | 半導体デバイスの製造方法 | |
| JP2508579B2 (ja) | 配列型赤外線検知器の製造方法 | |
| US5846850A (en) | Double sided interdiffusion process and structure for a double layer heterojunction focal plane array | |
| US3704375A (en) | Monolithic detector construction of photodetectors | |
| JP3426872B2 (ja) | 光半導体集積回路装置およびその製造方法 | |
| JP2705594B2 (ja) | 赤外線検出素子 | |
| CN218145867U (zh) | Mems传感器结构 | |
| JPS6269672A (ja) | 光感半導体集積回路装置 | |
| JPS63237484A (ja) | 半導体装置 | |
| KR840001604B1 (ko) | 고체촬상소자의 제조방법 | |
| JPH0758309A (ja) | 光電子集積回路 | |
| JPH07335929A (ja) | 半導体光検知装置 | |
| JP2832600B2 (ja) | 密着型イメージセンサ | |
| JPH08130297A (ja) | 赤外線検出装置及びその製造方法 |