JP5457157B2 - 半田フリップチップ実装方法 - Google Patents
半田フリップチップ実装方法 Download PDFInfo
- Publication number
- JP5457157B2 JP5457157B2 JP2009281626A JP2009281626A JP5457157B2 JP 5457157 B2 JP5457157 B2 JP 5457157B2 JP 2009281626 A JP2009281626 A JP 2009281626A JP 2009281626 A JP2009281626 A JP 2009281626A JP 5457157 B2 JP5457157 B2 JP 5457157B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- bump
- flip chip
- mounting method
- chip mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
半導体チップと基板との何れか一方に位置する第1バリアメタルに半田バンプを形成し、他方に位置する第2バリアメタルの上面に凹凸部を有するAuバンプを形成するステップと、
前記凹凸部と前記半田バンプとを当接させるステップと、
前記当接された凹凸部と前記半田バンプとを加熱保持して、前記半田バンプ全体と前記凹凸部を有するAuバンプ全体とから合金接合部を形成し、前記第1バリアメタルと第2バリアメタルとを前記合金接合部で接合させるステップとを備える、半田フリップチップ実装方法であり、
前記合金接合部の形成では、前記半田バンプと前記Auバンプとの非合金化部の残留を防止する。
図1に、本発明の実施の形態1に係る半田フリップチップ実装方法により作成される回路装置の実装工程における縦断面を示す。同図において、符号100は回路装置を示し、符号100aは半導体チップを示し、符号100bは配線基板を示し、符号101は第1の基板を示し、符号102は第2の基板を示し、符号103は第1のバリアメタルを示し、符号104は第2のバリアメタルを示し、符号105は半田バンプを示し、符号106はAuバンプを示し、符号Pjaは合金接合部を示している。
詳述する。凹凸の形成方法はスパッタ、蒸着、メッキの条件を変える方法、フォトリソパターニングを形成してエッチングする方法、型押しして凹凸を形成するなどの方法がある。
D:拡散係数、Do:頻度因子、E:活性化エネルギー、R:ボルツマン定数、T:温度、a:拡散距離、t:時間
上式(1)より、温度Tが一定であれば、界面の面積が大きいほど、単位時間tあたりの拡散量は多くなることが分かる。この観点より、本発明においては、界面の面積を大きくすることによって、上述の従来の半田フリップチップ実装方法における半田の接合時の非合金化の原因のうち、接合面での半田と接合相手との接触面積比のばらつき、或いは溶融時間の短さや金属間の接触面積の小ささという問題の解消を図っている。具体的には、Auバンプ106と半田バンプ105とが所定の頻度で(所定の間隔で分散した接触点で)接触するように、Auバンプ106の上面に所定の表面粗さを有する凹凸部PRが設けられている。
場合に、各突起Pの先端は容易に潰れ(変形或いは座屈し)れる。よって、半田バンプ105と凹凸部PRの先端との間の距離が少々不均一である場合にも、そのような不均一性を吸収して、凹凸部PRは半田バンプ105に均等に当接できる。つまり、従来の半田フリップチップ実装方法におけるように、Auバンプ106が凹凸部PRを有さずに平面である場合に、半田バンプ105の下面と、1カ所以上での面、線、あるいは点で不均一に接触するような事態を防止できる。
280℃、Pb−5Snは300℃、Pb−10Snは268℃、Bi−2.5Agは262℃、Sn−8Sbは246℃、Sn―3.8Ag−1.2Cuは217℃、Sn―37Pbは183℃などである。要は、合金の融点が初期の半田の融点よりも高くなればよい。例えば、Sn(半田バンプ105)とAu(Auバンプ106)を接合する場合、Snが溶融する温度は232℃であるが、合金化した後は280℃以上の融点となる。
図3に、本発明の実施の形態2に係る半田フリップチップ実装方法を示す。上述の実施の形態1においては、第1の基板101および第2の基板102は共にウエハをダイシングして個片化したものが用いられているが、本実施の形態においては、第2の基板102はシリコンウエハWF上に形成されたままで用いられる。つまり、ウエハWF上には、複数の配線基板100bが形成されており、それぞれに半導体チップ100aが実施の形態1におけるのと同様にして、半田フリップチップ実装される。
プ100aが半田フリップチップ実装されて、回路装置100が構成されている。そして、残り2つの配線基板100bは、それぞれ半導体チップ100aが半田フリップチップ実装される前の状態である。
12 配線基板
13 半導体装置
14 チップ電子部品
15 外装樹脂
16 アンダーフィル
17 ランド
18 ワイヤ
19 半田
100 回路装置
100a 半導体チップ
100b 配線基板
101 第1の基板
102 第2の基板
103 第1のバリアメタル
104 第2のバリアメタル
105 半田バンプ
106 Auバンプ
106a Au鋭角バンプ
106b Au丸形状バンプ
P 突起
Pa 鋭角状突起
Pb 丸形状突起
PJ 接合部
Pja 合金接合部
PR 凹凸部
PRa 鋭角状凹凸部
PRb 丸形状凹凸部
WF ウエハ
110 加熱ステージ
Claims (3)
- 半導体チップと基板との何れか一方に位置する第1バリアメタルに半田バンプを形成し、他方に位置する第2バリアメタルの上面に凹凸部を有するAuバンプを形成するステップと、
前記凹凸部と前記半田バンプとを当接させるステップと、
前記当接された凹凸部と前記半田バンプとを加熱保持して、前記半田バンプ全体と前記凹凸部を有するAuバンプ全体とから合金接合部を形成し、前記第1バリアメタルと第2バリアメタルとを前記合金接合部で接合させるステップとを備える、半田フリップチップ実装方法であり、
前記合金接合部の形成では、前記半田バンプと前記Auバンプとの非合金化部の残留を防止する半田フリップチップ実装方法。 - 前記半田バンプは、Snを含む半田である請求項1に記載の半田フリップチップ実装方法。
- 前記半田バンプは、Snと、Ag、Bi、Cu、Sb、Ni及びPbのいずれかを含む半田である請求項1に記載の半田フリップチップ実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009281626A JP5457157B2 (ja) | 2009-12-11 | 2009-12-11 | 半田フリップチップ実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009281626A JP5457157B2 (ja) | 2009-12-11 | 2009-12-11 | 半田フリップチップ実装方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011124426A JP2011124426A (ja) | 2011-06-23 |
JP2011124426A5 JP2011124426A5 (ja) | 2012-11-22 |
JP5457157B2 true JP5457157B2 (ja) | 2014-04-02 |
Family
ID=44288015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009281626A Expired - Fee Related JP5457157B2 (ja) | 2009-12-11 | 2009-12-11 | 半田フリップチップ実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5457157B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5975040B2 (ja) * | 2011-12-09 | 2016-08-23 | 住友電気工業株式会社 | 撮像装置およびその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3119739B2 (ja) * | 1992-11-06 | 2000-12-25 | 松下電器産業株式会社 | 半導体装置用電極の形成方法ならびに実装体 |
JP2004047537A (ja) * | 2002-07-09 | 2004-02-12 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2009
- 2009-12-11 JP JP2009281626A patent/JP5457157B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011124426A (ja) | 2011-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3063161B2 (ja) | ハンダ・メッキした回路トレースに対するハンダ・バンプ相互接続部を形成する方法 | |
JP4605155B2 (ja) | 半導体装置及びその製造方法 | |
US7838954B2 (en) | Semiconductor structure with solder bumps | |
JP4502690B2 (ja) | 実装基板 | |
JPH11145176A (ja) | ハンダバンプの形成方法及び予備ハンダの形成方法 | |
TW201237976A (en) | Bump-on-lead flip chip interconnection | |
EP0473929A1 (en) | Method of forming a thin film electronic device | |
CN100423248C (zh) | 半导体装置及其安装体 | |
JP2006128662A (ja) | 半導体装置およびその実装体 | |
JP5004549B2 (ja) | 電子部品の基板への搭載方法及びはんだ面の形成方法 | |
US9847310B2 (en) | Flip chip bonding alloys | |
JP2015008254A (ja) | 回路基板、回路基板の製造方法、半導体装置の製造方法および実装基板の製造方法 | |
JP5457157B2 (ja) | 半田フリップチップ実装方法 | |
JP2009283628A (ja) | 半導体素子実装方法 | |
TW533556B (en) | Manufacturing process of bump | |
JP5345814B2 (ja) | 実装回路基板及び半導体装置 | |
JP3631230B2 (ja) | 予備ハンダの形成方法 | |
TWI247404B (en) | A method of making a microelectronic assembly | |
JP4940662B2 (ja) | はんだバンプ、はんだバンプの形成方法及び半導体装置 | |
JP6384581B1 (ja) | 核カラムの実装方法 | |
JP4615496B2 (ja) | 電子部品実装基板の製造方法 | |
JP3034231B2 (ja) | 中継基板 | |
JP2001035966A (ja) | 配線基板および中継基板 | |
JP2856197B2 (ja) | Bga接続構造 | |
JP5899701B2 (ja) | 半導体装置、半導体装置の製造方法及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121003 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121003 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130709 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130903 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131202 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20131209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5457157 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |