JP5457157B2 - 半田フリップチップ実装方法 - Google Patents

半田フリップチップ実装方法 Download PDF

Info

Publication number
JP5457157B2
JP5457157B2 JP2009281626A JP2009281626A JP5457157B2 JP 5457157 B2 JP5457157 B2 JP 5457157B2 JP 2009281626 A JP2009281626 A JP 2009281626A JP 2009281626 A JP2009281626 A JP 2009281626A JP 5457157 B2 JP5457157 B2 JP 5457157B2
Authority
JP
Japan
Prior art keywords
solder
bump
flip chip
mounting method
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009281626A
Other languages
English (en)
Other versions
JP2011124426A (ja
JP2011124426A5 (ja
Inventor
和司 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009281626A priority Critical patent/JP5457157B2/ja
Publication of JP2011124426A publication Critical patent/JP2011124426A/ja
Publication of JP2011124426A5 publication Critical patent/JP2011124426A5/ja
Application granted granted Critical
Publication of JP5457157B2 publication Critical patent/JP5457157B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、プリント基板にSn(錫)系の半田を用いて半導体装置を接合した後の半田の再溶融を防止する半田フリップチップ実装方法に関する。
従来の半田フリップチップ実装において、Sn(錫)−Ag(銀)−Cu(銅)系合金粉からなる溶融成分とし、Cu粉を混合させた接合材を母材とする半田材料が用いられている。このような半田では、接合時にCuが半田中の他の成分と合金化することによって、半田の融点が上昇して接合時の温度で溶融し難くさせているものがある(例えば、特許文献1参照)。
図4を参照して、上述の従来の半田フリップチップ実装方法(特許文献1)について説明する。同図において、符号11は回路装置を示し、符号12は配線基板を示し、符号13は半導体装置を示し、符号14はチップ電子部品を示し、符号15は外装樹脂を示し、符号16はアンダーフィルを示し、符号17はランドを示し、符号19は半田を示し、符号18はワイヤを示している。
半導体装置13は配線基板12の上に実装されている。半導体装置13の周囲に配置されたランド17に、1つ以上のチップ電子部品14が半田接合されている。半導体装置13およびチップ電子部品14は、外装樹脂15によって被覆されて、回路装置11は樹脂封止回路装置として構成されている。半導体装置13の下面と配線基板12との間には、形成された空間と、チップ電子部品14の少なくとも一部に接する部分とにアンダーフィル16が充填されている。
アンダーフィル16が充填されている部分でのチップ電子部品14の半田接合には、半田19が用いられている。半田19は、1度目の加熱による溶融温度よりも再度加熱した時の溶融温度が高くなる材質で構成されている。具体的には、半田19は、一度目の加熱によって溶融する溶融成分と、この溶融成分と合金化する母材を含む。つまり、一度目の加熱により溶融成分と母材が全てまたは部分的に合金化し、溶融成分がなくなるかまたは減少する。結果、半田19は、全体として溶融温度が高くなって、溶融しにくくなる。
特開2008−16785号公報
しかしながら、上述の従来の半田フリップチップ実装方法では、接合(一度目の加熱)時に合金化しない部分が半田に発生することがある。そして、リフロー時に半田(Sn−Ag−Cu)の非合金化部分が溶融して、既に接合された部分が外れてしまう問題がある。このような、半田の接合時の非合金化の原因としては、母材(接合材)中でのCu粉の分散比のばらつき、Cu粉の分散比のばらつきに起因する金属粉の分散量の不均一、接合面での半田と接合相手との接触面積比のばらつき、或いは溶融時間の短さや金属間の接触面積の小ささがある。
本発明は、上述の接合時の半田の非合金化に起因する再リフロー時の半田接合部の外れを防止する半田フリップチップ実装方法を提供することを目的とする。
上記目的を達成するために、本発明の半田フリップチップ実装方法は、
半導体チップと基板との何れか一方に位置する第1バリアメタルに半田バンプを形成し、他方に位置する第2バリアメタルの上面に凹凸部を有するAuバンプを形成するステップと、
前記凹凸部と前記半田バンプとを当接させるステップと、
前記当接された凹凸部と前記半田バンプとを加熱保持して、前記半田バンプ全体と前記凹凸部を有するAuバンプ全体とから合金接合部を形成し、前記第1バリアメタルと第2バリアメタルとを前記合金接合部で接合させるステップとを備える、半田フリップチップ実装方法であり、
前記合金接合部の形成では、前記半田バンプと前記Auバンプとの非合金化部の残留を防止する。
本発明に係る半田フリップチップ実装方法によれば、接合部は後の再リフローにおいても再溶融しないという効果を奏する。
本発明の実施の形態1に係る半田フリップチップ実装方法の説明図である。 図1の凹凸部の異なる例の説明図である。 本発明の実施の形態2に係る半田フリップチップ実装方法の説明図である。 従来の半田フリップチップ実装方法の説明図である。
以下、本発明の実施の形態について、図1、図2、および図3を参照して詳細に説明する。なお、各図において上述の図4に示した回路装置11と同じ構成要素については同じ符号を用い、説明を省略する。
(実施の形態1)
図1に、本発明の実施の形態1に係る半田フリップチップ実装方法により作成される回路装置の実装工程における縦断面を示す。同図において、符号100は回路装置を示し、符号100aは半導体チップを示し、符号100bは配線基板を示し、符号101は第1の基板を示し、符号102は第2の基板を示し、符号103は第1のバリアメタルを示し、符号104は第2のバリアメタルを示し、符号105は半田バンプを示し、符号106はAuバンプを示し、符号Pjaは合金接合部を示している。
図1(a)に示すように、半導体チップ100aは、第1の基板101、第1のバリアメタル103、および半田バンプ105を含む。第1の基板101は、ウエハをダイシングして個片化したものである。第1のバリアメタル103は、第1の基板101の第2の基板102との対向面(図1においては下面)にCuやTi(チタン)などで構成されている。半田バンプ105は、Sn(錫)、Pb(鉛)、Ag(銀)、Bi(ビスマス)、Ni(ニッケル)、およびSb(アンチモン)系の半田をメッキ、蒸着、およびスクリーン印刷法などの方法で、第1のバリアメタル103上に、第2の基板102に対向するように構成されている。
配線基板100bは、第2の基板102、第2のバリアメタル104、およびAuバンプ106を含む。第2の基板102は樹脂、Si(シリコン)、セラミックス、およびポリイミドなどの樹脂フィルムで形成されている。第2のバリアメタル104は、第2の基板102の第1の基板101との対向面(図1においては上面)に、第1のバリアメタル103と同様に構成されている。Auバンプ106は、メッキ、蒸着、およびスパッタなどで、第2のバリアメタル104上に形成されている。なお、Auバンプ106の上面、つまり第1の基板101(半田バンプ105)との対向面は、所定の形状を有する凹凸部PRが形成されている。この、Auバンプ106の凹凸部PRの形状については、後ほど
詳述する。凹凸の形成方法はスパッタ、蒸着、メッキの条件を変える方法、フォトリソパターニングを形成してエッチングする方法、型押しして凹凸を形成するなどの方法がある。
以下に述べる工程によって、半導体チップ100aが配線基板100bに実装されて回路装置100が構成される。
まず、図1(a)に示すように、上述のように構成された半導体チップ100aと配線基板100bが、実装装置によって、半田バンプ105がAuバンプ106と対向するように、位置決めされる。
次に、半導体チップ100aと配線基板100bは互いに押しつけられて、Auバンプ106の凹凸部PRが半田バンプ105の下面に当接する。この状態で加熱されて、図1(b)に示すように、Auバンプ106と半田バンプ105が接合される。なお、図1(b)において、符号PJは、Auバンプ106と半田バンプ105の接合部を示している。
さらに、加熱されて、接合部PJの半田が溶融して、Auバンプ106と接触濡れが発生し、半田とAuが相互に拡散することにより合金化が進む。そして、この合金化した部分によって第1の基板101の第1のバリアメタル103と、第2の基板102の第2のバリアメタル104が合金接合される。図1(c)において、符号Pjaは、Auバンプ106と半田バンプ105により形成された合金接合部を示している。
以下に、上述の本発明における合金化について詳述する。合金化は金属材料の界面より金属原子が相互に拡散することにより生じる。拡散は、金属材料固有の拡散係数、拡散温度および、拡散時間などの要素に支配される。拡散係数が高い程、或いは温度が高い程、拡散速度は速くなる。また、拡散距離は拡散時間に比例する。拡散係数Dは次式(1)で表現される。
D=Do・e(−E/RT)a=(2Dt)1/2 ・・・・(1)
D:拡散係数、Do:頻度因子、E:活性化エネルギー、R:ボルツマン定数、T:温度、a:拡散距離、t:時間
上式(1)より、温度Tが一定であれば、界面の面積が大きいほど、単位時間tあたりの拡散量は多くなることが分かる。この観点より、本発明においては、界面の面積を大きくすることによって、上述の従来の半田フリップチップ実装方法における半田の接合時の非合金化の原因のうち、接合面での半田と接合相手との接触面積比のばらつき、或いは溶融時間の短さや金属間の接触面積の小ささという問題の解消を図っている。具体的には、Auバンプ106と半田バンプ105とが所定の頻度で(所定の間隔で分散した接触点で)接触するように、Auバンプ106の上面に所定の表面粗さを有する凹凸部PRが設けられている。
凹凸部PRの表面粗さを大きくすることにより、半田バンプ105との界面を形成するAuバンプ106の表面積を大きくしている。通常、表面粗さRa=0.1μmを1μmに変更することにより、その表面積は4000倍となり、拡散の速度を向上させることができる。これは、図1(a)に模式的に表されているように、凹凸部PRは所定の頻度および高さで分散した突起Pの集合体として形成されている。よって、Ra=1μmで構成された凹凸部PR(Ra=1μm)は、Ra=0.1μmで構成された凹凸部PR(Ra=0.1μm)に比べて、多数の点で半田バンプ105に均等に当接する。
各突起Pは十分小さいので、半導体チップ100aと配線基板100bとを当接させた
場合に、各突起Pの先端は容易に潰れ(変形或いは座屈し)れる。よって、半田バンプ105と凹凸部PRの先端との間の距離が少々不均一である場合にも、そのような不均一性を吸収して、凹凸部PRは半田バンプ105に均等に当接できる。つまり、従来の半田フリップチップ実装方法におけるように、Auバンプ106が凹凸部PRを有さずに平面である場合に、半田バンプ105の下面と、1カ所以上での面、線、あるいは点で不均一に接触するような事態を防止できる。
凹凸部PR(Ra=1μm)の各突起Pは、凹凸部PR(Ra=0.1μm)の各突起Pに比べて、周囲の熱をより多く利用できる。つまり、本発明における凹凸部PRの各突起Pは、従来の半田フリップチップ実装方法における、1カ所以上での面接触部、線接触部、或いは点接触部に比べて、単位質量あたり多くの周囲の熱を利用できる。なお、周囲の熱とは、半導体チップ100aおよび配線基板100bの各構成要素の有する熱、およびリフロー工程などによる加熱によるものをいう。
このように、本発明においては、Auバンプ106の凹凸部PRの各突起Pは、周囲の熱をより効率良く利用して、急速に溶融する。そして、溶融した凹凸部PRはAuバンプ106(凹凸部PR)と半田バンプ105との界面全体に広がり、両者間の拡散を促進して、所定時間内で合金化を完了させることができる。つまり、リフロー工程の所定の時間内で、非合金化部の残留を防止して、半導体チップ100aと配線基板100bとの接合を完了して、合金接合部Pjaが一様に生成される。なお、この合金接合部Pjaには、非合金化部が含まれないので、非合金化部による再溶融も起きない。合金接合部Pjaの融点は、半田(半田バンプ105)の融点より高くなるので、再度同一の温度を付加しても溶融しない接合状態を実現することができる。
なお、所定時間内に急速に合金化を完了させる条件としては、凹凸部PRの表面粗さと、半田バンプ105およびAuバンプ106の金属量がそれぞれ、下記に述べる条件を満足する必要がある。凹凸部PRの表面粗さは大きい方がより効果的であるが、本発明の実装技術が対象としている接合サイズは、50μm角から100μm角程度であるため、表面粗さRa=1μm以上程度が好ましい。
また、半田バンプ105の金属量よりも、Auバンプ106の金属量が少ない必要がある。なぜならば、半田が過多であれば、金属が相互に拡散して合金化する際に拡散限界に達した場合に、拡散しない半田が残り、その部分は融点上昇が生じず、再リフロー時に半田が再溶融する可能性があるからである。
また、半田はSnをベースとしたものがよく、対する金属はAuが最も良い。これはSnの融点が232℃であり、実装加工、および商品として使用するにあたり適する融点であることに加えて、実装技術で多く使用されているAuと拡散しやすいからである。また、SnはAuと拡散した後に、その融点が上昇する。これはAuの原子半径は、0.144nmであり、Snの原子半径は0.14nmとその差が小さく、また双方とも面心立方格子であるという点にある。なお、原子半径の差が15%以上になると拡散しにくくなる。
Sn系の半田としてはAg、Bi、Cu、Sb、Ni、およびPbなどの金属が用いられている。
単独材料として融点、伸び率、ヤング率などの制御を狙いとして設計されており、接合後の拡散観点からすると一長一短があるが使用できる範囲のものである。
合金接合部Pjaとして形成される合金の融点は、Snは232℃、Au−20Snは
280℃、Pb−5Snは300℃、Pb−10Snは268℃、Bi−2.5Agは262℃、Sn−8Sbは246℃、Sn―3.8Ag−1.2Cuは217℃、Sn―37Pbは183℃などである。要は、合金の融点が初期の半田の融点よりも高くなればよい。例えば、Sn(半田バンプ105)とAu(Auバンプ106)を接合する場合、Snが溶融する温度は232℃であるが、合金化した後は280℃以上の融点となる。
なお、本実施の形態において、チップ側に半田、基板側にAuとしたが、逆の構成によっても同様の効果を得ることができる。
上述のように、本発明においては、一度の半田接合で接合金属を元の金属よりも融点の高い金属に合金化し、再リフローにおいても再溶融しない半田フリップチップ実装方法を実現できる。
次に、図2を参照して、上述のAuバンプ106の凹凸部PRの2つの例について説明する。上述のように、本発明の実施の形態においては、凹凸部PRはその表面粗さがRa=1μmを満たす複数の突起Pが形成されている。そして、突起Pはその形状によって、本実施の形態においては、図2(a)に示す鋭角状突起Paと、図2(b)に示す丸形状突起Pbとに大別される。なお、鋭角状突起Paの集合を鋭角状凹凸部PRaと呼び、鋭角状凹凸部PRaを備えるAuバンプ106をAu鋭角バンプ106aと呼ぶ。同様に、丸形状突起Pbの集合を丸形状凹凸部PRbと呼び、丸形状凹凸部PRbを備えるAuバンプ106をAu丸形状バンプ106bと呼ぶ。
Au鋭角バンプ106a(図2(a))は鋭角状突起Paを備えることにより、半田とアライメント実装後に加熱溶融する際の、Au鋭角バンプ106aの半田バンプ105に対向するAu鋭角バンプ106aの表面積、つまり接触面積を大きくできるので、短時間での一様な合金化を実現できる。なお、電極サイズが100μm角の場合、鋭角状突起Paの底面は10μm角、または丸形状、高さが20μm程度が好ましい。
Au丸形状バンプ106b(図2(b))は、丸形状突起Pbを備えることにより、Au鋭角バンプ106aと同様に、Au丸形状バンプ106bの半田バンプ105に対する表面積、つまり接触面積を大きくでき、短時間で一様な合金化の実現を得られる。図の奥行きは幅と同様である。なお、電極サイズが100μm角の場合、丸形状突起Pbの底面は10μm角、または丸形状、丸形状の高さが10μm程度が好ましい。
なお、Auバンプ106の突起Pの形状は半田(半田バンプ105)との接触面積、つまりAuバンプ106の半田バンプ105との対向面(突起P)の表面積を大きくすることができれば、上述の鋭角状突起Paおよび丸形状突起Pb以外の形状であっても、同様の効果を得ることができる。Auバンプ106の成形には、フォトリソパターニングを形成してエッチングする方法、型押しして凹凸を形成するなどの方法がある。
(実施の形態2)
図3に、本発明の実施の形態2に係る半田フリップチップ実装方法を示す。上述の実施の形態1においては、第1の基板101および第2の基板102は共にウエハをダイシングして個片化したものが用いられているが、本実施の形態においては、第2の基板102はシリコンウエハWF上に形成されたままで用いられる。つまり、ウエハWF上には、複数の配線基板100bが形成されており、それぞれに半導体チップ100aが実施の形態1におけるのと同様にして、半田フリップチップ実装される。
図3に示す例では、加熱ステージ110の上に載置されたウエハWF上には8つの配線基板100bが形成されている。8つの配線基板100bの内6つには、既に半導体チッ
プ100aが半田フリップチップ実装されて、回路装置100が構成されている。そして、残り2つの配線基板100bは、それぞれ半導体チップ100aが半田フリップチップ実装される前の状態である。
この状態において、図1(a)を参照して説明したように、半導体チップ100aと配線基板100bとが位置合わせされる。そして、図1(b)を参照して説明したように、半導体チップ100aと配線基板100bは、半田バンプ105の下面とAuバンプ106の凹凸部PRが当接され、さらに加熱して接合部PJが形成される。さらに、図1(c)を参照して説明した合金接合部Pjaが形成されて回路装置100が構成される。
つまり、接合部PJが合金化して形成される合金接合部Pjaの融点は、初期の半田(半田バンプ105)の融点よりも高いので、合金接合部Pjaは以降の実装工程における熱により再溶融することなく、安定した接合状態を得ることができる。ウエハWFのような広い面積に相対的に小さいチップ(半導体チップ100a)を加熱で接合する場合、チップ側の保持ツールでの加熱は常時加熱であるが、ウエハ(配線基板100b)側の加熱ステージ110側で必要な領域のみを加熱しておくことにより、実装後の接合部への熱影響を小さくすることができる。なお、第2の基板102はウエハ状態ではなく四角形の基板でもロール状態フレキシブル基板でもよい。
上述のように、本発明の半田フリップチップ実装方法によれば、一度の半田接合で接合金属を元の金属よりも融点の高い金属に合金化し、再リフローにおいても再溶融しない半田フリップチップ実装方法を実現することができる。
また、金属間の接触面積が大きく、相対する金属の量が同等であるため、溶融後に偏り、ばらつきが生じにくい。このため、再度リフローを通しても溶融する金属がない状態を得ることができる。
本発明は、リフローなどの連続加熱による半田フリップチップ実装に利用できる。
11 回路装置
12 配線基板
13 半導体装置
14 チップ電子部品
15 外装樹脂
16 アンダーフィル
17 ランド
18 ワイヤ
19 半田
100 回路装置
100a 半導体チップ
100b 配線基板
101 第1の基板
102 第2の基板
103 第1のバリアメタル
104 第2のバリアメタル
105 半田バンプ
106 Auバンプ
106a Au鋭角バンプ
106b Au丸形状バンプ
P 突起
Pa 鋭角状突起
Pb 丸形状突起
PJ 接合部
Pja 合金接合部
PR 凹凸部
PRa 鋭角状凹凸部
PRb 丸形状凹凸部
WF ウエハ
110 加熱ステージ

Claims (3)

  1. 半導体チップと基板との何れか一方に位置する第1バリアメタルに半田バンプを形成し、他方に位置する第2バリアメタルの上面に凹凸部を有するAuバンプを形成するステップと、
    前記凹凸部と前記半田バンプとを当接させるステップと、
    前記当接された凹凸部と前記半田バンプとを加熱保持して、前記半田バンプ全体と前記凹凸部を有するAuバンプ全体とから合金接合部を形成し、前記第1バリアメタルと第2バリアメタルとを前記合金接合部で接合させるステップとを備える、半田フリップチップ実装方法であり、
    前記合金接合部の形成では、前記半田バンプと前記Auバンプとの非合金化部の残留を防止する半田フリップチップ実装方法。
  2. 前記半田バンプは、Snを含む半田である請求項1に記載の半田フリップチップ実装方法。
  3. 前記半田バンプは、Snと、Ag、Bi、Cu、Sb、Ni及びPbのいずれかを含む半田である請求項に記載の半田フリップチップ実装方法。
JP2009281626A 2009-12-11 2009-12-11 半田フリップチップ実装方法 Expired - Fee Related JP5457157B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009281626A JP5457157B2 (ja) 2009-12-11 2009-12-11 半田フリップチップ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009281626A JP5457157B2 (ja) 2009-12-11 2009-12-11 半田フリップチップ実装方法

Publications (3)

Publication Number Publication Date
JP2011124426A JP2011124426A (ja) 2011-06-23
JP2011124426A5 JP2011124426A5 (ja) 2012-11-22
JP5457157B2 true JP5457157B2 (ja) 2014-04-02

Family

ID=44288015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009281626A Expired - Fee Related JP5457157B2 (ja) 2009-12-11 2009-12-11 半田フリップチップ実装方法

Country Status (1)

Country Link
JP (1) JP5457157B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5975040B2 (ja) * 2011-12-09 2016-08-23 住友電気工業株式会社 撮像装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3119739B2 (ja) * 1992-11-06 2000-12-25 松下電器産業株式会社 半導体装置用電極の形成方法ならびに実装体
JP2004047537A (ja) * 2002-07-09 2004-02-12 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2011124426A (ja) 2011-06-23

Similar Documents

Publication Publication Date Title
JP3063161B2 (ja) ハンダ・メッキした回路トレースに対するハンダ・バンプ相互接続部を形成する方法
JP4605155B2 (ja) 半導体装置及びその製造方法
US7838954B2 (en) Semiconductor structure with solder bumps
JP4502690B2 (ja) 実装基板
JPH11145176A (ja) ハンダバンプの形成方法及び予備ハンダの形成方法
TW201237976A (en) Bump-on-lead flip chip interconnection
EP0473929A1 (en) Method of forming a thin film electronic device
CN100423248C (zh) 半导体装置及其安装体
JP2006128662A (ja) 半導体装置およびその実装体
JP5004549B2 (ja) 電子部品の基板への搭載方法及びはんだ面の形成方法
US9847310B2 (en) Flip chip bonding alloys
JP2015008254A (ja) 回路基板、回路基板の製造方法、半導体装置の製造方法および実装基板の製造方法
JP5457157B2 (ja) 半田フリップチップ実装方法
JP2009283628A (ja) 半導体素子実装方法
TW533556B (en) Manufacturing process of bump
JP5345814B2 (ja) 実装回路基板及び半導体装置
JP3631230B2 (ja) 予備ハンダの形成方法
TWI247404B (en) A method of making a microelectronic assembly
JP4940662B2 (ja) はんだバンプ、はんだバンプの形成方法及び半導体装置
JP6384581B1 (ja) 核カラムの実装方法
JP4615496B2 (ja) 電子部品実装基板の製造方法
JP3034231B2 (ja) 中継基板
JP2001035966A (ja) 配線基板および中継基板
JP2856197B2 (ja) Bga接続構造
JP5899701B2 (ja) 半導体装置、半導体装置の製造方法及び電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121003

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130709

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130903

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131202

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140109

R150 Certificate of patent or registration of utility model

Ref document number: 5457157

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees