JP6384581B1 - 核カラムの実装方法 - Google Patents

核カラムの実装方法 Download PDF

Info

Publication number
JP6384581B1
JP6384581B1 JP2017195332A JP2017195332A JP6384581B1 JP 6384581 B1 JP6384581 B1 JP 6384581B1 JP 2017195332 A JP2017195332 A JP 2017195332A JP 2017195332 A JP2017195332 A JP 2017195332A JP 6384581 B1 JP6384581 B1 JP 6384581B1
Authority
JP
Japan
Prior art keywords
column
solder
sec
core
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017195332A
Other languages
English (en)
Other versions
JP2019068020A (ja
Inventor
皓紀 須藤
皓紀 須藤
貴洋 服部
貴洋 服部
六本木 貴弘
貴弘 六本木
相馬 大輔
大輔 相馬
佐藤 勇
勇 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Senju Metal Industry Co Ltd
Original Assignee
Senju Metal Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Senju Metal Industry Co Ltd filed Critical Senju Metal Industry Co Ltd
Priority to JP2017195332A priority Critical patent/JP6384581B1/ja
Application granted granted Critical
Publication of JP6384581B1 publication Critical patent/JP6384581B1/ja
Priority to TW107131830A priority patent/TWI664686B/zh
Publication of JP2019068020A publication Critical patent/JP2019068020A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】電極パッド上に核カラムを載置して形成したバンプ電極において、核カラムが傾いたり倒れたりすることなくバンプ電極を形成できる、核カラムの実装方法を提供することを目的とする。【解決手段】柱状の核層となる芯材の一例のCuカラム13にはんだめっき層24が形成された核カラムの一例のCu核カラム50を、基板11の電極パッド12上に搭載する工程と、Cuカラム13に被覆されたはんだめっき層24を加熱し、Cu核カラム13を電極パッド12上に接合する加熱工程とを有する。はんだめっき層24の加熱工程中のはんだ14の融点近傍における、基板11の平均昇温速度は、0.1[℃/sec]以上2.0[℃/sec]以下に設定される。【選択図】 図2

Description

本発明は、柱状の核層となる芯材をはんだで被覆した核カラムを用いて、半導体チップや基板に核カラムを実装する方法に関する。
近年、電子部品の小型化により、電子部品を基板にはんだ付けするはんだ付け部位である電極パッドの、ピッチの狭小化が進行している。そのため、電極パッドに形成するバンプ電極には、ペースト状やボール状のはんだに代わって、核カラムが使用されるようになってきた。一般的な核カラムは、核層となる芯材の表面にはんだが被覆されて形成される(例えば、特許文献1参照)。また、更なる高密度実装の要求に対応するため、電子部品が高さ方向に積み重ねられた3次元積層構造が使用されるようになってきた(例えば、特許文献2参照)。
一般的に、核カラムを基板に実装する際にはリフロー炉が使用される。その実装方法の一例としては、まず、基板の電極パッド上にメタルマスクを位置合わせし、メタルマスクに形成された複数の開口部を介して、電極パッド上にフラックス又ははんだペーストを塗布する。次に、フラックス又ははんだペーストを塗布した電極パッド上に、核カラムが挿入される開口を有するカラム用マスクを使用して、核カラムを載置する。核カラムが載置された基板を加熱すると、核カラムのはんだ層が溶融する。また、フラックスが、はんだ層の酸化膜を除去して、表面の酸化膜が除去された状態のはんだを形成する。加熱後に基板を冷却すると、核カラムが電極パッド上に接合されてバンプ電極を形成する。
特許第3344295号 特開2016−32033号公報
しかし、従来例の核カラムの実装方法によれば、次のような問題がある。
核カラムを電極パッド上に接合させる際、加熱によってはんだが溶融すると、溶融した状態のはんだに核カラムが押されて核カラムが傾いたり倒れたりすることがあった。核カラムが傾いたり倒れたりすると、隣接する電極パッドに載置された核カラムに付いて、はんだブリッジを引き起こすことがあった。上述した特許文献1、2も、このような問題について何等考慮していなかった。
そこで、本発明はこのような課題を解決したものであって、はんだを加熱して核カラムを電極パッド上に接合する加熱工程を工夫して、核カラムが傾いたり倒れたりすることなくバンプ電極を形成できる、核カラムの実装方法を提供することを目的とする。
上述の課題を解決するために採った本発明の技術手段は、次の通りである。
(1)柱状の核層となる芯材にはんだが被覆された核カラムを、基板の電極パッド上に搭載する工程と、芯材に被覆されたはんだを加熱し、核カラムを電極パッド上に接合する加熱工程とを有し、はんだの加熱工程中の、はんだの固相線温度の±15℃の範囲における、基板の平均昇温速度が0.1[℃/sec]以上2.0[℃/sec]以下に設定されることを特徴とする核カラムの実装方法。本発明において「平均昇温速度」とは、基板の加熱温度下限から上限までの温度差を、加熱時間で除した値とする。
(2)柱状の核層となる芯材にはんだが被覆された核カラムを、基板の電極パッド上に搭載する工程と、芯材に被覆されたはんだを加熱し、核カラムを電極パッド上に接合する加熱工程とを有し、はんだの加熱工程中の、はんだの固相線温度の±15℃の範囲における、基板の平均昇温速度が0.3[℃/sec]以上2.0[℃/sec]以下に設定されることを特徴とする核カラムの実装方法。
(3)はんだの加熱工程において、基板の平均昇温速度が0.1[℃/sec]以上2.0[℃/sec]以下に設定されることを特徴とする前記(1)または(2)に記載の核カラムの実装方法。
(4)はんだの加熱工程において、基板の平均昇温速度が0.3[℃/sec]以上2.0[℃/sec]以下に設定されることを特徴とする前記(1)または(2)に記載の核カラムの実装方法。
(5)核カラムを電極パッド上に搭載する際、フラックスが使用される前記(1)〜(4)のいずれかに記載の核カラムの実装方法。
(6)核カラムを電極パッド上に搭載する際、はんだペーストが使用される前記(1)〜(4)のいずれかに記載の核カラムの実装方法。
(7)芯材の表面にNiおよびCoから選択される1元素以上からなるめっき層が被覆されている前記(1)〜(4)のいずれかに記載の核カラムの実装方法。
(8)20μm以上1000μm以下の線径を有する芯材に、1μm以上500μm以下の膜厚ではんだを被覆する前記(1)〜(7)のいずれかに記載の核カラムの実装方法。


本発明によれば、核カラムが傾いたり倒れたりすることなくバンプ電極を形成できる。そのため、接合性や導電性良く、核カラムを実装することができる。
A及びBは、Cu核カラム50の構成例を示す斜視図及びX−X断面図である。 AからDは、Cu核カラム50の実装例を示す断面図である。 従来の実装例を示す断面図である。 加熱時間と加熱温度の関係示す表図である。
以下、図面を参照しながら、本発明に係る核カラムの実装方法の実施の形態として、Cu核カラムの実装方法について説明する。なお、本明細書において、「加熱」とは、加熱対象物の温度を所定温度から上昇させることと、当該所定温度から上昇させた状態で保温することを含む。また、はんだの「加熱工程」とは、はんだを所定温度から上昇させる工程と、当該所定温度から上昇させた状態で保温する工程を含むが、上昇させた温度から下降させることと、下降させた状態で保温することは含まない。
<核カラムの構成例>
まず、本実施の形態の核カラムの実装方法で使用される核カラムについて説明する。
図1に示すように、Cu核カラム50は、核カラムの一例であり、核層となる芯材としての円柱状のCuカラム13と、Cuカラム13を被覆するNiめっき層17と、更にその表面を被覆するはんだめっき層24とから構成される。
Cuカラム13は、半導体チップを構成する基板とプリント基板等との間で間隔を確保する。Niめっき層17は、Cuカラム13の表面に均等な厚みで被覆され、Cuカラム13を構成するCuがはんだめっき層24に拡散することを防止する拡散防止層として設けられる。
はんだめっき層24は、Niめっき層17の表面に均等な厚みで被覆される。はんだめっき層24は、はんだ14の表面に酸化膜が形成された状態である。はんだ14は、Sn−3質量%Ag−0.5質量%Cu合金で構成される。
Cu核カラム50の線径(直径)D1は220μm、Cu核カラム50の長さL1は、470μmとした。Cuカラム13の線径(直径)D2は200μm、Cuカラム13の長さL2は450μmとした。はんだめっき層24の膜厚は片側8μmとし、Niめっき層17の膜厚は片側2μmとした。
<基板の構成例>
続いて、核カラムを載置する基板の構成例について説明する。
図2Aに示すように、基板11には、電極パッド12が設けられる。電極パッド12は、銅箔基板に円形状の平面電極(ランドパターン)をパターニングすることで得られる。図示しないが、この電極パッド12は、基板11上に所定のピッチで複数設けられている。基板11上の電極パッド12の周囲には、絶縁膜15が設けられる。基板11には樹脂基板(開口径:240μm、レジスト厚:15μm、表面処理:Cu−OSP)を使用する。
<核カラムの実装方法の例>
続いて、核カラムの実装方法の例について説明する。電極パッド12を有する基板11に、Cu核カラム50を載置して、後述する各工程を経ると、Cu核カラム50が実装されてバンプ電極30が形成される。図2Dに示すように、バンプ電極30は、電極パッド12、Cuカラム13、Niめっき層17及びはんだ14から構成される。
まず、図2Bに示すように、基板11の電極パッド12上にフラックス16を塗布する。より詳しくは、複数の電極パッドに図示しないメタルマスクを位置合わせし、メタルマスク上でスキージを摺動させ、メタルマスクに形成された複数の開口部を介してフラックス16を塗布する。電極パッド12上にフラックス16が塗布されたら、メタルマスクを基板11上から外す。本例では、フラックス16として、スパークルフラックスWF−6455(千住金属工業製)を使用した。
次に、Cu核カラム50が挿入される開口が設けられた図示しないカラム用マスクを使用して、フラックス16が塗布された電極パッド12上に、図2Cに示すように、Cu核カラム50を載置する。Cu核カラム50には、予め、Cuカラム13にNiめっき層17を形成し、その表面に更にはんだめっき層24を形成しておく。Cu核カラム50を載せたら、カラム用マスクを基板11上から外す。
次に、Cu核カラム50が載せられた状態の基板11を、リフロー炉を使用して、加熱工程の加熱温度の下限の一例として、常温から加熱する。フラックス16は、加熱されると、Cu核カラム50のフラックス16に接している面の酸化膜と、電極パッド12の表面の酸化膜を除去する。加熱温度は、はんだ14の液相線温度付近にまで昇温させ、はんだ14を溶融させる。本例では、加熱工程の加熱温度の上限の一例として、はんだ14の液相線温度(220℃)より高い245℃になるまで加熱する。
はんだ14が溶けた後、基板11を常温まで冷却すると、Cu核カラム50と電極パッド12が接合して、図2Dに示すように、基板11上にバンプ電極30が形成される。Cu核カラム50と電極パッド12の接合箇所にフラックス残渣が残れば、これを洗浄して除去する。なお、フラックス16が無残渣のものである場合、洗浄は行わない。
従来の核カラムの実装方法では、はんだ14の加熱工程において、図3に示すように、Cuカラム13が溶融状態のはんだ14に押されて傾いたり倒れたりすることがあった。Cuカラム13が傾いたり倒れたりすると、図示しないが、隣接する電極パッドに載置されたCuカラムについて、はんだブリッジを起こすことがあった。
本発明者らは、バンプ電極30を形成する際のはんだ14の加熱工程において、基板11の平均昇温速度と核カラムの傾きや倒れに密接な関係があると考えた。そこで、表1に示すように、フラックス16の印刷膜厚と、はんだ14の加熱工程における平均昇温速度とを変え、Cu核カラム50を基板11に実装した場合に、Cuカラム13が倒れるか倒れないかを確認した。なお、フラックス16の印刷膜厚と平均昇温速度以外は各実施例及び比較例で同じ条件とし、上述した工程でCu核カラム50を基板11に実装した。
8枚の基板11を用意し、それぞれの基板11上に設けられた30箇所の電極パッド12に、フラックス16を塗布し、その上に1本ずつCu核カラム50を載置した。Cu核カラム50を載置した基板11を、高温観察装置:SMT Scope Light SL-1 (山陽精工製)を用いて、20℃(常温)から245℃に至るまで所定の平均昇温速度で加熱した。加熱後、各実施例及び比較例ともに5.0[℃/sec]で20℃(常温)まで自然に冷却させた。Cu核カラム50を実装した各基板11を肉眼で見て、Cuカラム13が倒れたか倒れなかったかを観察した。各実施例及び比較例の、30本ずつのCuカラム13中、倒れた本数をカラム倒れ本数として表1に示す。
本発明において、はんだの加熱工程中の所定時間内における平均昇温速度は、基板の加熱温度下限から上限までの温度差を、加熱時間で除した値と定義する。例えば本例の実施例1、2の場合、20℃(常温)から245℃に至るまで450秒間加熱をし、その計算式は、下記の数式(1)の通り示すことができる。
Figure 0006384581
実施例3、4は、20℃(常温)から245℃に至るまで225秒間加熱をし、その計算式は、下記の数式(2)の通り示すことができる。
Figure 0006384581
実施例5、6は、20℃(常温)から245℃に至るまで112.5秒間加熱をし、その計算式は、下記の数式(3)の通り示すことができる。
Figure 0006384581
比較例1、2は、20℃(常温)から245℃に至るまで75秒間加熱をし、その計算式は、下記の数式(4)の通り示すことができる。
Figure 0006384581
図4は、各実施例及び比較例における加熱時間[sec]と加熱温度[℃]の関係を示す。実線の太線は実施例1、2であって、平均昇温速度が0.5[℃/sec]の場合である。波線は実施例3、4であって、平均昇温速度が1.0[℃/sec]の場合である。一点鎖線の太線は実施例5、6であって、平均昇温速度が2.0[℃/sec]の場合である。二点鎖線は比較例1、2であって平均昇温速度が3.0[℃/sec]の場合である。
Figure 0006384581
実施例1〜6は、いずれも平均昇温速度が2.0[℃/sec]以下であり、いずれの実施例のバンプ電極30においても、図2Dに示すように、Cuカラム13が傾いたり倒れたりすることなくバンプ電極30を形成できた。
比較例1、2は、いずれも平均昇温速度が3.0[℃/sec]であり、比較例1、2では、図3に示すように、傾いたり倒れたりするCuカラム13が見られた。これは、比較例1、2における平均昇温速度が、他の実施例における平均昇温速度よりも速く、はんだ14が溶けてCuカラム13を押す速度が速かったからであると考えられる。
実施例1、3、5、比較例1は、フラックス印刷膜厚が0.1mmで同じであり、実施例2、4、6、比較例2は、0.02mmで同じであるが、フラックス16の印刷膜厚とCuカラム13が傾いたり倒れたりしたかどうかとの間には、相関関係が見られなかった。
以上の結果から、はんだ14の加熱工程において、平均昇温速度を2.0[℃/sec]以下とすると、バンプ電極30中のCuカラム13の傾きや倒れを抑制できるといえる。これは、従来の加熱工程よりも平均昇温速度を遅くすることにより、はんだ14が溶融して広がる速度も遅くなり、はんだ14が溶融した際にカラムが流動しにくくなるためであると考えられる。よって、平均昇温速度を2.0[℃/sec]以下とすることで、Cuカラム13が傾いたり倒れたりすることを抑制できる上に、接合性や導電性が良く、信頼度の高いバンプ電極30を形成できるといえる。
なお、各実施例のバンプ電極30の断面を、X線写真を撮って観察すると、はんだ14中にボイドは見られなかったが、各比較例の断面では、ボイドが見られた電極もあった。加熱中にボイドが発生し、はんだ14中にボイドがある状態で冷却されてはんだ14が固まると、ボイドが、バンプ電極30の接合性や導電性を低減する原因となる。そのため、各実施例のバンプ電極30にボイドがなかったことからも、接合性や導電性に優れたバンプ電極30を形成できたといえる。
一方、表には示さないが、はんだ14の加熱工程における平均昇温速度が0.1[℃/sec]未満の場合、長時間の加熱によりフラックス中の活性剤成分が熱分解により活性を失ってしまい、はんだ14の濡れ広がり不良が発生した。平均昇温速度が低すぎると量産性が低下する原因にもなるため、はんだ14の濡れ広がりと量産性を考慮すると、平均昇温速度は0.1[℃/sec]以上であることが好ましいといえる。
よって、はんだ14の加熱工程における平均昇温速度は、0.1[℃/sec]以上2.0[℃/sec]以下が好ましい。なお、Cuカラム13の量産性を考慮すると、はんだ14の加熱工程における平均昇温速度は、0.3[℃/sec]以上2.0[℃/sec]以下であることがより好ましい。また、表には示さないが、加熱工程全体の平均昇温速度が0.1[℃/sec]未満又は2.0[℃/sec]超の場合であっても、加熱工程中の1分間あたりの平均昇温速度を0.05[℃/sec]以上2.5[℃/sec]以下とした場合、Cuカラム13が傾いたり倒れたりしなかった。
更に、表には示さないが、加熱工程中のはんだ14の融点近傍、すなわち、はんだ14が固相線温度(本例で使用したはんだ14の固相線温度は217℃)の±15℃の範囲にて加熱されている間における、平均昇温速度が0.1[℃/sec]以上2.0[℃/sec]以下であれば、加熱工程中のはんだの融点近傍以外のタイミングにおいては平均昇温速度が0.1[℃/sec]以上2.0[℃/sec]以下から外れていても、Cuカラム13が傾いたり倒れたりすることなくバンプ電極30を形成できた。これにより、はんだ14の融点近傍で、平均昇温速度を0.1[℃/sec]以上2.0[℃/sec]以下で加熱すれば、他の温度においては平均昇温速度を0.1[℃/sec]以上2.0[℃/sec]以下としなくてもよいといえる。なお、Cuカラム13の量産性を考慮すると、はんだの融点近傍の平均昇温速度は、0.3[℃/sec]以上2.0[℃/sec]以下であることがより好ましい。
なお、表には示さないが、平均昇温速度を0.1[℃/sec]以上2.0[℃/sec]以下で複数の段階に設定しても、Cuカラム13が傾いたり倒れたりすることなくバンプ電極30を形成できた。また、はんだ14の加熱工程では、第1の加熱工程としての予備加熱工程と第2の加熱工程としての本加熱工程を設ける等、平均昇温速度を0.1[℃/sec]以上2.0[℃/sec]以下で複数の段階に設定しても、接合性や導電性に優れたバンプ電極30を形成できるといえる。もちろん、本加熱工程における平均昇温速度を複数の段階に設定してもよいし、予備加熱工程を省略してもよい。予備加熱工程は、室温から、はんだ14の融点から−15℃程度の温度まで上げる工程であり、本加熱工程は、はんだ14の融点から−15℃前後の温度から、リフローピーク温度又ははんだ14の融点から+20℃以上、上げる工程であることが好ましい。はんだ14の加熱工程が予備加熱工程と本加熱工程を有する場合、量産性を考慮し、予備加熱工程における平均昇温速度を、本加熱工程における平均昇温速度よりも速く、2.0[℃/sec]を超えるものとしてもよい。
なお、本実施の形態において、バンプ電極30の核層となる芯材には、Cuを使用したが、これに限られない。芯材は、Cuの他にも、はんだ14が溶融する温度において非溶融である融点を有したNi、Ag、Bi、Pb、Al、Sn、Fe、Zn、In、Ge、Sb、Co、Mn、Au、Si、Pt、Cr、La、Mo、Nb、Pd、Ti、Zr、Mgの金属単体、金属酸化物、金属混合酸化物、あるいは合金で構成されていても、同様な効果が得られる。芯材は、本例では円柱状であるが、これに限定されることはなく、例えば多角柱であっても良い。
また、芯材は、はんだ14よりも高い融点を有する樹脂材料、炭素材料、あるいはセラミックス等の絶縁体で構成されていてもよい。樹脂材料、炭素材料、セラミックス自体に通電性はないが、芯材には金属を被覆するため、樹脂材料、炭素材料、セラミックスを核層とした核カラムを電極パッド上に接合した場合でも被覆した金属によって電極間で問題なく通電する。芯材に絶縁物を利用するのは、高周波数の信号伝送時の表皮効果を狙ったものである。
芯材としての樹脂材料には、例えば、スチレン、α−メチルスチレン、p−メチルスチレン、p−クロロスチレン、クロロメチルスチレン等のスチレン誘導体;塩化ビニル;酢酸ビニル、プロピオン酸ビニル等のビニルエステル類;アクリロニトリル等の不飽和ニトリル類;(メタ)アクリル酸メチル、(メタ)アクリル酸エチル、(メタ)アクリル酸ブチル、(メタ)アクリル酸2-エチルヘキシル、(メタ)アクリル酸ステアリル、エチレングリコール(メタ)アクリレート、トリフルオロエチル(メタ)アクリレート、ペンタフルオロプロピル(メタ)アクリレート、シクロヘキシル(メタ)アクリレート等の(メタ)アクリル酸エステル誘導体等の単量体を重合して得られる樹脂が挙げられ、これら単量体は単独で用いられても良いし、2種以上が併用されるものであっても良い。
本実施の形態において、Cu核カラム50の線径D1を220μmとし、Cuカラム13の線径D2を200μmとしたが、これに限られない。核カラムの線径は、22μm以上2000μm以下であることが好ましく、芯材の線径は、20μm以上1000μm以下であることが好ましい。この範囲にあると、芯材を安定して形成でき、また、端子間が狭ピッチである場合の接続短絡を抑制することができる。Cu核カラム50の長さL1は470μmとして、Cuカラム13の長さL2は450μmとしたが、これに限られない。核カラムの長さは、20μm以上1000μm以下であることが好ましく、芯材の長さは20μm以上1000μm以下であることが好ましい。
本実施の形態において、Cuカラム13の表面にNiめっき層17を被覆したが、これに限られない。芯材が金属の場合、芯材の表面に拡散防止層として、NiやCo等から選択される1元素以上からなるめっき層を被覆するめっき処理を施してもよいし、この処理は省略してもよい。拡散防止層を設けることにより、芯材を構成する金属がはんだめっき層24に対して拡散することを防ぐことができる。芯材が樹脂等の絶縁物の場合は、芯材へCuめっき処理を施し、Cuめっき層の表面にNiやCo等から選択される1元素以上からなるめっき層を被覆するめっき処理を施しても良い。Cuめっきを施しておくとバンプ電極形成時にCu部分が通電するようになる。絶縁物の芯材へのめっきには無電解めっきが用いられる。本実施の形態ではNiめっき層17の膜厚を片側2μmとしたが、これに限られない。拡散防止層の厚さは、1.0μm以上10.0μm以下であることが好ましく、2.0μm以上5.0μm以下であることがより好ましい。
本実施の形態において、はんだ14には、落下衝撃特性の観点から、Sn−3質量%Ag−0.5質量%Cu合金を使用したが、これに限られない。はんだ14の組成元素はSn、Ag、Cu、Bi、In、Ni、Sb、Zn、Ge、Ga、Co、Fe、P、Cr、Pb、Fe、Alのうち少なくとも1つ以上からなり、芯材よりも液相線温度が低い金属又は合金が使用されていればよい。この際、芯材とはんだ合金の組成は必ず異なるものとする。本実施の形態では、はんだめっき層24の膜厚を片側8μmとしたが、これに限られない。はんだめっき層24の膜厚は、1μm以上500μm以下であることが好ましく、3.0μm以上50μm以下であることがより好ましい。
基板11には、開口径:240μm、レジスト厚:15μm、表面処理:Cu−OSPの樹脂基板を使用したが、これに限られない。例えば、基板11には、表面処理としてNi/Au、Ni/Pd/Au、Bare-Cuなどを用いてもよい。
なお、本実施の形態において、フラックス16の塗布方法として、メタルマスク上でスキージを摺動させ、メタルマスクに形成された複数の開口部を介して電極パッド12に塗布する方法を採用したが、これに限られない。フラックス16に限らず、その他のフラックスやはんだペースト等を電極パッド上に塗布してもよい。本発明において使用するフラックスは、公知のフラックスを使用できる。はんだペーストについても同様に公知のフラックスと合金組成からなるはんだペーストを使用できる。なお、はんだペーストを使用する場合、はんだペーストの融点近傍、すなわち、はんだペーストの固相線温度の±15℃の範囲における平均昇温速度、及びはんだ14の融点近傍における平均昇温速度が、0.1[℃/sec]以上2.0[℃/sec]以下であることが好ましい。また、これらの電極パッド上への塗布方法としては、他にも、転写方式、ディスペンス方式、スプレー方式等を採用してもよい。
なお、本実施の形態において、基板11を加熱後、5.0[℃/sec]で20℃(常温)まで自然に冷却させたが、これに限られない。
本発明は、柱状の核層となる芯材にはんだを被覆した核カラムに適用可能なバンプ電極を基板に形成する方法に適用して極めて好適である。
11 基板
12 電極パッド
13 Cuカラム(芯材)
14 はんだ
15 絶縁膜
16 フラックス
17 Niめっき層
24 はんだめっき層
30 バンプ電極
50 Cu核カラム(核カラム)

Claims (8)

  1. 柱状の核層となる芯材にはんだが被覆された核カラムを、基板の電極パッド上に搭載する工程と、
    前記芯材に被覆された前記はんだを加熱し、前記核カラムを前記電極パッド上に接合する加熱工程とを有し、
    前記はんだの前記加熱工程中の、前記はんだの固相線温度の±15℃の範囲における、
    前記基板の平均昇温速度が0.1[℃/sec]以上2.0[℃/sec]以下に設定されることを特徴とする核カラムの実装方法。
  2. 柱状の核層となる芯材にはんだが被覆された核カラムを、基板の電極パッド上に搭載する工程と、
    前記芯材に被覆された前記はんだを加熱し、前記核カラムを前記電極パッド上に接合する加熱工程とを有し、
    前記はんだの前記加熱工程中の、前記はんだの固相線温度の±15℃の範囲における、
    前記基板の平均昇温速度が0.3[℃/sec]以上2.0[℃/sec]以下に設定されることを特徴とする核カラムの実装方法。
  3. 前記はんだの前記加熱工程において、
    前記基板の平均昇温速度が0.1[℃/sec]以上2.0[℃/sec]以下に設定されることを特徴とする請求項1または2に記載の核カラムの実装方法。
  4. 前記はんだの前記加熱工程において、
    前記基板の平均昇温速度が0.3[℃/sec]以上2.0[℃/sec]以下に設定されることを特徴とする請求項1または2に記載の核カラムの実装方法。
  5. 前記核カラムを前記電極パッド上に搭載する際、フラックスが使用される
    請求項1から4のいずれか1項に記載の核カラムの実装方法。
  6. 前記核カラムを前記電極パッド上に搭載する際、はんだペーストが使用される
    請求項1から4のいずれか1項に記載の核カラムの実装方法。
  7. 前記芯材の表面にNiおよびCoから選択される1元素以上からなるめっき層が被覆されている
    請求項1から4のいずれか1項に記載の核カラムの実装方法。
  8. 20μm以上1000μm以下の線径を有する前記芯材に、
    1μm以上500μm以下の膜厚ではんだを被覆する
    請求項1から7のいずれか1項に記載の核カラムの実装方法。
JP2017195332A 2017-10-05 2017-10-05 核カラムの実装方法 Active JP6384581B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017195332A JP6384581B1 (ja) 2017-10-05 2017-10-05 核カラムの実装方法
TW107131830A TWI664686B (zh) 2017-10-05 2018-09-11 核柱的安裝方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017195332A JP6384581B1 (ja) 2017-10-05 2017-10-05 核カラムの実装方法

Publications (2)

Publication Number Publication Date
JP6384581B1 true JP6384581B1 (ja) 2018-09-05
JP2019068020A JP2019068020A (ja) 2019-04-25

Family

ID=63444210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017195332A Active JP6384581B1 (ja) 2017-10-05 2017-10-05 核カラムの実装方法

Country Status (2)

Country Link
JP (1) JP6384581B1 (ja)
TW (1) TWI664686B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022049671A1 (ja) * 2020-09-02 2022-03-10 昭和電工マテリアルズ株式会社 電子部品装置を製造する方法、及び電子部品装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103160A (ja) * 1997-09-25 1999-04-13 Ibiden Co Ltd 半田部材及びプリント配線板
JP2007157551A (ja) * 2005-12-06 2007-06-21 Sekisui Chem Co Ltd 導電性粒子及び導電接続構造体
JP2015050380A (ja) * 2013-09-03 2015-03-16 千住金属工業株式会社 バンプ電極、バンプ電極基板及びその製造方法
JP2016032033A (ja) * 2014-07-29 2016-03-07 株式会社村田製作所 積層基板の製造方法
JP2016122796A (ja) * 2014-12-25 2016-07-07 新光電気工業株式会社 配線基板及び配線基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103160A (ja) * 1997-09-25 1999-04-13 Ibiden Co Ltd 半田部材及びプリント配線板
JP2007157551A (ja) * 2005-12-06 2007-06-21 Sekisui Chem Co Ltd 導電性粒子及び導電接続構造体
JP2015050380A (ja) * 2013-09-03 2015-03-16 千住金属工業株式会社 バンプ電極、バンプ電極基板及びその製造方法
JP2016032033A (ja) * 2014-07-29 2016-03-07 株式会社村田製作所 積層基板の製造方法
JP2016122796A (ja) * 2014-12-25 2016-07-07 新光電気工業株式会社 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
JP2019068020A (ja) 2019-04-25
TWI664686B (zh) 2019-07-01
TW201923920A (zh) 2019-06-16

Similar Documents

Publication Publication Date Title
KR102007544B1 (ko) 범프 전극, 범프 전극 기판 및 그 제조 방법
JP5533665B2 (ja) 電子装置の製造方法、電子部品搭載用基板及びその製造方法
WO2013132954A1 (ja) 接合方法、接合構造体およびその製造方法
US9847310B2 (en) Flip chip bonding alloys
WO2013132942A1 (ja) 接合方法、接合構造体およびその製造方法
WO2001069990A1 (fr) Structure liee et carte a circuit imprime electronique
JP6384581B1 (ja) 核カラムの実装方法
JP5944979B1 (ja) はんだ転写シート、はんだバンプ及びはんだ転写シートを用いたはんだプリコート方法
JP5758242B2 (ja) 鉛フリー接合材料
JP6089243B2 (ja) 接合構造体の製造方法
JP6784053B2 (ja) 電子装置の製造方法
JP2016018915A (ja) 半導体装置及びその製造方法
JP2018206953A (ja) はんだバンプ形成方法及びはんだペースト
JP2007073617A (ja) 電極構造体、実装用基板及び突起電極並びにこれらの製造方法
JP2006294949A (ja) 電極構造体及び突起電極並びにこれらの製造方法
JPH07118498B2 (ja) 電気的接合部
JP6017351B2 (ja) 鉛フリー接合材料
JP5652689B2 (ja) 電子部品接合構造体の製造方法及び該製造方法により得られた電子部品接合構造体
JP3544439B2 (ja) 接続ピンと基板実装方法
JPH06232134A (ja) 電子部品におけるバンプ電極の形成方法
JP2006114571A (ja) 半導体装置およびこれを実装した電子機器
JP5457157B2 (ja) 半田フリップチップ実装方法
JP2015126159A (ja) はんだバンプの焼結芯を形成するための芯用ペースト
JP6767665B1 (ja) バンプ電極基板の形成方法
JP6186802B2 (ja) 電子デバイス用の接合構造及び電子デバイス

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180723

R150 Certificate of patent or registration of utility model

Ref document number: 6384581

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250