JPH06163865A - 半導体装置の製造方法および製造装置 - Google Patents
半導体装置の製造方法および製造装置Info
- Publication number
- JPH06163865A JPH06163865A JP4316671A JP31667192A JPH06163865A JP H06163865 A JPH06163865 A JP H06163865A JP 4316671 A JP4316671 A JP 4316671A JP 31667192 A JP31667192 A JP 31667192A JP H06163865 A JPH06163865 A JP H06163865A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- substrates
- operating temperature
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/38—Effects and problems related to the device integration
- H01L2924/381—Pitch distance
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 固体撮像素子に関し、動作時の液体窒素温度
より室温時の非動作温度に金属バンプで接合した素子を
曝しても、金属バンプの位置ずれが少なくなる装置の製
造方法、および製造装置の提供を目的とする。 【構成】 半導体基板１に一次元、或いは二次元的に配
置した光検知素子３と、該基板１と異なる熱膨張係数を
有する他の半導体基板５に一次元、或いは二次元的に配
置し、前記光検知素子３で得られた検知信号を信号処理
する信号処理素子４とを金属バンプ6A,6B,6Cで接続する
半導体装置の製造方法に於いて、前記両者の半導体基板
1,5 に設けた両方の素子3,4 同士を金属バンプ6A,6B,6C
で結合する温度を、形成される半導体装置を冷却して使
用する動作温度T2と、室温の非動作温度T1との中間の温
度T3として構成する。
より室温時の非動作温度に金属バンプで接合した素子を
曝しても、金属バンプの位置ずれが少なくなる装置の製
造方法、および製造装置の提供を目的とする。 【構成】 半導体基板１に一次元、或いは二次元的に配
置した光検知素子３と、該基板１と異なる熱膨張係数を
有する他の半導体基板５に一次元、或いは二次元的に配
置し、前記光検知素子３で得られた検知信号を信号処理
する信号処理素子４とを金属バンプ6A,6B,6Cで接続する
半導体装置の製造方法に於いて、前記両者の半導体基板
1,5 に設けた両方の素子3,4 同士を金属バンプ6A,6B,6C
で結合する温度を、形成される半導体装置を冷却して使
用する動作温度T2と、室温の非動作温度T1との中間の温
度T3として構成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法、
並びに製造装置に係り、特に熱膨張率が互いに異なる半
導体基板と化合物半導体基板に形成した半導体素子と光
検知素子とを金属バンプを用いて互いに結合させたハイ
ブリッド型の半導体装置に於いて、欠陥画素の発生を防
止した固体撮像素子のような半導体装置の製造方法、並
びに製造装置に関する。
並びに製造装置に係り、特に熱膨張率が互いに異なる半
導体基板と化合物半導体基板に形成した半導体素子と光
検知素子とを金属バンプを用いて互いに結合させたハイ
ブリッド型の半導体装置に於いて、欠陥画素の発生を防
止した固体撮像素子のような半導体装置の製造方法、並
びに製造装置に関する。
【０００２】水銀・カドミウム・テルル（HgCdTe）のよ
うな化合物半導体基板に一次元的、或いは二次元的に複
数個配置したフォトダイオードのような光検知素子と、
シリコン（Si）のような半導体基板に一次元的、或いは
二次元的に配置し、前記光検知素子で得られた信号を読
み出す信号処理素子とを、Inよりなる金属バンプで圧着
接合してハイブリッド型の固体撮像素子のような半導体
装置を形成している。
うな化合物半導体基板に一次元的、或いは二次元的に複
数個配置したフォトダイオードのような光検知素子と、
シリコン（Si）のような半導体基板に一次元的、或いは
二次元的に配置し、前記光検知素子で得られた信号を読
み出す信号処理素子とを、Inよりなる金属バンプで圧着
接合してハイブリッド型の固体撮像素子のような半導体
装置を形成している。
【０００３】このような半導体装置は、画素数を増大さ
せ、高解像度化を図っているが、多数の画素の内、一部
でも欠陥画素があると使用できなくなるので、画素数が
増加しても欠陥画素の発生しない高信頼度の半導体装置
が要求される。
せ、高解像度化を図っているが、多数の画素の内、一部
でも欠陥画素があると使用できなくなるので、画素数が
増加しても欠陥画素の発生しない高信頼度の半導体装置
が要求される。
【０００４】
【従来の技術】従来半導体装置の斜視図と断面図を図4
(a)と図4(b)に示す。図4(a)と図4(b)に示すように、例
えばｐ型のHgCdTe基板１上に、所定のパターンにボロン
(B) 等のｎ型の不純物原子をイオン注入にしてｎ+ 層２
を設けてフォトダイオードよりなる光検知素子３を形成
し、該光検知素子３で得られた検知信号を読み出す信号
処理素子４をSi基板５に設け、両者の素子3,4 をInの金
属バンプを介して接続して半導体装置（固体撮像素子）
７を形成している。
(a)と図4(b)に示す。図4(a)と図4(b)に示すように、例
えばｐ型のHgCdTe基板１上に、所定のパターンにボロン
(B) 等のｎ型の不純物原子をイオン注入にしてｎ+ 層２
を設けてフォトダイオードよりなる光検知素子３を形成
し、該光検知素子３で得られた検知信号を読み出す信号
処理素子４をSi基板５に設け、両者の素子3,4 をInの金
属バンプを介して接続して半導体装置（固体撮像素子）
７を形成している。
【０００５】そして矢印Ａに示すように、HgCdTe基板１
に入射した赤外線を光電変換して赤外線を検知してい
る。このような半導体装置に於いて、各々の基板間をIn
の金属バンプで接続する場合、図5(a)に示すように、例
えばSi基板５に形成した信号処理素子４上にInの金属バ
ンプ６を形成した後、図5(b)に示すように、HgCdTe基板
１とSi基板５同士を貼り合わせて金属バンプ６を圧着す
ることで、電気的結合を行っている。また、これとは別
個に金属バンプ６をHgCdTe基板１側に形成しても良い。
に入射した赤外線を光電変換して赤外線を検知してい
る。このような半導体装置に於いて、各々の基板間をIn
の金属バンプで接続する場合、図5(a)に示すように、例
えばSi基板５に形成した信号処理素子４上にInの金属バ
ンプ６を形成した後、図5(b)に示すように、HgCdTe基板
１とSi基板５同士を貼り合わせて金属バンプ６を圧着す
ることで、電気的結合を行っている。また、これとは別
個に金属バンプ６をHgCdTe基板１側に形成しても良い。
【０００６】その他の方法として図6(a)に示すように、
HgCdTe基板１に形成した光検知素子３上と、Si基板５に
形成した信号処理素子４の両方の素子上に金属バンプ６
を形成後、図6(b)に示すように両方の基板を貼り合わ
せ、Inの金属バンプ６を圧着して両方の素子を接続して
いる。
HgCdTe基板１に形成した光検知素子３上と、Si基板５に
形成した信号処理素子４の両方の素子上に金属バンプ６
を形成後、図6(b)に示すように両方の基板を貼り合わ
せ、Inの金属バンプ６を圧着して両方の素子を接続して
いる。
【０００７】このように従来の半導体装置（固体撮像素
子）の製造方法は、Si基板５に形成した信号処理素子４
と、HgCdTe基板１に形成した光検知素子３は、各々の基
板上に一次元的に、或いは二次元的に同一のピッチ(P)
、つまり同一の画素ピッチで配置して形成しており、
両者の基板をInの金属バンプで結合する場合、室温に於
いて、精密に位置合わせしつつ、２枚の基板を貼り合わ
せて圧着している。
子）の製造方法は、Si基板５に形成した信号処理素子４
と、HgCdTe基板１に形成した光検知素子３は、各々の基
板上に一次元的に、或いは二次元的に同一のピッチ(P)
、つまり同一の画素ピッチで配置して形成しており、
両者の基板をInの金属バンプで結合する場合、室温に於
いて、精密に位置合わせしつつ、２枚の基板を貼り合わ
せて圧着している。
【０００８】
【発明が解決しようとする課題】赤外線を検知する半導
体装置（固体撮像素子）は、素子自身の持つ熱によって
発生し、雑音となる不要な信号を除去するため、例えば
液体窒素温度に該素子を冷却して動作させている。この
ような固体撮像素子の非動作温度T1は室温であり、動作
温度T2は低温の例えば液体窒素温度であるため、該固体
撮像素子を動作させる度に、素子を形成している両者の
基板は、室温の非動作温度T1と液体窒素温度の動作温度
T2の間の温度差の熱サイクルに曝され、収縮、膨張を繰
り返すことになる。
体装置（固体撮像素子）は、素子自身の持つ熱によって
発生し、雑音となる不要な信号を除去するため、例えば
液体窒素温度に該素子を冷却して動作させている。この
ような固体撮像素子の非動作温度T1は室温であり、動作
温度T2は低温の例えば液体窒素温度であるため、該固体
撮像素子を動作させる度に、素子を形成している両者の
基板は、室温の非動作温度T1と液体窒素温度の動作温度
T2の間の温度差の熱サイクルに曝され、収縮、膨張を繰
り返すことになる。
【０００９】上記のようにHgCdTe基板とSi基板のよう
に、熱膨張率が互いに異なる異種基板を、図7(a)に示す
ように室温で貼り合わせた構造のハイブリッド型の固体
撮像素子は、HgCdTe基板１の方がSi基板５よりも熱膨張
率が大きいために、図7(b) に示すように、動作温度T2
の冷却時には両者の基板1,5 の端部の歪み量がΔL であ
るので、両者の基板1,5 の端部に於ける金属バンプ6Aに
ΔＬの歪み量が発生する。
に、熱膨張率が互いに異なる異種基板を、図7(a)に示す
ように室温で貼り合わせた構造のハイブリッド型の固体
撮像素子は、HgCdTe基板１の方がSi基板５よりも熱膨張
率が大きいために、図7(b) に示すように、動作温度T2
の冷却時には両者の基板1,5 の端部の歪み量がΔL であ
るので、両者の基板1,5 の端部に於ける金属バンプ6Aに
ΔＬの歪み量が発生する。
【００１０】そして液体窒素温度の動作温度T2と、室温
の非動作温度T1の間の温度差に両者の基板1,5 が曝さ
れ、この温度変動による熱サイクルが多数、繰り返され
た場合、図7(b)に示すように基板1,5 の端部に於ける金
属バンプ6Aが変形し、甚だしい場合は、金属バンプ6Aの
切断が発生することがある。この場合、切断した１画素
の信号は読み出すことが出来ず、欠陥画素となる。
の非動作温度T1の間の温度差に両者の基板1,5 が曝さ
れ、この温度変動による熱サイクルが多数、繰り返され
た場合、図7(b)に示すように基板1,5 の端部に於ける金
属バンプ6Aが変形し、甚だしい場合は、金属バンプ6Aの
切断が発生することがある。この場合、切断した１画素
の信号は読み出すことが出来ず、欠陥画素となる。
【００１１】また図８に示すように、例えば、HgCdTe基
板１に形成した金属バンプ6A,6B,6Cと、Si基板５に形成
した金属バンプ6D,6E,6Fを、各々圧着接合した場合、前
記した温度変動によって、金属バンプ6A,6B,6C,6D,6E,6
F の接合部Ａで位置ずれする事故が発生し、隣接するバ
ンプ6A,6D と6B,6E 同士が互いに接触することがある。
この場合は接触した２つの画素の信号は混合し合うた
め、光検知素子と信号処理素子とで形成される画素のう
ち、金属バンプが接触した２画素とも欠陥画素となる。
板１に形成した金属バンプ6A,6B,6Cと、Si基板５に形成
した金属バンプ6D,6E,6Fを、各々圧着接合した場合、前
記した温度変動によって、金属バンプ6A,6B,6C,6D,6E,6
F の接合部Ａで位置ずれする事故が発生し、隣接するバ
ンプ6A,6D と6B,6E 同士が互いに接触することがある。
この場合は接触した２つの画素の信号は混合し合うた
め、光検知素子と信号処理素子とで形成される画素のう
ち、金属バンプが接触した２画素とも欠陥画素となる。
【００１２】このように従来より、固体撮像素子の動作
時の液体窒素温度より非動作時の室温よに到る熱サイク
ルを繰り返すうちに、欠陥画素を発生する不都合があ
り、固体撮像素子の信頼性、耐久性を低下させていた。
時の液体窒素温度より非動作時の室温よに到る熱サイク
ルを繰り返すうちに、欠陥画素を発生する不都合があ
り、固体撮像素子の信頼性、耐久性を低下させていた。
【００１３】本発明は上記した問題点を除去し、金属バ
ンプで熱膨張率が互いに異なる基板同士を接合した固体
撮像素子に於いて、動作時の液体窒素温度の低温より、
非動作時の室温迄の環境に上記固体撮像素子を曝した場
合でも、金属バンプの位置ずれが少なくなるような高信
頼度の半導体装置の製造方法の提供を目的とする。
ンプで熱膨張率が互いに異なる基板同士を接合した固体
撮像素子に於いて、動作時の液体窒素温度の低温より、
非動作時の室温迄の環境に上記固体撮像素子を曝した場
合でも、金属バンプの位置ずれが少なくなるような高信
頼度の半導体装置の製造方法の提供を目的とする。
【００１４】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、請求項１に示すように、半導体基板に一次
元、或いは二次元的に配置した光検知素子と、該基板と
異なる熱膨張係数を有する他の半導体基板に一次元、或
いは二次元的に配置して設け、前記光検知素子で得られ
た検知信号を信号処理する信号処理素子とを金属バンプ
で結合して成る半導体装置に於いて、前記両者の半導体
基板に設けた素子同士を金属バンプで結合する温度を、
形成される半導体装置を冷却して使用する動作温度と、
室温との中間の温度としたことを特徴とする。
造方法は、請求項１に示すように、半導体基板に一次
元、或いは二次元的に配置した光検知素子と、該基板と
異なる熱膨張係数を有する他の半導体基板に一次元、或
いは二次元的に配置して設け、前記光検知素子で得られ
た検知信号を信号処理する信号処理素子とを金属バンプ
で結合して成る半導体装置に於いて、前記両者の半導体
基板に設けた素子同士を金属バンプで結合する温度を、
形成される半導体装置を冷却して使用する動作温度と、
室温との中間の温度としたことを特徴とする。
【００１５】また請求項２に示すように、両者の半導体
基板に設けた素子同士を金属バンプで結合する温度を形
成される半導体装置を冷却して使用する動作温度と、室
温との中間の温度とし、該動作温度と室温との中間の温
度で両者の基板に於ける両者の一次元的、或いは二次元
的の素子の配置のピッチが合致するように、室温時の両
者の基板に於ける両者の素子の一次元的、或いは二次元
的の配置を所定のピッチ丈、位置ずれさせたことを特徴
とする。
基板に設けた素子同士を金属バンプで結合する温度を形
成される半導体装置を冷却して使用する動作温度と、室
温との中間の温度とし、該動作温度と室温との中間の温
度で両者の基板に於ける両者の一次元的、或いは二次元
的の素子の配置のピッチが合致するように、室温時の両
者の基板に於ける両者の素子の一次元的、或いは二次元
的の配置を所定のピッチ丈、位置ずれさせたことを特徴
とする。
【００１６】また本発明の半導体装置の製造装置は請求
項３に示すように、前記両者の基板を金属バンプで接続
する装置であって、両者の基板の温度を、形成される半
導体装置の動作温度と室温の中間の温度になるように制
御可能な冷却手段を、両者の基板を設置する基板設置台
に隣接して設けたことを特徴とする。
項３に示すように、前記両者の基板を金属バンプで接続
する装置であって、両者の基板の温度を、形成される半
導体装置の動作温度と室温の中間の温度になるように制
御可能な冷却手段を、両者の基板を設置する基板設置台
に隣接して設けたことを特徴とする。
【００１７】また本発明の半導体装置の製造装置は請求
項４に示すように、前記両者の基板を金属バンプで接続
する装置であって、両者の基板を設置する基板設置台の
何れか一方に、動作温度と非動作温度の中間の温度で両
者の基板間に発生する歪み量と同じ歪み量を、両者の基
板の何れかに発生させる冷却手段、或いは加熱手段を設
けたことを特徴とする。
項４に示すように、前記両者の基板を金属バンプで接続
する装置であって、両者の基板を設置する基板設置台の
何れか一方に、動作温度と非動作温度の中間の温度で両
者の基板間に発生する歪み量と同じ歪み量を、両者の基
板の何れかに発生させる冷却手段、或いは加熱手段を設
けたことを特徴とする。
【００１８】
【作用】Inの金属バンプで、信号処理素子と光検知素子
とを結合したSi基板とHgCdTe基板を室温の非動作温度T1
より、液体窒素温度の動作温度T2に冷却し、この温度サ
イクルを繰り返した場合、HgCdTe基板の熱膨張率がSi基
板の熱膨張率より大であるので、両者の基板間にΔL の
歪みを生じる。そのため、当然金属バンプの歪みもΔL
となる。
とを結合したSi基板とHgCdTe基板を室温の非動作温度T1
より、液体窒素温度の動作温度T2に冷却し、この温度サ
イクルを繰り返した場合、HgCdTe基板の熱膨張率がSi基
板の熱膨張率より大であるので、両者の基板間にΔL の
歪みを生じる。そのため、当然金属バンプの歪みもΔL
となる。
【００１９】本発明の半導体装置の第１実施例は、固体
撮像素子の動作温度T2と、室温の非動作温度T1の中間の
温度T3で、HgCdTe基板とSi基板の両者に設けた光検知素
子と信号処理素子同士をInの金属バンプで接続してお
り、このようにすると、両者の基板間の歪みは非動作温
度( 室温、T1) に対してΔL/2 であるが、金属バンプの
歪みは零となる。
撮像素子の動作温度T2と、室温の非動作温度T1の中間の
温度T3で、HgCdTe基板とSi基板の両者に設けた光検知素
子と信号処理素子同士をInの金属バンプで接続してお
り、このようにすると、両者の基板間の歪みは非動作温
度( 室温、T1) に対してΔL/2 であるが、金属バンプの
歪みは零となる。
【００２０】またこのようにすると、両者の基板の冷却
時の動作温度T2では、両者の基板間の歪みはΔL である
が、金属バンプの歪みはΔL/2 となる。逆に室温の非動
作温度T1に於いては、金属バンプの歪みは逆方向にΔL/
2 となる。以上のように金属バンプに加わる歪みは、Δ
L/2 となり、従来の1/2 の値に低下する。
時の動作温度T2では、両者の基板間の歪みはΔL である
が、金属バンプの歪みはΔL/2 となる。逆に室温の非動
作温度T1に於いては、金属バンプの歪みは逆方向にΔL/
2 となる。以上のように金属バンプに加わる歪みは、Δ
L/2 となり、従来の1/2 の値に低下する。
【００２１】また本発明の第２実施例では、固体撮像素
子の動作温度T2と、非動作温度T1の中間の温度T3で、Hg
CdTe基板とSi基板の両者に設けた光検知素子と信号処理
素子同士をInの金属バンプで接続しており、更に上記し
た中間の温度T3で、両者の基板に形成した各々の素子の
一次元的、或いは二次元的の配置のピッチが合致するよ
うに、室温の非動作温度T1に於ける両者の基板に設けた
両方の素子の一次元的、或いは二次元的の配置を所定の
ピッチ丈、位置ずれさせている。
子の動作温度T2と、非動作温度T1の中間の温度T3で、Hg
CdTe基板とSi基板の両者に設けた光検知素子と信号処理
素子同士をInの金属バンプで接続しており、更に上記し
た中間の温度T3で、両者の基板に形成した各々の素子の
一次元的、或いは二次元的の配置のピッチが合致するよ
うに、室温の非動作温度T1に於ける両者の基板に設けた
両方の素子の一次元的、或いは二次元的の配置を所定の
ピッチ丈、位置ずれさせている。
【００２２】このようにすると、第１実施例と同様にバ
ンプに加わる歪み量はΔL/2 となり、従来の1/2 の値に
低下する。更に動作時と非動作時の間の中間の温度T3の
時、2 枚の基板上の画素ピッチは等しくP3となり、基板
の貼り合わせに於いて、各画素の中央部分でバンプを結
合することができる。
ンプに加わる歪み量はΔL/2 となり、従来の1/2 の値に
低下する。更に動作時と非動作時の間の中間の温度T3の
時、2 枚の基板上の画素ピッチは等しくP3となり、基板
の貼り合わせに於いて、各画素の中央部分でバンプを結
合することができる。
【００２３】また両者の基板を設置する基板設置台を、
室温の非動作温度T1と液体窒素温度の動作温度T2の中間
の温度T3に設定することで、中間の温度T3で、両者の基
板を貼り合わせることができる。
室温の非動作温度T1と液体窒素温度の動作温度T2の中間
の温度T3に設定することで、中間の温度T3で、両者の基
板を貼り合わせることができる。
【００２４】また両者の基板を設置する基板設置台の何
れか一方に、基板を加熱、或いは冷却する手段を設ける
と、熱膨張率の大きい基板のみを、所定の温度T4に冷却
することで、前記した中間温度T3の時の基板間の歪み量
に該当する歪み状態を、実現して基板の位置合わせを行
うことができる。
れか一方に、基板を加熱、或いは冷却する手段を設ける
と、熱膨張率の大きい基板のみを、所定の温度T4に冷却
することで、前記した中間温度T3の時の基板間の歪み量
に該当する歪み状態を、実現して基板の位置合わせを行
うことができる。
【００２５】また、熱膨張率の小さい基板のみを、所定
の温度T5に加熱することで、前記した中間温度T3の時の
基板間の歪み量に該当する歪み状態を実現して基板の位
置合わせを行うことができる。
の温度T5に加熱することで、前記した中間温度T3の時の
基板間の歪み量に該当する歪み状態を実現して基板の位
置合わせを行うことができる。
【００２６】
〔第１実施例〕図1(a)に示すように、ｐ型のHgCdTe基板
１に、50μm のピッチｐで一次元、或いは二次元的にB
+ イオンをイオン注入してｎ+ 層２を設け、フォトダイ
オードより成る光検知素子３を形成する。
１に、50μm のピッチｐで一次元、或いは二次元的にB
+ イオンをイオン注入してｎ+ 層２を設け、フォトダイ
オードより成る光検知素子３を形成する。
【００２７】一方、Si基板５にも、50μm のピッチｐで
信号処理素子４を設け、該信号処理素子４上にInの金属
バンプ6A,6B,6Cを蒸着、およびフォトレジスト膜を用い
たリフトオフ法にて形成する。
信号処理素子４を設け、該信号処理素子４上にInの金属
バンプ6A,6B,6Cを蒸着、およびフォトレジスト膜を用い
たリフトオフ法にて形成する。
【００２８】次いで、前記した80°K の液体窒素温度の
動作温度T1と、300 °K の室温の非動作温度T2の中間の
例えば190 °K の温度T3に於いて、両者の基板1,5 の端
部に赤外線を照射して赤外線カメラ等を用いて位置合わ
せして金属バンプ6A,6B,6Cを圧着して両者の基板を接合
する。
動作温度T1と、300 °K の室温の非動作温度T2の中間の
例えば190 °K の温度T3に於いて、両者の基板1,5 の端
部に赤外線を照射して赤外線カメラ等を用いて位置合わ
せして金属バンプ6A,6B,6Cを圧着して両者の基板を接合
する。
【００２９】このような本実施例の製造方法に用いる装
置の実施例に付いて述べる。図3(a)に示すように、加圧
機13を作動させ、このHgCdTe基板１とSi基板５とを基板
設置台11上に設置し、両者の基板設置台11を、例えばペ
ルチェ素子のような冷却器12を用いて、、例えば190 °
K の温度T3に冷却する。
置の実施例に付いて述べる。図3(a)に示すように、加圧
機13を作動させ、このHgCdTe基板１とSi基板５とを基板
設置台11上に設置し、両者の基板設置台11を、例えばペ
ルチェ素子のような冷却器12を用いて、、例えば190 °
K の温度T3に冷却する。
【００３０】そして両者の基板1,5 の端部に赤外線を照
射して赤外線カメラ等を用いて位置合わせして金属バン
プ6A,6B,6Cを圧着して両者の基板を接合する。このよう
にすると図1(b)に示すように、固体撮像素子の動作温度
T2と、非動作温度T1の中間の温度T3で、HgCdTe基板１と
Si基板５の両者に設けた光検知素子３と信号処理素子４
同士をInの金属バンプ6A,6B,6Cで接続しており、このよ
うにすると、両者の基板1,5 間の歪みは、室温の非動作
温度T1に対してΔL/2 であるが、金属バンプ6A,6B,6Cの
歪みは零となる。
射して赤外線カメラ等を用いて位置合わせして金属バン
プ6A,6B,6Cを圧着して両者の基板を接合する。このよう
にすると図1(b)に示すように、固体撮像素子の動作温度
T2と、非動作温度T1の中間の温度T3で、HgCdTe基板１と
Si基板５の両者に設けた光検知素子３と信号処理素子４
同士をInの金属バンプ6A,6B,6Cで接続しており、このよ
うにすると、両者の基板1,5 間の歪みは、室温の非動作
温度T1に対してΔL/2 であるが、金属バンプ6A,6B,6Cの
歪みは零となる。
【００３１】またこのようにすると図1(c)に示すよう
に、両者の基板1,5 の冷却時の動作温度T2では、両者の
基板1,5 間の歪み量はΔL であるが、バンプの歪みはΔ
L/2 となる。逆に室温の非動作温度T1に於いては、バン
プの歪み量は逆方向にΔL/2 となる。以上のようにバン
プに加わる歪み量は、ΔL/2 となり、従来の1/2 の値に
低下する。
に、両者の基板1,5 の冷却時の動作温度T2では、両者の
基板1,5 間の歪み量はΔL であるが、バンプの歪みはΔ
L/2 となる。逆に室温の非動作温度T1に於いては、バン
プの歪み量は逆方向にΔL/2 となる。以上のようにバン
プに加わる歪み量は、ΔL/2 となり、従来の1/2 の値に
低下する。
【００３２】〔第２実施例〕図2(a)に示すように、p 型
のHgCdTe基板１に、所定のピッチp1で一次元、或いは二
次元的にB + イオンをイオン注入してｎ+ 層２を設け、
光検知素子３を形成し、その上にInの金属バンプ6A,6B,
6Cを蒸着、およびフォトレジスト膜を用いたリフトオフ
法で、室温の非動作温度T1で形成する。
のHgCdTe基板１に、所定のピッチp1で一次元、或いは二
次元的にB + イオンをイオン注入してｎ+ 層２を設け、
光検知素子３を形成し、その上にInの金属バンプ6A,6B,
6Cを蒸着、およびフォトレジスト膜を用いたリフトオフ
法で、室温の非動作温度T1で形成する。
【００３３】一方、Si基板５にも、所定のピッチp2で、
一次元、或いは二次元的に信号処理素子４を設け、該信
号処理素子４上にInの金属バンプ6D,6E,6Fを蒸着、およ
びフォトレジスト膜を用いたリフトオフ法で、室温の非
動作温度T1で形成する。
一次元、或いは二次元的に信号処理素子４を設け、該信
号処理素子４上にInの金属バンプ6D,6E,6Fを蒸着、およ
びフォトレジスト膜を用いたリフトオフ法で、室温の非
動作温度T1で形成する。
【００３４】上記した光検知素子のピッチp1と信号処理
素子のピッチp2は、いずれも、室温の非動作温度T1と液
体窒素温度の動作温度T2の中間の温度T3で、両方の基板
1,5に設けた各々の素子3,4 のピッチp3が合致するよう
に、両者の基板の熱膨張率を考慮して設定する。
素子のピッチp2は、いずれも、室温の非動作温度T1と液
体窒素温度の動作温度T2の中間の温度T3で、両方の基板
1,5に設けた各々の素子3,4 のピッチp3が合致するよう
に、両者の基板の熱膨張率を考慮して設定する。
【００３５】このようにすると、第１実施例と同様に金
属バンプに加わる歪み量はΔL/2 となり、従来の1/2 の
値に低下する。更に動作時と非動作時の間の中間の温度
T3の時、2 枚の基板上の画素ピッチは等しくP3となり、
基板の貼り合わせに於いて、各画素の中央部分でバンプ
を結合することができる。
属バンプに加わる歪み量はΔL/2 となり、従来の1/2 の
値に低下する。更に動作時と非動作時の間の中間の温度
T3の時、2 枚の基板上の画素ピッチは等しくP3となり、
基板の貼り合わせに於いて、各画素の中央部分でバンプ
を結合することができる。
【００３６】このような第２実施例の方法で半導体装置
を形成する装置の実施例について述べる。図3(b)に示す
ように、HgCdTe基板１とSi基板５とを基板設置台11上に
設置し、HgCdTe基板１が設置されている基板設置台11
を、例えばペルチェ素子のような冷却器12を用いて、前
記した80°K の液体窒素温度の動作温度T1と、300 °K
の室温の非動作温度T2の中間の温度、例えば300 °K と
190 °K の中間の245 °K の温度T3に冷却する。
を形成する装置の実施例について述べる。図3(b)に示す
ように、HgCdTe基板１とSi基板５とを基板設置台11上に
設置し、HgCdTe基板１が設置されている基板設置台11
を、例えばペルチェ素子のような冷却器12を用いて、前
記した80°K の液体窒素温度の動作温度T1と、300 °K
の室温の非動作温度T2の中間の温度、例えば300 °K と
190 °K の中間の245 °K の温度T3に冷却する。
【００３７】次いで、この温度T3に於いて、加圧機13を
作動させ、両者の基板1,5 の端部に赤外線を照射して赤
外線カメラ等を用いて位置合わせして金属バンプ6A,6B,
6Cを圧着して両者の基板を接合する。
作動させ、両者の基板1,5 の端部に赤外線を照射して赤
外線カメラ等を用いて位置合わせして金属バンプ6A,6B,
6Cを圧着して両者の基板を接合する。
【００３８】このようにすると、固体撮像素子の動作温
度T2と、非動作温度T1の中間の温度T3で、HgCdTe基板と
Si基板の両者に設けた光検知素子と信号処理素子同士を
Inの金属バンプで接続しており、更に上記した中間の温
度T3で、両者の基板に形成した各々の素子の一次元的、
或いは二次元的の配置のピッチが合致するように、室温
の非動作温度T1に於ける両者の基板に設けた両方の素子
の一次元的、或いは二次元的の配置を所定のピッチだ
け、位置ずれさせている。
度T2と、非動作温度T1の中間の温度T3で、HgCdTe基板と
Si基板の両者に設けた光検知素子と信号処理素子同士を
Inの金属バンプで接続しており、更に上記した中間の温
度T3で、両者の基板に形成した各々の素子の一次元的、
或いは二次元的の配置のピッチが合致するように、室温
の非動作温度T1に於ける両者の基板に設けた両方の素子
の一次元的、或いは二次元的の配置を所定のピッチだ
け、位置ずれさせている。
【００３９】このようにすると、第１実施例と同様にバ
ンプに加わる歪み量はΔL/2 となり、従来の方法に於け
る場合の1/2 の値に低下する。更に動作時と非動作時の
間の中間の温度T3の時、2 枚の基板上の画素ピッチは等
しくP3となり、基板の貼り合わせに於いて、各画素の中
央部分でバンプを結合することができる。
ンプに加わる歪み量はΔL/2 となり、従来の方法に於け
る場合の1/2 の値に低下する。更に動作時と非動作時の
間の中間の温度T3の時、2 枚の基板上の画素ピッチは等
しくP3となり、基板の貼り合わせに於いて、各画素の中
央部分でバンプを結合することができる。
【００４０】
【発明の効果】以上述べたように、本発明の半導体装置
の製造方法、および該製造方法に用いる装置によると、
半導体装置の動作時、非動作時の温度差の雰囲気に熱膨
張率の互いに異なる半導体基板を曝しても、金属バンプ
の切断、或いは隣接する金属バンプ同士の接触の発生を
防止でき、欠陥画素が発生する不都合が除去でき、高信
頼度の半導体装置を得ることが可能となる効果がある。
の製造方法、および該製造方法に用いる装置によると、
半導体装置の動作時、非動作時の温度差の雰囲気に熱膨
張率の互いに異なる半導体基板を曝しても、金属バンプ
の切断、或いは隣接する金属バンプ同士の接触の発生を
防止でき、欠陥画素が発生する不都合が除去でき、高信
頼度の半導体装置を得ることが可能となる効果がある。
【図１】 本発明の方法の第１実施例の説明図である。
【図２】 本発明の方法の第２実施例の説明図である。
【図３】 本発明の方法に用いる装置の説明図である。
【図４】 固体撮像素子の説明図である。
【図５】 従来の方法の説明図である。
【図６】 従来の方法の説明図である。
【図７】 従来の方法に於ける不都合な状態図である。
【図８】 従来の方法に於ける不都合な状態図である。
１ HgCdTe基板 ２ ｎ+ 層 ３ 光検知素子 ４ 信号処理素子 ５ Si基板 6A,6B,6C,6D,6E,6F 金属バンプ 11 基板設置台 12 冷却器 13 加圧機
Claims (4)
- 【請求項１】 半導体基板(1) に一次元、或いは二次元
的に配置した光検知素子(3) と、該基板(1) と異なる熱
膨張係数を有する他の半導体基板(5) に一次元、或いは
二次元的に配置し、前記光検知素子(3) で得られた検知
信号を信号処理する信号処理素子(4) とを金属バンプ(6
A,6B,6C,6D,6E,6F) で接続する半導体装置の製造方法に
於いて、 前記両者の半導体基板(1,5) に設けた両方の素子(3,4)
同士を金属(6A,6B,6C,6D,6E,6F) で結合する温度を、形
成される半導体装置を冷却して使用する動作温度(T2)
と、室温の非動作温度(T1)との中間の温度(T3)としたこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板(1) に一次元、或いは二次元
的に配置した光検知素子(3) と、該基板(1) と異なる熱
膨張係数を有する他の半導体基板(5) に一次元、或いは
二次元的に配置し、前記光検知素子(3) で得られた検知
信号を信号処理する信号処理素子(4) とを金属バンプ(6
A,6B,6C,6D,6E,6F) で結合する半導体装置の製造方法に
於いて、 前記両者の半導体基板(1,5) に設けた両方の素子(3,4)
同士を金属バンプ(6A,6B,6C,6D,6E,6F) で結合する温度
を、形成される半導体装置を冷却して使用する動作温度
(T2)と、室温の非動作温度(T1)との中間の温度(T3)と
し、該動作温度(T 2)と室温の非動作温度(T1)との中間の
温度(T3)で両者の基板(1,5) に於ける両者の素子(3,4)
の一次元的、或いは二次元的の配置の各々のピッチが合
致するように、非動作温度(T1)時の両者の基板(1,5) に
於ける両者の素子(3,4) の一次元的、或いは二次元的の
配置を所定のピッチ丈、位置ずれさせることを特徴とす
る半導体装置の製造方法。 - 【請求項３】 請求項１、或いは２に記載の両者の基板
(1,5) を金属バンプ(6A,6B,6C,6D,6E,6F) で接続する装
置であって、 両者の基板(1,5) の温度を、形成される半導体装置の動
作温度(T2)と室温の非動作温度(T1)の中間の温度(T3)に
なるように制御可能な冷却手段(12)を、両者の基板(1,
5) を設置する基板設置台(11)に隣接して設けたことを
特徴とする半導体装置の製造装置。 - 【請求項４】 請求項１、或いは２に記載の両者の基板
(1,5) を金属バンプ(6A,6B,6C,6D,6E,6F) で接続する装
置であって、 両者の基板(1,5) を設置する基板設置台(11)の何れか一
方に、動作温度(T2)と非動作温度(T1)の中間の温度(T3)
で両者の基板(1,5) 間に発生する歪み量と同じ歪み量
を、両者の基板(1,5) の何れかに発生させる冷却手段(1
2)、或いは加熱手段を設けたことを特徴とする半導体装
置の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4316671A JPH06163865A (ja) | 1992-11-26 | 1992-11-26 | 半導体装置の製造方法および製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4316671A JPH06163865A (ja) | 1992-11-26 | 1992-11-26 | 半導体装置の製造方法および製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163865A true JPH06163865A (ja) | 1994-06-10 |
Family
ID=18079618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4316671A Withdrawn JPH06163865A (ja) | 1992-11-26 | 1992-11-26 | 半導体装置の製造方法および製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163865A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8154099B2 (en) | 2009-08-19 | 2012-04-10 | Raytheon Company | Composite semiconductor structure formed using atomic bonding and adapted to alter the rate of thermal expansion of a substrate |
-
1992
- 1992-11-26 JP JP4316671A patent/JPH06163865A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8154099B2 (en) | 2009-08-19 | 2012-04-10 | Raytheon Company | Composite semiconductor structure formed using atomic bonding and adapted to alter the rate of thermal expansion of a substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101122344B1 (ko) | 반도체 이미지 센서 모듈, 반도체 이미지 센서 모듈의 제조방법, 카메라 및 카메라의 제조 방법 | |
| US6107618A (en) | Integrated infrared and visible image sensors | |
| JP4940667B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP4508619B2 (ja) | 固体撮像装置の製造方法 | |
| US6893941B2 (en) | Semiconductor device and its manufacture method | |
| US7535073B2 (en) | Solid-state imaging device, camera module and electronic equipment module | |
| US20100194943A1 (en) | Solid-state image pickup device | |
| EP1944805A1 (en) | Solid-state imager and solid-state imaging device | |
| WO2000062344A1 (fr) | Dispositif à semiconducteur | |
| JPH06236981A (ja) | 固体撮像素子 | |
| JP6732039B2 (ja) | 直接読み取りピクセルアライメント | |
| US5120960A (en) | Infrared image detecting device and method | |
| US4588899A (en) | Alignment method | |
| JPH06163865A (ja) | 半導体装置の製造方法および製造装置 | |
| US5517029A (en) | Dual-band IR scanning focal plane assembly having two monolithically integrated linear detector arrays for simultaneous image readout | |
| US5846850A (en) | Double sided interdiffusion process and structure for a double layer heterojunction focal plane array | |
| JPS5833373A (ja) | 半導体撮像装置 | |
| US20050205898A1 (en) | Electronic imaging device | |
| JPH0637291A (ja) | 赤外線検知装置およびその製造方法 | |
| Pommerrenig | Extrinsic silicon focal plane arrays | |
| JPS63308970A (ja) | ハイブリッド型赤外線検出装置 | |
| Dyck | Design, fabrication, and performance of ccd imagers | |
| JPH05129581A (ja) | 光電変換装置 | |
| JPH06181303A (ja) | 半導体装置およびその製造方法 | |
| JP3511463B2 (ja) | 固体撮像装置および大面積固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000201 |