JP2016012704A - 接合構造体、接合方法、基板構造体、無線モジュールおよび無線通信装置（伝送経路上を避けて設計された充填材料構造） - Google Patents

接合構造体、接合方法、基板構造体、無線モジュールおよび無線通信装置（伝送経路上を避けて設計された充填材料構造） Download PDF

Info

Publication number
JP2016012704A
JP2016012704A JP2014134831A JP2014134831A JP2016012704A JP 2016012704 A JP2016012704 A JP 2016012704A JP 2014134831 A JP2014134831 A JP 2014134831A JP 2014134831 A JP2014134831 A JP 2014134831A JP 2016012704 A JP2016012704 A JP 2016012704A
Authority
JP
Japan
Prior art keywords
substrate
conductor
filling material
space
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014134831A
Other languages
English (en)
Other versions
JP6183811B2 (ja
Inventor
岡本　圭司
Keiji Okamoto
圭司 岡本
和重 鳥山
Kazushige Toriyama
和重 鳥山
ノーム・カミンスキー
Kaminski Noam
豊広 青木
Toyohiro Aoki
豊広 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP2014134831A priority Critical patent/JP6183811B2/ja
Priority to US14/735,199 priority patent/US9780442B2/en
Publication of JP2016012704A publication Critical patent/JP2016012704A/ja
Priority to US15/645,553 priority patent/US10090586B2/en
Application granted granted Critical
Publication of JP6183811B2 publication Critical patent/JP6183811B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/27618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive layer material, e.g. of a photosensitive conductive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H01L2924/14215—Low-noise amplifier [LNA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H01L2924/1422—Mixer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/202—Electromagnetic wavelength ranges [W]
    • H01L2924/2027—Radio 1 mm - km 300 GHz - 3 Hz
    • H01L2924/20271—Microwave radiation 1 mm - 1 meter, i..e 300 GHz - 300 MHz

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】 基板間を充填材料で充填して構成された接合構造体等を提供すること。【解決手段】 本接合構造体１００は、表面に導体１１２が形成された第１の基板１１０と、表面に導体１２２が形成され、第１の基板１１０に表面を対向させた第２の基板１２０と、第１の基板１１０の導体１１２と、第２の基板１２０の導体１２２とを電気的に接続する接続導体１３０と、第１の基板１１０および第２の基板１２０間に充填された充填材料１４０とを含む。上記充填材料１４０は、第１の基板１１０の導体１１２、第２の基板１２０の導体１２２および接続導体１３０の少なくとも１つに対応して空間が設けられる形状に形成されている。【選択図】 図１

Description

本発明は、半導体パッケージング技術に関し、より詳細には、基板間を充填材料で充填して構成された接合構造体、該接合構造体のための接合方法、該接合構造体のための基板構造体、該接合構造体に基づく無線モジュールおよび該接合構造体を含む無線通信装置に関する。
近年、次世代の無線周波数帯としてミリ波帯が注目されており、低コスト、かつ、高性能なミリ波帯用の半導体パッケージの開発が望まれている。これまで、基板にアンテナを設けて、フリップチップ相互接続により半導体チップとアンテナとを接続して一体化した、ミリ波帯用の半導体パッケージが提案されている（非特許文献１）。このようなアンテナを半導体チップから分離してパッケージ化した構造は、半導体チップ上にアンテナを設ける場合に比較して、費用効率が高いといわれている。
図１０は、上述したような従来技術の半導体パッケージ構造を模式的に示す図である。図１０に示すように、フリップチップ実装では、基板５１０と半導体チップ５２０とを接続する接合部５３０を保護するため、アンダーフィル５４０と呼ばれる充填材料により、基板５１０および半導体チップ５２０の間の間隙が充填される。アンダーフィル５４０は、基板５１０および半導体チップ５２０間に存在する材料の熱膨張係数の不整合に起因した応力を分散させる働きをし、接続信頼性を維持するために重要である。
しかしながら、ミリ波帯まで周波数が高くなってくると、アンダーフィル５４０が高周波信号の伝送に及ぼす影響が無視できなくなる。本発明者等が鋭意検討した結果、特に、アンダーフィル５４０で覆われた基板５１０表面のアンテナ５１２、半導体チップ５２０表面の配線５２２および基板間の接合部５３０において、高周波帯での伝送損失が大きくなるという悪影響があることが明らかとなった。
これまでも、アンダーフィルの半導体回路への影響に関しては、例えば特開平９−２１３８４０号公報（特許文献１）に言及されている。特許文献１は、ゲート電極下に空洞が形成されているＦＥＴを有する特定の半導体チップを実装する場合において、空洞にエポキシ樹脂が残留し、ＦＥＴゲート−ソース間容量およびゲート−ドレイン間容量が大きくなってしまう点を言及している。
上記特許文献１の従来技術では、上記特定の半導体チップを実装する場合において、ゲート容量を軽減することができるものの、ミリ波帯まで信号周波数が高くなった場合における高周波信号を伝送する配線、接合部およびアンテナへのアンダーフィルの影響については何ら考慮しているものではない。
したがって、依然として、フリップチップ実装といった接合構造体において、接続信頼性を確保するとともに、アンダーフィルのような充填材料に起因した信号伝送路における高周波帯での伝送損失を低減することができる、新奇な半導体パッケージ構造の開発が望まれていた。
特開平９−２１３８４０号公報
U. Pfeiffer et. al，"A 60GHz Radio Chipset Fully-Integrated in a Low-Cost Packaging Technology"，Proceedings of 56th Electronic Components and Technology Conference 2006，1343-1346.
本発明は、上記従来技術における不充分な点に鑑みてなされたものであり、本発明は、接続構造において、基板間の接続信頼性を維持するとともに、信号伝送路における伝送損失を低減することができる接合構造体を提供することを目的とする。
本発明の他の目的は、基板間の接続信頼性を維持するとともに、信号伝送路における伝送損失を低減するための接合方法および基板構造体を提供することである。本発明のさらに他の目的は、基板間の接続信頼性が高く、かつ、信号伝送路における伝送損失が低減された無線モジュールおよび無線通信装置を提供することである。
本発明では、上記課題を解決するために、下記特徴を有する接合構造体を提供する。本接合構造体は、表面に導体が形成された第１の基板と、表面に導体が形成され、上記第１の基板に表面を対向させた第２の基板と、上記第１の基板の導体と、上記第２の基板の前記導体とを電気的に接続する接続導体と、上記第１の基板および第２の基板間に充填された充填材料とを含む。そして、本接合構造体において、上記充填材料は、上述した第１の基板の導体、第２の基板の導体および接続導体の少なくとも１つに対応して空間が設けられる形状に形成されている。
また、本発明によれば、下記特徴を有する接合方法が提供される。本接合方法は、それぞれ表面に導体が形成された第１の基板および第２の基板を準備する工程と、上記第１の基板および第２の基板間に充填するための充填材料を形成する工程と、表面を対向させて上記第１の基板の導体と、上記第２の基板の導体とを接続導体により電気的に接続する工程と、上記第１の基板および第２の基板間を前記充填材料で固着する工程とを含む。そして、上記充填材料を形成する工程では、上述した第１の基板の導体、第２の基板の導体および接続導体の少なくとも１つに対応して空間が設けられるように充填材料の構造が形成される。
さらに本発明によれば、表面に導体が形成されたターゲット基板に対し電気的に接合するための下記特徴を有する基板構造体を提供することができる。本基板構造体は、表面に導体が形成された基板と、上記基板の表面上に形成され、接合後にターゲット基板との間に充填される充填材料の構造とを含む。そして、上記充填材料の構造は、上述した基板の導体、ターゲット基板の導体、およびターゲット基板と電気的に接合するための接続導体の少なくとも１つに対応して空間が設けられるように形成される。
また、さらに本発明によれば、下記特徴を有する無線モジュールが提供される。本無線モジュールは、高周波信号に基づき電磁波を放射し、または電磁波を高周波信号に変換するアンテナを有する第１の基板と、高周波信号を伝送する伝送路を有する第２の基板と、上記第１の基板と上記第２の基板とを電気的に接続する接続導体と、上記第１の基板および第２の基板間に充填された充填材料とを含む。そして、上記充填材料は、少なくとも接続導体に対応して空間が設けられるように形成される。また本発明によれば、さらに、上述した接合構造体を含む無線通信装置を提供することができる。
上記構成により、接続構造において、基板間の接続信頼性を維持するとともに、信号伝送路における伝送損失を低減することができる。
本発明の実施形態による半導体パッケージの構造を模式的に示す断面図。 受信用チップの（Ａ）回路パターンおよび（Ｂ）アンダーフィル・パターンを例示する図。 送信用チップの（Ａ）回路パターンおよび（Ｂ）アンダーフィル・パターンを例示する図。 感光性樹脂材料を用いる好適な実施形態による接合方法を示す図（１／２）。 感光性樹脂材料を用いる好適な実施形態による接合方法を示す図（２／２）。 評価に係る信号伝送路構造の信号線まわりを示す断面図。 アンダーフィルで覆われた場合およびアンダーフィルで覆われていない場合の信号線の伝送損失（（Ａ）損失増加率［％］および（Ｂ）単位距離［ｍｍ］当たりの挿入損失［ｄＢ］）の周波数応答を示すグラフ。 評価に係る信号伝送構造を示す断面図。 アンダーフィルで信号線を覆った場合およびアンダーフィルに対し信号線に整合して所定幅の空所を設けた場合の伝送損失の周波数応答を示すグラフ。 従来技術の半導体パッケージ構造を示す模式図。
以下、本発明の実施形態について、添付の図面を参照しながら説明するが、本発明は、添付の図面に示す実施形態に限定されるものではない。なお、添付の図面は、縮尺比に従って縮小または拡大されたものではないことに留意されたい。
本発明の実施形態による接合構造体は、表面を対向させて基板間を接続する接合構造体であって、基板間の間隙に充填する充填材料を、各基板表面に形成された所定の導体および基板間を電気的に接続する所定の接続導体の少なくとも１つに対応して所定の空間が設けられるように形成することを特徴としている。これにより、基板間の接続信頼性を確保するとともに、信号伝送路の近傍の充填材料の存在に起因した高周波帯での信号の伝送損失の低減を図っている。
以下、本発明の実施形態による接続構造体について、ミリ波帯の高周波集積回路が形成された半導体チップを、フリップチップ実装により、ミリ波帯用のアンテナが形成された基板上に接合して構成された、半導体パッケージ１００を一例として説明する。
図１は、本発明の実施形態による半導体パッケージ１００の構造を模式的に示す断面図である。図１に示すように、半導体パッケージ１００は、ミリ波帯用のアンテナ１１２が表面に形成された基板１１０と、ミリ波帯用の高周波集積回路が形成され、ミリ波帯の高周波信号を伝送する配線１２２が表面に形成された半導体チップ１２０とを含み構成される。
基板１１０は、特に限定されるものではないが、ミリ波対応という観点からは、高周波対応の基板が用いられる。このような基板１１０としては、ポリテトラフルオロエチレン（ＰＴＦＥ）などのフッ素樹脂基板、ポリフェニレンエーテル（ＰＥ）基板、ビスマレイミドトリアジン（ＢＴ）樹脂基板、液晶ポリマー基板などの有機材料で構成された有機基板や、溶融シリカ基板、アルミナ基板などの無機基板を挙げることができる。
半導体チップ１２０は、特に限定されるものではないが、ミリ波対応という観点からは、典型的には、シリコンゲルマニウム（ＳｉＧｅ）系、ガリウムヒ素（ＧａＡｓ）系、インジウムリン（ＩｎＰ）、ガリウム窒素（ＧａＮ）系などのキャリア移動度の高い半導体材料を基板としたものが用いられる。
アンテナ１１２および配線１２２といった導体を伝送するミリ波帯信号は、周波数３０〜３００ＧＨｚの周波数帯の高周波（Radio Frequency：ＲＦ）信号である。ミリ波帯としては、特に限定されるものではないが、典型的には、６０ＧＨｚ帯、Ｅ−ｂａｎｄ（７０〜９０ＧＨｚ帯。例えば７０ＧＨｚ帯、８０ＧＨｚ帯および９０ＧＨｚ帯を含む。）、１２０ＧＨｚ帯などを挙げることができる。
基板１１０および半導体チップ１２０の表面には、アンテナ１１２や配線１２２や他の配線が形成され、さらに、配線に接続されるパッド、ボール、ピラー、バンプなどの電極部１１４，１２４が形成されている。表面に形成されるアンテナや配線の一部分または全部は、電極部を除いて薄い保護膜やレジストで覆われる場合がある。半導体チップ１２０は、その電極部１２４が形成された面を基板１１０の電極部１１４が形成された面に対向するように基板１１０上に搭載されている。そして、リフローや熱圧着により両者の電極部１１４，１２４を溶融接合することにより、接合部１３０が形成される。接合部１３０は、半導体チップ１２０側の回路と、基板１１０側の回路とを電気的に接続する接続導体を構成する。
基板１１０および半導体チップ１２０の間には、充填材料（あるいは封止材料とも呼ばれる。）であるアンダーフィル１４０で充填され、基板１１０および半導体チップ１２０が固着されている。アンダーフィル１４０は、フリップチップ接合された接合部１３０において、基板１１０および半導体チップ１２０間の材料の熱膨張係数の不整合に起因した応力を分散させ、接続信頼性を向上させる働きをしている。
アンダーフィル１４０としては、特に限定されるものではないが、エポキシ系樹脂やポリイミド系樹脂を挙げることができる。アンダーフィル１４０は、本実施形態では、充填材料を先に基板１１０または半導体チップ１２０上に供給し、その後相互接続を行う、ＮＣＦ（Non Conductive Film）やＮＣＰ（Non Conductive Paste）として用いられる。アンダーフィル１４０は、基板１１０および半導体チップ１２０の熱膨張係数に適合させるために、適宜フィラーを含んでいてもよい。なお、アンダーフィル１４０の厚みについては、電極部のピッチや材料特性などに応じて適宜設計すればよい。
詳細は後述するが、好ましい実施形態では、アンダーフィル１４０としては、感光性樹脂材料を用いることができる。感光性樹脂材料としては、ポジ型やネガ型のフォトレジストなどの感光性樹脂組成物を用いることができる。この場合、接合の前に、基板１１０または半導体チップ１２０上に感光性樹脂組成物を塗布し、その後、塗布層を露光および現像することにより、所定の空間が設けられた充填材料のパターニング構造が形成される。そして、充填材料のパターニング構造が形成された半導体チップ１２０または基板１１０である基板構造体を、相手方であるターゲット基板（半導体チップ１２０に充填材料が形成される場合には基板１１０であり、基板１１０に充填材料が形成される場合には半導体チップ１２０である。）とフリップチップ接合し、現像されたパターニング構造を、接合と同時にまたは接合後に硬化させる。これにより、図１に示すような、基板１１０および半導体チップ１２０が相互接続され、かつ、固着された半導体パッケージ１００を構成することができる。
あるいは、他の実施形態では、アンダーフィル１４０としては、フィルム形状を有するＮＣＦを用いることができる。この場合、接合の前に、基板１１０または半導体チップ１２０上に、所定の空間が設けられる形状に型取られたフィルム（複数のパーツに分割されている場合を含む。）を張り付け、所定の空間が設けられた充填材料のパターン化された構造が形成される。そして、充填材料のパターン化された構造が形成された基板１１０または半導体チップ１２０をターゲット基板とフリップチップ接合し、張り付けられたフィルムの構造を接合と同時にまたは接合後に硬化する。これにより、図１に示すような半導体パッケージ１００を構成することができる。さらに他の実施形態では、所定の空間が設けられる形状に型取られたフィルムを張り付けることに代えて、基板１１０または半導体チップ１２０上にベタのフィルムを張り付けまたはベタの膜を製膜し、その後レーザ加工などにより所定の空間が形成されるようフィルムまたは膜の材料を除去することにより、充填材料のパターン化された構造を形成してもよい。
本発明の実施形態では、上述した基板１１０のミリ波帯の電磁波を送出または受信するアンテナ１１２、半導体チップ１２０の表面に形成された高周波信号が伝送する配線１２２、およびアンテナ１１２と配線１２２と間を接続する接合部１３０の少なくとも１つに対応して空間が設けられた形状にアンダーフィル１４０が形成されている。
好適な実施形態では、アンダーフィル１４０に設けられる空間は、図１に示すように、上記接合部１３０を囲繞して空間が生じるように設けられる。さらに好適な実施形態では、半導体チップ１２０および基板１１０において、２０ＧＨｚ以上の高周波信号が伝送される導体である配線（例えば配線１２２）およびアンテナ（例えばアンテナ１１２）が形成された領域上に空間が生じるように設けられる。一方で、２０ＧＨｚ以上の信号が伝送されない領域、例えば配線が形成されない領域や２０ＧＨｚ未満の信号のみが伝送される配線が形成された領域上には、接続信頼性を維持する観点から、基板１１０および半導体チップ１２０間の間隙を埋めるよう充填材料が充填される。
充填材料（樹脂材料および適宜フィラーを含む。）の比誘電率εＵＦは、典型的には、３．５〜４．０の範囲を有している。これに対して、アンダーフィル１４０に設けられた空間は、充填材料よりも低い比誘電率（＜３．５）を与え、好ましくは、空間内が空気で充填されて、空気の誘電率（真空の誘電率と同等である。空気の比誘電率εａｉｒ＝１．０００６≒１）を与える。
また、アンダーフィル１４０に設けられた空間は、アンダーフィル内に意図せず設けられるボイドのような空洞とは異なり、基板１１０および半導体チップ１２０の回路パターンに対応して設計され意図的に導入されたものである。半導体チップ１２０から外部のアンテナ１１２へ信号経路を形成する目的のため、アンダーフィル１４０に設けられた空間は、典型的には、基板１１０、半導体チップ１２０、接合部１３０およびアンダーフィル１４０からなる構造の外部に連通するように形成される。
さらに、アンダーフィル１４０に設けられた空間は、特に限定されるものではないが、所定の配線の線幅に対し、２倍以上の線幅を有するように構成することができる。アンダーフィル１４０に設けられた空間は、より好ましくは、高周波信号が伝送する所定の配線の線幅に対し少なくとも２．５倍以上の線幅を有し、配線の略中央に整合した空所を含むよう形成することができる。これは、少なくとも２．５倍の線幅の空所を配線に整合して形成することにより、伝送損失の低下を充分に抑制することが可能であるというシミュレーション結果に基づくものである。上記構成は、高周波帯での信号の伝送損失を効果的に低減するとともに、可能な限り、固着面積を広くとり、接続信頼性を高める観点から好適に採用される。なお、シミュレーション結果については詳細を後述する。
上述したようにすることで、接続信頼性を確保するとともに、アンダーフィル１４０の充填材料による影響を受けやすい２０ＧＨｚ以上の信号を伝送する伝送経路の高周波数帯における伝送損失の低減を両立させている。
なお、図１に示す実施形態において、接続構造体は、半導体パッケージ１００として構成されており、詳細な説明を省略するが、基板１１０の裏面には、他の配線パターンや、平面電極バッド、ボールなどのアレイが形成されて、ＢＧＡ（Ball Grid Array）やＬＧＡ（Land Grid Array）パッケージとして構成されている。しかしながら、接続構造体は、特に限定されるものではなく、他の回路が形成されたり他の半導体チップが搭載されたりしたプリント基板上に直接搭載され、アンダーフィルにより封止されるパッケージ構成とされてもよい。
また、図１に例示する実施形態では、基板１１０および半導体チップ１２０をフリップチップ接合した構造を一例として説明した。しかしながら、接合構造体としては、これに限定されるものではなく、基板間を相互接続した如何なる構造であってもよく、ここで、基板とは、インターポーザ基板やメイン基板といった半導体チップが積載される基板のほか、半導体チップ、半導体ウエハ、ウエハレベルパッケージなどのパッケージを含むものである。また、半導体チップとは、ウエハから個片化されたベア・チップのほか、再配線層を含むウエハレベル・チップサイズ・パッケージ（ＷＬ−ＣＳＰ）、シリコン貫通ビアなどで接続された積層チップなど、基板に搭載可能ないかなる形態の部材であってよい。
例えば、マザーチップ上にドータチップを搭載したＣｏＣ（Chip on Chip）構造における半導体チップ間に適用してもよいし、半導体チップを搭載するドータボード基板をマザーボード基板に搭載する構造における基板間を充填する構造に対して適用してもよい。
また、図１に示す半導体パッケージ１００は、ミリ波帯の高周波集積回路が形成された半導体チップを、半導体チップから分離してミリ波帯用のアンテナが形成された基板上に接合して構成されたものである。このようなアンテナを半導体チップから分離する構成は、半導体チップ上にアンテナを設ける場合に比較して、費用効率が高いといわれている。しかしながら、このような構成を採用することに起因して、半導体チップと、分離されたアンテナを含む基板との接合構造におけるアンダーフィルの影響が顕在化する。これに対して、上述した本発明の実施形態による充填材料の空間が設けられた構造を採用することにより、費用効率の高い無線モジュールおよび無線通信装置を提供することが可能となる。
また、説明する実施形態では、アンテナを含む基板として、基板１１０の表面にアンテナ１１２が形成されたものを用いているが、しかしながら、アンテナの構成は、特に限定されるものではない。基板１１０の裏面にアンテナが形成されていてもよいし、基板１１０に搭載される他の基板内にアンテナが搭載される場合もある。これらの場合、半導体チップ１２０に対向する基板１１０表面には、最終的にアンテナに接続される、高周波を伝送する配線が形成されることになる。
以下、図２および図３を参照しながら、アンダーフィルに空間を設けることができる例示的な箇所を説明する。図２および図３は、ミリ波無線用半導体チップの（Ａ）回路パターンおよび該回路パターンに対応した（Ｂ）アンダーフィル・パターンを例示する。図２は、受信（Ｒｘ）用チップの回路パターンおよびアンダーフィル・パターンを例示し、図３は、送信（Ｔｘ）用チップの回路パターンおよびアンダーフィル・パターンを例示する。なお、図２および図３に示す回路パターンおよびアンダーフィル・パターンは、回路レイアウトおよび対応するアンダーフィル・パターンを模式的に示すものであり、実際は、細やかな配線および対応する空所が含まれ得る。また、図２および図３に示すものは、例示であり、受信チップおよび送信チップの回路デザインは種々存在し、回路デザインが異なれば、それに合わせてアンダーフィル・パターンも変更される。
図２（Ａ）に示す受信用チップ２００は、ロー・ノイズ・アンプ（Low Noise Amplifier，ＬＮＡ）２０６、ダウンコンバーティング・ミキサ２０８、その他、中間周波数帯の可変増幅器（Intermediate Frequency Variable Gain Amplifier，ＩＦＶＧＡ）、逓倍器、位相同期回路（Phase-Locked Loop，ＰＬＬ）などの回路ブロックを含み構成される。図２（Ａ）に示すレイアウトの左端には、外部のアンテナに接続される接地、信号および接地の入力パッド２０４ａ〜２０４ｃが形成されている。
ＬＮＡ２０６は、信号ノイズ比を大きくし、微弱な信号を増幅する。ダウンコンバーティング・ミキサ２０８は、ミリ波帯の受信信号を中間周波数帯の信号まで周波数を引き下げる。ＩＦＶＧＡは、中間周波数の信号を可変増幅する。ＰＬＬは、所定周波数の信号を生成し、逓倍器は、ＰＬＬからの信号を逓倍する。
ＬＮＡ２０６には、アンテナにより入力されるミリ波帯の受信信号が入力され、ダウンコンバーティング・ミキサ２０８からは中間周波数帯の信号が出力される。したがって、入力パッド２０４からＬＮＡ２０６を経てダウンコンバーティング・ミキサ２０８の周波数変換後の位置までの区間において高周波信号が伝送され、入力パッド２０４、ＬＮＡ２０６およびミキサ２０８を含む箇所２０２の配線においてアンダーフィルの影響が強く表れる可能性がある。そこで、図２（Ｂ）に示すアンダーフィル・パターン２１０では、これらの回路要素の配線に対応する箇所２１２に空間が設けられるようにアンダーフィルがパターン化されている。なお、図２（Ｂ）では、アンダーフィル・パターン２１０において、白ベタにより、空間が形成される領域が表されている。
図３（Ａ）に示す送信用チップ２２０は、パワーアンプ（Power Amplifier，ＰＡ）２２６、プレドライバ（Pre-driver）２２８、アップコンバーティング・ミキサ２３０、中間周波数帯の可変増幅器（Intermediate Frequency Variable Gain Amplifier，ＩＦＶＧＡ）、逓倍器、位相同期回路（Phase-Locked Loop，ＰＬＬ）などの回路ブロックを含み構成される。図３（Ａ）に示すレイアウトの左端には、外部のアンテナに接続される接地、信号および接地の出力パッド２２４ａ〜２２４ｃが形成されている。
ＰＡ２２６は、高周波信号を所望の出力まで増幅する。プレドライバ２２８は、入力された信号を信号増幅する。アップコンバーティング・ミキサ２３０は、中間周波数帯の送信信号をミリ波の高周波帯まで周波数を引き挙げる。ＩＦＶＧＡは、中間周波数帯の信号を可変増幅する。ＰＬＬは、所定周波数の信号を生成し、逓倍器は、ＰＬＬからの信号を逓倍する。
アップコンバーティング・ミキサ２３０には、中間周波数帯の送信信号が入力され、ＰＡ２２６からアンテナへミリ波帯の送信信号が出力される。したがって、アップコンバーティング・ミキサ２３０の周波数変換後の位置から、プレドライバ２２８、ＰＡ２２６を経て出力パッド２２４までの区間においてミリ波帯の信号が伝送され、出力パッド２２４、ＰＡ２２６、プレドライバ２２８およびミキサ２３０の箇所２２２の配線においてアンダーフィル１４０の影響が強く表れる可能性がある。そこで、図３（Ｂ）に示すアンダーフィル・パターン２４０では、これらの回路要素の配線に対応する箇所２４２に空間が設けられるようにアンダーフィルがパターン化されている。なお、図３（Ｂ）には、図２（Ｂ）と同様に、アンダーフィル・パターン２４０において、白ベタにより、空間が形成される領域が表されている。
図２および図３に示すように、半導体チップ１２０において、高周波（ＲＦ）信号が伝送するＬＮＡ２０６、ミキサ２０８，２３０、プレドライバ２２８およびＰＡ２２６の少なくとも１つに関連する半導体チップ１２０表面の配線１２２に対応して充填材料の空間を設ける構成により、接続信頼性が高く、高周波帯での伝送損失が低減された無線モジュールおよび無線通信装置を提供することができる。
なお、図２および図３には、受信用チップおよび送信用チップを分離して構成されるものとして説明したが、図１に示す半導体チップ１２０は、分離された送信用チップまたは受信用チップであってもよいし、送信用回路および受信用回路が一体に構成された通信チップであってもよいし、さらに、送信用回路および受信用回路の一方または両方とロジックとを一体化して構成されたシステム・オン・チップ（System on a Chip）であってもよい。
以下、図４および図５を参照しながら、感光性樹脂材料を用いる好適な実施形態による接合方法について説明する。なお、図４および図５に示す接合方法は、一例として、基板上へ半導体チップをフリップチップ相互接続する接合方法として示す。しかしながら、本発明の実施形態による接合方法は、これに特に限定されるものではなく、如何なる基板間の接合方法に対して適用することができる。
図４および図５に示す接合方法において、第１の工程では、配線と、銅ピラーなどの電極部３０２とが形成された半導体ウエハ基板３００が準備される（図４（Ａ））。第２の工程では、例えばスピンコーティング法など既知の塗布方法により、半導体ウエハ基板３００上の配線や電極部３０２を覆うように感光性樹脂組成物を塗布し、感光性樹脂層３０４を形成する（図４（Ｂ））。なお、感光性樹脂層３０４の膜厚については、バンプのピッチや材料特性などに応じて設計すればよい。第３の工程では、コーティングされた感光性樹脂層３０４に対し、所定のマスク３１０を用いて露光する（図４（Ｃ））。第４の工程では、現像剤により、露光された感光性樹脂層３０４を現像する（図４（Ｄ））。第５の工程では、現像され、残された感光性樹脂層３０４を有する半導体ウエハ基板３００が、ダイシングにより個片化され、所定の信号経路を避けて充填材料がパターニングされた構造を有する複数の半導体チップ３２０Ａ，３２０Ｂが準備される（図４（Ｅ））。
なお、図４に示す例では、感光性樹脂層３０４は、ポジ型のフォトレジストとして機能しており、第３の露光工程においては、マスク３１０の開口部３１０ａを通過してきた放射光により露光された部分３０４ａの現像剤に対する溶解度が増大する。そして、第４の現像工程においては、露光された部分３０４ａが溶出して開口３０６を形成し、露光されていない部分が残存する。なお、ネガ型のフォトレジストとして機能する場合は、第３の露光工程において露光された部分の現像剤に対する溶解度が低下し、第４の現像工程において露光されていない部分が溶出し、露光された部分が残存するようになる。
引き続き、図５を参照すると、第６のフリップチップ工程では、個片化された半導体チップ３２０を、電極が形成された面をダウンフェースして、パッドなどの電極部３４２が形成された基板３４０に対向して積載する（図５（Ａ））。第７のボンディングおよびキュア工程では、例えば、所定温度に加熱および加圧し、電極部３０２，３４２を溶融接合すると同時に充填材料のパターニングされた構造３０４を硬化し、半導体チップ３２０に対し基板３４０を固着させる（図５（Ｂ））。これにより半導体パッケージ３５０が作成される。
なお、図４（Ａ）〜（Ｅ）および図５（Ａ）〜（Ｂ）では、半導体チップ３２０（半導体ウエハ基板３００）側に充填材料のパターニング構造を形成するものとして説明されていた。しかしながら、他の実施形態による接合方法では、図５（Ｃ）に示すように、基板３７０側に、充填材料のパターニング構造３７４を形成してもよい。この場合、フリップチップ工程では、アンダーフィルの構造を有さない半導体チップ３６０が、電極部３６２が形成された面をダウンフェースして、電極部３７２および充填材料のパターニング構造３７４が表面に形成された基板３７０に対向して積載される（図５（Ｃ））。そして、ボンディングおよびキュア工程では、接合部を形成するとともにパターニング構造３７４を硬化し、基板３７０に対し半導体チップ３６０を固着させる（図５（Ｂ）と同様である。）。
上述したように、感光性樹脂材料を用いることにより、フォト・リソグラフィの技術を適用して、所定の空間を有する充填材料のパターニング構造を簡便かつ高精度に形成することができる。フォト・リソグラフィの技術は、配線パターンと同等レベルの精度で充填材料のパターニング構造を形成することができる。よって、空間を設けるべき配線の領域上には最小限の空間を設け、可能な限り広い領域に充填材料を充填することにより、空間を設けたことによる接続信頼性の低下を好適に軽減することができる。
なお、図４および図５は、感光性樹脂材料を用いる好適な実施形態による接合方法について説明するものであるが、感光性樹脂材料に代えてフィルム材料を用いる実施形態についても、図５に示すものと同様の工程で、半導体パッケージ３５０を作成することができる。すなわち、フリップチップ工程の前に、所定の空間が設けられた充填材料のパターン化された構造が形成された半導体チップ３２０が準備される。充填材料のパターン化された構造は、所定の空間が設けられる形状に型取られたＮＣＦを張り付けることにより、または、ＮＣＦやＮＣＰによりベタで製膜しその後レーザ加工などにより所定の空間が形成されるようベタの膜の材料を除去することにより、所定のパターンを有するように形成することができる。そして、フリップチップ工程で、半導体チップ３２０が基板３４０上に搭載され、ボンディングおよびキュア工程で、ボンディングとともに、充填材料のパターン化された構造を硬化させることができる。充填材料のパターン化された構造が形成された基板を用いる場合も同様である。
以下、ミリ波帯の高周波信号が伝送する所定の信号経路を避けて充填材料がパターニングされた構造による効果について説明する。図６および図７は、アンダーフィルで覆われていない信号線およびアンダーフィルで覆われた信号線の伝送損失の測定結果を説明する図である。図６は、実験での評価に係る信号伝送路構造４００の信号線まわりの断面構造を示す。図７は、アンダーフィルで覆われた場合およびアンダーフィルで覆われていない場合の信号線の伝送損失（（Ａ）損失増加率［％］および（Ｂ）単位距離［ｍｍ］当たり挿入損失［ｄＢ］）の周波数応答を示すグラフである。
図６に示す信号伝送路構造４００は、いわゆるマイクロ・ストリップ・ラインを構成しており、ＴＲＬ（Ｔｈｒｏｕｇｈ，Ｒｅｆｒｅｃｔ，Ｌｉｎｅ）ディ−エンベディング方式により、フィクスチャによる影響を除去し、評価対象の信号線の特徴を抽出してするよう構成した。図６に示す信号伝送路構造４００は、チップ内に形成され、図６に断面図で示すように、下面の接地導体（ＧＮＤ）４０２と、接地導体４０２上の誘電体４０４と、上面の信号線４０６とを含む。
図７に示す実験結果は、信号線４０６の幅（ｗｉｄｔｈ）が１３μｍであり、誘電体４０４は、二酸化ケイ素を用いた信号伝送路構造において測定されたものである。信号伝送路構造にはシールドは含まれておらず、各信号線の両側に形成された３接点ＧＳＧ（Ground Signal Ground）のパッドにプローブを接続して測定した。そして、同一のマイクロ・ストリップ・ラインを用いて、アンダーフィルで覆われていない場合およびアンダーフィルで覆われた場合について信号線の伝送損失を測定した結果を図７に示す。このとき、アンダーフィルとしては、比誘電率が３．５〜４．０の一般的なＮＣＰアンダーフィル材料を用いて、厚みは、４０μｍ以上とした。
図７（Ｂ）を参照すると、Ｓパラメータの一つである挿入損失Ｓ２１は、８０ＧＨｚにおいて、アンダーフィルで覆われていない信号線では−０．６［ｄＢ／ｍｍ］であった。これに対し、アンダーフィルで覆われた信号線では、挿入損失Ｓ２１が、−０．８［ｄＢ／ｍｍ］に劣化していることが分かる。また、図７（Ａ）を参照すると、７０ＧＨｚ〜１１０ＧＨｚの範囲において、アンダーフィルで覆った場合の損失増加率（損失が増加した量を百分率で表したもの）は、概ね２５％となることが分かる。したがって、高周波信号が伝送する信号線をアンダーフィルで覆わない構造とすることにより、高周波帯において、２５％程度、伝送損失を改善できると言える。
以下、配線幅に対する空所の幅の影響について説明する。図８および図９は、配線幅に対する空所の幅の影響についてシミュレーションした結果を説明する図である。図８は、シミュレーションでの評価に係る信号伝送構造を示す断面図である。図９は、アンダーフィルで信号線を覆った場合およびアンダーフィルに対し信号線に整合して所定幅の空所を設けた場合の信号線の伝送損失の周波数応答を示すグラフである。
図８に示す信号伝送構造４２０は、接地導体４２２と、誘電体４２４と、皮膜４２６と、保護膜４２８と、アンダーフィル４３０と、信号線４３２と、シールド線４３４と、シールド線４３４と接地導体４２２とを接続するビア４３６とを含み構成される。誘電体４２４は、例えば、二酸化ケイ素などの誘電体を、皮膜４２６は、Ｓｉ３Ｎ４などの薄膜を、保護膜４２８は、ポリイミドなどの膜を仮定してパラメータを設定した。信号線の線幅ｗは、１２μｍとし、シールド線４３４が、両側に距離ｄ＝２０μｍあけて設けられている。このとき、アンダーフィルとしては、一般的な材料の電気的最悪なケースを想定し、比誘電率εＵＦ＝４．０および誘電正接ｔａｎδ＝０．０２を設定した。この条件の下、線幅ｗ＝１２μｍに対し、アンダーフィル４３０に設けた空所４３０ａの線幅Ｄを、１０μｍ、２０μｍ、３０μｍ、４０μｍおよび５０μｍとした場合のシミュレーション結果が、図９に示されている。
図９に示すように、信号線の線幅ｗと同等な線幅（例えば１０μｍ）の空所を設けるだけでも、伝送損失が広い周波数帯において改善し、線幅を増やして行くにともない伝送損失の改善が進み、信号線の線幅に対し２．５倍以上の線幅となる３０μｍ、４０μｍおよび５０μｍでは、充分に伝送損失を改善することができることが分かる。なお、３０μｍの場合に３０ＧＨｚ近傍にみられるピークは、シミュレーション上現れる共鳴であり、有意なものではない。
図７〜図９に示したように、アンダーフィル材料で覆われると、アンダーフィル材料で覆われていない場合に比較して、高周波帯での伝送損失が２５％程度劣化することが分かった。そして、高周波帯の配線が形成された領域上に空間が設けられるようにアンダーフィルをパターニングすることにより、５０ＧＨｚ〜１１０ＧＨｚの高周波帯にわたって、伝送損失を改善できることが示された。さらに、配線幅の２．５倍以上となる幅を有する空所を設けることによって、効率的に、伝送損失を改善できることが示される。つまり、配線幅の２．５倍の幅を少なくとも確保すればよく、空所が形成される面積を小さくし、できるだけアンダーフィルで固着する面積を広くすることにより、接続信頼性の低下を最小限とすることが可能となる。
以上説明したように、本発明の実施形態によれば、接合構造において、基板間の接続信頼性を維持するとともに、信号伝送路における伝送損失を低減することができる接合構造体を提供することができる。また、本発明の実施形態によれば、基板間の接続信頼性を維持するとともに、信号伝送路における伝送損失を低減するための接合方法および基板構造体を提供することができる。さらに、本発明の実施形態によれば、基板間の接続信頼性が高く、かつ、信号伝送路における伝送損失が低減された無線モジュールおよび無線通信装置を提供することができる。
これまで本発明を、特定の実施形態をもって説明してきたが、本発明は、上述までの実施形態に限定されるものではなく、他の実施形態、追加、変更、削除など、当業者が想到することができる範囲内で変更することができ、いずれの態様においても本発明の作用・効果を奏する限り、本発明の範囲に含まれるものである。
１００，３５０，５００…半導体パッケージ、１１０，５１０…基板、１１２，５１２…アンテナ、１１４…電極部、１２０，５２０…半導体チップ、１２２，５２２…配線、１２４…電極部、１３０，５３０…接合部、１４０，５４０…アンダーフィル、２００…受信用チップ、２０２，２１２，２２２，２４２…高周波信号伝送箇所、２０４…入力パッド、２０６…ＬＮＡ、２０８…ダウンコンバーティング・ミキサ、２１０，２４０…アンダーフィル・パターン、２２０…送信用チップ、２２４…出力パッド、２２６…ＰＡ、２２８…プレドライバ、２３０…ミキサ、３００…半導体ウエハ基板、３０２…電極部、３０４…感光性樹脂層、３０６…開口、３１０…マスク、３２０，３６０…半導体チップ、３４０，３７０…基板、３４２，３７２…電極部、３６２…電極部、３７４…充填材料のパターニング構造、４００，４２０…信号伝送路構造、４０２，４２２…接地導体、４０４，４２４…誘電体、４０６，４３２…信号線、４２６…皮膜、４２８…保護膜、４３０…アンダーフィル、４３４…シールド線、４３６…ビア

Claims (18)

  1. 表面に導体が形成された第１の基板と、
    表面に導体が形成され、前記第１の基板に表面を対向させた第２の基板と、
    前記第１の基板の前記導体と、前記第２の基板の前記導体とを電気的に接続する接続導体と、
    前記第１の基板および前記第２の基板間に充填された充填材料と
    を含み、
    前記充填材料は、前記第１の基板の前記導体、前記第２の基板の前記導体および前記接続導体の少なくとも１つに対応して空間が設けられる形状に形成されている、接合構造体。
  2. 前記充填材料に設けられる空間は、前記接続導体を囲繞した空間が生じるように設けられる、請求項１に記載の接合構造体。
  3. 前記第１の基板の前記導体および前記第２の基板の前記導体は、それぞれ、２０ＧＨｚ以上の信号が伝送される導体であり、前記充填材料に設けられる空間は、さらに、前記第１の基板および前記第２の基板の表面の前記導体が形成された領域上に空間が生じるように設けられる、請求項２に記載の接合構造体。
  4. 前記充填材料は、前記第１の基板および前記第２の基板の表面上の２０ＧＨｚ未満の信号が伝送される導体が形成された領域上を充填する、請求項１〜３のいずれか１項に記載の接合構造体。
  5. 前記充填材料に設けられる空間は、前記第１の基板、前記第２の基板、前記接続導体および前記充填材料からなる構造の外部に連通する、請求項１〜４のいずれか１項に記載の接合構造体。
  6. 前記空間は、前記導体の線幅に対し少なくとも２．５倍以上の線幅を有し、導体の略中央に整合した空所を含む、請求項１〜５のいずれか１項に記載の接合構造体。
  7. 前記充填材料は、感光性樹脂であり、前記感光性樹脂を露光および現像することにより、前記空間が設けられた充填材料のパターニング構造が形成される、請求項１〜６のいずれか１項に記載の接合構造体。
  8. 前記空間は、空気の誘電率を与える、請求項１〜７のいずれか１項に記載の接合構造体。
  9. 前記第１の基板は、ミリ波帯の電磁波を送出または受信するアンテナを含む基板であり、前記第１の基板の前記導体は、前記アンテナまたは前記アンテナに関連する配線であり、前記第２の基板は、半導体チップであり、前記第２の基板の前記導体は、前記半導体チップの表面のミリ波帯信号を処理するロー・ノイズ・アンプ、ミキサ、パワーアンプおよびプレドライバの少なくとも１つに関連する配線である、請求項１〜８のいずれか１項に記載の接合構造体。
  10. それぞれ表面に導体が形成された第１の基板および第２の基板を準備する工程と、
    前記第１の基板および前記第２の基板間に充填するための充填材料を形成する工程と、
    表面を対向させて前記第１の基板の前記導体と、前記第２の基板の前記導体とを接続導体により電気的に接続する工程と、
    前記第１の基板および前記第２の基板間を前記充填材料で固着する工程と
    を含み、
    前記充填材料を形成する工程では、前記第１の基板の前記導体、前記第２の基板の前記導体および前記接続導体の少なくとも１つに対応して空間が設けられるように前記充填材料の構造が形成される、接合方法。
  11. 前記充填材料を形成する工程は、前記第１の基板および前記第２の基板のいずれか一方の表面上に前記充填材料の構造を形成する工程である、請求項１０に記載の接合方法。
  12. 前記充填材料は、感光性樹脂であり、前記充填材料を形成する工程は、
    前記感光性樹脂を露光する工程と、
    露光された前記感光性樹脂を現像する工程と
    を含み、前記露光する工程および前記現像する工程により、前記空間が設けられた形状を有するような前記充填材料のパターニング構造が形成される、請求項１０または１１に記載の接合方法。
  13. 前記充填材料に設けられる空間は、前記接続導体を囲繞して空間が生じるように設けられる、請求項１０〜１２のいずれか１項に記載の接合方法。
  14. 前記接続する工程および前記固着する工程は、同時に、または前記接続する工程が先に実行される、請求項１０〜１３のいずれか１項に記載の接合方法。
  15. 表面に導体が形成されたターゲット基板に対し電気的に接合するための基板構造体であって、
    表面に導体が形成された基板と、
    前記基板の前記表面上に形成され、接合後に前記ターゲット基板との間に充填される充填材料の構造と
    を含み、
    前記充填材料の構造は、前記基板の前記導体、前記ターゲット基板の前記導体、および前記ターゲット基板と電気的に接合するための接続導体の少なくとも１つに対応して空間が設けられるように形成される、基板構造体。
  16. 前記基板は、半導体チップであるか、または、有機または無機の基板である、請求項１５に記載の基板構造体。
  17. 高周波信号に基づき電磁波を放射し、または電磁波を高周波信号に変換するアンテナを有する第１の基板と、
    高周波信号を伝送する伝送路を有する第２の基板と、
    前記第１の基板と、前記第２の基板とを電気的に接続する接続導体と、
    前記第１の基板および前記第２の基板間に充填された充填材料と
    を含み、
    前記充填材料は、少なくとも前記接続導体に対応して空間が設けられるように形成される、無線モジュール。
  18. 請求項１〜９のいずれか１項に記載の接合構造体を含む、無線通信装置。
JP2014134831A 2014-06-30 2014-06-30 接合構造体および無線通信装置 Active JP6183811B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014134831A JP6183811B2 (ja) 2014-06-30 2014-06-30 接合構造体および無線通信装置
US14/735,199 US9780442B2 (en) 2014-06-30 2015-06-10 Wireless communication device with joined semiconductors
US15/645,553 US10090586B2 (en) 2014-06-30 2017-07-10 Wireless communication device with joined semiconductors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014134831A JP6183811B2 (ja) 2014-06-30 2014-06-30 接合構造体および無線通信装置

Publications (2)

Publication Number Publication Date
JP2016012704A true JP2016012704A (ja) 2016-01-21
JP6183811B2 JP6183811B2 (ja) 2017-08-23

Family

ID=54931487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014134831A Active JP6183811B2 (ja) 2014-06-30 2014-06-30 接合構造体および無線通信装置

Country Status (2)

Country Link
US (2) US9780442B2 (ja)
JP (1) JP6183811B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10090586B2 (en) 2014-06-30 2018-10-02 International Business Machines Corporation Wireless communication device with joined semiconductors
WO2019082758A1 (ja) * 2017-10-26 2019-05-02 株式会社ブイ・テクノロジー 基板接続構造、基板実装方法及びマイクロｌｅｄディスプレイ
JP2019125601A (ja) * 2018-01-11 2019-07-25 株式会社デンソー 半導体装置
WO2019193986A1 (ja) * 2018-04-03 2019-10-10 株式会社デンソー 半導体装置
JP2020068234A (ja) * 2018-10-22 2020-04-30 富士通株式会社 アンテナ一体型増幅器及び通信機

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06236981A (ja) * 1993-02-10 1994-08-23 Fujitsu Ltd 固体撮像素子
JPH09237803A (ja) * 1996-02-29 1997-09-09 Oki Electric Ind Co Ltd 半導体チップの実装構造および実装方法
JP2002289643A (ja) * 2001-01-08 2002-10-04 Fujitsu Ltd 液体ポリマーにより接合された基板組立体及びその製造方法
JP2004342823A (ja) * 2003-05-15 2004-12-02 Murata Mfg Co Ltd 回路基板装置
JP2006344672A (ja) * 2005-06-07 2006-12-21 Fujitsu Ltd 半導体チップとそれを用いた半導体装置
JP2007005477A (ja) * 2005-06-22 2007-01-11 Toyota Industries Corp アンダーフィルによるノイズ除去方法
JP2007518379A (ja) * 2004-01-13 2007-07-05 レイセオン・カンパニー 回路基板組み立て品および回路基板へのチップの取り付け方法
WO2012102303A1 (ja) * 2011-01-26 2012-08-02 株式会社村田製作所 電子部品モジュールおよび電子部品素子
JP2013122718A (ja) * 2011-12-12 2013-06-20 Ngk Spark Plug Co Ltd 無線センサノード

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313096A (en) * 1992-03-16 1994-05-17 Dense-Pac Microsystems, Inc. IC chip package having chip attached to and wire bonded within an overlying substrate
JP2776231B2 (ja) * 1993-12-31 1998-07-16 カシオ計算機株式会社 表示装置
JP3099864B2 (ja) 1994-12-05 2000-10-16 サンケン電気株式会社 半導体素子を有する回路装置及びその製造方法
JP2817693B2 (ja) 1996-01-31 1998-10-30 日本電気株式会社 樹脂封止型半導体装置
US5700723A (en) 1996-05-15 1997-12-23 Lsi Logic Corporation Method of packaging an integrated circuit
JPH10125825A (ja) 1996-10-23 1998-05-15 Nec Corp チップ型デバイスの封止構造およびその封止方法
JP3472430B2 (ja) * 1997-03-21 2003-12-02 シャープ株式会社 アンテナ一体化高周波回路
US6884313B2 (en) * 2001-01-08 2005-04-26 Fujitsu Limited Method and system for joining and an ultra-high density interconnect
JP4146826B2 (ja) * 2004-09-14 2008-09-10 カシオマイクロニクス株式会社 配線基板及び半導体装置
JP5493801B2 (ja) * 2009-12-14 2014-05-14 富士通株式会社 信号変換器及び高周波回路モジュール
US8772950B2 (en) * 2012-11-07 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for flip chip substrate with guard rings outside of a die attach region
JP5942273B2 (ja) * 2013-01-29 2016-06-29 パナソニックＩｐマネジメント株式会社 無線モジュール及び無線モジュールの製造方法
JP6236981B2 (ja) 2013-08-19 2017-11-29 日産自動車株式会社 携帯端末
JP6183811B2 (ja) 2014-06-30 2017-08-23 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 接合構造体および無線通信装置
US9380688B1 (en) * 2015-12-31 2016-06-28 International Business Machines Corporation Air gap electrostatic discharge structure for high speed circuits

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06236981A (ja) * 1993-02-10 1994-08-23 Fujitsu Ltd 固体撮像素子
JPH09237803A (ja) * 1996-02-29 1997-09-09 Oki Electric Ind Co Ltd 半導体チップの実装構造および実装方法
JP2002289643A (ja) * 2001-01-08 2002-10-04 Fujitsu Ltd 液体ポリマーにより接合された基板組立体及びその製造方法
JP2004342823A (ja) * 2003-05-15 2004-12-02 Murata Mfg Co Ltd 回路基板装置
JP2007518379A (ja) * 2004-01-13 2007-07-05 レイセオン・カンパニー 回路基板組み立て品および回路基板へのチップの取り付け方法
JP2006344672A (ja) * 2005-06-07 2006-12-21 Fujitsu Ltd 半導体チップとそれを用いた半導体装置
JP2007005477A (ja) * 2005-06-22 2007-01-11 Toyota Industries Corp アンダーフィルによるノイズ除去方法
WO2012102303A1 (ja) * 2011-01-26 2012-08-02 株式会社村田製作所 電子部品モジュールおよび電子部品素子
JP2013122718A (ja) * 2011-12-12 2013-06-20 Ngk Spark Plug Co Ltd 無線センサノード

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10090586B2 (en) 2014-06-30 2018-10-02 International Business Machines Corporation Wireless communication device with joined semiconductors
WO2019082758A1 (ja) * 2017-10-26 2019-05-02 株式会社ブイ・テクノロジー 基板接続構造、基板実装方法及びマイクロｌｅｄディスプレイ
JP2019079985A (ja) * 2017-10-26 2019-05-23 株式会社ブイ・テクノロジー 基板接続構造、基板実装方法及びマイクロｌｅｄディスプレイ
CN111264089A (zh) * 2017-10-26 2020-06-09 株式会社V技术 基板连接结构、基板安装方法以及微型led显示器
JP2019125601A (ja) * 2018-01-11 2019-07-25 株式会社デンソー 半導体装置
WO2019193986A1 (ja) * 2018-04-03 2019-10-10 株式会社デンソー 半導体装置
JP2019186281A (ja) * 2018-04-03 2019-10-24 株式会社デンソー 半導体装置
JP2020068234A (ja) * 2018-10-22 2020-04-30 富士通株式会社 アンテナ一体型増幅器及び通信機
JP7140969B2 (ja) 2018-10-22 2022-09-22 富士通株式会社 アンテナ一体型増幅器及び通信機

Also Published As

Publication number Publication date
JP6183811B2 (ja) 2017-08-23
US20150380813A1 (en) 2015-12-31
US10090586B2 (en) 2018-10-02
US9780442B2 (en) 2017-10-03
US20170309998A1 (en) 2017-10-26

Similar Documents

Publication Publication Date Title
US10090586B2 (en) Wireless communication device with joined semiconductors
US10522483B2 (en) Package assembly for embedded die and associated techniques and configurations
US10128177B2 (en) Multi-layer package with integrated antenna
Bhutani et al. Packaging solution based on low-temperature cofired ceramic technology for frequencies beyond 100 GHz
US10170409B2 (en) Package on package architecture and method for making
US9941226B2 (en) Integrated millimeter-wave chip package
TWI712144B (zh) 以包括化合物半導體裝置整合在封裝體上之晶粒組織上的高頻通訊裝置所設計之微電子裝置
US9509058B2 (en) High-frequency module and method for manufacturing the same
US10535634B2 (en) Multi-layer package
Zwick et al. Pea-sized mmW transceivers: QFN-? Based packaging concepts for millimeter-wave transceivers
US20150380343A1 (en) Flip chip mmic having mounting stiffener
TWI785515B (zh) 半導體封裝體及包含半導體封裝體之裝置
JP2008244451A (ja) ダイ収容スルーホールおよびスルーホール接続構造を有する半導体素子パッケージおよびその方法
Shi et al. Silicon interposer package for MMIC heterogeneous integration based on gold/solder ball flip-chip technique
Braun et al. Fan-out wafer level packaging for 5G and mm-Wave applications
Li et al. A fully packaged D-band MIMO transmitter using high-density flip-chip interconnects on LCP substrate
US11817366B2 (en) Semiconductor device package having thermal dissipation feature and method therefor
Beer et al. 122 GHz antenna-integration in a plastic package based on a flip chip interconnect
US6933603B2 (en) Multi-substrate layer semiconductor packages and method for making same
Deutschmann et al. A W-band chip-to-printed circuit board interconnect
US20240145358A1 (en) Window ball gride array (wbga) package structure
US20240178083A1 (en) Package structure and method for manufacturing the same
US20230369161A1 (en) Semiconductor Device and Method for Manufacturing the Same
JP2012109316A (ja) 集積回路搭載基板モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160105

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20160115

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170418

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170627

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20170628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170718

R150 Certificate of patent or registration of utility model

Ref document number: 6183811

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150