JP2007518379A - 回路基板組み立て品および回路基板へのチップの取り付け方法 - Google Patents

Abstract

【課題】
【解決手段】 アンテナアレイ(100)は、フリップチップ送信／受信（Ｔ／Ｒ）モジュール(1)をアンテナ回路基板(2)に直接取り付けることによって組み立てられる。フィレットボンド(6)は、フリップチップＴ／Ｒモジュール(1)の周辺の少なくとも一部の周囲において回路基板(2)およびフリップチップＴ／Ｒモジュール(1)に付けられる。
【選択図】 図１

Description

本発明は、回路基板組み立て品（assembly）および回路基板へのチップの取り付け方法に関する。

チップは、回路基板に取り付け可能である。例えば、アンテナアレイは、パッケージ化された送信／受信（Ｔ／Ｒ）モジュールを用いて、組み立てられることができる。パッケージ化されたモジュールは、ブリックアレイ（brick array）またはコプレーナタイルアレイ（coplanar tile array）であり得る。このようなパッケージ化された組み立て品（assembly）は、留め具、および例えば同軸ケーブル、「ファズ」ボタン（"fuzz" button）、リボン、ワイヤボンドを含む配線（相互接続）構造およびコネクタを含み得る。このようなパッケージおよび接続構造は、組み立て品の重さの増加およびバルクの巨大化に寄与し、使用される基板領域の面積を増加させる。組み立てに、多くの工程を要することもあり、このことは製造時間およびコストに寄与する。

アンテナアレイは、フリップチップ送信／受信（Ｔ／Ｒ）モジュールをアンテナ回路基板に直接取り付けることを含んだ方法により組み立てられる。フィレット（fillet）ボンド（接着剤）が、フリップチップＴ／Ｒモジュールの周辺の少なくとも一部の周囲において回路基板およびフリップチップＴ／Ｒモジュールに付けられる。

課題を解決するための手段の欄に記載のまたは他の、本発明の特徴および利点は、添付の図面に描かれているように、以下の詳細な例示的な実施形態から当業者によって容易に理解されるであろう。

以下の詳細な記述および幾つかの図面において、同様の要素は、同様の参照符号により識別される。

図１は、回路基板２に接続されたチップ１の例示的な実施形態を示している。例示的な実施形態の図１において、チップ１は、回路基板２に接続された送信／受信（Ｔ／Ｒ）装置のチップである。図１に描かれた実施形態において、回路基板２は、多層アンテナパネル組み立て品である。多層アンテナパネル回路組み立て品は、フレキシブルであっても、堅いものであってもよい。他の実施形態では、チップ１は、回路基板への取り付けに適した受信チップまたは他のチップであり得る。回路基板は、チップの取り付けに適したあらゆる回路基板であり得る。回路基板２は、電力、ＲＦ、デジタル信号を配給するための媒体である。ＲＦ信号は、回路基板上の、または回路基板に取り付けられ得るアンテナアレイに供給されることができる。

Ｔ／Ｒチップは、接続部すなわちバンプ３を有するフリップチップである。バンプ３は、チップ１の裏面上に配置され、回路基板２の上側の表面上の対応する接触パッド４との接続のためのものである。チップ１は、フリップチップまたは直接チップ取り付け工程によって回路基板２に接続済みである。バンプ３は導電媒体５によって接触パッド４に接続されている。この接続は、チップ１と回路基板２との間のマイクロ波、ＲＦ、アナログ、デジタル、ＤＣ電力の全てまたは何れか１つの相互接続からなる。例示的な実施形態では、チップ１は、マイクロ波または少なくとも最大１１ＧＨｚのＲＦ周波数で動作し得る。チップは、ＲＦＴ／ＲチップまたはＴ／Ｒモジュールから構成され得、例えばＳｉＧｅＴ／Ｒチップ１から構成され得る。

バンプ３は、半田または半田合金から構成され得、例えばスズ鉛またはインジウム鉛合金から構成される。接触パッドは、導電材料から構成され得、例えば銅でメッキされた金属からなる。他の実施形態では、バンプは回路基板上であってもよいし、接触パッドはチップ上であってもよい。バンプ３および基板上のＲＦ経路（図示せぬ）は、絶縁層、例えばビスベンゾチクロブテン（ＢＣＢ）上に配置され得る。例示的な実施形態では、この絶縁層は、例えば、Dowから購入可能なCYCLOTENE 4000 Series電子樹脂（フォトＢＣＢ）の１つであり得る。ＢＣＢは、ウェハレベルにおいて液体状態でチップ上にスピンコートされ、硬化される。バンプ３およびチップ上のＲＦ経路（trace）は、絶縁層の上面に配置されることにより、ＲＦ損失を緩和し、この装置が取り付けられる際にバンプされる配線での機械的圧力を緩和する。

図１の例示的な実施形態では、導電材料５は、半田または導電性ボンド（ＥＣＡ）、例えば銀粒子を含んだエポキシ樹脂から構成され得る。他の例示的実施形態では、導電媒体は、異方性導電膜５１（ＡＣＦ）から構成されてもよい（図４）し、圧着または超音波（超音波併用熱圧着）コンタクト５２を用いて接着されてもよい（図５）。チップ１のバンプ３を回路基板２に接続するための他のあらゆる適当な導電媒体が代わりに用いられてもよい。

図１において、フィレットボンド６は、チップ１の少なくとも一部、例えば、チップの周辺の一部の周囲に配置され、チップ１を回路基板６に接着する。フィレットボンドは、非導電性および（または）高粘度ボンドおよび（または）エポキシ、例えば粘度が約４０００センチポイズのシリカを含んだエポキシから構成され得る。ボンド６は、例えば４２ギガパスカル（ＧＰａ）の高い曲げ弾性率を有する材料から構成され得、チップ１を実質的に強固に回路基板２に固着する。図１の例示的実施形態では、フィレットボンド６は、チップ１の側壁６１の少なくとも一部に付けられている。ボンド６は、チップの側壁６１のチップ１の厚さの５０乃至１００％まで亘っている。他の実施形態では、ボンド６は、チップの側壁６１の厚さ６２の５０％未満に亘り得る。別の例示的実施形態では、フィレットボンド６は、側壁６１のチップ１の厚さ６２の少なくとも約２／３に亘る。

ボンド６は、チップ１と回路基板２との間の領域の少なくとも一部に亘る。例えば、図１の例示的実施形態では、ボンド６は、チップ１と回路基板２との間に亘り、最も外側のバンプ３に、このバンプ３を越えることなく接触する。フィレットボンド６に用いられる材料は、半田接着を弱め得る局部熱膨張係数（ＣＴＥ）の不一致をある程度制御し得るよう選択される。ボンド材料は、半田接合部に接触し、半田の不一致を緩和する。フィレットボンド材料は、望ましい強度、十分な高い曲げ弾性率を有し、チップとＣＴＥが一致しているものが選択される。ある実施形態では、ボンド６は、チップの縁の全体または周辺の周囲に亘り得る。アンテナ回路基板２の接触パッド４と接続するためのバンプ３を有するＴ／Ｒチップ１は、接続構造を格納するパッケージなしに回路基板２に接続されることができる。電気的な接続は、バンプ３をパッド４に接続する導電媒体を介してなされ、チップは導電媒体、フィレットボンド、アンダーフィルによって、他の接続および固定構造なしに回路基板に固定されることができる。

図２は、チップ１を取り付けられた回路基板２の例示的な実施形態を示している。フィレットボンド６は、チップ１の少なくとも一部の周囲に亘る。図２の例示的な実施形態では、フィレットボンド６は、ミリ波またはＲＦ信号経路７がチップ１の下方から延びている位置の回路基板２上の領域には塗布されていない。ボンド６は、ミリ波／ＲＦ経路が存在していないチップ１の周辺の周囲に塗布され得る。ＲＦ経路７上にフィレットボンド６を配置しないことは、６ＧＨｚを越える周波数を利用する使用形態、および（または）絶縁材料によって覆われたＲＦ経路７内でのＲＦ信号の劣化が好ましくない使用形態に、特に適し得る。信号の劣化は、エポキシと、ＲＦ経路の上方の空き領域または空間と、の間の絶縁定数の違いによって引き起こされ得る。

図３は、複数のチップ位置１０の１つに取り付けられたチップ１を有する回路基板２の例示的な実施形態を示している。フィレットボンド６は、ミリ波／ＲＦ経路７の存在しない、チップ１の少なくとも一部の周囲に亘っている。各チップ位置１０において、接触パッド４は、チップ１の表面上のバンプ３（図１）のパターンに対応するパターンで回路基板２上に配置されている。バンプおよび接触パッド４は、チップ１と回路基板２との間に、ミリ波、ＲＦ、アナログ、デジタル、ＤＣ電力の全てまたは何れかの適切な相互接続を形成するように配置されている。チップ位置１０は、チップ１が、取り付けられた際にチップのアレイ１００を構成するように、回路基板２上に配置される。ＲＦ信号７１は、回路基板２上でネットワークレーダー受信機／励振器を形成するアレイビームからＲＦ経路７へ入力される。ＲＦ経路７の幾つかは、分割器ネットワーク７２を構成し得る。図２の例示的な実施形態では、ＲＦ信号７１は、７つの１：２電力分割器７３ａ乃至ｃからなる１：８電力分割器ネットワーク７２を介して分割される。図２に示されるアレイ１００は、より大きなアレイ（図示せぬ）のサブアレイを構成していてもよい。例示的な実施形態では、アレイは数百平方メートルほど大きい場合もある。ＲＦ信号経路７は、ＲＦ接触パッド４１に接続される。分割器ネットワーク７２からの信号経路７は、各チップ位置１０において、チップ１のビーム形成ポート（ＢＭＦポート）１１への接続のためのチップ１上のバンプ（図示せぬ）に対応する少なくとも１つのＲＦ接触パッド４と接続される。ＲＦ経路７は、チップ１（図４）の低ノイズアンプ（ＬＮＡ）ポート１２と高電力アンプ（ＨＰＡ）ポート１３との接続のためのチップ１上のバンプ（図示せぬ）に対応するＲＦ接触パッド４１にも取り付けられ得る。

例示的な実施形態の１つでは、図３のＴＲチップ１は、受信モードでは７乃至１１ＧＨｚの周波数範囲、９．０ｄＢの増幅率、５ビットの減衰、６ビットの位相で動作し得る。送信モードでは、７乃至１１ＧＨｚの周波数範囲、１７．０ｄＢの増幅率、２０．０ｄＢｍの出力電力（入力電力＝３ｄＢｍ）、５ビットの減衰、６ビットの位相で動作し得る。接触パッド４の幾つかは、グランドまたはコントローラ３１（図４）によって実行される種々のＡＳＩＣ機能に対応する、チップ１上のバンプの接続のためのパッド４から構成され得る。図２の例示的な実施形態では、例えば、１群の内部接触パッド４３は、Ｔ／Ｒチップをグランドに接続するためのＴ／Ｒチップ上のバンプに対応する。他の接触パッド４は、Ｔ／Ｒチップもグランドに接続し得る。

チップ１は、「コモンレッグ」（"common leg"）回路から構成され得る。図４の例示的な実施形態では、例えば、チップ１は、３つのＲＦ信号ポート、すなわちＢＭＦポート１１、ＬＮＡポート１２、ＨＰＡポート１３を備える。ＬＮＡポートは、転送スイッチ２１を介してフォワードゲインアンプ１４、第１減衰器１５、位相シフタ１６、リバースゲインアンプ１７、第２減衰器１８と切り替え可能に接続される。ゲインアンプ１４、１７は、２段のヘテロ（ヘテロ接合）バイポーラトランジスタ（ＨＢＴ）ゲインアンプから構成され得る。受信モードでは、例えばアレイ放射素子からの信号７４は、ＬＮＡポートを介して入力され、ゲインアンプ１４、減衰器１５、位相シフタ１６、ゲインアンプ１７、減衰器１８を介して処理され、スイッチ２２およびスイッチ２３を介してＢＭＦポートへ送られる。送信モードでは、信号７１は、ビーム操縦ネットワークからＢＭＦポート１１に入力される。ＢＭＦポート１１は、スイッチ２３、２１（ともに図示せぬ位置へと切り替えられる）を介してゲインアンプ１４、減衰器１５、位相シフタ１６、ゲインアンプ１７、減衰器１８、駆動アンプ１９へのスイッチ２２（図示せぬ位置へと切り替えられる）、ＨＰＡポート１３を介してレーダーアレイの放射素子に接続される。駆動アンプ１９は、「コモンレッグ」回路の外部の単段駆動アンプから構成され得る。チップ１は、デジタル／アナログコントローラ３１を備え得る。コントローラ３１は、特定用途向け集積回路（ＡＳＩＣ）機能を実行し得る。スイッチ２１、２２、２３は、ピンダイオード、ＦＥＴ、ＭＥＭスイッチから構成され得る。

図５は、Ｔ／Ｒチップのコントローラ３１およびコントローラ３１によって実行される例示的なＡＳＩＣ機能の機能ブロック図の例示的な実施形態を示している。ＡＳＩＣ機能は、デジタル制御ロジック３２、ＲＡＭ３３、付加的な回路３４またはデジタル・アナログコンバータ（ＤＡＣ）３５を含み得る。デジタル制御ロジック３２は、単語認識（word recognition）、受信同報通信（reception broadcast）、モジュール固有制御ワード（module specific control words）、ＲＦ制御のための電流および次ビーム登録データ、非同期通信に対する障害の検出、ウィリーギグ（whirly gig）およびＲＡＭに基づいたマルチビーム登録、位相シフタの２つの異なるタイプの駆動をサポートし得、および（または）スタンバイモードにおいて無視し得る電力損失を生じ得る。ＲＡＭ３３は、ビーム操縦のための揮発的な複数のビームデータの記憶装置から構成され得る。付加的な回路３４は、例えば０．３ｍＷラインレシーバ、ＬＮＡバイアスのための０．５ｍＷ可変電圧スイッチ制御、基地制御されたアンプバイアス回路、ピンダイオードドライバから構成され得る。ＤＡＣは、例えば２５５個の電圧状態を選択するための８ビットの制御を備えたバラクタ位相シフタを線形バイアスするための、例えば電圧設定から構成され得る。これらの機能と、回路基板の対応する基板との間の接続は、フリップチップまたはチップまたは回路基板へのモジュールの直接チップ取り付けから実現され得る。図１において、例えばチップ３上の適切なバンプは、回路基板２上の対応する接触パッド４に、導電媒体５によって接続される。

ある例示的な実施形態では、チップ１は、アンダーフィル（underfill）されていてもよい。図６は、例えば、回路基板２に取り付けられたチップ１の例示的な実施形態を示している。チップ１上のバンプ３は、基板２上の接触パッド４に、半田またはＥＣＡ５によって取り付けられている。フィレットボンド６は、チップ１の少なくとも一部に付けられている。アンダーフィル８は、エポキシ、例えば（シリカを）濃密に充満されたまたは含んだ、または補修可能なエポキシから構成され得る。例示的な実施形態では、エポキシは、最大で６０％含み得る。他の実施形態では、アンダーフィルは、シリコンゴム、ウレタン、シリコン、ポリマーの全てまたは何れかから構成され得る。ある例示的な実施形態では、回路基板２は、最初に加熱される。エポキシの玉（bead）は、ニードルを介して、回路基板２上の取り付けられたチップ１の周囲の周辺に撒かれる。回路基板２が冷めるに連れて、エポキシは、チップ１の下方、チップ１と回路基板２との間へと、毛管現象によって引き寄せられる。ある例示的な実施形態では、アンダーフィルは、バンプ３を包み込む。

アンダーフィル８は、ＲＦ信号がアンダーフィル材料との接触によって望ましくない劣化を経ることがない使用形態で用いられることができる。エポキシは、例えば、６ＧＨｚを越える周波数でＲＦ信号を劣化させ得る。信号劣化が問題とならない場合、アンダーフィルは、ＲＦ経路を回避することなく付けられる。アンダーフィル６は、チップ１と回路基板２との間の全領域を全て、または部分的に埋め込み得る。

他の例示的な実施形態では、部分的なアンダーフィルが用いられ得る。アンダーフィルは、チップと回路基板との間の全領域を埋め込まないように付けられる。例えば、アンダーフィルがＲＦ経路を覆うことが望ましくない使用形態では、アンダーフィルは、チップが回路基板に取り付けられたときにアンダーフィルがＲＦ経路を覆わないような位置および量で選択的に配置される。部分的なアンダーフィルは、ＲＦ経路を覆うことを回避することが望ましい使用形態およびＲＦ経路が覆われても良い実施形態で使用されることができる。自動化されたｘ／ｙ配置装置は、針を制御してＲＦ経路を覆わない位置にアンダーフィル６を選択的に配置できる。アンダーフィルは、導電媒体がＥＣＡ、半田、圧着および（または）超音波コンタクトからなる場合に使用されることができる。

図７は、チップ１がＡＣＦ５１によってアンテナアレイ回路基板２に取り付けられた例示的な実施形態を示している。フィレットボンド６は、チップ１の少なくとも一部の周囲に設けられている。図８は、半田バンプ３がアンテナアレイ回路基板２に取り付けられたチップ１の例示的な実施形態を図示している。半田バンプ３は、圧着または超音波コンタクト５２のいずれか一方によって、接触パッド４に接続されている。超音波コンタクトでは、チップ１のバンプ３は、回路基板２上の接触パッド４に対向して保持され、バンプに接触パッド４との接着を生じせしめる超音波振動の対象とされる。フィレットボンド６は、チップ１の少なくとも一部の周囲に設けられている。

種々の例示的な実施形態において、導電媒体は、種々の方法によって付される。図９は、例えば、Ｔ／Ｒチップのアレイのアンテナ回路基板への取り付けの例示的な方法のブロックフロー図を示している。図９に描かれている方法は、導電媒体を付けること２０１、チップを基板へ配置すること２０２、チップを基板へ接着すること２０３を含んでいる。導電媒体を付けることは、導電媒体を回路基板の接触パッドに付けること、または導電媒体をチップに、例えばＴ／Ｒチップのバンプに取り付けることの少なくとも１つからなる。導電媒体を付けることは、例えば、媒体、例えばＥＣＡをフレキシブルな回路基板上に直接スクリーンプリントすること２０１ａ、またはチップのバンプをペーストに浸すこと２０１ｂを備え得る。チップのバンプをペーストに浸すこと２０１ｂは、ピック・アンド・プレイス機を用いて実施されることができる。導電媒体を付けるための他のあらゆる手段が、この発明の範疇から逸脱することなく、用いられ得る。

図９に描かれる方法は、また、チップを回路基板上に配置すること２０２を備える。チップは、ピック・アンド・プレイス機によって自動で回路基板に配置されることができる。例示的な実施形態では、ピック・アンド・プレイス機が用いられてチップのバンプがペーストに浸され２０１ｂ、次いでチップが回路基板上に配置される２０２。Ｔ／Ｒモジュールをフレキシブルな回路アレイに直接取り付けることは、他の組み立て方法に対して目立たず、より軽量の選択肢を提供し得る。それは、また、より短い配線経路を提供し、市販のピック・アンド・プレイス機を用いて自動でアクティブアレイを組み立てることを可能とする。ピック・アンド・プレイス機は、例えば、ニューヨークのビンガムトンのUniversal Instruments Corp.から入手可能である。例示的な実施形態では、チップを配置すること２０２は、例えば視覚システム、および少なくともチップおよび回路基板に配置された基点を用いて、チップを回路基板に並べること２０２ａを備え得る。

チップを所望の位置に配置した２０２後、導電媒体が基板に接着される２０３。基板に接着することは、用いられている導電媒体に応じて、例えばＥＣＡを硬化させること２０３ａまたは半田をオーブンまたはベルト式炉（belt furnace）内でリフローすること２０３ｂを備え得る。または、例示的な実施形態では、チップを基板に接着することは、圧力を加えること２０３ｃを備え得る。圧力を加えること２０３は、例えば導電媒体が異方性導電接着剤または圧力／超音波コンタクトからなる場合の硬化２０３ａの最中に用いられる。例示的な実施形態では、チップを基板に接着することは、フィレットボンドを付けること２０４またアンダーフィルを付けること２０５も備え得る。

本明細書に記載されている組み立て品および組み立て方法は、大規模フレキシブルアンテナ回路パネルに適用されることができる。大規模フレキシブルアンテナ回路は、数平方フィートの大きさの大きなフレキシブルパネルの製造を可能にするリールトゥリール式reel-to-reel）フレキシブル製造工程を用いて製造されることができる。アンテナアレイは、１０平方フィート以上もの大きさであり得る。組み立て品を形成する個々のパネルの最大幅は、チップを回路基板に配置するのに用いられる入手可能なピック・アンド・プレイス機の大きさによって限定される。

図１０は、フレキシブルアンテナ回路基板２のパネルの例示的な実施形態の分解透視図を示している。回路基板２は、裏面にＴ／Ｒチップ１を取り付けられた回路膜層２０１、信号／電力回路膜層２０２、裏面グランド平面層２０３、エアーストリップライン二次フィード（air strip line secondary feed）層２０４、サーキュレータ搭載基板２０５、表面にディスク開口照射素子（disk aperture radiating element）２０７を搭載されたストリップ線回路基板２０６を備える。この例示的な実施形態では、各層は、接着剤の層２０８によって隣接する層から分離している。二次フィード層は、ｚ軸ガスケット層２０９、表および裏を備え、カプトン（kapton）回路膜層２１０を有する。サーキュレータ搭載基板２０５は、３つのポートを有するサーキュレータ２１２を囲むポケット２１１を備える。

本明細書に記載の組み立て品および組み立て方法は、他の組み立て品または組み立て方法と比べた際に、より軽量の相互接続構造のより高密度のアンテナアレイを提供し得る。より高密度およびより軽量の組み立て品は、フレキシブル回路基板が基体（プラットフォーム）の本体または表面に亘って正角に付けられる例えば宇宙空間を拠点とするレーダーアンテナおよび「スマートスキン」（"smart skin"）航空電子工学使用形態、または他のあらゆる使用形態において用いられることができる。本明細書に記載の組み立て品および組み立て方法は、構造の取り付けだけでなく、Ｔ／Ｒモジュールおよび（または）フレキシブル回路パネルアレイアンテナ間でミリ波、デジタル、直流電力を同時に相互接続するための配線構造を、他の組み立て品または組み立て方法につきもののバルクまたは重さをもたらすことなく、提供できる。

上記の実施形態は、本発明の原理を代表する、なし得る具体的な実施形態の単なる例示であると理解されるべきものである。他の配置は、これらの原理に従って、当業者によって本発明の範囲および思想から逸脱することなく容易に案出されるであろう。

図１は、回路基板に取り付けられたチップの例示的な実施形態を示している。 図２は、回路基板に取り付けられたチップの例示的な実施形態を示している。 図３は、チップ位置の配列およびチップ位置において回路基板に取り付けられたチップを有する回路基板の例示的な実施形態を示している。 図４は、Ｔ／Ｒチップの例示的な実施形態の概略的な回路図を示している。 図５は、Ｔ／Ｒチップのコントローラの機能ブロック図を示している。 図６は、アンダーフィルとともに回路に取り付けられたチップの例示的な実施形態を示している。 図７は、回路に取り付けられたチップの例示的な実施形態を示している。 図８は、回路に取り付けられたチップの例示的な実施形態を示している。 図９は、Ｔ／Ｒチップのアレイをアンテナパネルに組み合わせる方法の例示的な実施形態を示している。 図１０は、フレキシブルアンテナ回路基板のパネルの例示的な実施形態の分解透視図である。

Claims (11)

1. フリップチップ送信／受信（Ｔ／Ｒ）モジュール１をアンテナ回路基板２に直接取り付けることと、
   前記フリップチップＴ／Ｒモジュール１の周辺の少なくとも一部の周囲において前記回路基板２と前記フリップチップＴ／Ｒモジュール１にフィレットボンド６を付けることと、
   を具備する、アンテナアレイ１００の組み立て方法。
2. 前記アンテナ回路基板２が多層フレキシブル回路基板である、請求項１に記載の方法。
3. 前記フリップチップＴ／Ｒモジュール１を直接取り付けることが、Ｒ／Ｆ接続、ＤＣ電力接続、デジタル接続の少なくとも１つをなすことを具備する、請求項１または２に記載の方法。
4. 前記フリップチップＴ／Ｒモジュール１を取り付けることが、前記フィレットボンド６を前記回路基板２上のＲ／Ｆ経路７に付けることなく、前記フリップチップＴ／Ｒモジュール１を取り付けることを具備する、請求項１乃至３のいずれか１項に記載の方法。
5. 前記フリップチップＴ／Ｒモジュール１が、約６ＧＨｚを越える周波数で動作する、請求項１乃至４のいずれか１項に記載の方法。
6. 前記フィレットボンド６が、前記フリップチップＴ／Ｒモジュール１の全周囲に亘って広がっている、請求項１乃至４のいずれか１項に記載の方法。
7. 前記フリップチップＴ／Ｒモジュール１が、約６ＧＨｚ未満の周波数で動作する、請求項６に記載の方法。
8. 前記フリップチップＴ／Ｒモジュールをアンダーフィルすることをさらに具備する、請求項６または７に記載の方法。
9. 前記フリップチップＴ／Ｒモジュール１を前記回路基板２に直接取り付けることが、前記フリップチップＴ／Ｒモジュール１上のバンプ３を前記回路基板２上の対応する接触パッド４に導電媒体５を用いて接続することを具備する、請求項１乃至８のいずれか１項に記載の方法。
10. 前記導電媒体５が、電気的導電接着剤、半田、異方性導電フィルムの少なくとも１つを具備する、請求項９に記載の方法。
11. 前記直接取り付けることが、圧着または超音波コンタクト５２を形成することを具備する、請求項９に記載の方法。

Images