JP2012160577A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2012160577A
JP2012160577A JP2011019272A JP2011019272A JP2012160577A JP 2012160577 A JP2012160577 A JP 2012160577A JP 2011019272 A JP2011019272 A JP 2011019272A JP 2011019272 A JP2011019272 A JP 2011019272A JP 2012160577 A JP2012160577 A JP 2012160577A
Authority
JP
Japan
Prior art keywords
circuit board
layer
conductive shield
sealing resin
shield layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011019272A
Other languages
English (en)
Other versions
JP5726553B2 (ja
Inventor
Masako Fukumitsu
昌子 福満
Tomohiro Iguchi
知洋 井口
Tomoko Honda
朋子 本田
Satoshi Honda
智 本田
Kazuichi Yamamoto
和一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011019272A priority Critical patent/JP5726553B2/ja
Publication of JP2012160577A publication Critical patent/JP2012160577A/ja
Application granted granted Critical
Publication of JP5726553B2 publication Critical patent/JP5726553B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】より信頼性の高い半導体装置を製造する製造方法を提供することである。
【解決手段】実施形態の半導体装置の製造方法は、絶縁基材と、複数の第１配線層と、複数の第２配線層と、複数のビアと、を有する回路基板が連続して設けられた基板を準備し、複数の回路基板のそれぞれに半導体素子を搭載し、半導体素子および複数の第１配線層を封止する封止樹脂層を、基板の上面側に形成し、基板の下面側を下地に接触させ、封止樹脂層および回路基板のそれぞれを個片化するとともに、個片化された回路基板のそれぞれの間の下地に溝を形成し、それぞれの封止樹脂層の上面を、導電性シールド層により被覆するとともに、それぞれの封止樹脂層の側面、およびそれぞれの回路基板の側面の少なくとも一部を導電性シールド層により被覆する。個片化された回路基板のそれぞれの間において、導電性シールド層を封止樹脂層から溝に向かう方向に挿入する。
【選択図】図１

Description

本発明の実施形態は、半導体装置の製造方法および半導体装置に関する。
携帯型通信機器等に用いられる半導体装置には、通信特性への悪影響を抑制するために、外部への不要電磁波の漏洩を抑制することが求められている。このため、シールド機能を有する半導体装置が用いられている．シールド機能を有する半導体装置としては、回路基板上に搭載された半導体素子を封止する封止樹脂層の外面に沿って導電性シールド層を設けた構造を有するものがある。
また、回路基板の側面からの不要電磁波の漏洩を抑制するために、導電性シールド層を回路基板のグランド配線に接続させた半導体装置がある。しかしながら、導電性シールド層と回路基板のグランド配線との接続が充分でないと、不要電磁波の漏洩する可能性があり、半導体装置の信頼性が低下する。従って、このような半導体装置については、導電性シールド層とグランド配線との接続を確実なものとし、より信頼性を高くすることが要求されている。
特開２０１０−１０３５７４号公報
本発明が解決しようとする課題は、より信頼性の高い半導体装置を製造する製造方法および半導体装置を提供することである。
実施形態の半導体装置の製造方法は、絶縁基材と、前記絶縁基材の上面側に設けられた第１配線層を構成する複数の配線と、前記絶縁基材の下面側に設けられた第２配線層を構成する複数の配線と、前記絶縁基材の前記上面から前記下面にまで貫通する複数のビアと、を有する回路基板が前記回路基板の主面に対して平行な方向に複数連続して設けられた基板を準備する工程と、前記複数の回路基板のそれぞれの上面側に半導体素子を搭載する工程と、前記半導体素子および前記第１配線層を構成する複数の配線を封止する封止樹脂層を、前記基板の上面側に形成する工程と、前記基板の下面側を下地に接触させる工程と、前記封止樹脂層および前記回路基板のそれぞれを個片化し、前記第１配線層を構成する複数の配線のいずれか、または前記複数のビアのいずれかを、前記回路基板の側面において露出させるとともに、個片化された前記回路基板のそれぞれの間の前記下地に溝を形成する工程と、個片化されたそれぞれの前記封止樹脂層の上面を導電性シールド層により被覆するとともに、それぞれの前記封止樹脂層の側面、および、それぞれの前記回路基板の側面の少なくとも一部を前記導電性シールド層により被覆する工程と、を備える。前記封止樹脂層の前記側面および前記回路基板の前記側面の少なくとも一部を前記導電性シールド層により被覆する際には、互いに隣接する前記封止樹脂層のあいだに形成された隙間の上から下に前記導電性シールド層を浸入させ、さらに、前記導電性シールド層が前記第１配線層または前記ビアに接するまで前記導電性シールド層を前記溝に向かって浸入させる。
実施形態の半導体装置は、絶縁基材と、前記絶縁基材の上面側に設けられた第１配線層を構成する複数の配線と、前記絶縁基材の下面側に設けられた第２配線層を構成する複数の配線と、前記絶縁基材の前記上面から前記下面にまで貫通する複数のビアと、を有する回路基板と、前記回路基板の前記上面側に搭載された半導体素子と、前記半導体素子を封止し、前記回路基板の前記上面に設けられた封止樹脂層と、前記封止樹脂層の上面および側面と、前記回路基板の側面と、を覆う導電性シールド層と、を備える。前記第１配線層を構成する複数の配線のいずれか、または前記複数のビアのいずれかは、前記回路基板の側面において露出し、前記導電性シールド層は、前記第１配線層を構成する複数の配線のいずれか、または前記複数のビアのいずれかに電気的に接続され、さらに前記回路基板の下面の位置から下方に突出している。
第１実施形態に係る半導体装置の断面模式図である。 第１実施形態に係る半導体装置の平面模式図である。 第１実施形態に係る半導体装置の製造過程を説明するための断面模式図である。 第１実施形態に係る半導体装置の製造過程を説明するための断面模式図である。 第２実施形態に係る半導体装置の製造過程を説明するための断面模式図である。 第２実施形態に係る半導体装置の製造過程を説明するための断面模式図である。 第３実施形態に係る半導体装置を説明するための模式図であり、（ａ）は、断面模式図、（ｂ）は平面模式図である。 第３実施形態に係る半導体装置の製造過程を説明するための断面模式図である。 第３実施形態に係る半導体装置の製造過程を説明するための断面模式図である。 第４実施形態に係る半導体装置の製造過程で用いられる半導体装置の下地を説明するための模式図であり、（ａ）は、下地の表面模式図、（ｂ）は、（ａ）のＸ−Ｘ’位置の断面模式図であり、（ｃ）は、（ａ）のＹ−Ｙ’位置の断面模式図である。 第４実施形態に係る半導体装置の製造過程を説明するための断面模式図である。 第４実施形態に係る半導体装置の製造過程で用いられる半導体装置の別の下地を説明するための模式図であり、（ａ）は、下地の表面模式図、（ｂ）は、（ａ）のＸ−Ｘ’位置の断面模式図であり、（ｃ）は、（ａ）のＹ−Ｙ’位置の断面模式図である。 第５実施形態に係る半導体装置の製造過程で用いられる半導体装置の下地を説明するための模式図であり、（ａ）は、下地の下面模式図、（ｂ）は、（ａ）のＸ−Ｘ’位置の断面模式図であり、（ｃ）は、（ａ）のＹ−Ｙ’位置の断面模式図である。 第５実施形態に係る半導体装置の製造過程を説明するための断面模式図である。 第５実施形態に係る半導体装置の製造過程で用いられる半導体装置の別の下地を説明するための模式図であり、（ａ）は、下地の下面模式図、（ｂ）は、（ａ）のＸ−Ｘ’位置の断面模式図であり、（ｃ）は、（ａ）のＹ−Ｙ’位置の断面模式図である。 第６実施形態に係る半導体装置の製造過程を説明するための断面模式図である。 第６実施形態に係る半導体装置の断面模式図である。
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。また、以下に説明する各実施形態は、適宜複合させることができる。
（第１実施形態）
最初に、実施形態に係る半導体装置の製造方法によって製造される半導体装置の概要について説明する。
図１は、第１実施形態に係る半導体装置の断面模式図である。
図２は、第１実施形態に係る半導体装置の平面模式図である。
図１には、図２のＸ−Ｘ’断面が示されている。
第１実施形態に係る半導体装置１は、ＦＢＧＡ（Fine pitch Ball Grid Array）型の半導体パッケージである。半導体装置１は、回路基板１０を有する。回路基板１０は、インターポーザ基板とも称される。回路基板１０は、基体である絶縁基材１１と、絶縁基材１１の上面側の外周に設けられた複数の配線層１２と、配線層１２の内側に設けられた複数の配線層１５と、絶縁基材１１の下面側に設けられた複数の配線層１３と、を有する。配線層１２の側面は、回路基板１０の側面１０ｗにおいて回路基板１０から露出している。配線層１２の電位については、グランド（ＧＮＤ）電位にすることができる。また、回路基板１０の上面および下面には、各配線層の一部を被覆するためのソルダレジスト層１６が形成されている。実施形態において、第１配線層は、複数の配線層１２または複数の配線層１５によって構成される。第２配線層は、複数の配線層１３によって構成される。
回路基板１０は、さらに絶縁基材１１の上面（第１主面）から下面（第２主面）にまで貫通する複数のビア１４を有する。ビア１４については、図示する数に限らず、回路基板１０に複数設けられている。配線層１２のいずれかは、回路基板１０内のビアを介して外部接続端子１７のいずれかに接続されている。
複数の配線層１３のそれぞれは、ランド状の電極である。複数の配線層１３のそれぞれには、半田ボールである外部接続端子１７が接続されている。半導体装置１においては、外部接続端子１７を取り除いたＬＧＡ（Land Grid Array）構造としてもよい。
回路基板１０の上面側には、半導体素子２０が搭載されている。半導体素子２０の上面には、ワイヤ（ボンディングワイヤ）２１の一方の端が接続されている。ワイヤ２１の他方の端は、配線層１５に接続されている。ワイヤ２１は、配線層１５の少なくとも１つと、半導体素子の表面に設けられた電極（図示しない）と、を電気的に接続する。
半導体素子２０の外周およびワイヤ２１は、回路基板１０の上面側に設けられた封止樹脂層３０によって封止されている。半導体素子２０と回路基板１０との間隙には、マウント（ダイボンディング材）材２２が形成されている。
封止樹脂層３０の上面および側面は、導電性シールド層４０によって覆われている。導電性シールド層４０は、配線層１２に接触している。配線層１２の電位がグランド電位になると、配線層１２を通じて導電性シールド層４０の電位をグランド電位にすることができる。配線層１２と導電性シールド層４０との接点は、半導体装置１の各辺において複数設けられている（図２参照）。グランド電位と導電性シールド層４０との接点の数、位置は上述した例に限られない。また、グランド電位にある配線層１２と導電性シールド層４０との接点間の距離は、半導体素子２０等から放出される不要電磁波（電磁ノイズ、またはノイズ電波とも称する）の波長の半分以下に調整されている。これにより、導電性シールド層４０は、半導体素子２０等から放出される不要電磁波を効率よく遮蔽する。
半導体素子２０は、フラッシュメモリ、ＤＲＡＭ等の記憶素子、マイクロプロセッサ等の演算素子である。ワイヤ２１は、例えば、金（Ａｕ）、アルミニウム（Ａｌ）、銅（Ｃｕ）等の金属線である。
配線層１２、配線層１３、および配線層１５は、銅（Ｃｕ）箔、銀（Ａｇ）または銅（Ｃｕ）を含む導電性ペースト等である、配線層１２、配線層１３、および配線層１５には、必要に応じて表面にニッケル（Ｎｉ）、金（Ａｕ）等のめっき処理が施される。ビア１４は、例えば、柱状電極である。ビア１４は、全ての材が導電材で構成された柱状電極でもよく、この柱状電極のほか、筒状の円筒電極と、この円筒電極内の中空に埋設された樹脂等と、を含む形態でもよい。ビア１４の材質は、銅（Ｃｕ）、タングステン（Ｗ）等である。
導電性シールド層４０は、半導体素子２０から放出される高周波ノイズを遮断するために、なるべく抵抗率が低い材料が選択される。導電性シールド層４０の材質としては、例えば、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）等が挙げられる。より具体的には、導電性シールド層４０は、銀（Ａｇ）ペーストを硬化させた銀（Ａｇ）含有層であり、そのシート抵抗が０．１（Ω／□）以下に調整されている。導電性シールド層４０の厚さは、数１０μｍ〜１００μｍである。
次に、半導体装置１の製造過程について説明する。
図３および図４は、第１実施形態に係る半導体装置の製造過程を説明するための断面模式図である。
まず、図３（ａ）に示すように、回路基板１０が回路基板１０の主面に対して平行な方向に複数連続して設けられた基板１０Ａを準備する。続いて、複数の回路基板１０のそれぞれの上面側に半導体素子２０を搭載する。そして、複数の配線層１５の少なくとも１つと、半導体素子２０と、をワイヤ２１を介して電気的に接続する。この段階では、回路基板１０は、切断前の状態にあり、基板１０Ａ上には、複数の半導体素子２０が搭載される。
次に、図３（ｂ）に示すように、複数の半導体素子２０、配線層１２およびワイヤ２１等を封止樹脂層３０によって封止する。これにより、基板１０Ａの上面側に封止樹脂層３０が形成される。続いて、基板１０Ａの下面側を下地に接触させる。下地は、ダイシングシート（ダイシングテープ）１００を含む。ダイシングシート１００は、例えば、樹脂シートであり、その主面に対して略平行な方向に伸縮可能である。ダイシングシート１００の表面には、必要に応じて粘着層を設けてもよい。
次に、図３（ｃ）に示すように、隣接する回路基板１０のそれぞれの間の封止樹脂層３０および基板１０Ａを分割し、さらに、ダイシングシート１００の上面に溝１００ｔを形成する。すなわち、封止樹脂層３０および回路基板１０のそれぞれを個片化するとともに、個片化された回路基板１０のそれぞれの間のダイシングシート１００に、溝１００ｔを形成する。
なお、個片化された回路基板１０のそれぞれの間の距離は、例えば、２５０μｍである。封止樹脂層３０の厚みは、例えば、６００μｍである。回路基板１０の厚みは、例えば、１００μｍである。
封止樹脂層３０および回路基板１０の個片化、溝１００ｔの形成は、ダイシングブレード（図示しない）を用いたダイシング加工により形成する。個片化により、配線層１２のいずれかが回路基板１０の側面１０ｗにおいて露出する。また、個片化により、封止樹脂層３０および配線層１２のそれぞれの側面が面一になる。この後、封止樹脂層３０を、必要に応じて硬化させる。
次に、図４（ａ）に示すように、それぞれの封止樹脂層３０の上面を、導電性シールド層４０により被覆するとともに、それぞれの封止樹脂層３０の側面、およびそれぞれの回路基板１０の側面の少なくとも一部を導電性シールド層４０により被覆する。導電性シールド層４０の形成は、例えば、転写法、スクリーン印刷法、スプレー塗布法、ジェットディスペンス法、インクジェット法、エアロゾル法、無電解めっき法、電解めっき法、または真空処理法等で行われる。図４（ａ）には、スキージ板２００を用いたスクリーン印刷法が例示されている。スクリーン印刷法は、大気圧下で実施してもよく、減圧下で実施してもよい。
個片化された封止樹脂層３０および回路基板１０のそれぞれの間においては、導電性シールド層４０を封止樹脂層３０から溝１００ｔに向かう方向に侵入させる。この際、ダイシングシート１００には、溝１００ｔが設けられているので、溝１００ｔが空気の逃げ道として機能する。これにより、導電性シールド層４０が個片化された回路基板１０のそれぞれの間に円滑に侵入する。
すなわち、個片化された封止樹脂層３０および回路基板１０のそれぞれの間の空気は、上から来る導電性シールド層４０によって下方に押し出され、溝１００ｔと導電性シールド層４０とによって取り囲まれた空間１００ｓに収められる。そして、導電性シールド層４０は、回路基板１０の側面１０ｗにおいて露出した配線層１２に確実に接触する。これにより、導電性シールド層４０と配線層１２とが電気的に接続される。
仮に、溝１００ｔが形成されていない場合は、次のような不具合をもたらす。例えば、個片化された回路基板１０のそれぞれの間においては、導電性シールド層４０が封止樹脂層３０から回路基板１０に向かう方向に侵入する際には、個片化された回路基板１０のそれぞれの間に存在する空気の逃げ道がない。従って、個片化された回路基板１０のそれぞれの間の空気は、上から来る導電性シールド層４０によって下方に充分に押し出すことができずに、封止樹脂層３０の側面近傍や回路基板１０の側面１０ｗ近傍で、ボイドとなって残存する。
特に、導電性シールド層４０と配線層１２との間にボイドが形成された場合は、配線層１２と導電性シールド層４０とが充分に接触しない場合がある。つまり、導電性シールド層４０と配線層１２とが電気的に接続されない可能性がある。その結果、導電性シールド層４０を設けても、不要電磁波を充分に遮蔽できなくなる可能性がある。
これに対し、実施形態では、空気を配線層１２の下方の溝１００ｔに収めるので、封止樹脂層３０の側面近傍や回路基板１０の側面１０ｗ近傍にボイドが形成しない。これにより、配線層１２と導電性シールド層４０とが確実に接触する。
このように、実施形態では、封止樹脂層３０の側面および回路基板１０の側面の少なくとも一部を導電性シールド層４０により被覆する際には、互いに隣接する封止樹脂層３０の間に形成された隙間３０ｓの上から下に導電性シールド層４０を侵入させる。さらに、導電性シールド層４０が配線層１２（または、後述するビア１４）に接するまで導電性シールド層４０を溝１００ｔに向かって侵入させる。
次に、ダイシングシート１００を取り除き、回路基板１０の下面側に外部接続端子１７を形成した後、図４（ｂ）に示すように、封止樹脂層３０の上面側を別のダイシングシート１５０に接触させる。続いて、導電性シールド層４０をダイシングにより分断する。すなわち、連続した導電性シールド層４０は個片化されて、半導体装置１が形成される。
なお、導電性シールド層４０は、必要に応じて耐食性や耐マイグレーション性に優れる保護膜で覆ってもよい。保護膜としては、ポリイミド樹脂等が用いられる。導電性シールド層４０、保護膜については、必要に応じて、焼成または紫外線照射で硬化させる。
このように、第１実施形態によれば、導電性シールド層４０は、回路基板１０の側面１０ｗにおいて配線層１２に確実に接触する。これにより、半導体装置１においては、不要電磁波の漏洩が効率よく抑制される。従って、半導体装置１の信頼性がより向上する。
（第２実施形態）
図５および図６は、第２実施形態に係る半導体装置の製造過程を説明するための断面模式図である。
まず、図５（ａ）に示す状態は、図３（ａ）に示す状態と同じである。
次に、図５（ｂ）に示すように、複数の半導体素子２０、配線層１２およびワイヤ２１等を封止樹脂層３０によって封止する。これにより、基板１０Ａの上面側に封止樹脂層３０が形成される。続いて、基板１０Ａの下面側を下地に接触させる。下地は、ダイシングシート１００と、ダイシングシート１００の上に設けられたシート部材１０１と、を含む。 シート部材１０１は、例えば、樹脂製の板状体である。シート部材１０１の主面には、必要に応じて粘着層を設けてもよい。
次に、図５（ｃ）に示すように、隣接する回路基板１０のそれぞれの間の封止樹脂層３０および基板１０Ａを分割し、さらに、シート部材１０１の上面に溝１０１ｔを形成する。すなわち、封止樹脂層３０および回路基板１０のそれぞれを個片化するとともに、個片化された回路基板１０のそれぞれの間のシート部材１０１に溝１０１ｔを形成する。
封止樹脂層３０および回路基板１０の個片化、溝１０１ｔの形成は、ダイシング加工により形成する。個片化により、配線層１２のいずれかが回路基板１０の側面１０ｗにおいて露出する。また、個片化により、封止樹脂層３０および配線層１２のそれぞれの側面が面一になっている。この後、封止樹脂層３０を、必要に応じて硬化させる。
次に、図６（ａ）に示すように、それぞれの封止樹脂層３０の上面を、導電性シールド層４０により被覆するとともに、それぞれの封止樹脂層３０の側面、およびそれぞれの回路基板１０の側面の少なくとも一部を、例えば、スクリーン印刷法で導電性シールド層４０により被覆する。スクリーン印刷法は、大気圧下で実施してもよく、減圧下で実施してもよい。
個片化された封止樹脂層３０および回路基板１０のそれぞれの間においては、導電性シールド層４０を封止樹脂層３０から溝１０１ｔに向かう方向に侵入させる。この際、シート部材１０１には、溝１０１ｔが設けられているので。溝１０１ｔが空気の逃げ道として機能する。これにより、導電性シールド層４０が個片化された回路基板１０のそれぞれの間に円滑に侵入する。
すなわち、個片化された封止樹脂層３０および回路基板１０のそれぞれの間の空気は、上から来る導電性シールド層４０によって下方に押し出され、溝１０１ｔと導電性シールド層４０とによって取り囲まれた空間１０１ｓに収められる。そして、導電性シールド層４０は、回路基板１０の側面１０ｗにおいて露出した配線層１２に確実に接触する。これにより、導電性シールド層４０と配線層１２とが電気的に接続される。
次に、ダイシングシート１００およびシート部材１０１を取り除き、回路基板１０の下面側に外部接続端子１７を形成した後、図６（ｂ）に示すように、封止樹脂層３０の上面側を別のダイシングシート１５０に接触させる。続いて、導電性シールド層４０をダイシングにより分断する。すなわち、連続した導電性シールド層４０は、個片化されて、半導体装置１が形成される。
このように、第２実施形態によれば、導電性シールド層４０は、回路基板１０の側面１０ｗにおいて配線層１２に確実に接触する。これにより、半導体装置１においては、不要電磁波の漏洩が効率よく抑制される。従って、半導体装置１の信頼性がより向上する。
（第３実施形態）
図７は、第３実施形態に係る半導体装置を説明する模式図であり、（ａ）は、断面模式図、（ｂ）は平面模式図である。
図７（ａ）には、図８のＸ−Ｘ’断面が示されている。
第３実施形態に係る半導体装置２の回路基板１０は、絶縁基材１１と、複数の配線層１２と、複数の配線層１５と、複数の配線層１３と、を有する。回路基板１０は、さらに絶縁基材１１の上面から下面にまで貫通する複数のビア１４を有する。
第３実施形態においては、回路基板１０の側面１０ｗにおいて、ビア１４が露出している。回路基板１０の側面１０ｗにおいて露出したビア１４の電位については、グランド電位にすることができる。
封止樹脂層３０の上面および側面は、導電性シールド層４０によって覆われている。導電性シールド層４０は、回路基板１０の側面１０ｗにおいて露出したビア１４に接触している。
回路基板１０の側面１０ｗにおいて露出したビア１４の電位がグランド電位になると、グランド電位にあるビア１４を通じて導電性シールド層４０の電位をグランド電位にすることができる。グランド電位にあるビア１４と導電性シールド層４０との接点は、半導体装置２の各辺において複数設けられている（図７（ｂ）参照）。グランド電位にあるビア１４と導電性シールド層４０との接点間の距離は、半導体素子２０等から放出される不要電磁波の波長の半分以下に調整されている。
回路基板１０の側面１０ｗにおいて露出したビア１４の露出面は、例えば、ダイシングによって形成される。ビア１４が回路基板１０の厚さ方向において切断された切断面を回路基板１０の側面１０ｗにおいて露出させる。
ビア１４の切断面は必ずしもビア１４の中心である必要はなく、切断面にビア１４の一部が含まれている。ビア１４と、導電性シールド層４０と、の接触面積を増加させるには、ビア１４の切断面はビア１４の中心に近いほうが望ましい。
次に、半導体装置２の製造過程について説明する。
図８および図９は、第３実施形態に係る半導体装置の製造過程を説明するための断面模式図である。
まず、図８（ａ）に示すように、回路基板１０が回路基板１０の主面に対して平行な方向に複数連続して設けられた基板１０Ａを準備する。続いて、複数の回路基板１０のそれぞれに半導体素子２０を搭載する。そして、複数の配線層１５の少なくとも１つと、半導体素子２０と、をワイヤ２１を介して電気的に接続する。この段階では、回路基板１０は、切断前の状態にあり、基板１０Ａ上には、複数の半導体素子２０が搭載される。
次に、図８（ｂ）に示すように、複数の半導体素子２０、配線層１２およびワイヤ２１等を封止樹脂層３０によって封止する。これにより、基板１０Ａの上面側に封止樹脂層３０が形成される。続いて、基板１０Ａの下面側を下地に接触させる。下地は、ダイシングシート１００を含む。下地については、ダイシングシート１００のほか、ダイシングシート１００と、シート部材１０１と、を含む構成であってもよい。
次に、図８（ｃ）に示すように、隣接する回路基板１０のそれぞれの間の封止樹脂層３０および基板１０Ａを分割し、さらに、ダイシングシート１００の上面に溝１００ｔを形成する。すなわち、封止樹脂層３０および回路基板１０のそれぞれを個片化するとともに、個片化された回路基板１０のそれぞれの間のダイシングシート１００に溝１００ｔを形成する。
封止樹脂層３０および回路基板１０の個片化、溝１００ｔの形成は、ダイシング加工により形成する。個片化により、ビア１４のいずれかが回路基板１０の側面１０ｗにおいて露出する。また、個片化により、封止樹脂層３０およびビア１４のそれぞれの側面が面一になっている。この後、封止樹脂層３０を、必要に応じて硬化させる。
次に、図９（ａ）に示すように、それぞれの封止樹脂層３０の上面を、導電性シールド層４０により被覆するとともに、それぞれの封止樹脂層３０の側面、およびそれぞれの回路基板１０の側面の少なくとも一部を導電性シールド層４０により被覆する。図９（ａ）には、スキージ板２００を用いたスクリーン印刷法が例示されている。スクリーン印刷法は、大気圧下で実施してもよく、減圧下で実施してもよい。
個片化された封止樹脂層３０および回路基板１０のそれぞれの間においては、導電性シールド層４０を封止樹脂層３０から溝１００ｔに向かう方向に侵入させる。この際、ダイシングシート１００には、溝１００ｔが設けられているので、溝１００ｔが空気の逃げ道として機能する。これにより、導電性シールド層４０が個片化された回路基板１０のそれぞれの間に円滑に侵入する。
すなわち、個片化された封止樹脂層３０および回路基板１０のそれぞれの間の空気は、上から来る導電性シールド層４０によって下方に押し出され、溝１００ｔと導電性シールド層４０とによって取り囲まれた空間１００ｓに収められる。そして、導電性シールド層４０は、回路基板１０の側面１０ｗにおいて露出したビア１４に確実に接触する。これにより、導電性シールド層４０とビア１４とが電気的に接続される。
次に、ダイシングシート１００を取り除き、回路基板１０の下面側に外部接続端子１７を形成した後、図９（ｂ）に示すように、封止樹脂層３０の上面側を別のダイシングシート１５０に接触させる。続いて、導電性シールド層４０をダイシングにより分断する。すなわち、連続した導電性シールド層４０は、個片化されて、半導体装置２が形成される。
このように、第３実施形態によれば、導電性シールド層４０は、回路基板１０の側面１０ｗにおいてビア１４に確実に接触する。これにより、半導体装置２においては、不要電磁波の漏洩が効率よく抑制される。従って、半導体装置２の信頼性がより向上する。
（第４実施形態）
図１０は、第４実施形態に係る半導体装置の製造過程で用いられる半導体装置の下地を説明するための模式図であり、（ａ）は、下地の表面模式図、（ｂ）は、（ａ）のＸ−Ｘ’位置の断面模式図であり、（ｃ）は、（ａ）のＹ−Ｙ’位置の断面模式図である。
図１０（ａ）には、個片化された封止樹脂層３０（または、回路基板１０）の位置が併せて表示されている。
第４実施形態においては、封止樹脂層３０および回路基板１０をダイシングにより個片化する過程で、ダイシングシート１００と、シート部材１０２と、を含む下地を用いる。シート部材１０２は、ダイシングシート１００の上に設けられている。
シート部材１０２は、例えば、樹脂製の板状体である。シート部材１０２の上面と下面には、必要に応じて粘着層を設けてもよい。
さらに、シート部材１０２は、シート基材１０２ｂと、シート基材１０２ｂの上に設けられた層１０２ａと、を有する。層１０２ａには、空気の逃げ道となる溝が複数設けられている。例えば、隣接する封止樹脂層３０の間に形成された隙間３０ｓが延在する方向に対して略平行に延びる溝１０２ｘと、隙間３０ｓが延びる方向に対して略垂直に延びる１０２ｙと、がシート部材１０２に設けられている。
図１１は、第４実施形態に係る半導体装置の製造過程を説明するための断面模式図である。
このようなシート部材１０２を含む下地をダイシング工程で用いれば、個片化された封止樹脂層３０および回路基板１０のそれぞれの間において、上から下に導電性シールド層４０を侵入させても、個片化された封止樹脂層３０および回路基板１０のそれぞれの間に存在する空気は、層１０２ａ中の溝１０２ｘ、１０２ｙを通じて効率よく排気される（図１１（ｂ）の矢印参照）。これにより、導電性シールド層４０が個片化された回路基板１０のそれぞれの間に円滑に侵入する。
すなわち、個片化された封止樹脂層３０および回路基板１０のそれぞれの間の空気は、上から来る導電性シールド層４０によって下方に押し出され、さらに層１０２ａの溝１０２ｘ、１０２ｙに排気される。そして、導電性シールド層４０は、回路基板１０の側面１０ｗにおいて露出した配線層１２に確実に接触する。これにより、導電性シールド層４０と配線層１２とが電気的に接続される。このような製造過程も実施形態に含まれる。
また、ダイシングシート１００の上に設けるシート部材には、上述した形態に限らず、ドット状の凸部を周期的に設けてもよい。
図１２は、第４実施形態に係る半導体装置の製造過程で用いられる半導体装置の別の下地を説明するための模式図であり、（ａ）は、下地の表面模式図、（ｂ）は、（ａ）のＸ−Ｘ’位置の断面模式図であり、（ｃ）は、（ａ）のＹ−Ｙ’位置の断面模式図である。
図１２（ａ）には、個片化された封止樹脂層３０（または、回路基板１０）の位置が併せて表示されている。
実施形態においては、封止樹脂層３０および回路基板１０をダイシングにより個片化する過程で、ダイシングシート１００と、シート部材１０３と、を含む下地を用いることができる。シート部材１０３は、ダイシングシート１００の上に設けられている。
シート部材１０３は、例えば、樹脂製の板状体である。シート部材１０３の上面と下面には、必要に応じて粘着層を設けてもよい。
シート部材１０３は、シート基材１０３ｂと、シート基材１０３ｂの上に設けられた層１０２ａと、を有する。層１０３ａには、ドッド状に凸部１０３ｄが周期的に設けられている。
このようなシート部材１０３を用いれば、個片化された封止樹脂層３０および回路基板１０のそれぞれの間において、上から下に導電性シールド層４０を侵入させても、個片化された封止樹脂層３０および回路基板１０のそれぞれの間に存在する空気は、凸部１０３ｄの間の隙間を通じてに効率よく排気することができる。このような下地も実施形態に含まれる。
なお、層１０２ａ、１０３ａについては、溝１０２ｘ、１０２ｙや凸部１０３ｄを設けず、多孔質体としてもよい。
（第５実施形態）
図１３は、第５実施形態に係る半導体装置の製造過程で用いられる半導体装置の下地を説明するための模式図であり、（ａ）は、下地の下面模式図、（ｂ）は、（ａ）のＸ−Ｘ’位置の断面模式図であり、（ｃ）は、（ａ）のＹ−Ｙ’位置の断面模式図である。
図１３（ａ）には、個片化された封止樹脂層３０（または、回路基板１０）の位置が併せて表示されている。
第５実施形態においては、封止樹脂層３０および回路基板１０をダイシングにより個片化する過程で、ダイシングシート１００と、シート部材１０４と、を含む下地を用いる。シート部材１０４は、ダイシングシート１００の上に設けられている。
シート部材１０４は、例えば、樹脂製の板状体である。シート部材１０４の上面と下面主面には、必要に応じて粘着層を設けてもよい。
さらに、シート部材１０４は、シート基材１０４ａと、シート基材１０４ａの下に設けられた層１０４ｂと、を有する。層１０４ｂには、空気の逃げ道となる溝が複数設けられている。例えば、隣接する封止樹脂層３０の間に形成された隙間３０ｓが延在する方向に対して略平行に延びる溝１０４ｘと、隙間３０ｓが延びる方向に対して略垂直に延びる１０４ｙと、がシート部材１０４に設けられている。
図１４は、第５実施形態に係る半導体装置の製造過程を説明するための断面模式図である。
このようなシート部材１０２を含む下地をダイシング工程で用いる場合には、図１４（ａ）に示すように、シート基材１０４ａにダイシングブレード（図示しない）で溝１０４ｔを形成する。溝１０４ｔを形成することにより、層１０４ｂの表面を露出させる。層１０４ｂの表面が露出されると、ダイシングブレードで形成した溝１０４ｔと、層１０４ｂ中の溝１０４ｘ、１０４ｙとが連通する。
すなわち、隙間３０ｓから溝１０４ｔへ、さらに層１０４ｂ中の溝１０４ｘ、１０４ｙへ通じる通路が形成する。これにより、個片化された封止樹脂層３０および回路基板１０のそれぞれの間において、上から下に導電性シールド層４０を侵入させても、個片化された封止樹脂層３０および回路基板１０のそれぞれの間に存在する空気は、層１０４ｂ中の溝１０４ｘ、１０４ｙを通じて効率よく排気される（図１４（ｂ）の矢印参照）。これにより、導電性シールド層４０が個片化された回路基板１０のそれぞれの間に円滑に侵入する。
すなわち、個片化された封止樹脂層３０および回路基板１０のそれぞれの間の空気は、上から来る導電性シールド層４０によって下方に押し出され、さらに層１０４ｂの溝１０４ｘ、１０４ｙに排気される。そして、導電性シールド層４０は、回路基板１０の側面１０ｗにおいて露出した配線層１２に確実に接触する。これにより、導電性シールド層４０と配線層１２とが電気的に接続される。
また、ダイシングシート１００の上に設けるシート部材は、上述した形態に限らず、ドット状の凸部を周期的に設けてもよい。
図１５は、第５実施形態に係る半導体装置の製造過程で用いられる半導体装置の別の下地を説明するための模式図であり、（ａ）は、下地の下面模式図、（ｂ）は、（ａ）のＸ−Ｘ’位置の断面模式図であり、（ｃ）は、（ａ）のＹ−Ｙ’位置の断面模式図である。
図１５（ａ）には、個片化された封止樹脂層３０（または、回路基板１０）の位置が併せて表示されている。
第５実施形態においては、封止樹脂層３０および回路基板１０をダイシングにより個片化する過程で、ダイシングシート１００と、シート部材１０５と、を含む下地を用いることができる。シート部材１０５は、ダイシングシート１００の上に設けられている。
シート部材１０５は、例えば、樹脂製の板状体である。シート部材１０５の上面と下面には、必要に応じて粘着層を設けてもよい。
さらに、シート部材１０５は、シート基材１０５ａと、シート基材１０５ａの下に設けられた層１０５ｂと、を有する。層１０５ｂには、ドッド状に凸部１０５ｄが周期的に設けられている。
このようなシート部材１０５を用いても、上述した溝１０４ｔを形成して、層１０５ｂの表面を露出させれば、溝１０４ｔと、層１０５ｂ中の凸部１０５ｄ間の隙間とが連通する。従って、個片化された封止樹脂層３０および回路基板１０のそれぞれの間において、上から下に導電性シールド層４０を侵入させても、個片化された封止樹脂層３０および回路基板１０のそれぞれの間に存在する空気は、凸部１０５ｄの間の隙間を通じてに効率よく排気することができる。このような下地も実施形態に含まれる。
すなわち、このようなシート部材１０５を用いれば、個片化された封止樹脂層３０および回路基板１０のそれぞれの間において、上から下に導電性シールド層４０を侵入させても、個片化された封止樹脂層３０および回路基板１０のそれぞれの間に存在する空気は、層１０５ｂに効率よく排気される（図１５（ｂ）参照）。これにより、導電性シールド層４０が個片化された回路基板１０のそれぞれの間に円滑に侵入する。
すなわち、個片化された封止樹脂層３０および回路基板１０のそれぞれの間の空気は、上から来る導電性シールド層４０によって下方に押し出され、さらに層１０５ｂに排気される。そして、導電性シールド層４０は、回路基板１０の側面１０ｗにおいて露出した配線層１２に確実に接触する。これにより、導電性シールド層４０と配線層１２とが電気的に接続される。このような製造過程も実施形態に含まれる。
なお、層１０４ｂ、１０５ｂについては、溝１０４ｘ、１０４ｙや凸部１０５ｄを設けず、多孔質体としてもよい。
（第６実施形態）
図１６は、第６実施形態に係る半導体装置の製造過程を説明するための断面模式図である。
図１６（ａ）に示す下地は、ダイシングシート１００のほか、シート部材１０１を含む。シート部材１０１には、上述したように、溝１０１ｔが形成されている。
第６実施形態においては、大気圧もしくは減圧（１Ｔｏｒｒ〜７６０Ｔｏｒｒ）雰囲気で、導電性シールド層４０を形成する。以下に、減圧雰囲気における半導体装置の製造過程を説明する。
例えば、個片化された封止樹脂層３０および回路基板１０のそれぞれの間において、上から下に導電性シールド層４０を侵入させる。このとき、個片化された封止樹脂層３０および回路基板１０のそれぞれの間は、減圧状態にある。従って、導電性シールド層４０は、封止樹脂層３０および回路基板１０のそれぞれの間のほか、溝１０１ｔ内にも埋設される。実施形態では、導電性シールド層４０を回路基板１０の下面の位置から下方に突出させる。
次に、図１６（ｂ）に示すように、導電性シールド層４０を個片化して半導体装置３を形成する。
図１７は、第６実施形態に係る半導体装置の断面模式図である。
半導体装置３においては、複数の配線層１２のいずれかが回路基板１０の側面１０ｗにおいて露出している。導電性シールド層４０は、第１配線層を構成する複数の配線のいずれかに電気的に接続されている。導電性シールド層４０は、回路基板１０の下面の位置から下方に突出している。この突出した部分を図では、突出部４０ｐで表示している。
このような構造であれば、外部接続端子１７から放出される不要電磁波が突出部４０ｐによって効率よく遮蔽される。すなわち、半導体装置３においては、半導体装置１、２に比べより効率よく不要電磁波が遮蔽される。
なお、突出部４０ｐを有する導電性シールド層４０は、半導体装置２に設けてもよい。この場合、突出部４０ｐを有する導電性シールド層４０は、複数のビア１４のいずれかに電気的に接続される。
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても実施形態の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、２、３ 半導体装置
１０ 回路基板
１０Ａ 基板
１０ｗ 側面
１１ 絶縁基材
１２ 配線層（第１配線層）
１３ 配線層（第２配線層）
１４ ビア
１５ 配線層
１６ ソルダレジスト層
１７ 外部接続端子
２０ 半導体素子
２１ ワイヤ
２２ マウント材
３０ 封止樹脂層
３０ｓ 隙間
４０ 導電性シールド層
４０ｐ 突出部
１００、１５０ ダイシングシート
１００ｓ、１０１ｓ 空間
１００ｔ、１０１ｔ、１０２ｔ、１０３ｔ 溝
１０１、１０２、１０３、１０４、１０５ シート部材
１０２ａ、１０３ａ、１０４ｂ、１０５ｂ 層
１０２ｂ、１０３ｂ、１０４ａ、１０５ａ シート基材
１０３ｄ、１０５ｄ 凸部
１０２ｘ、１０２ｙ、１０４ａ、１０４ｙ 溝
２００ スキージ板

Claims (5)

  1. 絶縁基材と、前記絶縁基材の上面側に設けられた第１配線層を構成する複数の配線と、前記絶縁基材の下面側に設けられた第２配線層を構成する複数の配線と、前記絶縁基材の前記上面から前記下面にまで貫通する複数のビアと、を有する回路基板が前記回路基板の主面に対して平行な方向に複数連続して設けられた基板を準備する工程と、
    前記複数の回路基板のそれぞれの上面側に半導体素子を搭載する工程と、
    前記半導体素子および前記第１配線層を構成する複数の配線を封止する封止樹脂層を、前記基板の上面側に形成する工程と、
    前記基板の下面側を下地に接触させる工程と、
    前記封止樹脂層および前記回路基板のそれぞれを個片化し、前記第１配線層を構成する複数の配線のいずれか、または前記複数のビアのいずれかを、前記回路基板の側面において露出させるとともに、個片化された前記回路基板のそれぞれの間の前記下地に溝を形成する工程と、
    個片化されたそれぞれの前記封止樹脂層の上面を導電性シールド層により被覆するとともに、それぞれの前記封止樹脂層の側面、および、それぞれの前記回路基板の側面の少なくとも一部を前記導電性シールド層により被覆する工程と、
    を備え、
    前記封止樹脂層の前記側面および前記回路基板の前記側面の少なくとも一部を前記導電性シールド層により被覆する際には、
    互いに隣接する前記封止樹脂層のあいだに形成された隙間の上から下に前記導電性シールド層を浸入させ、さらに、前記導電性シールド層が前記第１配線層または前記ビアに接するまで前記導電性シールド層を前記溝に向かって浸入させることを特徴とする半導体装置の製造方法。
  2. 前記下地は、ダイシングシートを含むことを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記下地は、さらに前記ダイシングシートの上に設けられたシート部材を含むことを特徴とする請求項２記載の半導体装置の製造方法。
  4. 前記導電性シールド層を前記回路基板の下面の位置から下方に突出させることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
  5. 絶縁基材と、前記絶縁基材の上面側に設けられた第１配線層を構成する複数の配線と、前記絶縁基材の下面側に設けられた第２配線層を構成する複数の配線と、前記絶縁基材の前記上面から前記下面にまで貫通する複数のビアと、を有する回路基板と、
    前記回路基板の前記上面側に搭載された半導体素子と、
    前記半導体素子を封止し、前記回路基板の前記上面に設けられた封止樹脂層と、
    前記封止樹脂層の上面および側面と、前記回路基板の側面と、を覆う導電性シールド層と、
    を備え、
    前記第１配線層を構成する複数の配線のいずれか、または前記複数のビアのいずれかは、前記回路基板の側面において露出し、
    前記導電性シールド層は、前記第１配線層を構成する複数の配線のいずれか、または前記複数のビアのいずれかに電気的に接続され、さらに前記回路基板の下面の位置から下方に突出していることを特徴とする半導体装置。
JP2011019272A 2011-01-31 2011-01-31 半導体装置の製造方法および半導体装置 Expired - Fee Related JP5726553B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011019272A JP5726553B2 (ja) 2011-01-31 2011-01-31 半導体装置の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011019272A JP5726553B2 (ja) 2011-01-31 2011-01-31 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2012160577A true JP2012160577A (ja) 2012-08-23
JP5726553B2 JP5726553B2 (ja) 2015-06-03

Family

ID=46840867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011019272A Expired - Fee Related JP5726553B2 (ja) 2011-01-31 2011-01-31 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP5726553B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5549769B1 (ja) * 2013-08-26 2014-07-16 Ｔｄｋ株式会社 モジュール部品の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245931A (ja) * 2009-04-08 2010-10-28 Panasonic Corp アンテナ一体型モジュール部品とその製造方法と、これを用いた電子機器
JP2011228322A (ja) * 2010-04-15 2011-11-10 Alps Electric Co Ltd 電子回路モジュールの製造方法及び電子回路モジュール
WO2012093690A1 (ja) * 2011-01-07 2012-07-12 株式会社村田製作所 電子部品モジュールの製造方法、及び電子部品モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245931A (ja) * 2009-04-08 2010-10-28 Panasonic Corp アンテナ一体型モジュール部品とその製造方法と、これを用いた電子機器
JP2011228322A (ja) * 2010-04-15 2011-11-10 Alps Electric Co Ltd 電子回路モジュールの製造方法及び電子回路モジュール
WO2012093690A1 (ja) * 2011-01-07 2012-07-12 株式会社村田製作所 電子部品モジュールの製造方法、及び電子部品モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5549769B1 (ja) * 2013-08-26 2014-07-16 Ｔｄｋ株式会社 モジュール部品の製造方法
JP2015043357A (ja) * 2013-08-26 2015-03-05 Tdk株式会社 モジュール部品の製造方法

Also Published As

Publication number Publication date
JP5726553B2 (ja) 2015-06-03

Similar Documents

Publication Publication Date Title
JP5512566B2 (ja) 半導体装置
US9721905B2 (en) Semiconductor package and mobile device using the same
JP6219155B2 (ja) 半導体装置の製造方法
US9269673B1 (en) Semiconductor device packages
JP6163421B2 (ja) 半導体装置、および、半導体装置の製造方法
JP5729186B2 (ja) 半導体装置及びその製造方法
US10790241B2 (en) Wiring structure and method for manufacturing the same
CN106449440B (zh) 一种具有电磁屏蔽功能的封装结构的制造方法
TWI618199B (zh) 佈線基板
JP2012160579A (ja) 半導体装置およびその製造方法
US20140167276A1 (en) Substrate for semiconductor package, semiconductor package using the substrate, and method of manufacturing the semiconductor package
JP5726553B2 (ja) 半導体装置の製造方法および半導体装置
JP2019161113A (ja) 半導体装置
CN102420202A (zh) 半导体装置及其制造方法
JP2012160576A (ja) 半導体装置およびその製造方法
JP5779265B2 (ja) 半導体装置
JP2006210796A (ja) 回路装置およびその製造方法
JP2015084456A (ja) 半導体装置
JP2006186019A (ja) 回路装置およびその製造方法
JP2013128149A (ja) 半導体装置及び積層型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150401

LAPS Cancellation because of no payment of annual fees