JP2013128149A - 半導体装置及び積層型半導体装置 - Google Patents
半導体装置及び積層型半導体装置 Download PDFInfo
- Publication number
- JP2013128149A JP2013128149A JP2013062791A JP2013062791A JP2013128149A JP 2013128149 A JP2013128149 A JP 2013128149A JP 2013062791 A JP2013062791 A JP 2013062791A JP 2013062791 A JP2013062791 A JP 2013062791A JP 2013128149 A JP2013128149 A JP 2013128149A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- semiconductor device
- semiconductor
- electrodes
- support plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体装置において、支持板と、支持板上に載置され、複数の第1電極が形成された回路素子面を有する半導体素子と、半導体素子の回路素子面を被覆し、複数の第1電極を露出する複数の第1開口を有する第1絶縁層と、支持板の上部と第1絶縁層が形成された半導体素子の側部とを被覆する第2絶縁層と、第1絶縁層及び第2絶縁層の上部に接して形成され、複数の第1電極と電気的に接続される配線層とを備えることを特徴とする。本発明に係る半導体装置の製造方法によれば、熱的ストレスによる支持板の反りを軽減して配線の接続性の歩留まりを向上させ、開口形成時に要求される高度な半導体素子のマウント精度が不要となる半導体装置を製造することができる。
【選択図】図1
Description
子面を各々有する複数の半導体素子を半導体基板上に形成し、複数の半導体素子が形成された半導体基板上に第1絶縁層を形成し、第1絶縁層の一部を除去して複数の半導体素子の複数の第1電極を露出する複数の第1開口を形成し、半導体基板を切断して複数の半導体素子を個片化し、個片化した複数の半導体素子の回路素子面を上にして、複数の半導体素子を支持板上に載置し、複数の半導体素子の各側部と支持板上とを被覆する第2絶縁層を形成し、第1絶縁層及び前記第2絶縁層の上部に接して複数の半導体素子の複数の第1電極と電気的に接続される配線層を形成すること、を含むことを特徴とする。
実施形態1に係る本発明の半導体装置について図面を参照して説明する。
図1(A)及び図1(B)は実施形態1に係る半導体装置100の概略構成を示す図である。図1(B)は半導体装置100の概略構成を示す平面図、図1(A)は図1(B)に示すA−A´線から見た半導体装置100の断面図である。図1(A)及び図1(B)において、半導体装置100は、支持板1と、支持板1上に載置され、複数の第1電極5が形成された回路素子面を有する半導体素子3と、半導体素子3の回路素子面を被覆し、複数の第1電極5を露出する複数の第1開口9を有する第1絶縁層7と、支持板1の上部と第1絶縁層7が形成された半導体素子3の側部とを被覆する第2絶縁層17と、第1絶縁層7及び第2絶縁層17の上部に接して形成され、複数の第1電極5と電気的に接続される配線層20とを備える。
実施形態2に係る本発明の半導体装置200について図面を参照して説明する。本発明の実施形態2は、前述の実施形態1に係る半導体装置100の上に、さらに複数の第2開口19を有する第3絶縁層27が形成される例を説明するものである。
実施形態3に係る本発明の半導体装置300の構造及び製造方法について図面を参照して説明する。本発明の実施形態3は、前述の実施形態2に係る半導体装置200において、第2電極15を露出する複数の第2開口19を有する第3絶縁層27の上に外部接続用電極30が形成され、さらに個々の半導体装置300に個片化された例を説明するものである。
[半導体装置の製造方法]
実施形態3にかかる半導体装置300の製造方法を図面を参照しながら説明する。図3A(A−1)から図3J(J−2)に、それぞれ実施形態3にかかる本発明の半導体装置300の各製造過程を示す。なお、実施形態3に係る半導体装置300を製造する過程において本件発明の実施形態1及び実施形態2に係る半導体装置100、200をそれぞれ製造するため、合わせて実施形態1及び実施形態2に係る半導体装置を製造する方法についてもここで説明する。
実施形態4に係る本発明の半導体装置400について図面を参照して説明する。本発明
の実施形態4は、前述の実施形態3に係る半導体装置300において、外部接続用電極40が導電性構造物からなる構成例を説明するものである。
実施形態5に係る本発明の半導体装置500について図面を参照して説明する。実施形態5に係る本発明の半導体装置500は、前述の実施形態1から4に係る半導体装置を複数個並列に配置することにより、複数の半導体素子3を搭載可能なマルチチップ構造の半導体装置を説明するものである。
実施形態6に係る本発明の積層型半導体装置600について図面を参照して説明する。本発明の実施形態6は、前述の実施形態1から4に係る半導体装置を複数個積層して配置することにより、複数の半導体素子を搭載可能な構造の立体・積層型の半導体装置を説明するものである。なお、実施形態6に係る積層型半導体装置600は、実施形態1から4に係る半導体装置を複数個積層して配置することにより、複数の半導体素子を搭載可能な構造の立体・積層型の半導体装置とすることに特徴があり、その他の構成は実施形態1から4において説明した構成と同様であるため、その他の構成や半導体装置600の製造方法等に関する図示及び説明は省略する。
つの半導体素子3が搭載されている。具体的な積層構造につて説明する。まず、実施形態1に係る半導体装置100の上に第4絶縁層37が形成され、さらに第4絶縁層37には第2電極15又は配線層20の他の一部を露出する複数の第3開口29が形成されている。なお、この複数の第3開口29を有する第4絶縁層37の製造方法としては、第1、第3絶縁層7、27と同様に、予め第3開口29部分以外にのみ第4絶縁層37の材料となる樹脂等を塗布した後、ポストベークして複数の第3開口29を有する第4絶縁層37を形成してもよいし、あるいは第3開口29部を含む半導体装置の上面全体に第4絶縁層37の材料を塗布した後、第3開口29上の第4絶縁層37のみを部分的に除去して複数の第3開口29を形成してもよい。また、第4絶縁層37の材料としては第1乃至第3絶縁層27の材料として列挙したものを用いてもよい。さらに、第1乃至第4絶縁層7、37の各材料は、全て同一でもよいし、一部のみ同一でもよいし、それぞれ異なるものであってもよい。
実施形態7に係る本発明の積層型半導体装置700について図面を参照して説明する。本発明の実施形態7は、前述の実施形態6に係る積層型半導体装置において、半導体素子3と絶縁層4との間に金属層60を備える例を説明するものである。なお、実施形態7に係る積層型半導体装置700は、実施形態6に係る積層型半導体装置において、半導体素子3と第4絶縁層37との間に金属層60を備えることに特徴があり、その他の構成は実施形態6において説明した構成と同様であるため、その他の構成や積層型半導体装置700の製造方法等に関する図示及び説明は省略する。
てもよい。
Claims (3)
- 支持板と、
複数の第1電極を含む回路素子面を各々有する複数の半導体素子を半導体基板上に形成し、前記複数の半導体素子が形成された半導体基板の上面全体に樹脂からなる絶縁層材料を塗布することによって第1絶縁層を形成し、前記第1絶縁層の一部を除去して前記複数の半導体素子の前記複数の第1電極を露出する複数の第1開口をそれぞれ形成した後に、前記半導体基板を切断して前記複数の半導体素子を個片化し、個片化した前記複数の半導体素子の前記回路素子面を上にして前記支持板上に載置された、複数の半導体素子と、
前記支持板の上部と前記第1絶縁層が形成された半導体素子の側部とを被覆し、前記第1絶縁層は被覆しない第2絶縁層と、
前記第1絶縁層及び第2絶縁層の上部に接して形成され、前記複数の第1電極と第1開口を介して電気的に接続される複数の配線からなる第1配線層と、を備えることを特徴とする半導体装置。 - 前記第1配線層の上に形成され、前記第1配線層の一部である複数の第2電極を露出する複数の第2開口を有する第3絶縁層を備えることを特徴とする請求項1記載の半導体装置。
- 請求項2に記載の半導体装置と、
前記半導体装置上の第3絶縁層の第2開口部の少なくとも1つを露出する第3開口を有し、前記第3絶縁層上面を被覆する領域に形成された金属層と、
前記金属層上に、前記第3開口部を含み、かつ前記第2配線層の一部を露出する第4開口部を除いて全面に形成された絶縁体樹脂と、
複数の第3電極を含む回路素子面を各々有する複数の第2半導体素子を第2半導体基板上に形成し、前記複数の第2半導体素子が形成された第2半導体基板の上面全体に絶縁層材料を塗布することによって第4絶縁層を形成し、前記第4絶縁層の一部を除去して前記複数の第2半導体素子の前記複数の第3電極を露出する複数の第5開口をそれぞれ形成し、前記第2半導体基板を切断して個片化した第2半導体素子と、
前記個片化した第2半導体素子は前記絶縁体樹脂を介して積層され、
前記絶縁体樹脂は前記個片化した第2半導体素子の側部を充填するが上部は充填せず、
前記個片化した第2半導体素子及び前記絶縁体樹脂の上部に接して形成され、前記複数の第3電極と第5開口を介して電気的に接続される複数の配線からなる第2配線層と、
前記第2、第3、第4の開口部内に形成され、前記半導体装置内に有されている第1配線層と、前記第2配線層を電気的に接続する複数の導電層と、
前記個片化した第2半導体素子及び前記第2配線層の上部に形成され、前記第2配線層の一部を露出する複数の第6開口を有する第5絶縁層と、を備えることを特徴とする積層型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013062791A JP5606569B2 (ja) | 2013-03-25 | 2013-03-25 | 半導体装置及び積層型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013062791A JP5606569B2 (ja) | 2013-03-25 | 2013-03-25 | 半導体装置及び積層型半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010214306A Division JP5606243B2 (ja) | 2010-09-24 | 2010-09-24 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013128149A true JP2013128149A (ja) | 2013-06-27 |
JP5606569B2 JP5606569B2 (ja) | 2014-10-15 |
Family
ID=48778458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013062791A Active JP5606569B2 (ja) | 2013-03-25 | 2013-03-25 | 半導体装置及び積層型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5606569B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09283697A (ja) * | 1996-04-18 | 1997-10-31 | Nec Corp | スタックモジュール |
JP2004095836A (ja) * | 2002-08-30 | 2004-03-25 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2006128597A (ja) * | 2004-10-26 | 2006-05-18 | Advanced Chip Engineering Technology Inc | チップサイズパッケージの構造、及びその形成方法 |
JP2006203079A (ja) * | 2005-01-21 | 2006-08-03 | Sharp Corp | 半導体装置および半導体装置の製造方法 |
-
2013
- 2013-03-25 JP JP2013062791A patent/JP5606569B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09283697A (ja) * | 1996-04-18 | 1997-10-31 | Nec Corp | スタックモジュール |
JP2004095836A (ja) * | 2002-08-30 | 2004-03-25 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2006128597A (ja) * | 2004-10-26 | 2006-05-18 | Advanced Chip Engineering Technology Inc | チップサイズパッケージの構造、及びその形成方法 |
JP2006203079A (ja) * | 2005-01-21 | 2006-08-03 | Sharp Corp | 半導体装置および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5606569B2 (ja) | 2014-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5635247B2 (ja) | マルチチップモジュール | |
US8053275B2 (en) | Semiconductor device having double side electrode structure and method of producing the same | |
JP5143451B2 (ja) | 半導体装置及びその製造方法 | |
TWI694612B (zh) | 半導體模組 | |
JP6606331B2 (ja) | 電子装置 | |
JP2013110151A (ja) | 半導体チップ及び半導体装置 | |
JP7267767B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2018190900A (ja) | 半導体装置 | |
JP2018022824A (ja) | 電子部品内蔵基板及びその製造方法と電子部品装置 | |
KR101676225B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP6439046B2 (ja) | 半導体装置 | |
JP6417142B2 (ja) | 半導体装置及びその製造方法 | |
JP2010109274A (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
US20140167276A1 (en) | Substrate for semiconductor package, semiconductor package using the substrate, and method of manufacturing the semiconductor package | |
JP4887170B2 (ja) | 半導体装置の製造方法 | |
JP2016157901A (ja) | 電子装置 | |
JP5606569B2 (ja) | 半導体装置及び積層型半導体装置 | |
JP2018088505A (ja) | 半導体装置およびその製造方法 | |
JP2005044989A (ja) | 半導体パッケージ及びその製造方法 | |
JP6678196B2 (ja) | 半導体装置及び配線構造体の製造方法 | |
JP2011029370A (ja) | 積層型半導体装置及びその製造方法 | |
JP2012199283A (ja) | 半導体装置 | |
JP2011061055A (ja) | 半導体装置の製造方法 | |
JP5165006B2 (ja) | 半導体装置の製造方法 | |
JP2022058973A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130327 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131008 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140819 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140826 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5606569 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |