JP2006186019A - 回路装置およびその製造方法 - Google Patents

Abstract

【課題】 外部電極１５の接続構造が強化された回路装置を提供すること。
【解決手段】 本形態の回路装置１０Ａでは、ボンディングパッド１１Ａおよびダイパッド１１Ｂから成る導電パターン１１と、ダイパッド１１Ｂに固着された半導体素子１２Ａと、導電パターン１１の裏面を露出させて回路素子および導電パターン１１を封止する封止樹脂１３とを具備する。更に、封止樹脂１３から露出する導電パターン１１の裏面には、外部に突出する突起部１１Ｃが設けられている。従って、外部電極１５の接続構造は向上されている。
【選択図】図１

Description

本発明は回路装置に関し、特に、外部接続用の電極を装置の下面に具備する回路装置およびその製造方法に関するものである。

従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。例えば、回路装置として半導体装置を例にして述べると、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰが開発されている。

図１２は、支持基板として基板６５を採用した、チップサイズよりも若干大きいＣＳＰ６６を示すものである。ここでは基板６５にトランジスタチップＴが実装されたものとして説明していく。

この基板６５の表面には、第１の電極６７、第２の電極６８およびダイパッド６９が形成され、裏面には第１の裏面電極７０Ａと第２の裏面電極７０Ｂが形成されている。そしてスルーホールＴＨを介して、第１の電極６７と第１の裏面電極７０Ａが接続されている。更にスルーホールＴＨを介して、第２の電極６８と第２の裏面電極７０Ｂが電気的に接続されている。

ダイパッド６９にはトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極６７が金属細線７２を介して接続される。更に、トランジスタのベース電極と第２の電極６８が金属細線７２を介して接続されている。トランジスタチップＴを覆うように基板６５に樹脂層７３が設けられている。

また、上記したようなＣＳＰ等の回路装置では、外部との電気信号の授受を行うために、装置の裏面に半田等から成る外部電極７６が形成される（例えば、下記特許文献１を参照。）。そして、ＣＳＰ６６は、実装基板７７の表面に形成された導電路７８に、外部電極７６を介して固着されていた。
特開平１１−２７４３６１号公報

しかしながら、上述したＣＳＰでは、平坦面と成っている裏面電極７０の裏面に、外部電極７６が付着されていた。従って、外部電極７６に熱応力が作用すると、外部電極７６と裏面電極７０との境界にクラックが発生し、接続信頼性が低下してしまう問題があった。特に、ＣＳＰ６６と実装基板７７との熱膨張係数が大きく異なる場合や、使用状況下の温度変化が大きい場合においては、上述した問題が顕著に発生する。

従って、本発明の主な目的は、導電パターンと外部電極とが接着する強度を向上させた回路装置およびその製造方法を提供することにある。

本発明の回路装置は、回路素子と、前記回路素子と電気的に接続されてパッドを形成する導電パターンとを具備し、前記パッドの裏面に、外部に突出する突起部を設けることを特徴とする。

更に本発明の回路装置は、回路素子と、前記回路素子と電気的に接続されてパッドを形成する導電パターンと、前記導電パターンの裏面を露出させて前記回路素子および前記導電パターンを被覆する封止樹脂とを具備し、前記パッドの裏面に、外部に突出する突起部を設けることを特徴とする。

更に本発明の回路装置では、前記突起部は、円柱状、リング状、三つ葉状または角柱状に形成されることを特徴とする。

更に本発明の回路装置では、前記導電パターンは、多層の配線構造を有することを特徴とする。

更に本発明の回路装置では、前記突起部が埋め込まれるように、前記パッドの裏面に外部電極を形成することを特徴とする。

本発明の回路装置の製造方法は、回路素子を導電パターンに電気的に接続する工程と、前記回路素子が封止されるように封止樹脂を形成する工程と、前記導電パターンから成るパッドの裏面に、外部に突出する突起部を設ける工程とを具備することを特徴とする。

本発明の回路装置の製造方法は、導電箔の表面に分離溝を設けることにより、導電パターンを凸状に形成する工程と、前記導電パターンに回路素子を電気的に接続する工程と、前記分離溝に充填され前記回路素子が被覆されるように封止樹脂を形成する工程と、前記分離溝に充填された前記封止樹脂が露出されるまで前記導電箔を裏面から除去して前記導電パターンを分離し、前記導電パターンから成るパッドの露出面に、外部に突出する突起部を設ける工程とを具備することを特徴とする。

更に本発明の回路装置の製造方法では、エッチングにより前記突起部を形成することを特徴とする。

更に本発明の回路装置の製造方法では、メッキ処理により前記突起部を形成することを特徴とする。

更に本発明の回路装置の製造方法では、前記突起部が埋め込まれるように、前記パッドの裏面に外部電極を形成することを特徴とする。

更に本発明の回路装置の製造方法では、前記導電パターンを分離すると同時に、前記突起部を形成することを特徴とする。

本発明の回路装置に依れば、パッドの裏面から外部に突出する突起部に、ロウ材等から成る外部電極を付着させることができる。従って、パッドと外部電極との接続強度が強化され、両者の接続信頼性を向上させることができる。

本発明の回路装置の製造方法に依れば、導電箔を裏面から除去して各導電路を分離する工程に於いて、同時に突起部を形成することが可能となる。従って、工数の増加を伴わずに、突起部を形成することが可能となる。更に、突起部は、エッチングまたはメッキ法のいずれを用いても形成することができる。

＜第１の実施の形態＞
図１を参照して、本形態の回路装置１０Ａの構成を説明する。図１（Ａ）は回路装置１０Ａの断面図であり、図１（Ｂ）は回路装置１０Ａを裏面から見た平面図である。図１（Ｃ）および図１（Ｄ）は、突起部１１Ｃを拡大した斜視図である。

図１（Ａ）および図１（Ｂ）を参照して、本形態の回路装置１０Ａでは、ボンディングパッド１１Ａおよびダイパッド１１Ｂから成る導電パターン１１と、ダイパッド１１Ｂに固着された半導体素子１２Ａと、導電パターン１１の裏面を露出させて半導体素子１２Ａおよび導電パターン１１を封止する封止樹脂１３とを具備する。更に、封止樹脂１３から露出する導電パターン１１の裏面には、外部に突出する突起部１１Ｃが設けられている。

導電パターン１１はロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択される。具体的には、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が、導電パターン１１の材料として採用される。ここでは、導電パターン１１は裏面を露出させて封止樹脂１３に埋め込まれた構造になっており、分離溝１７により電気的に分離されている。導電パターン１１はエッチングにより形成され、その側面は湾曲面に形成されている。

更に、導電パターン１１は、中央部付近に配置されたダイパッド１１Ｂと、ダイパッド１１Ｂを囲むよう配置された複数個のボンディングパッド１１Ａとから成る。ダイパッド１１Ｂの上面には、半田等の固着材２０を介して、半導体素子１２Ａが固着されている。半導体素子１２Ａの表面に設けられた電極と、ボンディングパッド１１Ａとは、金属細線１４を介して接続される。各導電パターン１１の間に設けられる分離溝１７の幅は、例えば１５０μｍ程度である。

回路素子としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子１２Ａ、チップコンデンサ、チップ抵抗等のチップ素子である。これらの回路素子は、固着材２０を介して導電パターン１１の表面に固着される。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。ここでは、フェイスアップで実装された半導体素子１２Ａが採用されている。更に、複数個の回路素子から成るシステムが構成されてもよい。

封止樹脂１３は、導電パターン１１の裏面を露出させて半導体素子１２Ａ、金属細線１４および導電パターン１１を被覆している。封止樹脂１３としては、熱硬化性樹脂または熱可塑性樹脂を採用することができる。本発明の回路装置１０Ａは、封止樹脂１３により全体が支持されている。また、各導電パターン１１を分離する分離溝１７には封止樹脂１３が充填されている。

分離溝１７は、各導電パターン１１の間に設けられて、各導電パターン１１を電気的に分離する働きを有する。そして、分離溝１７の幅は、基本的にどの箇所でもその幅が均一に形成され、例えば、１５０μｍ程度以上である。換言すると、各導電パターン１１は、等間隔に離間されている。

図１（Ａ）を参照して、ボンディングパッド１１Ａおよびダイパッド１１Ｂを構成する導電パターン１１の裏面には、外部に突出する突起部１１Ｃが設けられている。突起部１１Ｃは、導電パターン１１の裏面から一体に外部に突出する部位である。突起部１１Ｃは、例えば、導電パターン１１の裏面から、５０μｍ〜９０μｍ程度の厚みで外部に突出する。それに対して、被覆樹脂１６の厚みは２０μｍ程度である。このことから、突起部１１Ｃの先端部は、被覆樹脂１６の裏面よりも下方に突出する。

外部電極１５は、封止樹脂１３から露出する導電パターン１１の裏面に付着されている。外部電極１５の材料としては、鉛共晶半田、鉛フリー半田、銀ペースト、銅ペースト等を採用することができる。

本形態では、突起部１１Ｃが埋め込まれるように外部電極１５が形成されている。従って、外部電極１５に熱応力が作用しても、外部電極１５に埋め込まれた突起部１１Ｃにより、熱応力は外部電極１５全体に分散される。このことから、導電パターン１１と外部電極１５との接続信頼性が向上されている。更に、導電パターン１１の裏面が平坦面である場合と比較すると、導電パターン１１の裏面と外部電極１５とが密着する面積が増大し、両者の密着強度が向上される。突起部１１Ｃは、エッチングまたはメッキにより形成される。

ここでは、外部電極１５によるＢＧＡ（Ball Grid Array）が形成されているが、外部電極１５を省いた構成でも良い。外部電極１５が省かれた場合は、裏面に露出するパッドによるＬＧＡ（Land Grid Array）が形成される。

被覆樹脂１６は、導電パターン１１が露出する回路装置１０Ａの裏面を被覆している。そして、外部電極１５が形成される領域の被覆樹脂１６は部分的に除去されて開口部１８が形成されている。

図１（Ｂ）を参照して、回路装置１０Ａの裏面には、被覆樹脂１６を部分的に除去することにより、円形の開口部１８が形成されている。開口部１８の径Ｄ１は、例えば０．５ｍｍ程度である。ここでは、中央部に配置されたダイパッド１１Ｂの裏面にマトリックス状に複数個の開口部１８が設けられている。更に、周辺部に配置されたボンディングパッド１１Ａの裏面にも、開口部１８が形成されている。突起部１１Ｃは、個々の開口部１８の中央部に配置され、その径Ｄ２は例えば０．１ｍｍ程度である。

図１（Ｃ）は、突起部１１Ｃの形状を示す斜視図である。図１（Ｃ）を参照して、ここでは、開口部１８から露出する導電パターン１１から、円柱状の突起部１１Ｃが形成されている。

図１（Ｄ）を参照して、ここではリング状の形状を有する突起部１１Ｃが形成されている。突起部１１Ｃをこのような形状にすることにより、導電パターン１１の裏面と外部電極１５とが接触する面積を更に増大し、両者の接合強度が向上する。また、突起部の形状は、上記した形状以外も採用可能であり、例えば三つ葉形状、角柱状等にすることもできる。

図２を参照して、上述した回路装置１０Ａは、外部電極１５を介して、実装基板２４の表面に形成された導電路２４Ａに固着されている。回路装置１０Ａの実装は、外部電極１５を溶融させるリフロー工程により行うことができる。

回路装置１０Ａと実装基板２４との熱膨張係数が異なると、使用状況下の温度変化等により、両者を接合させる外部電極１５には熱応力が作用する。本形態では、突起部１１Ｃが埋め込まれるように、導電パターン１１の裏面に外部電極１５が付着している。従って、熱応力により、導電パターン１１の裏面と外部電極１５との境界にクラックが発生するのが抑制されている。

図２（Ｂ）を参照して、本形態では、導電パターン１１の裏面と外部電極１５との境界にクラックＫが発生した場合でも、両者の電気的接続を確保することができる。ここでは、外部電極１５の左側の端部からクラックＫが発生した場合を示している。即ち、左端から発生したクラックＫは、外部電極１５に埋め込まれた突起部１１Ｃにより、その進行が阻まれている。従って、クラックＫは右端まで進行しないので、導電パターン１１と外部電極１５との導通は確保されている。特に、外部電極１５として鉛フリー半田を採用した場合は、鉛フリー半田は比較的脆い材料であることから、本形態の構成により外部電極１５の接続信頼性を向上させることができる。

更に、本形態では、外部電極１５に突起部１１Ｃが埋め込まれた構成にすることにより、埋め込まれる突起部１１Ｃの体積に応じて、外部電極１５を構成する半田の量が低減される。外部電極１５を構成する半田の使用量が低減されることにより、各外部電極１５の高さのバラツキを少なくすることができる。また、半田ブリッジの危険性を低減させることができる。更に、外部電極１５の高さが低くなるので、実装された状態の回路装置１０Ａの高さを低くすることが可能となり、回路装置１０Ａを安定した状態で実装することができる。

図２（Ｃ）を参照して、ここでは、実装基板２４の表面に形成された導電路２４Ａの表面に、突起部１１Ｃの裏面が当接している。この構成により、半導体装置１０Ａと実装基板２４Ａとが離間する距離（スタンドオフ）を所定の値に確保することができる。従って、実装時に於ける半導体装置１０Ａの傾き等が抑止される。

また、実装基板２４側の導電路２４Ａと外部電極１５との接続信頼性を向上させるために、外部電極１５が形成される箇所の導電路２４Ａの表面に、突起部１１Ｃを設けても良い。

図３の断面図を参照して、他の形態の回路装置１０Ｂの構造を説明する。

回路装置１０Ｂでは、多層の配線構造が形成されている。ここでは、絶縁層２１を介して、第１の配線層２２および第２の配線層２３が積層されている。また、第１の配線層２２と第２の配線層２３とは、絶縁層２１を貫通する接続部１９により所望の箇所にて電気的に接続されている。

第１の配線層２２には、固着材２０を介して、半導体素子１２Ａやチップ素子１２Ｂが固着される。

第２の配線層２３の裏面には、半田等のロウ材から成る外部電極１５が付着される。また、外部電極１５が形成される領域を除いて、第２の配線層２３は被覆樹脂１６により被覆されている。外部電極１５が付着される箇所のパッド２３Ａの裏面には、突起部１１Ｃが形成されている。突起部１１Ｃが埋め込まれるように外部電極１５が形成されることで、パッド２３Ａと外部電極１５との接合強度が向上されている。

図４を参照して、突起部１１Ｃの作用を確認するために行った実験結果を説明する。図４（Ａ）は突起部１１Ｃを裏面に有する回路装置１０Ａの断面図であり、図３（Ｂ）は比較対象である回路装置１０Ｄの断面図であり、図３（Ｃ）は実験結果を示すグラフである。

具体的な実験内容は、先ず、本形態の回路装置１０Ａおよび比較対象の回路装置１０Ｄの両方を実装基板に固着する。ここでは、それぞれの回路装置を１１個づつ実装基板に固着した。次に、各々の回路装置に対してヒートショックを行い、接続不良が発生する回路装置の個数を数える。ここで、ヒートショックとは、急激な温度変化を回路装置に対して与える実験のことである。例えば、回路装置を取り巻く雰囲気の温度を数十分毎に、−４０℃から１２５℃程度の範囲で急激に変化させる。ヒートショックを行うことにより、回路装置の接続信頼性を確認することができる。

また、本形態の回路装置１０Ａと比較対象の回路装置１０Ｄとの相違点は、突起部１１Ｃの有無のみである。即ち、回路装置１０Ａは突起部１１Ｃを具備し、回路装置１０Ｄは突起部１１Ｃを有さない。従って、上記のヒートショック試験を行うことにより、突起部１１Ｃの作用を確認することができる。

図４（Ｃ）のグラフを参照して、ヒートショックを行った結果を説明する。このグラフの横軸はヒートショックを行った回数を示し、縦軸は不良が発生した個数を示している。グラフにて点線で示す結果は、グラフに示す点線は、突起部１１Ｃを有さない比較対象である回路装置１０Ｄの結果を示している。また、実線にて示す結果は、突起部１１Ｃを有する本形態の回路装置１０Ａの結果を示している。

比較対象の回路装置１０Ｄでは、ヒートショックが３００回程度から不良が発生し、５００回では、１０個の回路装置が接続不良となった。即ち、ヒートショックを５００回程度行うと、殆どの回路装置１０Ｄにて、外部電極１５が導電パターン１１の裏面から剥離した。

本形態の回路装置１０Ａでは、ヒートショックが４５０回までは、全く接続不良が発生しなかった。また、ヒートショックを５００回行った時点で、１つの不良が発生した。

回路装置１０Ａと回路装置１０Ｄとの実験結果を比較すると、本形態の回路装置１０Ａの方が、ヒートショックに対して接続不良が発生しないことが判った。また、回路装置１０Ａと回路装置１０Ｄとの際は、突起部１１Ｃの有無のみである。このことから、突起部１１Ｃを設けることにより、外部電極１５と導電パターン１１との接続信頼性が向上することが確認された。上記の実験では、図１に示すような単層の配線構造を有する回路装置１０Ａが対象であったが、図３に示すような多層の配線構造を有する回路装置１０Ｂでも同様の効果を得ることができる。

＜第２の実施の形態＞
次に、図５から図１０を参照して、図１に示した単層の導電パターン１１を有する回路装置１０Ａの製造方法を説明する。

本発明の第１の工程は、図５から図６に示すように、導電箔４０に分離溝１７を形成することにより凸状に突出する導電パターン１１を形成することにある。

本工程では、図５（Ａ）の如く、シート状の導電箔４０を用意する。この導電箔４０は、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。導電箔の厚さは、後のエッチングを考慮すると１００μｍ〜３００μｍ程度が好ましい。具体的には、図５（Ｂ）に示す如く、短冊状の導電箔４０に多数のユニットが形成されるブロック４２が４〜５個離間して並べられる。各ブロック４２間にはスリット４３が設けられ、モールド工程等での加熱処理で発生する導電箔４０の応力を吸収する。また導電箔４０の上下周端にはインデックス孔４４が一定の間隔で設けられ、各工程での位置決めに用いられる。

まず、図５（Ａ）に示す如く、導電箔４０の上に、耐エッチングマスクであるレジストＰＲを形成する。レジストＰＲは、形成予定の分離溝１７に対応する領域の導電箔４０の表面が露出するようにパターンニングされている。このレジストＰＲをエッチングマスクとしてウェットエッチングを行うことにより、レジストＰＲから露出する導電箔４０がエッチングされて分離溝１７が形成される。

図６を参照して、この工程で形成される具体的な導電パターン１１の形状を説明する。図６（Ａ）は分離溝１７が形成された導電箔４０の断面図であり、図６（Ｂ）はその平面図である。

図６（Ａ）を参照して、導電箔４０の表面に分離溝１７が形成されることにより、凸状に突出した導電パターン１１が形成されている。ここでは、ダイパッド１１Ｂおよびボンディングパッド１１Ａから成る導電パターン１１が形成されている。

図６（Ｂ）に具体的な導電パターン１１を示す。本図は図５（Ｂ）で示したブロック４２の１個を拡大したもの対応する。点線で囲まれた部分の１個が１つのユニット４５である。１つのブロック４２にはマトリックス状に複数のユニット４５が配列され、各ユニット４５毎に同一の導電パターン１１が設けられている。ここでは、２行２列の４個のユニット４５が形成されているが、更に多数個のユニット４５を形成することも可能である。また、本工程が終了した後に、レジストＰＲは剥離される。

個々のユニット４５では、中央部にランド状のダイパッド１１Ｂが形成され、このダイパッド１１Ｂを囲むように複数個のボンディングパッド１１Ａが形成されている。

本発明の第２の工程は、図７（Ａ）の断面図および図７（Ｂ）の平面図に示す如く、固着材２０を介して回路素子を導電パターン１１に固着することにある。

回路素子１２としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。ここでは、半導体素子１２Ａの裏面が固着材２０を介してダイパッド１１Ｂの表面に固着されている。固着材２０としては、半田等のロウ材または導電性ペーストを用いることができる。更には、エポキシ樹脂等の絶縁性接着剤を、固着材２０として採用することもできる。

本発明の第３の工程は、図８に示す如く、半導体素子１２Ａが被覆されて、分離溝１７に充填されるように封止樹脂１３を形成することにある。

本工程では、封止樹脂１３は半導体素子１２Ａおよび複数の導電パターン１１を被覆し、導電パターン１１間の分離溝１７には封止樹脂１３が充填される。また、封止樹脂１３は、導電パターン１１側面の湾曲構造と嵌合して強固に結合する。

本発明の第４の工程は、図９に示す如く、各導電パターン１１を電気的に分離し、更に、導電パターン１１の裏面から一体に突出する突起部１１Ｃを形成する。図９（Ａ）は導電箔４０の裏面にレジストＰＲが形成された状態を示す断面図である。図９（Ｂ）はこの状態の導電箔４０の裏面を示す平面図である。図９（Ｃ）は本工程にてエッチングを行った後の状態を示す断面図である。

図９（Ａ）を参照して、突起部１１Ｃが形成予定の導電箔４０の裏面は、レジストＰＲにより被覆されている。また、レジストＰＲを形成する前に、導電箔４０の裏面を全面的にエッチングしてもよい。このことにより、本工程にて形成される突起部１１Ｃの高さを制御することができる。即ち、導電箔４０を裏面からエッチングにより薄くすることで、後の工程にて形成される突起部１１Ｃが低くなる。

図９（Ｂ）は、導電箔４０を裏面から見た平面図である。ここでは、形成される導電パターン１１を点線で示している。この図を参照して、各ユニット４５を構成するボンディングパッド１１Ａおよびダイパッド１１Ｂの裏面は、レジストＰＲにより部分的に被覆されている。ここでは、円形の形状を有するレジストＰＲが形成されているが、レジストＰＲは他の形状でも良い。上述したように、リング状、三つ葉状等の形状でも良い。この状態で、分離溝４０に充填された封止樹脂１３が露出するまで、導電箔４０を裏面からエッチングする。

図９（Ｃ）にエッチングを行った後の断面形状を示す。ここでは、分離溝１７に充填された封止樹脂１３が露出するまでエッチングを行うことにより、各導電パターン１１が分離されている。更に、レジストＰＲにより被覆された部分の導電箔４０はエッチングされず、この部分が突起部１１Ｃと成っている。本工程が終了した後は、レジストＰＲは剥離される。

更に本工程では、エッチングにより導電パターン１１の分離と突起部１１Ｃの形成を同時に行える利点がある。従って、工数の増加を伴わずに突起部を形成することができる。

また、エッチング以外の方法により突起部１１Ｃを形成することも可能である。具体的には、メッキ処理により突起部１１Ｃを形成することができる。この場合は、導電箔４０の裏面をエッチングにより全面的に除去して、各導電パターン１１を電気的に分離する。次に、メッキレジストを用いて選択的にメッキ処理を行い、各導電パターン１１の裏面に突起部１１Ｃを形成する。

本発明の第５の工程は、図１０に示す如く、封止樹脂１３を各ユニット４５毎にダイシングにより分離することにある。図１０（Ａ）は本工程の断面図であり、図１０（Ｂ）は本工程の平面図である。

図１０（Ａ）を参照して、導電パターン１１が露出する封止樹脂１３の裏面は被覆樹脂１６により被覆される。被覆樹脂１６を部分的に除去することにより開口部１８が形成され、開口部１８から露出する導電パターン１１の裏面には外部電極１５が付着される。外部電極１５の材料としては、半田等や導電性ペーストが採用される。また、突起部１１Ｃは外部電極１５に埋め込まれているので、導電パターン１１と外部電極１５との接続強度は向上されている。

図１０（Ｂ）を参照して、本工程では、ブレード４９で各ユニット４５間のダイシングラインＤに沿って封止樹脂１３をダイシングし、個別の回路装置に分離する。ダイシングラインには分離溝に充填された封止樹脂１３しか存在しないので、ブレード４９の摩耗は少ない。更に、金属バリも発生せず極めて正確な外形にダイシングできる。

＜第３の実施の形態＞
本形態では、図１１を参照して、図３に示した多層の配線構造を有する回路装置１０Ｂの製造方法を説明する。

図１１（Ａ）を参照して、先ず、第１の導電膜３０と第２の導電膜３１とが絶縁層２１を介して積層される。第１の導電膜３０と第２の導電膜３１とは、絶縁層２１を貫通する接続部１９により所定の箇所にて接続されている。ここで、第１の導電膜３０および第２の導電膜３１の厚みは、例えば１０μｍ〜５０μｍの範囲である。また、絶縁層２１の厚みは、例えば１０μｍ〜１００μｍの範囲である。そして、突起部１１Ｃが形成予定の領域を除いて、第２の導電箔３１の裏面が、メッキレジストＰＲ１により被覆される。そしてメッキ処理を行うことにより、第２の導電箔３１の裏面に突起部１１Ｃが形成される。メッキ処理としては、電解メッキまたは無電界メッキのどちらでも良い。

図１１（Ｂ）を参照して、上記メッキ処理により所望の箇所に突起部１１Ｃが形成される。また、メッキ処理を行った後に、レジストＰＲ１は剥離して除去される。ここで、突起部１１Ｃは、エッチングにより形成することも可能である。

図１１（Ｃ）および図１１（Ｄ）を参照して、次に、レジストＰＲ２およびレジストＰＲ３を介したエッチングにより、第１の導電膜３０および第２の導電膜３１をパターニングする。このエッチングにより、第１の配線層２２および第２の配線層２３が形成される。

図１１（Ｅ）を参照して、次に、第１の配線層２２に回路素子を固着する。ここでは、半導体素子１２Ａの裏面が固着材２０を介して第１の配線層２２に固着される。そして、チップ素子１２Ｂの両端の電極も、固着材２０を介して第１の配線層２２に固着される。更に、回路素子が被覆されるように封止樹脂１３を形成する。

図１１（Ｆ）を参照して、次に、第２の配線層２３を被覆樹脂１６により被覆する。更に、被覆樹脂１６から露出する第２の配線層２３の裏面に、外部電極１５を付着させる。ここでは、突起部１１Ｃが外部電極１５に埋め込まれるので、第２の配線層２３と外部電極１５とが接合する強度が向上されている。

本発明の回路装置を示す（Ａ）断面図、（Ｂ）平面図、（Ｃ）斜視図、（Ｄ）斜視図である。 本発明の回路装置を示す（Ａ）断面図、（Ｂ）断面図、（Ｃ）断面図である。 本発明の回路装置を示す断面図である。 本発明の回路装置を示す（Ａ）断面図、（Ｂ）比較対象の回路装置を示す断面図、（Ｃ）実験結果を示すグラフである。 本発明の回路装置の製造方法を示す（Ａ）断面図、（Ｂ）平面図である。 本発明の回路装置の製造方法を示す（Ａ）断面図、（Ｂ）平面図である。 本発明の回路装置の製造方法を示す（Ａ）断面図、（Ｂ）平面図である。 本発明の回路装置の製造方法を示す断面図である。 本発明の回路装置の製造方法を示す（Ａ）断面図、（Ｂ）平面図、（Ｃ）断面図である。 本発明の回路装置の製造方法を示す（Ａ）断面図、（Ｂ）平面図である。 本発明の回路装置の製造方法を示す（Ａ）−（Ｆ）断面図である。 従来の回路装置を示す断面図である。

符号の説明

１０Ａ 回路装置
１０Ｂ 回路装置
１１ 導電パターン
１１Ａ ボンディングパッド
１１Ｂ ダイパッド
１２Ａ 半導体素子
１２Ｂ チップ素子
１３ 封止樹脂
１４ 金属細線
１５ 外部電極
１６ 被覆樹脂
１７ 分離溝
１８ 開口部
１９ 接続部
２０ 固着材
２１ 絶縁層
２３Ａ パッド
２３Ｃ 突起部

Claims (11)

1. 回路素子と、前記回路素子と電気的に接続されてパッドを形成する導電パターンとを具備し、
   前記パッドの裏面に、外部に突出する突起部を設けることを特徴とする回路装置。
2. 回路素子と、前記回路素子と電気的に接続されてパッドを形成する導電パターンと、前記導電パターンの裏面を露出させて前記回路素子および前記導電パターンを被覆する封止樹脂とを具備し、
   前記パッドの裏面に、外部に突出する突起部を設けることを特徴とする回路装置。
3. 前記突起部は、円柱状、リング状、三つ葉状または角柱状に形成されることを特徴とする請求項１または請求項２記載の回路装置。
4. 前記導電パターンは、多層の配線構造を有することを特徴とする請求項１記載の回路装置。
5. 前記突起部が埋め込まれるように、前記パッドの裏面に外部電極を形成することを特徴とする請求項１または請求項２記載の回路装置。
6. 回路素子を導電パターンに電気的に接続する工程と、
   前記回路素子が封止されるように封止樹脂を形成する工程と、
   前記導電パターンから成るパッドの裏面に、外部に突出する突起部を設ける工程とを具備することを特徴とする回路装置の製造方法。
7. 導電箔の表面に分離溝を設けることにより、導電パターンを凸状に形成する工程と、
   前記導電パターンに回路素子を電気的に接続する工程と、
   前記分離溝に充填され前記回路素子が被覆されるように封止樹脂を形成する工程と、
   前記分離溝に充填された前記封止樹脂が露出されるまで前記導電箔を裏面から除去して前記導電パターンを分離し、前記導電パターンから成るパッドの露出面に、外部に突出する突起部を設ける工程とを具備することを特徴とする回路装置の製造方法。
8. エッチングにより前記突起部を形成することを特徴とする請求項６または請求項７記載の回路装置の製造方法。
9. メッキ処理により前記突起部を形成することを特徴とする請求項６または請求項７記載の回路装置の製造方法。
10. 前記突起部が埋め込まれるように、前記パッドの裏面に外部電極を形成することを特徴とする請求項６または請求項７記載の回路装置の製造方法。
11. 前記導電パターンを分離すると同時に、前記突起部を形成することを特徴とする請求項７記載の回路装置の製造方法。
    
    
    

Images