JP4049145B2 - 電子部品の実装方法 - Google Patents
電子部品の実装方法 Download PDFInfo
- Publication number
- JP4049145B2 JP4049145B2 JP2004310346A JP2004310346A JP4049145B2 JP 4049145 B2 JP4049145 B2 JP 4049145B2 JP 2004310346 A JP2004310346 A JP 2004310346A JP 2004310346 A JP2004310346 A JP 2004310346A JP 4049145 B2 JP4049145 B2 JP 4049145B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- chip
- electronic component
- wiring board
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Description
以下、本発明を図に示す参考例について説明する。図1は本発明の参考例に係る電子部品の実装構造を示す概略断面図である。図1においては、電子部品としてのICチップ10を2個、配線基板としての積層基板20にフリップチップ実装した状態を示している。
本発明の実施形態に係る電子部品の実装方法における注入工程を、図4に示す。上記参考例では、樹脂の注入工程にて、ICチップ10と積層基板20との対向間における樹脂41の粘性を、それ以外の部位における樹脂41の粘性よりも低くすることで、ICチップ10の外周側への樹脂41の拡がりを抑制するものであった。
なお、アンダーフィル材となる樹脂41としては、上記したエポキシ樹脂にフィラーとしてのシリカを含有させたもの以外にも、主剤として、エポキシ樹脂やアクリル樹脂等を用い、主剤に混ぜるフィラーとして、シリカやアルミナ等を用いることができ、これら主剤およびフィラーを適宜選択すればよい。
20 積層基板
41 樹脂
Claims (6)
- 電子部品(10)を配線基板(20)上に搭載し接続した後、前記電子部品の外周から前記電子部品と前記配線基板との間に、樹脂(41)を注入して充填するようにした電子部品の実装方法において、前記電子部品を前記配線基板よりも下側に位置させた状態で前記樹脂の注入を行うことを特徴とする電子部品の実装方法。
- 前記樹脂(41)の注入を行う際に、前記配線基板(20)を傾けることを特徴とする請求項1に記載の電子部品の実装方法。
- 前記樹脂(41)の注入を行う際に、前記電子部品(10)を冷却し且つ前記配線基板(20)を加熱することを特徴とする請求項1または2に記載の電子部品の実装方法。
- 前記電子部品(10)における前記樹脂(41)は充填される面には、予め絶縁層(10a)が形成されていることを特徴とする請求項1乃至3の何れか1つに記載の電子部品の実装方法。
- 前記絶縁層(10a)はポリイミドから構成されおり、前記配線基板(20)はセラミックから構成されていることを特徴とする請求項4に記載の電子部品の実装方法。
- 前記樹脂(41)にはフィラー(41a)が混合されていることを特徴とする請求項1乃至5の何れか1つに記載の電子部品の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004310346A JP4049145B2 (ja) | 2001-03-26 | 2004-10-26 | 電子部品の実装方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001088593 | 2001-03-26 | ||
JP2004310346A JP4049145B2 (ja) | 2001-03-26 | 2004-10-26 | 電子部品の実装方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002057339A Division JP3664140B2 (ja) | 2001-03-26 | 2002-03-04 | 電子部品の実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005045284A JP2005045284A (ja) | 2005-02-17 |
JP4049145B2 true JP4049145B2 (ja) | 2008-02-20 |
Family
ID=34277000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004310346A Expired - Fee Related JP4049145B2 (ja) | 2001-03-26 | 2004-10-26 | 電子部品の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4049145B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4556788B2 (ja) * | 2005-07-01 | 2010-10-06 | パナソニック株式会社 | 多段電子部品の製造方法 |
JP4968273B2 (ja) * | 2009-02-19 | 2012-07-04 | パナソニック株式会社 | 電子部品実装体および樹脂塗布方法 |
WO2011148915A1 (ja) | 2010-05-26 | 2011-12-01 | 株式会社村田製作所 | モジュール基板およびその製造方法 |
CN101894690B (zh) * | 2010-06-30 | 2012-01-25 | 太原风华信息装备股份有限公司 | 壳式封装电容器环氧灌注机构 |
-
2004
- 2004-10-26 JP JP2004310346A patent/JP4049145B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005045284A (ja) | 2005-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2825083B2 (ja) | 半導体素子の実装構造 | |
JP2861965B2 (ja) | 突起電極の形成方法 | |
KR101536006B1 (ko) | 솔더범프를 가지는 배선기판 및 그 제조방법 | |
JP5645592B2 (ja) | 半導体装置の製造方法 | |
JP2001298052A (ja) | 接着剤を用いた半導体素子のフリップチップアセンブリ方法 | |
JP5186741B2 (ja) | 回路基板及び半導体装置 | |
JP2012079876A (ja) | 電子装置の製造方法及び電子装置 | |
JP4049145B2 (ja) | 電子部品の実装方法 | |
JP2001284382A (ja) | はんだバンプ形成方法、フリップチップ実装方法及び実装構造体 | |
JP3664140B2 (ja) | 電子部品の実装方法 | |
JP5515251B2 (ja) | 半導体装置およびその製造方法 | |
JP4752717B2 (ja) | モジュールの製造方法 | |
JP2015144308A (ja) | 半導体装置の製造方法 | |
JP2010272609A (ja) | 半導体装置及びその製造方法 | |
KR100771360B1 (ko) | 패키지용 회로기판의 제조방법 | |
JP3631230B2 (ja) | 予備ハンダの形成方法 | |
WO2009151108A1 (ja) | 実装基板、及び基板、並びにそれらの製造方法 | |
JP2004111753A (ja) | プリント配線基板、電子部品の実装構造およびプリント配線基板の製造方法 | |
JP2001185577A (ja) | 電子機器 | |
JP2005203488A (ja) | 半導体装置 | |
JP2541284B2 (ja) | 半導体チップの実装方法 | |
JP3832385B2 (ja) | 電子部品の実装構造 | |
JP2007180062A (ja) | プリント回路基板の製造方法、ディスペンサ装置 | |
JPH11274235A (ja) | 半導体装置およびその製造方法 | |
JP2004221293A (ja) | 半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071119 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |