JP4049145B2 - 電子部品の実装方法 - Google Patents

電子部品の実装方法 Download PDF

Info

Publication number
JP4049145B2
JP4049145B2 JP2004310346A JP2004310346A JP4049145B2 JP 4049145 B2 JP4049145 B2 JP 4049145B2 JP 2004310346 A JP2004310346 A JP 2004310346A JP 2004310346 A JP2004310346 A JP 2004310346A JP 4049145 B2 JP4049145 B2 JP 4049145B2
Authority
JP
Japan
Prior art keywords
resin
chip
electronic component
wiring board
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004310346A
Other languages
English (en)
Other versions
JP2005045284A (ja
Inventor
真治 太田
幸也 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004310346A priority Critical patent/JP4049145B2/ja
Publication of JP2005045284A publication Critical patent/JP2005045284A/ja
Application granted granted Critical
Publication of JP4049145B2 publication Critical patent/JP4049145B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Description

本発明は、電子部品を配線基板上に搭載した後、電子部品の外周から電子部品と配線基板との間に、樹脂を注入して充填するようにした電子部品の実装方法に関する。
図9は、従来のこの種の一般的な実装方法について、電子部品としてのICチップ10と配線基板20とをフリップチップ実装する例として示したものである。図9(a)に示す様に、ICチップ10と配線基板20とを対向配置させる。両者の対向部において、ICチップ10には接続用のバンプ11が形成され、配線基板20には、バンプ11に対応して形成された電極22が形成され、各電極22の上には、印刷等により半田30が設けられている。
そして、図9(b)に示す様に、配線基板20上にICチップ10を搭載し、半田30を加熱してリフローさせることにより、配線基板20とICチップ10とを、半田30を介して接合する。
次に、図9(c)に示す様に、配線基板20のうちICチップ10の外周部に熱硬化性の樹脂(アンダーフィル材)41を塗布して配置する。続いて、図9(d)に示す様に、配線基板20及びICチップ10全体を加熱して樹脂41の粘性を下げることにより、毛細管現象を利用してICチップ10と配線基板20との間に樹脂41を注入して充填する。その後、樹脂41を硬化させる。
このようにして形成された実装構造は、いわゆるアンダーフィル充填構造と言われており、ICチップ10と配線基板20との間にアンダーフィル材としての樹脂41を充填しているため、冷熱サイクルによって半田30の接合部に加わる熱応力を緩和でき、当該接合部の接続寿命を向上させることができる。
しかしながら、本発明者の検討によれば、上記アンダーフィル充填構造を形成する実装方法において、次のような問題が生じることがわかった。図10は、従来の実装方法における樹脂41の塗布時の状態(a)と注入時の途中状態(b)とを拡大して示す説明図である。
配線基板20には、樹脂41を介して搭載されるICチップ10以外にも、ICチップ10の搭載領域以外の部位に図示しない部品(コンデンサや抵抗等)や、ワイヤボンディング用のパッド等が形成されている。そのため、図10(a)に示す様に、樹脂41を塗布するにあたっては、極力、ICチップ10の外周側へ拡がらないようにしている。
しかしながら、従来、樹脂41を注入する際には、配線基板20及びICチップ10全体を加熱して樹脂41の粘性を下げるようにしているため、図10(b)に示す様に、ICチップ10の外周側へ樹脂41が大きく拡がってしまう。例えば、10mmのICチップ10にて、配線基板20との隙間を0.18mm程度とした場合、樹脂41の拡がり幅Wは5mm程度であった。
これは、ICチップ10と配線基板20との隙間への樹脂41の注入は、樹脂41の粘性を下げて毛細管現象を利用しているため、当該隙間への注入には時間がかかる一方、広い空間であるICチップ10の外周側へは、樹脂41が比較的速い速度で拡がるためである。
このような樹脂41の拡がりによって、配線基板20上の他の部品に樹脂41が付着したり、ワイヤボンディング用のパッドに樹脂41が付着する等、本来、樹脂41を存在させたくない領域にまで樹脂41が配置されてしまう。そして、このような問題を回避するためには、配線基板20の面積を増大化させる必要があり、好ましくない。
本発明は上記した本発明者の見出した新規な課題に基いてなされたものであり、アンダーフィル充填構造を形成する実装方法において、樹脂を注入する際に、電子部品の外周側への樹脂の拡がりを抑制することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、電子部品(10)を配線基板(20)上に搭載し接続した後、電子部品の外周から電子部品と配線基板との間に、樹脂(41)を注入して充填するようにした電子部品の実装方法において、電子部品(10)を配線基板(20)よりも下側に位置させた状態で樹脂(41)の注入を行うことを特徴としている。それによれば、注入時に粘性の下がった樹脂には、重力が加わるため、電子部品の外周側への樹脂の拡がりを抑制することができる。
さらに、請求項2に記載の発明においては、樹脂(41)の注入を行う際に、配線基板(20)を傾けることを特徴としている。それによれば、電子部品の外周側への樹脂の拡がりをより抑制することができる。
さらに、請求項3に記載の発明においては、樹脂(41)の注入を行う際に、電子部品(10)を冷却し且つ配線基板(20)を加熱することを特徴としている。それによれば、配線基板側の流れ性をより高くすることができるため、電子部品側と配線基板側との流れ性の差を小さくすることができる。
さらに、請求項4に記載の発明においては、電子部品(10)における樹脂(41)は充填される面には、予め絶縁層(10a)が形成されていることを特徴としている。具体的には、請求項5に記載のように、絶縁層(10a)はポリイミドから構成されおり、配線基板(20)はセラミックから構成されていることを特徴としている。このような構成により、樹脂に対する濡れ性が、電子部品側のポリイミド層と配線基板の表面を構成するセラミックとで相違してしまい、樹脂にボイドが発生してしまう。しかしながら、上記請求項1乃至3に記載の発明を採用することにより、電子部品側と配線基板側とで樹脂の流れ性の差が小さくなることから、樹脂の空気の巻き込みが起こりにくく、ボイドの発生も低減することができるようになる。
さらに、請求項6に記載の発明においては、樹脂(41)にはフィラー(41a)が混合されていることを特徴としている。樹脂にフィラーが混合されている場合、重力によるフィラーの沈降によって、配線基板側の樹脂におけるフィラーの密度が高くなり、それによって年度の増大を招き、樹脂に対する濡れ性が、電子部品側のポリイミド層と配線基板の表面を構成するセラミックとで相違してしまい、樹脂にボイドが発生してしまう。しかしながら、上記請求項1乃至3に記載の発明を採用することにより、電子部品側と配線基板側とで樹脂の流れ性の差が小さくなることから、樹脂の空気の巻き込みが起こりにくく、ボイドの発生も低減することができるようになる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
(参考例)
以下、本発明を図に示す参考例について説明する。図1は本発明の参考例に係る電子部品の実装構造を示す概略断面図である。図1においては、電子部品としてのICチップ10を2個、配線基板としての積層基板20にフリップチップ実装した状態を示している。
各ICチップ10は、本例では、マイコンとして機能するもので、10mm、厚さ0.75mm程度のサイズのチップである。ICチップ10の積層基板20と対向する一面には、半田バンプ11が形成されている。半田バンプ11は、半田ボール等により形成したもので、本例では、高さが0.15mm程度としている。
積層基板20は、セラミックよりなる複数の層20aが積層されてなる通常のセラミック積層基板を採用することができる。積層基板20の内部には、各層20a間に位置する配線21aおよびスルーホール22a等により内部配線層21が形成され、ICチップ10と対向する一面には、スルーホール22aを介して内部配線層21と電気的に接続された表面電極22が形成されている。
本例では、積層基板20は、アルミナよりなる複数の層(図示例では3層)が積層されてなり、内部配線層21には、W(タングステン)やMo(モリブデン)等が採用されており、表面電極22は、下地がNi(ニッケル)、表面がAu(金)であるAu/Niめっきが施されたものである。
ICチップ10の半田バンプ11と積層基板20の表面電極22とは、半田30を介して電気的、機械的に接続されている。そして、ICチップ10と積層基板20との間のうち半田接合部以外の部位には、熱硬化性の樹脂材料よりなるアンダーフィル材40が、充填されている。
アンダーフィル材40は、冷熱サイクルによって半田30の接合部に加わる熱応力を緩和し、当該接合部の接続寿命を向上させるものであり、線膨張係数が半田30に近い樹脂より構成されている。本例では、エポキシ樹脂にシリカよりなるフィラー(線膨張係数を調整するためのもの)が70%程度含有されたものを採用している。
次に、上記接続構造に基づき、本参考例の実装方法を述べる。図2は、本実装方法を工程順に示す説明図であり、図3は、図2(d)に続く注入工程における種々の注入方法を示す説明図であり、これら各図は、上記図1に対応する断面にて表してある。
まず、図2(a)に示す様に、マスクK1及びスキージK2を用いて、積層基板20の表面電極22のうちICチップ10の半田バンプ11と接続される部位に、半田ペースト30aを印刷する(半田印刷工程)。本例では、印刷された半田ペースト30aの厚さは、100μm程度である。
次に、図2(b)に示す様に、ICチップ10の一面と積層基板20の一面とを対向配置させ、各半田バンプ11と表面電極22とを位置合わせする。そして、図2(c)に示す様に、積層基板20の一面上にICチップ10を搭載し、加熱して半田をリフローさせることにより、ICチップ10と積層基板20の表面電極22とを、半田30を介して接続する(接続工程)。この後、洗浄工程を行い、半田のフラックス等の汚れを除去する。
次に、図2(d)に示す様に、積層基板20の一面のうちICチップ10の外周部にアンダーフィル材となる熱硬化性の樹脂41を塗布して(本例では30〜40mg程度)配置する(塗布工程)。この樹脂41の塗布は、ディスペンサを用いたり、印刷法等にて行うことができる。
続いて、図3(a)に示す様に、樹脂41の粘性を下げることにより、毛細管現象を利用してICチップ10と積層基板20との間に樹脂41を注入して充填する(注入工程)。この注入工程において、本実施形態では、ICチップ10と積層基板20との対向間における樹脂41の粘性を、それ以外の部位における樹脂41の粘性よりも低くするようにしたことを特徴としている。
具体的に、上記対向間における樹脂41の粘性をそれ以外の部位よりも低くすることは、図3(a)に示す様に、ICチップ10に通電してICチップ10を発熱させることで、ICチップ10がワークにおける他の部位よりも温度が高くなるようにすることで実現できる。
本例の注入工程では、図3(a)に示す状態のICチップ10、積層基板20および樹脂41を、高温槽に入れ、60℃の雰囲気にて行う。そのとき、ICチップ10に通電して発熱させることで、上記対向間の温度を、本例の樹脂41の注入温度である80〜100℃とし、約30分間行う。
なお、上記のICチップ10への通電以外にも、図3(b)に示す様に、ICチップ10のみに加熱された熱板(加熱治具)K3を接触させることによっても、ICチップ10がワークにおける他の部位よりも温度が高くなるようにICチップ10に熱を加えることができる。それにより、対向間における樹脂41の粘性をそれ以外の部位における樹脂41の粘性よりも低くすることができる。
また、上記対向間における樹脂41の粘性をそれ以外の部位よりも低くすることは、ICチップ10のみに振動を加えながら樹脂41の注入を行うことによっても適切に実現することができる。
例えば、図3(c)に示す様に、圧電素子K4をICチップ10に接触させ、電源K5を介して圧電素子K4を振動させることで、ICチップ10のみを振動させることができる。また、ICチップ10を積層基板20に搭載するのに用いるマウンタに振動機構を設けたものでも良い。
このようにして、注入工程を完了させた後、ICチップ10と積層基板20との対向間に充填された樹脂41を、硬化させる。本例では、150℃、1時間の加熱を行い、樹脂41を硬化させる。こうして、上記図1に示した実装構造が完成する。
以上述べた本参考例の実装方法によれば、樹脂41の注入を行う際に、ICチップ10と積層基板20との対向間における樹脂41の粘性を、それ以外の部位よりも低くするようにしているため、上記対向間以外のICチップ10の外周に残っている樹脂41の粘性は、当該対向間に注入されていく樹脂41に比べて高くなる。
そのため、本参考例によれば、ICチップ10の外周側への樹脂41の拡がりを抑制することができる。ちなみに、本例では、10mm、厚さ0.75mm程度のICチップ10にて、積層基板20との隙間(対向間隔)を0.18mm程度とした場合、最終的な樹脂41(アンダーフィル材40)の拡がり幅W(図1参照)は2mm程度(従来は5mm程度)であった。
なお、上記図3(a)に示す様に、ICチップ10に通電してICチップ10を発熱させる場合には、ICチップ10と対向する部分の積層基板20の配線にも通電を行っても良い。それによっても、ICチップ10がワークにおけるそれ以外の部位よりも温度が高くなるようにすることを実現できる。また、これら通電部分には、必要に応じてヒータ回路を設けても良い。
また、ICチップ10がそれ以外の部位よりも温度が高くなるようにする場合、ICチップ10と積層基板20との対向間の温度が、樹脂41の注入温度と同程度となるようにするが、必要により外部からも補助加熱を行って良い。上記した本例では、60℃の高温槽に入れて補助加熱している。
また、上記対向間の温度とそれ以外の部位との温度差は、20℃以上であることが好ましく、ICチップ10等の電子部品の発熱可能範囲を鑑みて、80℃以下が好ましい。
また、上記した補助加熱は、図3(b)の場合、更には、図3(c)に示す様なICチップ10のみに振動を加えながら樹脂41の注入を行う場合にも行って良い。また、ICチップ10のみに加える振動の周波数は、10〜100kHzの範囲が好ましい。
(実施形態)
本発明の実施形態に係る電子部品の実装方法における注入工程を、図4に示す。上記参考例では、樹脂の注入工程にて、ICチップ10と積層基板20との対向間における樹脂41の粘性を、それ以外の部位における樹脂41の粘性よりも低くすることで、ICチップ10の外周側への樹脂41の拡がりを抑制するものであった。
本実施形態では、ICチップ10の外周部に樹脂41を塗布して配置する工程(塗布工程)までは、上記第1実施形態と同様に行う。その後、ICチップ10、基板20及び樹脂41を高温槽に入れ、槽内の温度を樹脂41の注入可能温度とする。
このとき、上記高温槽内にて保持治具等を用いて、図4(a)に示す様に、ICチップ10を積層基板20よりも下側に位置させた状態で積層基板20を保持し、この状態にて樹脂41の注入を行う。このとき、図4(b)に示す様に、ICチップ10を積層基板20よりも下側に位置させつつ、基板20を傾斜させた状態で樹脂注入を行っても良い。樹脂注入後は、参考例と同様である。
本実施形態によれば、注入時に粘性の下がった樹脂41には、図4(a)中の白抜き矢印に示す様に、重力が加わるため、ICチップ10の外周側への樹脂41の拡がり速度は減少する。そのため、ICチップ10の外周側への樹脂41の拡がりを抑制することができる。
また、本実施形態のように、ICチップ10を積層基板20よりも下側に位置させた状態で樹脂41の注入を行うことは、次の図5に示すような場合にも有効に適用することができる。図5は、ICチップ10と積層基板20との間の部分を拡大して模式的に示す図である。
ICチップ10がウェハレベルCSP(チップサイズパッケージ)等である場合、チップ10におけるアンダーフィル材が充填される面には、ポリイミド等の樹脂からなる層が形成されている。図5では、この層はポリイミド層10aとして示されている。このポリイミド層10aを絶縁層としてチップ10から電極(図示せず)が引き出され、半田30を介してセラミックからなる積層基板20の電極(図示せず)と接続される。
ここで、図5に示すように、もし、ICチップ10を積層基板20よりも上側に位置させた状態で、アンダーフィル材となる樹脂41を注入すると、図に示すように気泡(ボイド)が発生しやすくなる。
これは、樹脂41に対する濡れ性が、ICチップ10側のポリイミド層10aと積層基板20の表面を構成するセラミックとで相違するためである。つまり、図5(a)に示すように、当該濡れ性はポリイミド層10aの方がアルミナ等のセラミックよりも高いため、注入された樹脂41はポリイミド層10a側にて速く流れ、積層基板20側にて遅く流れる。
このようなポリイミド層10aとセラミックとの濡れ性の相違に加えて、さらに、積層基板20の方が表面の凹凸が大きいことや、重力によって積層基板20側の樹脂41の摩擦が大きいといったことも、上記流れ性の相違の要因となる。
また、樹脂41にフィラー41aが混合されている場合、重力によるフィラー41aの沈降によって、積層基板20側の樹脂41におけるフィラーの密度が高くなり、それによって粘度の増大を招くことも上記流れ性の相違の要因となる。
そして、上記したような濡れ性の相違に加えてその他の要因も加わることで、基板20側の樹脂41の流れ性と、ポリイミド層10a側の樹脂41の流れ性とで大きな差が生じる。すると、図5(b)に示すように、先に進行するポリイミド層10a側の樹脂41は、半田30と衝突し、空気を巻き込んで微細なボイドを発生させる。
このように、基板20とこれに搭載された電子部品10との間に樹脂41を注入するにあたって、電子部品10側の方の樹脂41の流れ性が、基板20側の方の樹脂41の流れ性よりも大きい場合、もし、基板20を電子部品10よりも下側に位置させた状態で樹脂41の注入を行うとボイドが発生しやすい。
その点、本実施形態では、上記図4(a)、(b)に示すように、ICチップ10を積層基板20よりも下側に位置させた状態で樹脂41の注入を行うことで、ボイドの発生を低減することが可能となる。
つまり、図6に示すように、樹脂41の注入時にICチップ10を下側にすることによって、材質的に流れ性の高いICチップ10側では、重力による摩擦の増大やフィラー41aの沈降による粘度の増大が生じ、ICチップ10が上側に位置する場合よりも、樹脂41の流れ性が低くなる。
一方、材質的に流れ性の低いセラミック基板20側を流れる樹脂41においては、重力による摩擦の増大やフィラー41aの沈降による粘度の増大が無くなる。そのため、ICチップ10側と基板20側とで樹脂41の流れ性の差が小さくなることから、上記図5に示したような空気の巻き込みが起こりにくく、ボイドの発生も低減される。
なお、本実施形態においては、ICチップ10を積層基板20よりも下側に位置させた状態で樹脂41の注入を行う際に、ICチップ10を冷却し且つ基板20を加熱した状態で樹脂41の注入を行う方法を採用しても良い。
この方法により、基板20側の流れ性をより高くすることができるため、ICチップ10側と基板20側との流れ性の差を小さくする一つの方法として用いることができる。例えば、ICチップ10には冷風を当てたり、ヒートシンクを用いて放熱させたりすることで冷却を行い、基板20には、基板20に内蔵させたヒータや基板20の配線に通電することで加熱を行うことができる。
また、このような流れ性の相違に起因するボイド発生を低減するための樹脂注入方法としては、図7に示すような方法を採用することもできる。この方法では、ICチップ10を搭載した基板20を、回転板K10に固定し、基板20からICチップ10に向かって遠心力が加わるように回転板K10を回転させる。
それによれば、基板20からICチップ10へ重力が加わるのと同様に、遠心力が加わることにより、上記図6に示した場合と同様の作用効果を奏することができる。
(他の実施形態)
なお、アンダーフィル材となる樹脂41としては、上記したエポキシ樹脂にフィラーとしてのシリカを含有させたもの以外にも、主剤として、エポキシ樹脂やアクリル樹脂等を用い、主剤に混ぜるフィラーとして、シリカやアルミナ等を用いることができ、これら主剤およびフィラーを適宜選択すればよい。
また、基板20のうちICチップ10の外周にて樹脂41を塗布する部位は、図8に示す様に、(a)ICチップ10の1辺でも良いし、(b)多辺(図では2辺)でも良いし、(c)1点でも良いし、(d)多点(図では2点)でも良い。
また、樹脂41の注入温度は、樹脂材料により決定するものであるが、注入温度が室温程度であったり室温よりも低い場合は、ワーク全体を冷却してワーク全体を注入温度よりも低くし、その中でICチップ10と基板20との対向間の温度がそれ以外の部位の温度よりも高くなるように、上記図3に示した各手法を用いればよい。
また、1回の塗布量を、最終的に必要な量よりも少なくして、塗布、注入の各工程を複数回繰り返し行う方法も可能である。さらには、塗布と注入とを同時に行うようにしても良い。
また、電子部品としては、ICチップ以外にもパワー素子等でもよい。また、電子部品の実装形態は、フリップチップ以外にも、BGA(ボールグリッドアレイ)、CSP(チップサイズパッケージ)等でも良い。また、電子部品のバンプとしては、半田ボール以外にも、フリップチップバンプやワイヤボンディングにより形成されたスタッドバンプでも良い。
また、配線基板の種類としては、セラミック基板、プリント基板等が適用可能であり、その構造としては、単層基板でも多層基板でも良い。また、電子部品と接続される配線基板の電極としては、Au、Ag、Cu、Ni等のめっきよりなるものや、Au、Ag、Cu等を主成分とする厚膜材料よりなるものでも良い。
また、上記半田30の配置は印刷法(図2(a)参照)以外にも、ディスペンス法にて行っても良い。さらに、電子部品と配線基板との接合は、上記した半田30をリフローして行うもの以外にも、導電性接着剤を印刷、ディスペンス、スタンピング等にて、例えば配線基板に設け、加熱等にて導電性接着剤を硬化させることで行っても良いし、加熱及び加圧を行う熱圧着により行っても良い。
要するに、本発明は、電子部品を配線基板上に搭載した後、電子部品の外周から電子部品と配線基板との間に、樹脂を注入して充填するようにした電子部品の実装方法において、樹脂の注入工程を要部としたものであり、他の部分は適宜設計変更等可能である。
本発明の参考例に係る電子部品の実装構造を示す概略断面図である。 上記参考例に係る電子部品の実装方法を示す工程図である。 上記実装方法における樹脂の注入方法を示す説明図であり、(a)はICチップに通電する方法、(b)は加熱治具を用いてICチップのみ加熱する方法、(c)はICチップのみに振動を加える方法を示す。 本発明の実施形態に係る電子部品の実装方法における樹脂注入方法を示す概略断面図である。 上記実施形態に係る電子部品における樹脂注入部を模式的に示す断面図である。 上記実施形態に係る電子部品の実装方法における樹脂注入方法による他の作用効果を説明するための概略断面図である。 上記図6に示す作用効果を得るための他の樹脂注入方法を説明するための図である。 樹脂の塗布位置の種々の例を示す図である。 従来の一般的な電子部品の実装方法を示す工程図である。 従来の実装方法における樹脂の塗布時の状態と注入時の途中状態とを拡大して示す説明図である。
符号の説明
10 ICチップ
20 積層基板
41 樹脂

Claims (6)

  1. 電子部品(10)を配線基板(20)上に搭載し接続した後、前記電子部品の外周から前記電子部品と前記配線基板との間に、樹脂(41)を注入して充填するようにした電子部品の実装方法において、前記電子部品を前記配線基板よりも下側に位置させた状態で前記樹脂の注入を行うことを特徴とする電子部品の実装方法。
  2. 前記樹脂(41)の注入を行う際に、前記配線基板(20)を傾けることを特徴とする請求項1に記載の電子部品の実装方法。
  3. 前記樹脂(41)の注入を行う際に、前記電子部品(10)を冷却し且つ前記配線基板(20)を加熱することを特徴とする請求項1または2に記載の電子部品の実装方法。
  4. 前記電子部品(10)における前記樹脂(41)は充填される面には、予め絶縁層(10a)が形成されていることを特徴とする請求項1乃至3の何れか1つに記載の電子部品の実装方法。
  5. 前記絶縁層(10a)はポリイミドから構成されおり、前記配線基板(20)はセラミックから構成されていることを特徴とする請求項4に記載の電子部品の実装方法。
  6. 前記樹脂(41)にはフィラー(41a)が混合されていることを特徴とする請求項1乃至5の何れか1つに記載の電子部品の実装方法。
JP2004310346A 2001-03-26 2004-10-26 電子部品の実装方法 Expired - Fee Related JP4049145B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004310346A JP4049145B2 (ja) 2001-03-26 2004-10-26 電子部品の実装方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001088593 2001-03-26
JP2004310346A JP4049145B2 (ja) 2001-03-26 2004-10-26 電子部品の実装方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002057339A Division JP3664140B2 (ja) 2001-03-26 2002-03-04 電子部品の実装方法

Publications (2)

Publication Number Publication Date
JP2005045284A JP2005045284A (ja) 2005-02-17
JP4049145B2 true JP4049145B2 (ja) 2008-02-20

Family

ID=34277000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004310346A Expired - Fee Related JP4049145B2 (ja) 2001-03-26 2004-10-26 電子部品の実装方法

Country Status (1)

Country Link
JP (1) JP4049145B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4556788B2 (ja) * 2005-07-01 2010-10-06 パナソニック株式会社 多段電子部品の製造方法
JP4968273B2 (ja) * 2009-02-19 2012-07-04 パナソニック株式会社 電子部品実装体および樹脂塗布方法
WO2011148915A1 (ja) 2010-05-26 2011-12-01 株式会社村田製作所 モジュール基板およびその製造方法
CN101894690B (zh) * 2010-06-30 2012-01-25 太原风华信息装备股份有限公司 壳式封装电容器环氧灌注机构

Also Published As

Publication number Publication date
JP2005045284A (ja) 2005-02-17

Similar Documents

Publication Publication Date Title
JP2825083B2 (ja) 半導体素子の実装構造
JP2861965B2 (ja) 突起電極の形成方法
KR101536006B1 (ko) 솔더범프를 가지는 배선기판 및 그 제조방법
JP5645592B2 (ja) 半導体装置の製造方法
JP2001298052A (ja) 接着剤を用いた半導体素子のフリップチップアセンブリ方法
JP5186741B2 (ja) 回路基板及び半導体装置
JP2012079876A (ja) 電子装置の製造方法及び電子装置
JP4049145B2 (ja) 電子部品の実装方法
JP2001284382A (ja) はんだバンプ形成方法、フリップチップ実装方法及び実装構造体
JP3664140B2 (ja) 電子部品の実装方法
JP5515251B2 (ja) 半導体装置およびその製造方法
JP4752717B2 (ja) モジュールの製造方法
JP2015144308A (ja) 半導体装置の製造方法
JP2010272609A (ja) 半導体装置及びその製造方法
KR100771360B1 (ko) 패키지용 회로기판의 제조방법
JP3631230B2 (ja) 予備ハンダの形成方法
WO2009151108A1 (ja) 実装基板、及び基板、並びにそれらの製造方法
JP2004111753A (ja) プリント配線基板、電子部品の実装構造およびプリント配線基板の製造方法
JP2001185577A (ja) 電子機器
JP2005203488A (ja) 半導体装置
JP2541284B2 (ja) 半導体チップの実装方法
JP3832385B2 (ja) 電子部品の実装構造
JP2007180062A (ja) プリント回路基板の製造方法、ディスペンサ装置
JPH11274235A (ja) 半導体装置およびその製造方法
JP2004221293A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071119

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131207

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees