TWI613741B - 銲點凸塊製造方法 - Google Patents

銲點凸塊製造方法 Download PDF

Info

Publication number
TWI613741B
TWI613741B TW103124527A TW103124527A TWI613741B TW I613741 B TWI613741 B TW I613741B TW 103124527 A TW103124527 A TW 103124527A TW 103124527 A TW103124527 A TW 103124527A TW I613741 B TWI613741 B TW I613741B
Authority
TW
Taiwan
Prior art keywords
solder
paste
forming
bump
flux
Prior art date
Application number
TW103124527A
Other languages
English (en)
Other versions
TW201513243A (zh
Inventor
Yoshifumi Yamamoto
Masayuki Ishikawa
Hironori Uno
Takashi Yamaji
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Publication of TW201513243A publication Critical patent/TW201513243A/zh
Application granted granted Critical
Publication of TWI613741B publication Critical patent/TWI613741B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

一種銲點凸塊製造方法，具備：在設於基板(1)的焊墊(2)上，塗布混合平均粒徑5μm以下的焊錫粉末及助熔劑(flux)而成的下底形成用糊(30)，回流(reflow)形成厚度20μm以下的下底層(3)之下底層形成步驟，及把平均粒徑比下底形成用糊更大的焊錫粉末及助熔劑混合而成的凸塊形成用糊(40)塗布於下底層(3)上，回流而在焊墊(2)上形成銲點凸塊(4)的凸塊形成步驟。

Description

銲點凸塊製造方法
本發明係關於使用銲錫糊之銲點凸塊之製造方法，係關於藉由印刷銲錫糊使其回流而製造銲點凸塊之方法。
本發明根據2013年7月18日於日本提出申請之特願2013-149560號專利申請案主張優先權，於此處援用其內容。
近年來，作為高密度實裝法，進行著在被形成於晶圓或基板的金屬製的焊墊上先形成多數銲點凸塊，於該銲點凸塊上搭載半導體晶片後藉由加熱熔融銲點凸塊使半導體晶片接合於焊墊的覆晶實裝。
然而，銲點凸塊形成時亦即在回流時，會因為焊錫糊所含有的助熔劑而產生氣體，形成空孔而殘存於銲點凸塊中。在此場合，會產生凸塊高度的參差散佈，或是焊錫與電極間的接合強度的降低等，而有使長期信賴性降低之虞。
此處，在專利文獻1，在被形成於晶圓的焊墊 上，塗布混合焊錫粉末及助熔劑而成的下底形成用糊而預先形成下底層之上上，藉由混合與下底形成用糊同種的焊錫粉末及助熔劑而成的比下底形成用糊更為減少助熔劑的比率的凸塊形成用糊來形成銲點凸塊。
在此場合，於形成下底層之際，焊墊表面的清淨度會因助熔劑而提高，同時下底形成用糊的焊錫含量很少，所以焊錫容易潤濕擴展於焊墊表面。因此，在焊墊上薄薄地形成下底層，可以防止大的空孔的發生。接著，藉由在下底層之上使用凸塊形成用糊形成銲點凸塊，可以形成沒有大的空孔的銲點凸塊，凸塊高度的均勻性可以提高的情形被記載於專利文獻1。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2013-4929號公報
在專利文獻1，藉由減少含有於下底形成用糊的焊錫量，提高焊錫的潤濕性，同時使形成於焊墊上的下底層薄薄地形成，可以抑制空孔的發生，但是由於基板小型化等的影響，銲點凸塊的小直徑化也在進行，變得容易受到空孔的影響，所以被要求著更進一步的對策。
本發明係有鑑於這種情形而完成之發明，目 的在於提供空孔發生的抑制效果很高的銲點凸塊之製造方法。
本發明係具備：在設於基板上的焊墊上，塗布混合平均粒徑5μm以下的焊錫粉末及助熔劑(flux)而成的下底形成用糊，回流(reflow)形成厚度8μm以上20μm以下的下底層之下底層形成步驟，及把平均粒徑比前述下底形成用糊更大的焊錫粉末及助熔劑混合而成的凸塊形成用糊塗布於前述下底層上，回流而在前述焊墊上形成銲點凸塊的凸塊形成步驟之銲點凸塊製造方法。
若是糊中的焊錫粉末不均勻地存在於焊墊表面，此外，焊錫粉末間的間隙很大而局部有空孔的話，會因為在焊墊表面產生僅有助熔劑存在的處所，使得焊錫熔融時更難潤濕擴展於焊墊，在與焊墊之界面變得容易捕捉空孔，而被認為是空孔發生的重要原因。
在本發明，於銲點凸塊形成前，於焊墊上形成下底層，同時使下底形成用糊中的焊錫粉末的平均粒徑為5μm以下，在焊墊表面使焊錫粉末均勻地存在，可以防止焊墊與下底層之界面發生空孔。此外，因為除塵器下底層薄薄地形成為厚度20μm以下，所以發生於下底形成用糊之回流時的氣體容易脫離出來，此外，不可能會發生比下底層的厚度更大的空孔，所以可以使下底層對焊墊堅固地附著形成。接著，如此預先形成的下底層上塗布凸塊 形成用糊而形成銲點凸塊，所以即使把比下底形成用糊的焊錫粉末的平均粒徑更大的粒徑之焊錫粉末用於凸塊形成用糊，空孔也不會被焊墊界面所捕捉，可以減低殘存於銲點凸塊的空孔。
於本發明之銲點凸塊製造方法，前述下底形成用糊中的前述助熔劑的比率，較佳為設定成比前述凸塊形成用糊中的前述助熔劑的比率還要大。
藉由助熔劑含量多的下底形成用糊形成下底層時，焊墊表面的清淨度因助熔劑而提高，此外助熔劑比率提高所以焊錫含量變少，因此焊錫變得容易濕潤擴展於焊墊表面。因此，在焊墊上薄薄地形成下底層，可以防止大的空孔的發生。另一方面，於凸塊形成用糊不使助熔劑比率提高，所以可保持糊的黏性，使焊錫熔融以表面張力形成球狀的銲點凸塊時，可以使凸塊高度形成為較高。此外，可以形成沒有大的空孔之銲點凸塊，所以也可使凸塊高度的均勻性提高。
於本發明之銲點凸塊製造方法，前述下底形成用糊，最好是前述焊錫粉末的平均粒徑為1μm以上5μm以下，前述助熔劑的比率為20質量%以上40質量%以下，前述凸塊形成用糊，係前述焊錫粉末的平均粒徑超過5μm而在15μm以下，前述助熔劑的比率為5質量%以上15質量%以下。
根據本發明的話，在藉由使用小直徑的焊錫粉末之下底形成用糊來預先形成下底層之後，形成銲點凸塊，可以減低在與焊墊之界面產生的空孔，提高空孔發生之抑制效果，同時可以提高接合信賴性。
1‧‧‧基板
2‧‧‧焊墊
3‧‧‧下底層
4‧‧‧銲點凸塊
5‧‧‧配線圖案
6‧‧‧光阻層
7‧‧‧開口部
30‧‧‧下底形成用糊
40‧‧‧凸塊形成用糊
圖1A係於本發明之銲點凸塊製造方法，模式顯示下底層形成步驟前的基板之剖面圖。
圖1B係於相關於本發明的銲點凸塊製造方法之下底層形成步驟，模式顯示把下底形成用糊塗布於焊墊上的狀態之剖面圖。
圖1C係於本發明之銲點凸塊製造方法，模式顯示被形成下底層的狀態之剖面圖。
圖2A係於相關於本發明的銲點凸塊製造方法之凸塊形成步驟，模式顯示把凸塊形成用糊塗布於下底層上的狀態之剖面圖。
圖2B係於本發明之銲點凸塊製造方法，模式顯示被形成銲點凸塊的狀態之剖面圖。
以下，參照圖式同時說明本發明之實施型態之一例。
圖1A~圖1C及圖2A~圖2B，係依序顯示對被形成 於基板1上的凸塊形成用焊墊(Under Bump Metal，以下簡稱為焊墊)2，形成銲點凸塊4的步驟。
本實施型態之銲點凸塊製造方法，如圖1A~圖1C所示，在被配置於光阻層6的開口部7內的焊墊2上，把下底用的焊錫粉末及助熔劑以特定的助熔劑比率混合而成的下底形成用糊30，藉由使用模板遮罩(stencil mask)之印刷，或者是不使用模板遮罩直接印刷填充於光阻層6的開口部7，以特定厚度塗布(圖1B)，回流而形成下底層3(圖1C)。
接著，於此下底層3上，以與下底層用的焊錫粉末同種的焊錫粉末，混合平均粒徑比下底用焊錫粉末更大的焊錫粉末及助熔劑而成的凸塊形成用糊40藉由使用了模板遮罩之印刷，供給特定量(圖2A)，回流形成約略球狀的銲點凸塊4(圖2B)。
形成銲點凸塊4之前的基板1的凸塊形成位置，如圖1A所示，在配線圖案(省略圖示)上設置焊墊2，同時在使此焊墊2臨於開口部7的狀態下設置光阻層6。這些焊墊2及光阻層6，藉由習知的電路基板形成技術來形成。
作為構成下底形成用糊30及凸塊形成用糊40的焊錫粉末，例如使用Sn-Ag-Cu系、Pb-Sn系等之合金粉末。作為助熔劑，含有松香等樹脂成分、活性劑、觸變劑、溶劑，可以使用無鹵素形式、活性(RA)形式、弱活性(RMA)形式、水溶性形式等。
下底形成用糊30，係焊錫粉末之平均粒徑為1μm以上5μm以下的焊錫粉末，與助熔劑混合者，助熔劑比率為20質量%以上40質量%以下。凸塊形成用糊40，係焊錫粉末之平均粒徑為超過5μm而在15μm以下的焊錫粉末，與助熔劑混合者，助熔劑比率為5質量%以上15質量%以下。下底形成用糊30的助熔劑比率，被設定為比凸塊形成用糊40的助熔劑比率更大。
以下，依照下底層形成步驟、凸塊形成步驟的順序分別說明在此基板1之焊墊2上形成銲點凸塊4的方法。
(下底層形成步驟)
首先，在被配置於光阻層6的開口部7內的焊墊2上，形成下底層3。具體而言，如圖1B所示，把下底形成用糊30填充於開口部7內(填充空間S)，直接藉由進行回流使焊錫熔融同時除去助熔劑，形成下底層3(圖1C)。
此下底層3的厚度t為20μm以下，被形成為比行程在焊墊2周邊的光阻層6的高度更低。又，在本實施型態，除去助熔劑，但是使助熔劑殘留亦可。
藉由使下底形成用糊30中的焊錫粉末的平均粒徑為5μm以下，在焊墊2的表面使焊錫粉末均勻地存在，可以防止焊墊2與下底層3之界面發生空孔。此外，藉由使下底層3薄薄地形成，發生於下底形成用糊30之回流時的氣體容易脫離出來，此外，不可能會發生比下底 層3的厚度t更大的空孔，所以可以使下底層3對焊墊2堅固地附著形成。
另一方面，構成下底形成用糊30的焊錫粉末的平均粒徑未滿1μm的話，粉末表面會進行氧化，使回流時的還原氣體發生量增加，所以下底形成用糊30的焊錫粉末的平均粒徑以1μm以上5μm以下為更佳。
(凸塊形成步驟)
接著，使凸塊形成用糊40，進而對下底層3及焊墊2供給，回流而形成銲點凸塊4。具體而言，如圖2A所示，於填充空間S內填充凸塊形成用糊40，藉由直接進行回流，使下底層30與凸塊形成用糊40之焊錫粉末一起被熔融，除去助熔劑(圖2B)。其後進行冷卻，藉由表面張力在基板1之焊墊2上形成約略半球狀的銲點凸塊4。銲點凸塊4的凸塊高度，例如形成為40μm程度。
將凸塊形成用糊40填充於填充空間S內進行回流時，於焊墊2上幾乎不存在空孔的下底層3已經被形成，所以凸塊形成用糊40被熔融的話，會與熔融的下底層3一起在焊墊2上凝集焊錫。藉此，空孔被減低的銲點凸塊4被形成於焊墊2上。接著，如此預先形成的下底層3上塗布凸塊形成用糊40而形成銲點凸塊4，所以即使在凸塊形成用糊40使用比下底形成用糊30的焊錫粉末的平均粒徑更大的粒徑之焊錫粉末，空孔也不會被焊墊2之界面所捕捉，可以減低殘存於銲點凸塊4的空孔。
使下底形成用糊30的助熔劑含量較多，所以形成下底層3時，焊墊2表面的清淨度藉由助熔劑提高，焊錫變得容易濕潤擴展於焊墊2表面。此外，助熔劑比率提高的同時也使焊錫焊量變少，因而也同樣使焊錫變得容易在焊墊2表面濕潤擴展。因此，在焊墊2上薄薄地形成下底層3，可以防止大的空孔的發生。又，下底形成用糊30的助熔劑含量變多的話會隨著時間變化而導致糊變得容易分離，所以助熔劑比率較佳為20質量%以上40質量%以下。
另一方面，於凸塊形成用糊40不使助熔劑比率提高，所以可保持糊的黏性，使焊錫熔融以表面張力形成球狀的銲點凸塊4時，可以使凸塊高度形成為較高。
此外，可以形成沒有大的空孔之銲點凸塊4，所以也可使凸塊高度的均勻性提高。
又，凸塊形成用糊40，以使焊錫粉末的平均粒徑超過5μm而在15μm以下，助熔劑比率在5質量%以上15質量%以下為佳。
如以上所說明的，根據本發明之銲點凸塊製造方法的話，把沒有空孔的薄的下底層3形成於焊墊2上之後，對該下底層3上供給凸塊形成用糊40進行回流，所以內部不會殘存大的空孔，可以得到覆晶實裝之接合信賴性高的銲點凸塊4。
[實施例]
其次，說明供確認本發明的效果而進行的試驗結果。
如表1所示，使用變更含有的焊錫粉末的平均粒徑或成分、助熔劑比率等而製作的下底形成用糊及凸塊形成用糊，在基板上形成形成了複數個銲點凸塊之試料(實施例1~15及比較例1~5)，針對各試料確認了發聲的空孔。
又，於下底形成用糊及凸塊形成用糊之助熔劑，使用活性(RA)形式。針對比較例3~5，不形成下底層，於焊墊直接印刷凸塊形成用糊而形成銲點凸塊。
各試料(實施例1~15及比較例1，2)，為開口直徑110μm，厚度20μm，藉著在具備被形成圖案的光阻層之基板上印刷下底形成用糊，在氮氣氛圍中以最高溫度240℃進行回流而形成下底層。其次，使用純水系洗淨劑洗淨，藉著在此下底層之上，印刷凸塊形成用糊，在氮氣氛圍中以最高溫度240℃進行回流而形成銲點凸塊。於各個基板，形成2500個銲點凸塊。
接著，藉由透過型X線觀察發生於形成的銲點凸塊內部的空孔，計算各凸塊發生了什麼程度的大小的空孔。空孔的大小(空孔尺寸)，藉由相對於銲點凸塊的直徑之空孔的直徑的比率，以面積率的形式算出。此外，於一個銲點凸塊發生複數個空孔的場合，針對其中最大的空孔算出空孔面積率。這些結果顯示於表2。
又，於表2之空孔發生凸塊數之各欄，表示具有各空孔面積率的尺寸之空孔的分布範圍。表2的左邊 的數值顯示「以上」，右邊的數值顯示「未滿」，例如「0%~2%」表示0%以上而未滿2%。
有很多發生大的空孔的銲點凸塊之基板為不良，空孔的最大面積率未滿6%為佳。內部具有發生具面積率6%以上的尺寸的空孔之銲點凸塊之試料，或者具有面積率4%以上的尺寸的空孔發生的凸塊數達10個以上的試料被判斷為不良，於表2註記為「NG」。另一方面，得到良好結果的試料(最大空孔面積率未滿6%且面積率4%以上而未滿6%的空孔於各銲點凸塊內未滿10個之試料)註記為「OK」。
Figure TWI613741BD00001
Figure TWI613741BD00002
由表2可知，在實施例1~15，沒有面積率6%以上的空孔殘存，發生的空孔的分布也集中於面積率未滿4%，得到良好的結果。這些實施例1~15，下底層的厚度t為20μm以下，構成下底形成用糊的焊錫粉末的平均粒徑為5μm以下，同時構成凸塊形成用糊的焊錫粉末的平均粒徑比下底形成用糊的焊錫粉末的平均粒徑更大。
又，實施例1~15之中，構成下底形成用糊的焊錫粉末的平均粒徑為未滿1μm之0.5μm的實施例7， 與助焊劑比率超過40質量%而為42質量%的實施例9，與其他實施例相比面積率2%以上未滿4%的空孔的發生數目變多。
另一方面，下底形成用糊之焊錫粉末的平均粒徑超過5μm的比較例1，下底層的厚度t超過20μm的比較例1、2，面積率4%以上的空孔均被形成10個以上，最大空孔面積率也超過6%。此外，未形成下底層的比較例3、4也被形成10個以上面積率4%以上之空孔，最大空孔面積也超過6%。又，比較例5也未形成下底層，面積率4%以上的空孔被形成10個以上所以判斷為不良，但最大空孔面積率未滿6%。
又，本發明並不以前述實施型態為限定，在不逸脫本發明的主旨的範圍可以施加種種的變更。
[產業上利用可能性]
在藉由使用小直徑的焊錫粉末之下底形成用糊來預先形成下底層之後，形成銲點凸塊，可以減低在與焊墊之界面產生的空孔，提高空孔發生之抑制效果，同時可以提高接合信賴性。
1‧‧‧基板
2‧‧‧焊墊
3‧‧‧下底層
6‧‧‧光阻層
7‧‧‧開口部
30‧‧‧下底形成用糊

Claims (3)

  1. 一種銲點凸塊製造方法，其特徵為具備：在設於基板上的焊墊上，塗布混合平均粒徑5μm以下的焊錫粉末及助熔劑(flux)而成的下底形成用糊，回流(reflow)形成厚度8μm以上20μm以下的下底層之下底層形成步驟，及把平均粒徑比前述下底形成用糊更大的焊錫粉末及助熔劑混合而成的凸塊形成用糊塗布於前述下底層上，回流而使銲點凸塊形成於前述焊墊上的凸塊形成步驟。
  2. 如申請專利範圍第1項之銲點凸塊製造方法，其中，前述下底形成用糊中的前述助熔劑的比率，設定為比前述凸塊形成用糊中的前述助熔劑的比率還要大。
  3. 如申請專利範圍第1項之銲點凸塊製造方法，其中，前述下底形成用糊，係前述焊錫粉末的平均粒徑為1μm以上5μm以下，助熔劑的比率為20質量%以上40質量%以下，前述凸塊形成用糊，係前述焊錫粉末的平均粒徑超過5μm而在15μm以下，助熔劑的比率為5質量%以上15質量%以下。
TW103124527A 2013-07-18 2014-07-17 銲點凸塊製造方法 TWI613741B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013149560A JP6263885B2 (ja) 2013-07-18 2013-07-18 はんだバンプ製造方法

Publications (2)

Publication Number Publication Date
TW201513243A TW201513243A (zh) 2015-04-01
TWI613741B true TWI613741B (zh) 2018-02-01

Family

ID=52346237

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103124527A TWI613741B (zh) 2013-07-18 2014-07-17 銲點凸塊製造方法

Country Status (5)

Country Link
JP (1) JP6263885B2 (zh)
KR (1) KR20160033098A (zh)
CN (1) CN105283949A (zh)
TW (1) TWI613741B (zh)
WO (1) WO2015008789A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6187536B2 (ja) * 2015-05-14 2017-08-30 三菱マテリアル株式会社 はんだバンプ製造方法および下地形成用ペースト
US9847310B2 (en) * 2015-07-18 2017-12-19 Semiconductor Components Industries, Llc Flip chip bonding alloys

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109022A (ja) * 2008-10-29 2010-05-13 Mitsubishi Materials Corp はんだバンプの形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5821430B2 (ja) * 1975-03-07 1983-04-30 セイコーエプソン株式会社 半導体装置の製造方法
JP2794731B2 (ja) * 1988-11-30 1998-09-10 富士通株式会社 はんだバンプの形成方法
JP4672352B2 (ja) * 2004-12-08 2011-04-20 三菱マテリアル株式会社 バンプ形成用ハンダペースト
JP2013004929A (ja) * 2011-06-21 2013-01-07 Mitsubishi Materials Corp はんだバンプ製造方法および下地形成用ペースト

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109022A (ja) * 2008-10-29 2010-05-13 Mitsubishi Materials Corp はんだバンプの形成方法

Also Published As

Publication number Publication date
WO2015008789A1 (ja) 2015-01-22
JP2015023129A (ja) 2015-02-02
KR20160033098A (ko) 2016-03-25
CN105283949A (zh) 2016-01-27
JP6263885B2 (ja) 2018-01-24
TW201513243A (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
TWI612591B (zh) 迴焊薄膜、焊料凸塊形成方法、焊料接合的形成方法及半導體裝置
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
WO2016107062A1 (zh) 一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法
JPWO2005093817A1 (ja) 半導体装置及びその製造方法
WO2015178374A1 (ja) はんだバンプの形成方法及びはんだボール固定用はんだペースト
TWI613741B (zh) 銲點凸塊製造方法
JP2014135354A (ja) 回路基板、回路基板の製造方法、及び、電子部品
JP2013110402A (ja) リフローフィルム、はんだバンプ形成方法、はんだ接合の形成方法及び半導体装置
JP2013110403A (ja) リフローフィルム、はんだバンプ形成方法、はんだ接合の形成方法及び半導体装置
TWI648835B (zh) 有芯構造焊料凸塊及其製造方法
JP5998875B2 (ja) はんだバンプの製造方法
JP2007059638A (ja) 半導体装置およびその製造方法
JP2006165336A (ja) バンプ形成用ハンダペースト
JP6156136B2 (ja) はんだバンプの焼結芯を形成するための芯用ペースト
JP2018206953A (ja) はんだバンプ形成方法及びはんだペースト
US20170040184A1 (en) Mounting structure and method for producing mounting structure
JP6379342B2 (ja) 半導体装置及びその製造方法
JP2013004929A (ja) はんだバンプ製造方法および下地形成用ペースト
JP5003551B2 (ja) ペースト用Ｐｂ−Ｓｎはんだ合金粉末およびＰｂ−Ｓｎはんだ合金ボール
KR101988890B1 (ko) 솔더 온 패드의 제조방법 및 그를 이용한 플립 칩 본딩 방법
JP6187536B2 (ja) はんだバンプ製造方法および下地形成用ペースト
JP2019005789A (ja) はんだ接合材とその製造方法、はんだバンプ付電子部品の製造方法および接合体
JP5577378B2 (ja) 半田バンプ形成方法
KR101097488B1 (ko) 핀 그리드 어레이 기판의 제조방법
JP2018098373A (ja) はんだバンプ形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees