WO2015008789A1 - はんだバンプ製造方法 - Google Patents

はんだバンプ製造方法 Download PDF

Info

Publication number
WO2015008789A1
WO2015008789A1 PCT/JP2014/068910 JP2014068910W WO2015008789A1 WO 2015008789 A1 WO2015008789 A1 WO 2015008789A1 JP 2014068910 W JP2014068910 W JP 2014068910W WO 2015008789 A1 WO2015008789 A1 WO 2015008789A1
Authority
WO
WIPO (PCT)
Prior art keywords
solder
bump
forming paste
flux
base
Prior art date
Application number
PCT/JP2014/068910
Other languages
English (en)
French (fr)
Inventor
佳史 山本
石川　雅之
浩規 宇野
貴司 山路
Original Assignee
三菱マテリアル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱マテリアル株式会社 filed Critical 三菱マテリアル株式会社
Priority to KR1020167000522A priority Critical patent/KR20160033098A/ko
Priority to CN201480032887.0A priority patent/CN105283949A/zh
Publication of WO2015008789A1 publication Critical patent/WO2015008789A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Definitions

  • the present invention relates to a method for manufacturing a solder bump using a solder paste, and more particularly to a method for manufacturing a solder bump by printing and reflowing the solder paste.
  • solder bumps are formed by forming a large number of solder bumps on a metal pad formed on a wafer or a substrate and mounting a semiconductor chip on the solder bumps, followed by heating. Flip chip mounting is performed in which a semiconductor chip is bonded to a pad by melting the substrate.
  • solder bumps are formed, that is, during reflow, gas due to the flux contained in the solder paste is generated and may become voids and remain in the solder bumps. In this case, variations in bump height, a decrease in bonding strength between the solder and the electrode, and the like may result in a decrease in long-term reliability.
  • solder bumps are formed by a bump forming paste that is a mixture of the above-described solder powder and flux and has a lower flux ratio than the base forming paste.
  • Patent Document 1 describes that by forming a solder bump using a bump forming paste on a base layer, a solder bump without a large void can be formed and the uniformity of the bump height can be improved. .
  • Patent Document 1 the amount of solder contained in the base forming paste is reduced to improve the wettability of the solder, and the generation of voids is suppressed by forming a thin base layer formed on the pad. Since solder bumps are becoming smaller in diameter due to the effects of downsizing and the like, and are becoming more susceptible to voids, further measures are desired.
  • the present invention has been made in view of such circumstances, and an object of the present invention is to provide a method for producing a solder bump having a high effect of suppressing the generation of voids.
  • a base forming paste formed by mixing a solder powder having an average particle diameter of 5 ⁇ m or less and a flux is applied onto a pad provided on a substrate and reflowed to form a base layer having a thickness of 20 ⁇ m or less.
  • a base layer forming step and a bump forming paste formed by mixing a solder powder and a flux having an average particle size larger than that of the base forming paste are applied onto the base layer and reflowed to form solder bumps on the pad. And a bump forming process.
  • solder powder in the paste is not evenly present on the pad surface, and if there are large gaps between the solder powders and local vacancies, there will be places where only the flux is present on the pad surface. It is conceivable as a cause of the generation of voids that it becomes difficult for the pad to wet and spread when it melts, and voids are easily captured at the interface with the pad.
  • the average particle size of the solder powder in the underlayer forming paste is set to 5 ⁇ m or less so that the solder powder is uniformly present on the pad surface. It is possible to prevent voids from being generated at the interface between the pad and the underlying layer.
  • the base layer is thinly formed to a thickness of 20 ⁇ m or less, it is easy to escape the gas generated during reflow of the base forming paste, and a void larger than the thickness of the base layer cannot be generated. The formation can be firmly attached to the pad.
  • solder powder having a particle size larger than the average particle size of the solder powder of the base forming paste is used for bump formation. Even if it is used for paste, voids are not trapped at the pad interface, and voids remaining on the solder bumps can be reduced.
  • the flux ratio in the base forming paste may be set to be larger than the flux ratio in the bump forming paste.
  • the pad surface is improved in cleanliness by the flux, and the solder content is reduced because of the higher flux ratio. It becomes easy to spread on the surface. For this reason, a base layer is formed thinly on a pad, and generation
  • the flux ratio is not increased in the bump forming paste, the viscosity of the paste can be maintained, and when the solder is melted to form a spherical solder bump with surface tension, the bump height is increased. Can be formed.
  • the base forming paste has an average particle size of the solder powder of 1 ⁇ m to 5 ⁇ m, and a flux ratio of 20% by mass to 40% by mass.
  • the paste may have an average particle size of the solder powder of more than 5 ⁇ m and 15 ⁇ m or less, and a flux ratio of 5% by mass to 15% by mass.
  • voids generated at the interface with the pad can be reduced, and the effect of suppressing generation of voids In addition, it is possible to improve the bonding reliability.
  • solder bump manufacturing method of this invention it is sectional drawing which showed typically the board
  • FIGS. 2A to 2B sequentially show the process of forming solder bumps 4 on bump forming pads (hereinafter referred to simply as pads) 2 formed on the substrate 1.
  • pads bump forming pads
  • a base solder powder and a flux are applied at a predetermined flux ratio on the pad 2 disposed in the opening 7 of the resist layer 6.
  • the mixed base formation paste 30 is applied with a predetermined thickness by printing using a stencil mask or printing and filling the openings 7 of the resist layer 6 directly without using a stencil mask (FIG. 1B). Then, reflow is performed to form the base layer 3 (FIG. 1C).
  • a bump forming paste 40 obtained by mixing a solder powder of the same type as the solder powder for the base and a solder powder having an average particle size larger than the solder powder for the base and a flux on the base layer 3 is used as a stencil mask.
  • a predetermined amount is supplied by printing used (FIG. 2A), and reflowed to form a substantially spherical solder bump 4 (FIG. 2B).
  • a pad 2 is provided on a wiring pattern (not shown) at the bump forming position of the substrate 1 before the solder bump 4 is formed, and this pad 2 is made to face the opening 7.
  • a resist layer 6 is provided in the state. These pads 2 and the resist layer 6 are formed by a known circuit board forming technique.
  • solder powder constituting the base forming paste 30 and the bump forming paste 40 for example, an alloy powder of Sn—Ag—Cu type, Pb—Sn type, or the like is used.
  • the flux contains a resin such as rosin, an activator, a thixotropic agent, and a solvent.
  • a halogen-free type, an active (RA) type, a weakly active (RMA) type, a water-soluble type, or the like may be used. it can.
  • the base forming paste 30 is a mixture of a solder powder having an average particle size of 1 ⁇ m or more and 5 ⁇ m or less and a flux, and a flux ratio of 20% by mass or more and 40% by mass or less.
  • the bump forming paste 40 is a mixture of a solder powder having an average particle size of solder powder exceeding 5 ⁇ m and not more than 15 ⁇ m and a flux, and the flux ratio is not less than 5 mass% and not more than 15 mass%.
  • the flux ratio of the base forming paste 30 is set larger than the flux ratio of the bump forming paste 40.
  • the base layer 3 is formed on the pad 2 disposed in the opening 7 of the resist layer 6.
  • the underlayer forming paste 30 is filled in the opening 7 (filling space S) and reflowed as it is to melt the solder and remove the flux.
  • the base layer 3 has a thickness t of 20 ⁇ m or less and is lower than the height of the resist layer 6 formed around the pad 2. In this embodiment, the flux is removed, but the flux may remain.
  • the solder powder in the base forming paste 30 By setting the average particle size of the solder powder in the base forming paste 30 to 5 ⁇ m or less, the solder powder is uniformly present on the surface of the pad 2, and voids are generated at the interface between the pad 2 and the base layer 3. Can be prevented. Further, by forming the underlayer 3 thin, it is easy to escape the gas generated during the reflow of the underlayer forming paste 30, and a large void larger than the thickness t of the underlayer 3 cannot be generated. Can be firmly attached to the pad 2.
  • the average particle size of the solder powder constituting the base forming paste 30 is less than 1 ⁇ m, the surface of the powder is oxidized and the amount of reducing gas generated during reflow increases.
  • the average particle size is more preferably 1 ⁇ m or more and 5 ⁇ m or less.
  • the bump forming paste 40 is further supplied to the base layer 3 and the pad 2 and reflowed to form the solder bumps 4. Specifically, as shown in FIG. 2A, the filling space S is filled with the bump forming paste 40 and reflowed as it is, thereby melting the base layer 3 together with the solder powder of the bump forming paste 40, and the flux. Remove (FIG. 2B). Then, when cooled, a substantially hemispherical solder bump 4 is formed on the pad 2 of the substrate 1 by surface tension. The bump height of the solder bump 4 is formed to about 40 ⁇ m, for example.
  • the bump forming paste 40 When the bump forming paste 40 is filled in the filling space S and reflowed, since the base layer 3 having almost no voids is already formed on the pad 2, the bump forming paste 40 is melted. The solder agglomerates on the pad 2 together with the molten underlayer 3. Thereby, solder bumps 4 with reduced voids are formed on the pads 2. Since the bump forming paste 40 is applied to the preformed base layer 3 to form the solder bumps 4, the particle size larger than the average particle size of the solder powder of the base forming paste 30 on the bump forming paste 40. Even if this solder powder is used, voids are not trapped at the interface of the pad 2 and voids remaining on the solder bumps 4 can be reduced.
  • the flux content of the base forming paste 30 is increased, when the base layer 3 is formed, the cleanliness of the surface of the pad 2 is improved by the flux, and the solder easily spreads on the surface of the pad 2. In addition, since the solder content is reduced due to the higher flux ratio, the solder is likely to wet and spread on the surface of the pad 2. For this reason, the base layer 3 is formed thin on the pad 2, and generation of a large void can be prevented.
  • the flux ratio is more preferably 20% by mass or more and 40% by mass or less because the paste is easily separated due to a change with time when the flux content of the base forming paste 30 is increased.
  • the flux ratio is not increased in the bump forming paste 40, the viscosity of the paste can be maintained, and when the spherical solder bump 4 is formed by melting the solder and forming the spherical solder bump 4 with the surface tension, the bump height is increased. Can be formed. Moreover, since the solder bump 4 without a large void can be formed, the uniformity of the bump height can also be improved.
  • the bump forming paste 40 preferably has an average particle size of the solder powder of more than 5 ⁇ m and 15 ⁇ m or less, and a flux ratio of 5% by mass to 15% by mass.
  • the bump forming paste 40 is supplied onto the base layer 3 and reflowed. Therefore, it is possible to obtain the solder bump 4 with high bonding reliability of flip chip mounting without leaving a large void inside.
  • a base forming paste was printed on a substrate provided with a resist layer patterned with an opening diameter of 110 ⁇ m and a thickness of 20 ⁇ m, and the maximum temperature was 240 in a nitrogen atmosphere.
  • An underlayer was formed by reflowing at 0 ° C.
  • it was cleaned using a pure water-based cleaning agent, and a bump forming paste was printed on the underlayer, and solder bumps were formed by reflowing at a maximum temperature of 240 ° C. in a nitrogen atmosphere. 2500 solder bumps were formed on each substrate.
  • the size of the void was calculated as an area ratio by the ratio of the diameter of the void to the diameter of the solder bump.
  • the maximum void area ratio was calculated for the largest void among them.
  • each column of the number of void occurrence bumps in Table 2 the distribution range of voids having the size of each void area ratio is displayed.
  • the numerical value on the left in Table 2 indicates “above” and the numerical value on the right indicates “less than”. For example, “0% to 2%” indicates 0% or more and less than 2%.
  • the board having many solder bumps with large voids is defective and the maximum void area ratio is less than 6%.
  • a sample having a solder bump in which a void having a size of 6% or more in the area is generated or a sample having 10 or more bumps having a void having a size of 4% or more is determined to be defective.
  • “NG” is shown.
  • a sample with good results a sample having a maximum void area ratio of less than 6% and an area ratio of 4% or more and less than 6% in each solder bump
  • Examples 1 to 15 voids with an area ratio of 6% or more do not remain, and the distribution of generated voids is concentrated to an area ratio of less than 4%. Obtained.
  • the thickness t of the underlayer is 20 ⁇ m or less
  • the average particle size of the solder powder constituting the undercoat paste is 5 ⁇ m or less
  • the average of the solder powder constituting the bump forming paste The particle size is larger than the average particle size of the solder powder of the base forming paste.
  • the average particle size of the solder powder constituting the base forming paste is 0.5 ⁇ m, which is less than 1 ⁇ m, and the flux ratio is more than 40% by mass and 42% by mass.
  • the number of void generation with an area ratio of 2% or more and less than 4% increased compared to other Examples.
  • Comparative Example 1 in which the average particle size of the solder powder of the base forming paste exceeds 5 ⁇ m and Comparative Examples 1 and 2 in which the thickness t of the base layer exceeds 20 ⁇ m are both 10 or more voids with an area ratio of 4% or more.
  • the maximum void area ratio exceeded 6%.
  • Comparative Examples 3 and 4 in which the underlayer was not formed 10 or more voids having an area ratio of 4% or more were formed, and the maximum void area ratio exceeded 6%.
  • Comparative Example 5 in Comparative Example 5 the underlying layer was not formed, and 10 or more voids having an area ratio of 4% or more were formed. However, the maximum void area ratio was less than 6%.
  • voids generated at the interface with the pad can be reduced, and the effect of suppressing the generation of voids can be enhanced and bonding can be performed. Reliability can be increased.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

　基板１に設けられたパッド２上に、平均粒径５μｍ以下のはんだ粉末及びフラックスを混合してなる下地形成用ペースト３０を塗布し、リフローして厚み２０μｍ以下の下地層３を形成する下地層形成工程と、平均粒径が下地形成用ペーストより大きいはんだ粉末及びフラックスを混合してなるバンプ形成用ペースト４０を下地層３上に塗布し、リフローしてパッド２上にはんだバンプ４を形成するバンプ形成工程とを備えるはんだバンプ製造方法。

Description

はんだバンプ製造方法
　本発明は、はんだペーストを用いたはんだバンプの製造方法に係り、はんだペーストを印刷してリフローさせることによりはんだバンプを製造する方法に関する。
　本願は、２０１３年７月１８日に出願された特願２０１３-１４９５６０号に基づき優先権を主張し、その内容をここに援用する。
　近年では、高密度実装法として、ウエハや基板に形成された金属製のパッド上に多数のはんだバンプを形成しておき、そのはんだバンプ上に半導体チップを搭載した後に加熱することにより、はんだバンプを溶融して半導体チップをパッドに接合するフリップチップ実装が行われている。
　ところが、はんだバンプの形成時すなわちリフロー時に、はんだペーストに含まれているフラックスに起因するガスが発生し、ボイドとなってはんだバンプ中に残存することがある。この場合には、バンプ高さのばらつきや、はんだと電極間の接合強度の低下等を生じ、長期信頼性を低下させるおそれがある。
　そこで、特許文献１では、ウエハに形成されたパッド上に、はんだ粉末及びフラックスを混合してなる下地形成用ペーストを塗布して予め形成しておいた下地層上に、下地形成用ペーストと同種のはんだ粉末及びフラックスを混合してなり下地形成用ペーストよりもフラックスの割合が少ないバンプ形成用ペーストによりはんだバンプを形成している。
　この場合、下地層を形成する際に、パッド表面の清浄度がフラックスにより向上されるとともに、下地形成用ペーストのはんだ含有量が少ないので、はんだがパッド表面に濡れ拡がり易い。このため、パッド上に下地層が薄く形成され、大きなボイドの発生を防止することができる。そして、下地層の上にバンプ形成用ペーストを用いてはんだバンプを形成することで、大きなボイドのないはんだバンプを形成でき、バンプ高さの均一性も向上できることが特許文献１に記載されている。
特開２０１３‐４９２９号公報
　特許文献１では、下地形成用ペーストに含まれるはんだ量を少なくして、はんだの濡れ性を向上させるとともに、パッド上に形成する下地層を薄く形成することにより、ボイドの発生を抑えるが、基板の小型化等の影響から、はんだバンプも小径化が進められており、ボイドの影響を受け易くなってきていることから、さらなる対策が望まれている。
　本発明は、このような事情に鑑みてなされたもので、ボイド発生の抑制効果が高いはんだバンプの製造方法を提供することを目的とする。
　本発明は、基板上に設けられたパッド上に、平均粒径５μｍ以下のはんだ粉末及びフラックスを混合してなる下地形成用ペーストを塗布し、リフローして厚み２０μｍ以下の下地層を形成する下地層形成工程と、平均粒径が前記下地形成用ペーストより大きいはんだ粉末及びフラックスを混合してなるバンプ形成用ペーストを前記下地層上に塗布し、リフローして前記パッド上にはんだバンプを形成するバンプ形成工程とを備えるはんだバンプ製造方法である。
　ペースト中のはんだ粉末がパッド表面に均一に存在せずに、また、はんだ粉末間の隙間が大きく局所的に空孔があったりすると、パッド表面にフラックスのみが存在する箇所が生じることにより、はんだが溶融する際にパッドに濡れ拡がり難くなり、パッドとの界面にボイドが捕捉され易くなることが、ボイド発生の要因として考えられる。
　本発明では、はんだバンプ形成前に、パッド上に下地層を形成するとともに、下地形成用ペースト中のはんだ粉末の平均粒径を５μｍ以下とすることで、パッド表面にはんだ粉末を均一に存在させ、パッドと下地層との界面にボイドが発生することを防止できる。また、下地層を厚み２０μｍ以下に薄く形成していることから、下地形成用ペーストのリフロー時に発生したガスを脱出させやすく、また、下地層の厚み以上の大きなボイドが発生し得ないので、下地層をパッドに対して強固に付着形成できる。そして、このように予め形成された下地層にバンプ形成用ペーストを塗布してはんだバンプを形成するので、下地形成用ペーストのはんだ粉末の平均粒径よりも大きい粒径のはんだ粉末をバンプ形成用ペーストに用いても、ボイドがパッド界面に捕捉されることがなく、はんだバンプに残存するボイドを低減させることができる。
　本発明のはんだバンプ製造方法において、前記下地形成用ペースト中の前記フラックスの比率が、前記バンプ形成用ペースト中の前記フラックスの比率よりも大きく設定されているとよい。
　フラックス含有量の多い下地形成用ペーストにより下地層を形成する際に、パッド表面の清浄度がフラックスにより向上され、またフラックス比率が高い分、はんだ含有量が少なくなっていることから、はんだがパッド表面に濡れ拡がり易くなる。このため、パッド上に下地層が薄く形成され、大きなボイドの発生を防止することができる。一方、バンプ形成用ペーストにおいてはフラックス比率を高くしないので、ペーストの粘性を保つことができ、はんだを溶融させて表面張力で球状のはんだバンプが形成される際に、バンプ高さを高くして形成できる。また、大きなボイドのないはんだバンプを形成できるので、バンプ高さの均一性も向上させることができる。
　本発明のはんだバンプ製造方法において、前記下地形成用ペーストは、前記はんだ粉末の平均粒径が１μｍ以上５μｍ以下で、前記フラックスの比率が２０質量％以上４０質量％以下とされ、前記バンプ形成用ペーストは、前記はんだ粉末の平均粒径が５μｍを超えて１５μｍ以下で、前記フラックスの比率が５質量％以上１５質量％以下とされるとよい。
　本発明によれば、小径のはんだ粉末を用いた下地形成用ペーストにより予め下地層を形成した後に、はんだバンプを形成することで、パッドとの界面に生じるボイドを低減でき、ボイド発生の抑制効果を高められるとともに、接合信頼性を高めることができる。
本発明のはんだバンプ製造方法において、下地層形成工程前の基板を模式的に示した断面図である。 本発明のはんだバンプ製造方法に係る下地層形成工程において、下地形成用ペーストをパッド上に塗布した状態を模式的に示した断面図である。 本発明のはんだバンプ製造方法において、下地層が形成された状態を模式的に示した断面図である。 本発明のはんだバンプ製造方法に係るバンプ形成工程において、バンプ形成用ペーストを下地層上に塗布した状態を模式的に示した断面図である。 本発明のはんだバンプ製造方法において、はんだバンプが形成された状態を模式的に示した断面図である。
　以下、本発明の実施形態を、図面を参照しながら説明する。
　図１Ａ～図１Ｃ及び図２Ａ～図２Ｂは、基板１上に形成されたバンプ形成用パッド（Ｕｎｄｅｒ　Ｂｕｍｐ　Ｍｅｔａｌ，以下、単にパッドという）２に対して、はんだバンプ４を形成する工程を順に示したものである。
　本実施形態のはんだバンプ製造方法は、図１Ａ～図１Ｃに示すように、レジスト層６の開口部７内に配置されるパッド２上に、下地用のはんだ粉末及びフラックスを所定のフラックス比率で混合してなる下地形成用ペースト３０を、ステンシルマスクを用いた印刷、もしくは、ステンシルマスクを用いず直接レジスト層６の開口部７に印刷充填することにより、所定厚さで塗布し（図１Ｂ）、リフローして下地層３を形成する（図１Ｃ）。
　次いで、この下地層３上に、下地用のはんだ粉末と同種のはんだ粉末で、下地用のはんだ粉末より平均粒径が大きいはんだ粉末及びフラックスを混合してなるバンプ形成用ペースト４０をステンシルマスクを用いた印刷により、所定量供給し（図２Ａ）、リフローして略球状のはんだバンプ４を形成する（図２Ｂ）。
　はんだバンプ４を形成する前の基板１のバンプ形成位置には、図１Ａに示すように、配線パターン（図示略）上にパッド２が設けられるとともに、このパッド２を開口部７に臨ませた状態でレジスト層６が設けられている。これらパッド２及びレジスト層６は、公知の回路基板形成技術により形成される。
　下地形成用ペースト３０及びバンプ形成用ペースト４０を構成するはんだ粉末としては、例えば、Ｓｎ‐Ａｇ‐Ｃｕ系、Ｐｂ‐Ｓｎ系等の合金粉末が用いられる。フラックスとしては、ロジン等の樹脂分、活性剤、チクソ剤、溶剤を含有しており、ハロゲンフリータイプ、活性（ＲＡ）タイプ、弱活性（ＲＭＡ）タイプ、水溶性タイプ等のものを用いることができる。
　下地形成用ペースト３０は、はんだ粉末の平均粒径が１μｍ以上５μｍ以下のはんだ粉末と、フラックスとを混合したものであり、フラックス比率が２０質量％以上４０質量％以下とされる。バンプ形成用ペースト４０は、はんだ粉末の平均粒径が５μｍを超えて１５μｍ以下のはんだ粉末と、フラックスとを混合したものであり、フラックス比率が５質量％以上１５質量％以下とされる。下地形成用ペースト３０のフラックス比率は、バンプ形成用ペースト４０のフラックス比率よりも大きく設定されている。
　以下、この基板１のパッド２の上にはんだバンプ４を形成する方法を、下地層形成工程、バンプ形成工程の順に分けて説明する。
（下地層形成工程）
　まず、レジスト層６の開口部７内に配置されたパッド２上に、下地層３形成する。具体的には、図１Ｂに示すように、下地形成用ペースト３０を開口部７内（充填空間Ｓ）に充填し、そのままリフローすることによりはんだを溶融させるとともにフラックスを除去し、下地層３を形成する（図１Ｃ）。この下地層３の厚みｔは２０μｍ以下とされ、パッド２周辺に形成されたレジスト層６の高さよりも低く形成される。なお、本実施形態では、フラックスを除去したが、フラックスが残留していても構わない。
　下地形成用ペースト３０中のはんだ粉末の平均粒径を５μｍ以下とすることで、パッド２の表面にはんだ粉末を均一に存在させ、パッド２と下地層３との界面にボイドが発生することを防止できる。また、下地層３を薄く形成することにより、下地形成用ペースト３０のリフロー時に発生したガスを脱出させやすく、また、下地層３の厚みｔ以上の大きなボイドが発生し得ないので、下地層３をパッド２に対して強固に付着形成することができる。
　一方、下地形成用ペースト３０を構成するはんだ粉末の平均粒径が１μｍ未満では、粉末表面の酸化が進み、リフロー時の還元ガスの発生量が増加するため、下地形成用ペースト３０のはんだ粉末の平均粒径は１μｍ以上５μｍ以下とすることがより好ましい。
（バンプ形成工程）
　次いで、バンプ形成用ペースト４０を、下地層３及びパッド２に対してさらに供給し、リフローしてはんだバンプ４を形成する。具体的には、図２Ａに示すように、充填空間Ｓ内にバンプ形成用ペースト４０を充填し、そのままリフローすることにより、バンプ形成用ペースト４０のはんだ粉末とともに下地層３を溶融させ、フラックスを除去する（図２Ｂ）。その後冷却すると、表面張力により基板１のパッド２上に略半球状のはんだバンプ４が形成される。はんだバンプ４のバンプ高さは、例えば４０μｍ程度に形成される。
　バンプ形成用ペースト４０を充填空間Ｓ内に充填してリフローするとき、パッド２上にはボイドが殆ど存在しない下地層３が既に形成されていることから、バンプ形成用ペースト４０が溶融されると溶融した下地層３とともに、パッド２上にはんだが凝集する。これにより、ボイドが低減されたはんだバンプ４がパッド２上に形成される。そして、予め形成された下地層３にバンプ形成用ペースト４０を塗布してはんだバンプ４を形成するので、バンプ形成用ペースト４０に下地形成用ペースト３０のはんだ粉末の平均粒径よりも大きい粒径のはんだ粉末を用いても、ボイドがパッド２の界面に捕捉されることがなく、はんだバンプ４に残存するボイドを低減させることができる。
　下地形成用ペースト３０のフラックス含有量を多くしているので、下地層３を形成する際に、パッド２表面の清浄度がフラックスにより向上され、はんだがパッド２表面に濡れ拡がり易くなる。またフラックス比率が高い分、はんだ含有量が少なくなっていることからも、はんだがパッド２表面に濡れ拡がり易くなる。このため、パッド２上に下地層３が薄く形成され、大きなボイドの発生を防止することができる。なお、下地形成用ペースト３０のフラックス含有量が多くなると経時変化によりペーストが分離しやすくなることから、フラックス比率は２０質量％以上４０質量％以下とすることがより好ましい。
　一方、バンプ形成用ペースト４０においてはフラックス比率を高くしないので、ペーストの粘性を保つことができ、はんだを溶融させて表面張力で球状のはんだバンプ４が形成される際に、バンプ高さを高くして形成できる。また、大きなボイドのないはんだバンプ４を形成できるので、バンプ高さの均一性も向上させることができる。
　なお、バンプ形成用ペースト４０は、はんだ粉末の平均粒径を５μｍを超えて１５μｍ以下、フラックス比率を５質量％以上１５質量％以下とすることが好ましい。
　以上説明したように、本発明のはんだバンプ製造方法によれば、ボイドのない薄い下地層３をパッド２上に形成した後に、その下地層３上にバンプ形成用ペースト４０を供給してリフローするので、内部に大きなボイドが残存することなく、フリップチップ実装の接合信頼性の高いはんだバンプ４を得ることができる。
　次に、本発明の効果を確認するために行った試験結果について説明する。
　表１に示すように、含有するはんだ粉末の平均粒径や成分、フラックス比率等を変更して作製した下地形成用ペースト及びバンプ形成用ペーストを用いて、基板上に複数のはんだバンプを形成した試料（実施例１～１５および比較例１～５）を形成し、各試料について発生したボイドを確認した。
　なお、下地用形成ペースト及びバンプ形成用ペーストのフラックスには、活性（ＲＡ）タイプのものを用いた。比較例３～５については、下地層を形成することなく、パッドに直接バンプ形成用ペーストを印刷してはんだバンプを形成した。
　各試料（実施例１～１５および比較例１，２）は、開口径１１０μｍ、厚み２０μｍでパターン形成されたレジスト層を備える基板上に下地形成用ペーストを印刷し、窒素雰囲気中で最高温度２４０℃にてリフローすることにより下地層を形成した。次に、純水系洗浄剤を用いて洗浄し、この下地層の上に、バンプ形成用ペーストを印刷して、窒素雰囲気中で最高温度２４０℃にてリフローすることによりはんだバンプを形成した。それぞれの基板には、２５００個のはんだバンプを形成した。
　そして、形成したはんだバンプの内部に発生したボイドを透過型Ｘ線により観察し、各バンプにどの程度の大きさのボイドが発生したかをカウントした。ボイドの大きさ（ボイドサイズ）は、はんだバンプの直径に対するボイドの直径の比率により、面積率として算出した。また、一つのはんだバンプに複数個のボイドが発生した場合には、そのうちの最も大きいボイドについて最大ボイド面積率を算出した。これらの結果を表２に示す。
　なお、表２のボイド発生バンプ数の各欄において、各ボイド面積率のサイズを有するボイドの分布範囲を表示する。表２の左の数値は「以上」、右の数値は「未満」を示し、例えば、「０％～２％」は、０％以上２％未満であることを示す。
　大きなボイドが発生したはんだバンプが数多く発生した基板は不良であり、ボイドの最大面積率は６％未満であることが望ましい。内部に面積率６％以上のサイズを有するボイドが発生したはんだバンプを有する試料、もしくは面積率４％以上のサイズを有するボイドが発生したバンプ数が１０個以上である試料は不良と判断し、表２に「ＮＧ」と表記した。一方、良好な結果が得られた試料（最大ボイド面積率が６％未満かつ面積率４％以上６％未満のボイドが各はんだバンプ内に１０個未満である試料）は「ＯＫ」と表記した。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
　表２から明らかなように、実施例１～１５では、面積率６％以上のボイドが残存することがなく、発生するボイドの分布も面積率４％未満に集中しており、良好な結果を得られた。これら実施例１～１５は、下地層の厚みｔが２０μｍ以下であり、下地形成用ペーストを構成するはんだ粉末の平均粒径が５μｍ以下であるとともに、バンプ形成用ペーストを構成するはんだ粉末の平均粒径が下地形成用ペーストのはんだ粉末の平均粒径よりも大きい。
　なお、実施例１～１５のうち、下地形成用ペーストを構成するはんだ粉末の平均粒径が１μｍ未満の０．５μｍである実施例７と、フラックス比率が４０質量％を超えて４２質量％である実施例９では、他の実施例と比べて面積率２％以上４％未満のボイド発生数が多くなった。
　一方、下地形成用ペーストのはんだ粉末の平均粒径が５μｍを超える比較例１、下地層の厚みｔが２０μｍを超える比較例１，２は、いずれも面積率４％以上のボイドが１０個以上形成され、最大ボイド面積率も６％を超えた。また、下地層を形成しなかった比較例３，４においても面積率４％以上のボイドが１０個以上形成され、最大ボイド面積率も６％を超えた。なお、比較例５も下地層を形成せず、面積率４％以上のボイドが１０個以上形成されたため不良と判断したが、最大ボイド面積率は６％未満であった。
　なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
　小径のはんだ粉末を用いた下地形成用ペーストにより予め下地層を形成した後に、はんだバンプを形成することで、パッドとの界面に生じるボイドを低減でき、ボイド発生の抑制効果を高められるとともに、接合信頼性を高めることができる。
１　基板
２　パッド
３　下地層
４　はんだバンプ
５　配線パターン
６　レジスト層
７　開口部
３０　下地形成用ペースト
４０　バンプ形成用ペースト

 

Claims (3)

  1. 　基板上に設けられたパッド上に、平均粒径５μｍ以下のはんだ粉末及びフラックスを混合してなる下地形成用ペーストを塗布し、リフローして厚み２０μｍ以下の下地層を形成する下地層形成工程と、
    　平均粒径が前記下地形成用ペーストより大きいはんだ粉末及びフラックスを混合してなるバンプ形成用ペーストを前記下地層上に塗布し、リフローしてはんだバンプを前記パッド上に形成するバンプ形成工程と
    を備えることを特徴とするはんだバンプ製造方法。
  2. 　前記下地形成用ペースト中の前記フラックスの比率が、前記バンプ形成用ペースト中の前記フラックスの比率よりも大きく設定されることを特徴とする請求項１記載のはんだバンプ製造方法。
  3. 　前記下地形成用ペーストは、前記はんだ粉末の平均粒径が１μｍ以上５μｍ以下で、フラックスの比率が２０質量％以上４０質量％以下とされ、
    　前記バンプ形成用ペーストは、前記はんだ粉末の平均粒径が５μｍを超えて１５μｍ以下で、フラックスの比率が５質量％以上１５質量％以下とされる
    ことを特徴とする請求項１に記載のはんだバンプ製造方法。

     
PCT/JP2014/068910 2013-07-18 2014-07-16 はんだバンプ製造方法 WO2015008789A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020167000522A KR20160033098A (ko) 2013-07-18 2014-07-16 땜납 범프 제조 방법
CN201480032887.0A CN105283949A (zh) 2013-07-18 2014-07-16 焊锡凸块的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-149560 2013-07-18
JP2013149560A JP6263885B2 (ja) 2013-07-18 2013-07-18 はんだバンプ製造方法

Publications (1)

Publication Number Publication Date
WO2015008789A1 true WO2015008789A1 (ja) 2015-01-22

Family

ID=52346237

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/068910 WO2015008789A1 (ja) 2013-07-18 2014-07-16 はんだバンプ製造方法

Country Status (5)

Country Link
JP (1) JP6263885B2 (ja)
KR (1) KR20160033098A (ja)
CN (1) CN105283949A (ja)
TW (1) TWI613741B (ja)
WO (1) WO2015008789A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6187536B2 (ja) * 2015-05-14 2017-08-30 三菱マテリアル株式会社 はんだバンプ製造方法および下地形成用ペースト
US9847310B2 (en) * 2015-07-18 2017-12-19 Semiconductor Components Industries, Llc Flip chip bonding alloys

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02150031A (ja) * 1988-11-30 1990-06-08 Fujitsu Ltd はんだバンプの形成方法
JP2006165336A (ja) * 2004-12-08 2006-06-22 Mitsubishi Materials Corp バンプ形成用ハンダペースト
JP2010109022A (ja) * 2008-10-29 2010-05-13 Mitsubishi Materials Corp はんだバンプの形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5821430B2 (ja) * 1975-03-07 1983-04-30 セイコーエプソン株式会社 半導体装置の製造方法
JP2013004929A (ja) * 2011-06-21 2013-01-07 Mitsubishi Materials Corp はんだバンプ製造方法および下地形成用ペースト

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02150031A (ja) * 1988-11-30 1990-06-08 Fujitsu Ltd はんだバンプの形成方法
JP2006165336A (ja) * 2004-12-08 2006-06-22 Mitsubishi Materials Corp バンプ形成用ハンダペースト
JP2010109022A (ja) * 2008-10-29 2010-05-13 Mitsubishi Materials Corp はんだバンプの形成方法

Also Published As

Publication number Publication date
JP2015023129A (ja) 2015-02-02
TWI613741B (zh) 2018-02-01
KR20160033098A (ko) 2016-03-25
CN105283949A (zh) 2016-01-27
JP6263885B2 (ja) 2018-01-24
TW201513243A (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
US20090057378A1 (en) In-situ chip attachment using self-organizing solder
JP2014027122A (ja) 無鉛はんだバンプ接合構造
WO2010061428A1 (ja) 電子装置の製造方法、電子部品搭載用基板及びその製造方法
JP5692314B2 (ja) バンプ電極、バンプ電極基板及びその製造方法
WO2015178374A1 (ja) はんだバンプの形成方法及びはんだボール固定用はんだペースト
JP5943136B1 (ja) フラックスコートボール、はんだ継手およびフラックスコートボールの製造方法
WO2015008789A1 (ja) はんだバンプ製造方法
JP5998875B2 (ja) はんだバンプの製造方法
TWI648835B (zh) 有芯構造焊料凸塊及其製造方法
JP2018206953A (ja) はんだバンプ形成方法及びはんだペースト
JP6784053B2 (ja) 電子装置の製造方法
JP6156136B2 (ja) はんだバンプの焼結芯を形成するための芯用ペースト
JP6089243B2 (ja) 接合構造体の製造方法
JP5003551B2 (ja) ペースト用Ｐｂ−Ｓｎはんだ合金粉末およびＰｂ−Ｓｎはんだ合金ボール
JP4556901B2 (ja) 金合金はんだボールの製造方法
JPWO2009034628A1 (ja) はんだプリコート基板、実装基板およびはんだプリコート方法
JP2013004929A (ja) はんだバンプ製造方法および下地形成用ペースト
JP2019005789A (ja) はんだ接合材とその製造方法、はんだバンプ付電子部品の製造方法および接合体
JP6187536B2 (ja) はんだバンプ製造方法および下地形成用ペースト
KR102389258B1 (ko) 고온 안정성과 필렛특성이 개선된 접합 페이스트 및 그의 제조방법
US20140182905A1 (en) Printed circuit board and surface treatment method of printed circuit board
JP2002224884A (ja) 半田付け用フラックス及びこれを用いた半田バンプの形成方法
KR101097488B1 (ko) 핀 그리드 어레이 기판의 제조방법
JP2018098373A (ja) はんだバンプ形成方法
JP2009200285A (ja) バンプ及びバンプ接続構造体

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480032887.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14826762

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20167000522

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14826762

Country of ref document: EP

Kind code of ref document: A1