JPH10256722A - はんだ付けテスト評価板 - Google Patents

はんだ付けテスト評価板

Info

Publication number
JPH10256722A
JPH10256722A JP9061262A JP6126297A JPH10256722A JP H10256722 A JPH10256722 A JP H10256722A JP 9061262 A JP9061262 A JP 9061262A JP 6126297 A JP6126297 A JP 6126297A JP H10256722 A JPH10256722 A JP H10256722A
Authority
JP
Japan
Prior art keywords
solder
pattern
hole
soldering
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9061262A
Other languages
English (en)
Inventor
Kenji Azuma
健治 東
Tamiji Masatoki
民治 政時
Moriyuki Ebizuka
守之 海老塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9061262A priority Critical patent/JPH10256722A/ja
Publication of JPH10256722A publication Critical patent/JPH10256722A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 はんだ付けテスト評価板に関して、リフロー
はんだ付けおよびフローはんだ付けの2つの処理が行わ
れるプリント配線板のはんだ広がり性やはんだ吸い上が
り性などの評価と、これらの関連性の評価とを容易にで
きるようにする。 【解決手段】 プリント配線板の銅箔パターンに予めは
んだペーストが印刷され、このはんだペーストがリフロ
ー炉により溶かされてはんだ付け処理されるリフローは
んだ付け工程時のはんだぬれ広がり性を評価するための
複数の長方形ランドパターン3A,3B及び正方形ラン
ドパターン3Cと、このプリント配線板のスルーホール
40に溶融はんだが流し込まれてはんだ付け処理される
フローはんだ付け工程時のはんだ吸い上がり性を評価す
るための複数のスルーホールパターン2とが同一のテス
ト基板1に配置されたものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、リフローはんだ
付けおよびフローはんだ付けの2つの処理が行われるプ
リント配線板のはんだねれ広がり性やはんだ吸い上がり
性などの評価と、これらの関連性の評価に好適なはんだ
付けテスト評価板に関する。
【0002】更に詳しくは、大きさを段階的に変えた長
方形や正方形のパターンなどのランドパターンをテスト
基板に配置することにより、リフローはんだ付け工程に
よるはんだぬれ広がり性を測定スケールを用いることな
く観測できるようにすると共に、この同一のテスト基板
に穴径を異ならせた複数のスルーホール群からなるスル
ーホールパターンを配置することにより、フローはんだ
付け工程によるはんだ吸い上がり性を容易に観測できる
ようにし、しかも、これらパターンの両側の領域にべた
パターンを配置することにより、はんだ付けの際の熱に
よるべたパターン表面の変色度合いを観察できるように
し、更に、これらの関連性を容易に観測できるようにし
たはんだ付けテスト評価板に関するものである。
【0003】
【従来の技術】近年、チップ部品やリード部品を高密度
に実装するために、リフローはんだ付け処理とフローは
んだ付け処理とが同一のプリント配線板に対して行われ
るようになってきた。メモリやマイクロプロセッサユニ
ット等のチップ部品を表面実装するときはリフローはん
だ付け処理が行われる。この処理では予めランドパター
ン(はんだ箇所)へはんだペーストが印刷され、そのラ
ンドパターンにチップ部品のリードが位置合わせされ、
はんだペーストが熱源により溶かされてはんだ付け処理
される。
【0004】また、抵抗,コンデンサ,コネクタ端子等
のリード部品の実装時にはフローはんだ付け処理が行わ
れる。この処理ではスルーホール(穴)にリード部品が
差し込まれ、その穴に溶融はんだが流し込まれてはんだ
付け処理される。
【0005】一般に、リフローはんだ付け処理における
はんだぬれ広がり性やフローはんだ付け処理におけるは
んだ吸い上がり性を確認することは、はんだの種類、ポ
ストフラックスの種類、はんだ付け温度およびはんだ付
け時間等の処理条件を確定したり、配線(銅箔)パター
ンの表面状態及び酸化防止のプリフラックス等のプリン
ト配線板の条件を確定するために重要なことがらであ
る。
【0006】近ごろでは、はんだぬれ広がり性を良くす
るために、配線パターンに対して金フラッシュ蒸着やパ
ラジウムめっきなどの多岐にわたる表面処理が行われて
いる。また、はんだ吸い上がり性を良くするために、は
んだ前の熱処理からスルーホールの酸化を防止するため
の耐熱プリフラックスや水溶性耐熱プリフラックスが使
用されている。
【0007】このようにはんだ付け処理が改善される中
で、はんだぬれ広がり性を評価する場合には、長方形の
パターンを複数配置したテスト板を用い、そのテスト板
にリフローはんだ付け処理を施してそのはんだの状態を
確認していた。
【0008】例えば10mm×1mmという極端に細長
い長方形のランドパターンをテスト板に複数配置し、そ
のランドパターンにはんだ付けした後、ノギス等のスケ
ールをランドパターンに当ててはんだぬれ広がりの幅を
測定することにより、はんだぬれ広がり性を確認してい
た。この測定には根気と時間を要していた。
【0009】また、はんだ吸い上がり性を評価する場合
には、スルーホールパターンを複数配置したテスト板に
フローはんだ付け処理を施してはんだ付け状態を確認し
ていた。従って、従来のはんだ付けテスト板では、はん
だ吸い上がり性とはんだぬれ広がり性とを別個独立して
観察している。
【0010】
【発明が解決しようとする課題】しかしながら、チップ
部品とリード部品の複合的な実装化に伴い、リフローは
んだ付け処理とフローはんだ付け処理とが同一のプリン
ト配線板に対して行われるようになってきた。
【0011】このため、リフローはんだ付け処理とフロ
ーはんだ付け処理とが同一のものでないことから、実装
工程時のリフローはんだ付けの熱によるプリント配線板
のスルーホールの酸化状態が、後工程のフローはんだ付
け処理の際のはんだ吸い上がり性にどのような影響を与
えるかを確認することできないという問題がある。
【0012】そこで、本発明ではリフローはんだ付けお
よびフローはんだ付けの2つの処理が行われるプリント
配線板のはんだ広がり性やはんだ吸い上がり性などの評
価と、これらの関連性の相互評価とを容易にできるよう
にしたはんだ付けテスト評価板を提供する。
【0013】
【課題を解決するための手段】この発明に係るはんだ付
けテスト評価板は、回路基板のはんだ箇所に予めはんだ
ペーストが供給され、このはんだペーストが熱源により
溶かされてはんだ付け処理されるリフローはんだ付け工
程時のはんだぬれ広がり性を評価するための複数のラン
ドパターンと、この回路基板の接合孔に溶融はんだが流
し込まれてはんだ付け処理されるフローはんだ付け工程
時のはんだ吸い上がり性を評価するための複数のスルー
ホールパターンとが同一のテスト基板に配置されたもの
である。
【0014】実際のはんだ付け工程ではスルーホールへ
のはんだ目づまりを防ぐために、リフローはんだ付け処
理を先に行い、フローはんだ付け処理を後に行うことか
ら、はんだ付けテスト評価を行うときも、リフローはん
だ付け評価を行った後、フローはんだ付け評価を行うよ
うにする。
【0015】すなわち、本発明のはんだ付けテスト評価
板では、まず、複数のランドパターンに予めはんだペー
ストを供給し、熱源により溶かしてそれらのランドパタ
ーンへはんだ付け処理を施す。この処理によって、ラン
ドパターンのはんだぬれ広がり性から、実装工程時の回
路基板のはんだ箇所におけるはんだぬれ広がり性を予測
・評価できる。これと共にスルーホールパターンの酸化
状態から、実装工程時の回路基板の接合孔(スルーホー
ル)の酸化状態を予測・評価できる。
【0016】続いて、複数のスルーホールパターンに溶
融はんだを流し込んではんだ付け処理を施す。このはん
だ付け処理によって、スルーホールパターンのはんだ吸
い上がり性から、実装工程時の回路基板の接合孔におけ
るはんだ吸い上がり性を予測・評価できる。
【0017】このとき、はんだぬれ広がり性のテスト評
価時に受けた熱によるスルーホールパターンの酸化状態
が、はんだ吸い上がり性にどのような影響を与えるかを
同一テスト基板上で確認できる。従って、実装工程時の
リフローはんだ付けの熱における回路基板の接合孔の酸
化状態が、後工程のフローはんだ付け処理の際のはんだ
吸い上がり性にどような影響を与えるかを容易に確認・
予測できるようになる。
【0018】これにより、リフローはんだ付け処理とフ
ローはんだ付け処理とを同一のプリント配線板に対して
行う場合に、はんだ付け条件、表面処理条件やプリフラ
ックス条件等の検討を容易に行うことができ、チップ部
品とリード部品の複合的な実装化に十分対処できる。
【0019】
【発明の実施の形態】以下、図面を参照しながらこの発
明の実施の形態について説明をする。図1は実施の形態
としてのはんだ付けテスト評価板の構成を示す図であ
る。
【0020】本実施の形態のはんだ付けテスト評価板1
0では、はんだ吸い上がり性を評価するための複数のス
ルーホールパターン2と、はんだぬれ広がり性を評価す
るための複数のランドパターン3とが同一のテスト基板
1に配置されたものである。
【0021】図1において、テスト基板1の中央の領域
には複数のスルーホールパターン2が配置され、フロー
はんだ付け工程時のはんだ吸い上がり性がスルーホール
パターン2によって評価される。実際のフローはんだ付
け工程では回路基板(以下プリント配線板という)の接
合孔(以下スルーホール40という)にリード部品が差
し込まれ、そこへ溶融はんだが流し込まれてはんだ付け
処理される。
【0022】スルーホールパターン2の上部及び下部領
域には複数のランドパターン3が配置され、リフローは
んだ付け工程時のはんだぬれ広がり性がランドパターン
3によって評価される。実際のリフローはんだ付け工程
ではプリント配線板のはんだ箇所に予めはんだペースト
が供給され、そのはんだ箇所にチップ部品が位置合わせ
され、その後、はんだペーストが熱源により溶かされて
はんだ付け処理される。
【0023】これら2つのはんだ付け処理を同一のプリ
ント配線板に行う場合、スルーホール40へのはんだ目
づまりを防ぐために、リフローはんだ付け処理が先に行
われ、フローはんだ付け処理が後に行われる。このこと
から、はんだ付けテスト評価においても、リフローはん
だ付け評価を先に行った後、フローはんだ付け評価を行
うようにする。
【0024】すなわち、本実施の形態のはんだ付けテス
ト評価板10では、複数のランドパターン3に予めはん
だペーストが供給され、はんだペーストが熱源により溶
かされてそれらのランドパターン3にはんだ付け処理さ
れる。このランドパターン3のはんだぬれ広がり性か
ら、実装工程時のプリント配線板のはんだ箇所における
はんだぬれ広がり性を予測・評価できる。これと共にス
ルーホールパターン2の酸化状態から、熱源に曝される
実装工程時のプリント配線板のスルーホールの酸化状態
を予測・評価できる。
【0025】本実施の形態では上記したようなはんだぬ
れ広がり性の評価に続いて、複数のスルーホールパター
ン2に溶融はんだが流し込まれ、はんだ付け処理が施さ
れる。これにより、スルーホールパターン2へのはんだ
吸い上がり性から、実装工程時のプリント配線板のスル
ーホールにおけるはんだ吸い上がり性を予測・評価でき
る。
【0026】このとき、はんだぬれ広がり性のテスト評
価時に受けた熱によるスルーホールパターン2の酸化状
態が、このスルーホールパターン2によるはんだ付けテ
スト評価時のはんだ吸い上がり性にどのような影響を与
えるかを確認できる。従って、実装工程時のリフローは
んだ付けの熱におけるプリント配線板のスルーホールの
酸化状態が、後工程のフローはんだ付け処理の際のはん
だ吸い上がり性にどような影響を与えるかを容易に確認
・予測できるようになる。
【0027】これにより、リフローはんだ付け処理とフ
ローはんだ付け処理とを同一のプリント配線板に対して
行う場合に、はんだぬれ広がり性を良くするためのはん
だ付け条件(種類、温度、時間)の検討や、はんだ箇所
の各種表面処理条件(金メッキ、パラジウム、はんだコ
ート)の検討、はんだ吸い上がり性を良くするためのプ
リフラックス条件(耐熱性、水溶性)の検討を容易に行
うことができる。
【0028】(実施例)図2は実施例としてのはんだ付
けテスト評価板(以下単にテスト評価板という)100
の構成を示す図である。図2において、テスト基板1の
中央領域には6グループに分かれたスルーホールパター
ン(はんだ上がりテストパターン)2が配置される。こ
の例では厚さ1〜2mm程度のガラスエポキシ樹脂から
なるテスト基板1に、第1のグループのスルーホールパ
ターン2が配置されている。
【0029】第1のスルーホールパターン2では、直径
0.6mmφのスルーホール(開口部)40が縦に25
列、横に4列に規則正しく開口され、計100個のスル
ーホール40がマトリクス状に配置される(図3の拡大
図参照)。
【0030】第2〜第5グループのスルーホールパター
ン2は直径0.9mmφのスルーホール40を同様に並
べることによって構成される。第6グループのスルーホ
ールパターン2は直径1.2mmφのスルーホール40
を同様に並べることによって構成される。
【0031】本実施例のスルーホールパターン2では1
00個のスルーホール40をマトリクス状に並べたこと
によって、はんだ付けテスト評価時に、はんだが吸い上
がったスルーホール40の数がカウントし易くなり、は
んだ吸い上がり性を百分率で適宜表わすことができる。
【0032】また、本実施例のスルーホールパターン2
では各グループ毎にスルーホール40の穴径が等しくさ
れ、第1グループと、第2〜第5グループと、第6グル
ープのスルーホール40の穴径を異ならせたことで、実
装工程時のスルーホール40の穴径を想定したはんだ付
けテスト評価を行うことができる。
【0033】本実施例で穴径0.9mmφの第2〜第5
グループのスルーホール40を多く配置(4グループ×
100個)したのは、実装工程で一番多く使用されるス
ルーホール40のテストを入念に行うためである。
【0034】本実施例では左側に0.6mmφのスルー
ホール40群が配置され、右側に1.2mmφのスルー
ホール40群が配置されるので、スルーホール40の穴
径の大小(差異)によるはんだ吸い上がり性が対比観察
できる。
【0035】また、図2においてスルーホールパターン
2の上部領域には長手方向の長さを段階的に変えた2種
類の長方形ランドパターン(はんだぬれ広がりテストパ
ターン)3A、3Bが配置されている。例えば、0.4
mmの幅で3.0mmから6.0mmまで0.25mm
のピッチで13段階に長さを変化させた複数の長方形パ
ターン(10×13列)によって長方形ランドパターン
3Aが構成される。
【0036】長方形ランドパターン3Bは0.8mmの
幅で3.0mmから6.0mmまで同様なピッチで13
段階に長さを変化させた長方形パターンによって構成さ
れる。同じ幅で、2.0mmから6.0mmまで0.2
5mmピッチで17段階に長さを変化させた長方形ラン
ドパターン3B’の例を図4に示している。細かくはん
だぬれ広がり性を観察できるから、長方形ランドパター
ン3Aも2.0mmから6.0mmまで0.25mmピ
ッチで17段階に変化させてもよい。
【0037】本実施例の長方形ランドパターン3A,3
Bでは、はんだ付け処理を施した後、従来方式のように
測定スケールを用いることなく、はんだのぬれ広がり性
を長方形ランドパターン3A,3Bの長さを尺度にして
測定できる。つまり、ランドパターン3A,3Bの長さ
を段階的に大きくしたことで、リフロー処理時には、は
んだが中心部から端部に向かって広がり、その冷却時に
は、端部まで完全に到達したパターンが、どの長さのパ
ターンであるかを容易に見られるようになる。このよう
な同じパターンを10個並べたことで、測定結果のばら
つきを小さくできる。
【0038】図2において、スルーホールパターン2の
下部領域には辺方向の長さを段階的に変えた大きさの異
なる正方形のランドパターン(ぬれ広がりテストパター
ン)3Cが5列に配置されている。正方形ランドパター
ン3Cは1.75mmから4.0mmまで0.25mm
のピッチで10段階に正方形の一辺の長さを変えた大き
さの異なる複数の正方形パターンから構成される(図5
の拡大図参照)。
【0039】本実施例の正方形ランドパターン3Cで
は、はんだ付け処理を施した後、従来方式のように測定
スケールを用いることなく、はんだのぬれ広がり性を正
方形ランドパターン3Cの大きさを尺度にして測定でき
る。つまり、正方形ランドパターン3Cを段階的に大き
くしたことで、はんだが完全に正方形上をぬれ広がった
パターンが、どの大きさのパターンまでかを容易に観察
できるようになる。
【0040】図2において、スルーホールパターン2、
長方形ランドパターン3A,3Bおよび正方形ランドパ
ターン3Cの両側の領域にはべたパターン4が配置され
ている。べたパターン4は実装工程時のプリント配線板
の配線パターンやマウントを構成する銅箔パターン等と
同じ材料から構成されている。
【0041】本実施例のべたパターン4では、スルーホ
ールパターン2、長方形ランドパターン3A,3Bや正
方形ランドパターン3Cへはんだ付けした後、べたパタ
ーン4の表面の変色度合いを観察することによって、実
装工程時のプリント配線板の配線パターンやマウント等
の変色度合いを評価・予測できる。変色度合いが大きく
なるに従ってはんだ吸い上がり性およびはんだ広がり性
が悪くなる。
【0042】また、本実施例のべたパターン4内には複
数のスルーホール40を並べたべたランドスルーホール
5が配置されているべたランドスルーホール5では、べ
たパターン4内に縦に25列、横に4列に直径0.9m
mφのスルーホール40が規則正しく開口され、計10
0個のスルーホール40がマトリクス状に配置される
(図6の拡大図参照)。このべたランドスルーホール5
は実装工程時のプリント配線板の銅箔パターン等と同じ
材料から構成されている。
【0043】本実施例のテスト評価板100では、スル
ーホールパターン2へはんだ付けするとき、一緒にべた
ランドスルーホール5にもフローはんだ付け処理が施さ
れる。従って、べたランドスルーホール5のはんだ吸い
上がり性が、べたパターン4の影響によってどのように
変化するかを観察することができ、実装工程時のプリン
ト配線板の銅箔パターン(配線パターン)内に設けたス
ルーホール40へのはんだの吸い上がり性を評価・予測
できる。
【0044】次に、テスト評価板100を使用したはん
だ付け評価方法を説明する。まず、はんだぬれ広がり性
を評価する場合には、図4に示したような長方形ランド
パターン3B’や図5に示したような正方形ランドパタ
ーン3Cに、予めはんだペーストを印刷する。
【0045】例えば、球形数十〜数百μm程度の粒子状
のはんだと、ペースト状のロジン(松やに)とを混合し
たクリーム状のはんだペーストをテスト評価板100に
スクリーン印刷する。このときの長方形ランドパターン
3B’に対するはんだペーストパターン20は図7に示
すようなマトリクス状に配置されたドットパターンとな
る。正方形ランドパターン3Cに対するはんだペースト
パターン30も図9に示すようなマトリクス状のドット
パターンとなる。
【0046】いずれのはんだペーストパターン20、3
0も各ランドパターン3B’および3Cの中心部に印刷
されるように、スクリーンとはんだテスト評価板100
とを位置合わせする。この位置合わせが済んだら、スク
リーン上にはんだペーストを塗布してスキージをひとか
きするように移動する。
【0047】これにより、長方形ランドパターン3B’
上に図8に示すようなはんだペースト20Aが印刷さ
れ、正方形ランドパターン3C上に図10に示すような
はんだペースト30Aが印刷される。
【0048】はんだペーストパターン20および30が
印刷できたら、テスト評価板100を図示しないリフロ
ー炉の中に入れて加熱処理する。このときの処理条件は
実装工程時と同様であり、例えば、窒素雰囲気中で20
0〜240゜Cの温度で、1分程度加熱する。また、ス
ルーホールパターン2の酸化防止のために予め耐熱プリ
フラックスをテスト基板1に塗布してもよい。
【0049】これにより、リフロー炉内ではんだペース
トが溶かされて、それらの長方形ランドパターン3B’
および正方形ランドパターン3Cへはんだ付け処理が施
される。その後、リフロー炉からテスト評価板100を
取り出すと、はんだが冷却され、長方形ランドパターン
3B’および正方形ランドパターン3C上にぬれ広がっ
たはんだが固化する。
【0050】この長方形ランドパターン3B’および正
方形ランドパターン3C等のはんだぬれ広がり性から、
実装工程時のプリント配線板の銅箔パターンにおけるは
んだぬれ広がり性が予測・評価できた。ここで、リフロ
ー炉に同時に曝されたスルーホールパターン2の酸化状
態から、実装工程時のプリント配線板のスルーホールの
酸化状態が予測できた。スルーホールパターン2に耐熱
プリフラックスを塗布した場合は酸化が抑えられた。
【0051】また、はんだ吸い上がり性を評価する場合
には、まず、酸化防止のために予め耐熱プリフラックス
をスルーホールパターン2に塗布して置く。次に、図1
0に示すように、はんだテスト評価板100を実装工程
時と同様にリフロー炉200に入れて予熱処理する。こ
のときの処理条件は実装工程時と同様であり、例えば、
窒素雰囲気中で200〜240゜Cの温度で、1分程度
加熱する。
【0052】その後、テスト評価板100をリフロー炉
200から取り出し、ランドパターン3A〜3Cの配置
面側を表面とするとき、その裏面をフローソルダー30
0側に向けて溶融はんだ層に漬け込むようにする。浸漬
時間(ディップ時間)は3.3秒程度である。
【0053】これにより、スルーホールパターン2に溶
融はんだ301が吸い込まれて、はんだ付け処理が施さ
れる。その後、フローソルダー300からテスト評価板
100を取り出すと、はんだが冷却され、スルーホール
パターン2に吸い上がったはんだが固化する。
【0054】このスルーホールパターン2へはんだ吸い
上がり性から、実装工程時のプリント配線板のスルーホ
ールにおけるはんだ吸い上がり性を予測・評価できた。
【0055】例えば、図12Aに示すように、テスト評
価板100の表面まで、はんだ50が吸い上がったスル
ーホール40を合格とし、図12Bに示すように、途中
までしかはんだ50が吸い上がらなかったスルーホール
40を不合格として評価した。
【0056】なお、はんだ付け前の予熱処理は実装工程
を想定して1回、2回、3回、4回・・・と複数回行っ
た。回数が多くなるほど、はんだ吸い上がりが悪くなる
ことがわかった。複数回の予熱処理を施しても、はんだ
吸い上がり性が悪くならないように耐熱プリフラックス
を改善する等の措置を施すことができた。
【0057】このように本実施例のテスト評価板100
では、はんだぬれ広がり性のテスト評価時に受けた熱に
よるテスト基板1のスルーホールパターン2の酸化状態
が、はんだ吸い上がり性にどのような影響を与えるかを
確認できた。
【0058】従って、実装工程時のリフローはんだ付け
の熱によるプリント配線板のスルーホールの酸化状態
が、後工程のフローはんだ付け処理の際のはんだ吸い上
がり性にどような影響を与えるかを容易に確認・予測で
きるようになった。
【0059】また、リフロー炉200およびフローソル
ダー300による熱に同時に曝された長方形ランドパタ
ーン3A,3B’や正方形ランドパターン3C上のはん
だが再びぬれ広がった状態から、実装工程時のプリント
配線板の銅箔パターンのはんだ再ぬれ広がり性を予測・
評価できた。
【0060】本実施例ではスルーホールパターン2群に
はんだ付け処理を行った後、べたパターン4の変色度合
いとスルーホールパターン2のはんだ吸い上がり性との
関連性を考察すると、はんだ付け前の予熱回数が多くな
るとほど、べたパターン4の変色度合いが大きくなり、
これに比例してはんだ吸い上がりが悪くなることがわか
った。
【0061】本実施例ではランドパターン3群へはんだ
付け処理を行った後、べたパターンの変色度合いとラン
ドパターン3のはんだぬれ広がり性との関連性を考察す
ると、はんだがぬれ広がらなかった部分のランドパター
ン3の変色度合いとべたパターン4の変色度合いが同じ
になった。
【0062】本実施例ではスルーホールパターン2群及
びべたランドスルーホール5群にはんだ付け処理を行っ
た後、スルーホールパターン2のはんだ吸い上がり性
と、べたランドスルーホール5のはんだ吸い上がり性と
を比較すると、べたパターン4の影響で、べたランドス
ルーホール5の方がはんだ吸い上がり性が良いことがわ
かった。
【0063】
【発明の効果】以上のように、本発明のはんだ付けテス
ト評価板は、はんだぬれ広がり性評価用の複数のランド
パターンと、はんだ吸い上がり性評価用の複数のスルー
ホールパターンとが同一のテスト基板に配置されたもの
である。
【0064】このテスト基板によって、ランドパターン
のはんだぬれ広がり性から、実装工程時のはんだ箇所の
はんだぬれ広がり性を予測・評価できる。これと共にス
ルーホールパターンの酸化状態から、実装工程時のスル
ーホールの酸化状態を予測・評価できる。
【0065】また、本発明のはんだ付けテスト評価板で
はスルーホールパターンのはんだ吸い上がり性から、実
装工程時のスルーホールのはんだ吸い上がり性を予測・
評価できる。これと共に前のテスト評価時に受けた熱に
よるスルーホールの酸化状態が、はんだ吸い上がり性に
どのような影響を与えるかを同一テスト基板上で確認で
きるので、実装工程のリフロー処理時の熱におけるスル
ーホールの酸化状態が、後工程のフローはんだ付け処理
の際のはんだ吸い上がり性にどような影響を与えるかを
容易に確認・予測できる。
【0066】このようなはんだ付けテスト評価板はリフ
ローはんだ付け及びフローはんだ付けの2つの処理が施
されるプリント配線板等のはんだねれ広がり性や、はん
だ吸い上がり性などの評価と、これらの関連性の評価に
極めて好適である。チップ部品とリード部品の複合的な
実装化に十分対処できる。
【図面の簡単な説明】
【図1】実施の形態としてのはんだ付けテスト評価板の
構成を示す図である。
【図2】実施例としてのはんだ付けテスト評価板の構成
を示す図である。
【図3】スルーホールの一例を示す図である。
【図4】長方形ランドパターンの一例を示す図である。
【図5】正方形ランドパターンの一例を示す図である。
【図6】べたランドスルーホールの一例を示す図であ
る。
【図7】はんだぬれ広がり性のテスト時のはんだペース
トパターンの一例を示す図(その1)である。
【図8】はんだペーストが印刷された長方形ランドパタ
ーンを示す図である。
【図9】はんだぬれ広がり性のテスト時のはんだペース
トパターンの一例を示す図(その2)である。
【図10】はんだペーストが印刷された正方形ランドパ
ターンを示す図である。
【図11】はんだ吸い上がり性のテスト時のはんだ付け
処理の構成図である。
【図12】はんだ吸い上がり性の合否判定例を示す図で
ある。
【符号の説明】
1・・・テスト基板、2・・・スルーホールパターン、
3・・・ランドパターン、3A,3B,3B’・・・長
方形ランドパターン、3C・・・正方形ランドパター
ン、4・・・べたパターン、5・・・べたランドスルー
ホール、20,30・・・はんだペーストパターン、2
0A,30A・・・はんだペースト、40・・・スルー
ホール、50・・・はんだ、10,100・・・はんだ
付けテスト評価板、200・・・リフロー炉、300・
・・フローソルダー、301・・・溶融はんだ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 回路基板のはんだ箇所に予めはんだペー
    ストが供給され、前記はんだペーストが熱源により溶か
    されてはんだ付け処理されるリフローはんだ付け工程時
    のはんだぬれ広がり性を評価するための複数のランドパ
    ターンと、 回路基板の接合孔に溶融はんだが流し込まれてはんだ付
    け処理されるフローはんだ付け工程時のはんだ吸い上が
    り性を評価するための複数のスルーホールパターンとが
    同一のテスト基板に配置されたものであることを特徴と
    するはんだ付けテスト評価板。
  2. 【請求項2】 大きさを段階的に変えた幾何学形状のラ
    ンドパターンが前記テスト基板に配置され、 はんだ付け処理が行われた前記ランドパターンのはんだ
    のぬれ広がり性を前記ランドパターンの大きさを尺度に
    して測定するようにしたことを特徴とする請求項1に記
    載のはんだ付けテスト評価板。
  3. 【請求項3】 回路基板のはんだ箇所と同じ材料のべた
    パターンが前記テスト基板に配置され、 はんだ付け処理が行われた前記べたパターンの表面の変
    色度合いからはんだ吸い上がり性を評価できるようにし
    たことを特徴とする請求項1に記載のはんだ付けテスト
    評価板。
  4. 【請求項4】 スルーホールを縦にn個、横にm個を並
    べたスルーホールパターンが前記テスト基板に配置さ
    れ、 はんだ付け処理が行われた前記スルーホールパターンの
    内、はんだが吸い上がったスルーホールの数をカウント
    し易いようにn,mが選定されたことを特徴とする請求
    項1に記載のはんだ付けテスト評価板。
  5. 【請求項5】 回路基板のはんだ箇所と同じ材料のべた
    パターンが前記テスト基板に配置され、前記べたパター
    ンにはスルーホールを縦にn個、横にm個を並べたスル
    ーホールパターンが配置され、 はんだ付け処理が行われた前記スルーホールパターンの
    はんだ吸い上がり性が前記べたパターンに基づいて評価
    できるようにしたことを特徴とする請求項1に記載のは
    んだ付けテスト評価板。
  6. 【請求項6】 テスト基板の中央領域には1群のスルー
    ホールに対して穴径が等しくされ、隣接するスルーホー
    ル群の穴径を段階的に異ならせたスルーホールパターン
    が複数配置され、 前記スルーホールパターンの上部領域には長手方向の長
    さを段階的に変えた長方形のランドパターンが複数配置
    され、 前記スルーホールパターンの下部領域には辺方向の長さ
    を段階的に変えた正方形のランドパターンが複数配置さ
    れ、 前記スルーホールまたはランドパターンの配置領域の両
    側の領域にはべたパターンが配置され、 はんだ付け処理が行われた前記べたパターン表面の変色
    度合いと前記スルーホールパターンのはんだ吸い上がり
    性または前記ランドパターンのはんだぬれ広がり性とか
    ら、相互の関連性を評価するようにしたことを特徴とす
    る請求項1に記載のはんだ付けテスト評価板。
JP9061262A 1997-03-14 1997-03-14 はんだ付けテスト評価板 Pending JPH10256722A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9061262A JPH10256722A (ja) 1997-03-14 1997-03-14 はんだ付けテスト評価板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9061262A JPH10256722A (ja) 1997-03-14 1997-03-14 はんだ付けテスト評価板

Publications (1)

Publication Number Publication Date
JPH10256722A true JPH10256722A (ja) 1998-09-25

Family

ID=13166153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9061262A Pending JPH10256722A (ja) 1997-03-14 1997-03-14 はんだ付けテスト評価板

Country Status (1)

Country Link
JP (1) JPH10256722A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1155767A2 (de) * 2000-05-16 2001-11-21 Siemens Aktiengesellschaft Verfahren zum Bestimmen von Stroemungsverhaeltnissen in Reflowloetanlagen und Testplatine
JP2003080364A (ja) * 2001-09-06 2003-03-18 Ricoh Co Ltd 電子部品の組み立て検査方法、該方法を用いて製造した電子回路基板および電子機器
US6888360B1 (en) 2004-02-20 2005-05-03 Research In Motion Limited Surface mount technology evaluation board having varied board pad characteristics
EP1566995A1 (en) * 2004-02-20 2005-08-24 Research In Motion Limited Surface mount technology evaluation board
WO2010036623A1 (en) * 2008-09-24 2010-04-01 Maxim Integrated Products, Inc. High-electrical-current wafer level packaging, high-electrical-current wlp electronic devices, and methods of manufacture thereof
KR101128146B1 (ko) * 2005-06-01 2012-03-23 엘지전자 주식회사 인쇄회로기판
US8785248B2 (en) 2011-10-10 2014-07-22 Maxim Integrated Products, Inc. Wafer level packaging using a lead-frame
US8785244B2 (en) 2011-10-10 2014-07-22 Maxim Integrated Products, Inc. Wafer level packaging using a lead-frame

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1155767A2 (de) * 2000-05-16 2001-11-21 Siemens Aktiengesellschaft Verfahren zum Bestimmen von Stroemungsverhaeltnissen in Reflowloetanlagen und Testplatine
EP1155767A3 (de) * 2000-05-16 2002-06-19 Siemens Aktiengesellschaft Verfahren zum Bestimmen von Stroemungsverhaeltnissen in Reflowloetanlagen und Testplatine
JP2003080364A (ja) * 2001-09-06 2003-03-18 Ricoh Co Ltd 電子部品の組み立て検査方法、該方法を用いて製造した電子回路基板および電子機器
JP4544798B2 (ja) * 2001-09-06 2010-09-15 株式会社リコー 電子部品の組み立て検査方法、該方法を用いて製造した電子回路基板および電子機器
US6888360B1 (en) 2004-02-20 2005-05-03 Research In Motion Limited Surface mount technology evaluation board having varied board pad characteristics
EP1566995A1 (en) * 2004-02-20 2005-08-24 Research In Motion Limited Surface mount technology evaluation board
KR101128146B1 (ko) * 2005-06-01 2012-03-23 엘지전자 주식회사 인쇄회로기판
WO2010036623A1 (en) * 2008-09-24 2010-04-01 Maxim Integrated Products, Inc. High-electrical-current wafer level packaging, high-electrical-current wlp electronic devices, and methods of manufacture thereof
US8785248B2 (en) 2011-10-10 2014-07-22 Maxim Integrated Products, Inc. Wafer level packaging using a lead-frame
US8785244B2 (en) 2011-10-10 2014-07-22 Maxim Integrated Products, Inc. Wafer level packaging using a lead-frame

Similar Documents

Publication Publication Date Title
US6888360B1 (en) Surface mount technology evaluation board having varied board pad characteristics
US5261593A (en) Direct application of unpackaged integrated circuit to flexible printed circuit
KR20060047725A (ko) 구성 부품들의 표면 장착 부착물
US6168854B1 (en) Method of making a printed circuit board having a tin/lead coating
JPH10256722A (ja) はんだ付けテスト評価板
JPS62109396A (ja) プリント配線基板
Blackwell Surface mount technology
JP2002043737A (ja) 印刷回路基板
Lentz et al. How does Surface Finish affect solder paste performance
JP2003264255A (ja) 配線基板の製造方法
US5962151A (en) Method for controlling solderability of a conductor and conductor formed thereby
CA2497118C (en) Surface mount technology evaluation board
Liu et al. Optimization of lead free solder 01005 component assembly
US6550662B2 (en) Chip rework solder tool
JP2006024864A (ja) はんだ付け試験評価板及びはんだ付け試験評価方法
JPS63124496A (ja) 多端子部品の取付方法
Donaldson et al. Comparison of copper erosion at plated through-hole knees in motherboards using SAC305 and an SnCuNiGe alternative alloy for wave soldering and mini-pot rework
JP3115771U (ja) 実装検討用プリント基板
JPH0243798A (ja) プリント配線板及びプリント配線板の製造方法
Smith Improve SMT assembly yields using root cause analysis in stencil design
JPH02283091A (ja) プリント板及びその製造方法
JP2605820Y2 (ja) はんだボール試験用基板
JP3905355B2 (ja) チップ部品の実装方法
JP2004200226A (ja) リード付き部品の実装構造およびその実装方法
JPH10326959A (ja) プリント配線板及び該プリント配線板によるはんだの濡れ性評価方法