JPH1117319A - チップの実装方法 - Google Patents

チップの実装方法

Info

Publication number
JPH1117319A
JPH1117319A JP16982597A JP16982597A JPH1117319A JP H1117319 A JPH1117319 A JP H1117319A JP 16982597 A JP16982597 A JP 16982597A JP 16982597 A JP16982597 A JP 16982597A JP H1117319 A JPH1117319 A JP H1117319A
Authority
JP
Japan
Prior art keywords
chip
substrate
land
lands
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16982597A
Other languages
English (en)
Inventor
Yukio Togawa
由紀夫 戸川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP16982597A priority Critical patent/JPH1117319A/ja
Publication of JPH1117319A publication Critical patent/JPH1117319A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

(57)【要約】 【課題】 熱変形に強い内凹状の半田部を形成できるチ
ップの実装方法を提供することを目的とする。 【解決手段】 チップ3のランド1と基板4のランド2
は、チップ3の中心からの放射線上において、互いに偏
位して配列される。望ましくは、基板4のランドは楕円
もしくは長円形とする。ランド1とランド2を接合する
半田部7は内凹状に屈曲する形状となり、ランド1とラ
ンド2をしっかり接合でき、熱変形にきわめて強いもの
となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、チップのランドを
基板のランドに半田付けするチップの実装方法に関する
ものである。
【0002】
【従来の技術】図11は従来のチップのランドと基板の
ランドの配列図、図12は同半田付け後のチップと基板
の断面図である。図11において、チップのランド1と
基板のランド2は完全に合致するように配列されてい
る。ランド1とランド2は、クリーム半田や半田ボール
などにより半田付けされる。図12は半田付け後を示し
ている。図中、3はチップ、4は基板、5は半田部であ
る。
【0003】
【発明が解決しようとする課題】しかしながら従来の半
田付け方法では、半田部5の形状は図12に示すように
外方へ膨らんだ樽型となる。このような樽型の半田部5
は、実装後のヒートサイクルにともなう熱変形に弱く、
半田部5がランド1,2から剥離しやすいものであっ
た。この種チップの実装構造では、チップと基板のラン
ド1,2を接合する半田部は、内凹状のつづみ型が望ま
しく、つづみ型の半田部5によれば、ランド同士をしっ
かり接合でき、ヒートサイクルにも強いものとなる。
【0004】したがって本発明は、熱変形に強い内凹状
の半田部を形成できるチップの実装方法を提供すること
を目的とする。
【0005】
【課題を解決するための手段】本発明は、基板上面のラ
ンドにチップ下面のランドを半田付けするチップの実装
方法であって、チップのランドと基板のランドを互いに
偏位させた。そしてこの構成により、熱変形に強い内凹
状の半田部によりチップのランドと基板のランドを強固
に接合できる。
【0006】
【発明の実施の形態】請求項1記載の発明は、基板上面
のランドにチップ下面のランドを半田付けするチップの
実装方法であって、チップのランドと基板のランドを互
いに偏位させた。そしてこの構成により、熱変形に強い
内凹状の半田部によりチップのランドと基板のランドを
強固に接合できる。
【0007】請求項2記載の発明は、請求項1記載の発
明において、基板のランド形状を楕円または長円とし
た。そしてこの構成により、熱変形に強い内凹状の半田
部によりチップのランドと基板のランドを強固に接合で
きる。
【0008】請求項3記載の発明は、請求項2記載の発
明において、基板のランドの長径、短径の比を前記チッ
プの中心と前記基板のランドの中心までの距離に応じて
変化させた。そしてこの構成により、熱変形に強い内凹
状の半田部によりチップのランドと基板のランドを強固
に接合できる。
【0009】(実施の形態1)図1は、本発明の実施の
形態1のチップのランドと基板のランドの配列図、図2
は同チップと基板の断面図、図3は同半田付け後のチッ
プと基板の断面図である。
【0010】図1および図2において、1はチップ3の
ランド、2は基板4のランドである。Nはチップ3の中
心O1からの放射線である。チップ3のランド1と基板
4のランド2は放射線N上にあり、かつチップ3のラン
ド1は基板4のランド2に対してチップ3の中心O1側
へ偏位している。チップ中心O1からあるチップ3のラ
ンド1の中心O2までの距離をXとし、基板4側のラン
ド2の直径をa、チップ3の中心の真下にある基板4の
中心O3から配置する基板4側のランド2の中心までの
距離をY、比例定数をkとすると、次の(数1)に基づ
いて配置される。
【0011】
【数1】
【0012】図3は、上記のような条件で半田付けした
ものを示している。図示するように、ランド1とランド
2を接合する半田部7は内凹状に屈曲しており、熱変形
に強い半田付け構造となっている。
【0013】(実施の形態2)図4は、本発明の実施の
形態2のチップのランドと基板のランドの配列図、図5
は同チップと基板の断面図、図6は同半田付け後のチッ
プと基板の断面図である。
【0014】本実施の形態2も、チップ3のランド1と
基板4のランド2aは、チップ3の中心O1からの放射
線N上に配列されているが、基板4のランド2aの形状
は楕円または長円形の長尺形状となっている点で実施の
形態1と相違している。ただし、チップ3の中心に位置
する基板4のランド2bは円形である。もちろん、チッ
プ3のランド1は基板4のランド2a上にあって、チッ
プ3の中心O1側に偏位している。
【0015】ここで、チップ3の中心O1からあるチッ
プ3のランド1の中心O2までの距離をXとし、基板4
側のランド2aの長径をb、チップ3の中心O1の真下
にある基板4上の中心O3から配置する基板4側のラン
ド2aの中心までの距離をY、比例定数をkとすると、
次の(数2)に基づいて配置される。
【0016】
【数2】
【0017】図6は上記のような条件で半田付けしたも
のを示している。このものも、半田部7は内凹状に屈曲
しており、かつ基板4のランド2によりしっかり接着さ
れている。したがってこのものは、熱変形により強いも
のとなっている。
【0018】(実施の形態3)図7は、本発明の実施の
形態3のチップのランドと基板のランドの配列図、図8
は同基板のランドの平面図、図9は同チップと基板の断
面図、図10は同半田付け後のチップと基板の断面図で
ある。
【0019】図7において、基板4のランド2cはチッ
プ3の中心O1からの放射線N上に配列されており、そ
の形状は楕円もしくは長円形の長尺形状である。ただし
ランド2cは、チップ3の中心O1から離れるほど長尺
になっている。
【0020】ここで、チップ3の中心O1からあるチッ
プ3のランド1の中心O2までの距離をXとし、基板4
側のランド2cの長径をr1、チップ3の中心O1の真
下にある基板4上の中心O3から配置する基板4側のラ
ンド2cの中心までの距離をYとする。基板4側のラン
ド2cの楕円形もしくは長円形の形状は(数3)の関係
を満足する形状とする。
【0021】
【数3】
【0022】基板4側のランド2cの配置は、比例定数
をkとすると以下の(数4)に基づいて配置される。
【0023】
【数4】
【0024】図10は、上記のような条件で半田付けし
たものを示している。このものも、半田部7は内凹状に
屈曲しており、かつ基板4のランド2によりしっかり接
着されている。したがってこのものは、熱変形により強
いものとなっている。また、基板設計の際、チップの外
側から中心側へランド間ピッチが広がるため、内側のラ
ンド間にスルーホールなどの設計を行うことが可能とな
る。
【0025】
【発明の効果】本発明によれば、チップのランドと基板
のランドを内凹状に屈曲する形状のよい半田部で接合
し、熱変形に強いものとすることができる。しかもチッ
プのランドと基板のランドの配列仕様を変えることによ
って半田部の形状を制御することが可能となり、熱変形
による半田接合部への集中応力をより一層緩和し、さら
にランド間のブリッジなどの不良を低減し、設計時に基
板のランド間にスルーホールなどを設計することができ
る。
【図面の簡単な説明】
【図1】本発明の実施の形態1のチップのランドと基板
のランドの配列図
【図2】本発明の実施の形態1のチップと基板の断面図
【図3】本発明の実施の形態1の半田付け後のチップと
基板の断面図
【図4】本発明の実施の形態2のチップのランドと基板
のランドの配列図
【図5】本発明の実施の形態2のチップと基板の断面図
【図6】本発明の実施の形態2の半田付け後のチップと
基板の断面図
【図7】本発明の実施の形態3のチップのランドと基板
のランドの配列図
【図8】本発明の実施の形態3の基板のランドの平面図
【図9】本発明の実施の形態3のチップと基板の断面図
【図10】本発明の実施の形態3の半田付け後のチップ
と基板の断面図
【図11】従来のチップのランドと基板のランドの配列
【図12】従来の半田付け後のチップと基板の断面図
【符号の説明】
1 ランド 2,2a,2b,2c ランド 3 チップ 4 基板 5,7 半田部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】基板上面のランドにチップ下面のランドを
    半田付けするチップの実装方法であって、チップのラン
    ドと基板のランドを互いに偏位させたことを特徴とする
    チップの実装方法。
  2. 【請求項2】前記基板のランド形状を楕円または長円と
    したことを特徴とする請求項1記載のチップの実装方
    法。
  3. 【請求項3】前記基板のランドの長径、短径の比を前記
    チップの中心と前記基板のランドの中心までの距離に応
    じて変化させたことを特徴とする請求項1記載のチップ
    の実装方法。
JP16982597A 1997-06-26 1997-06-26 チップの実装方法 Pending JPH1117319A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16982597A JPH1117319A (ja) 1997-06-26 1997-06-26 チップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16982597A JPH1117319A (ja) 1997-06-26 1997-06-26 チップの実装方法

Publications (1)

Publication Number Publication Date
JPH1117319A true JPH1117319A (ja) 1999-01-22

Family

ID=15893611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16982597A Pending JPH1117319A (ja) 1997-06-26 1997-06-26 チップの実装方法

Country Status (1)

Country Link
JP (1) JPH1117319A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185112A (ja) * 2000-12-13 2002-06-28 Kyocera Corp 配線基板の実装構造および半導体装置
KR100503223B1 (ko) * 2000-10-25 2005-07-25 마쯔시다덴기산교 가부시키가이샤 부품 실장 방법
JP2009218233A (ja) * 2008-03-06 2009-09-24 Nec Corp 半導体装置及びその製造方法
WO2010089963A1 (ja) * 2009-02-06 2010-08-12 株式会社日立製作所 回路基板構造体
JP2017126659A (ja) * 2016-01-14 2017-07-20 三菱電機株式会社 電子回路装置
CN109287061A (zh) * 2017-07-19 2019-01-29 株式会社小糸制作所 车载用电路安装基板
JP2020113626A (ja) * 2019-01-10 2020-07-27 株式会社デンソー 半導体装置およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100503223B1 (ko) * 2000-10-25 2005-07-25 마쯔시다덴기산교 가부시키가이샤 부품 실장 방법
JP2002185112A (ja) * 2000-12-13 2002-06-28 Kyocera Corp 配線基板の実装構造および半導体装置
JP2009218233A (ja) * 2008-03-06 2009-09-24 Nec Corp 半導体装置及びその製造方法
WO2010089963A1 (ja) * 2009-02-06 2010-08-12 株式会社日立製作所 回路基板構造体
JP2017126659A (ja) * 2016-01-14 2017-07-20 三菱電機株式会社 電子回路装置
CN109287061A (zh) * 2017-07-19 2019-01-29 株式会社小糸制作所 车载用电路安装基板
JP2019021799A (ja) * 2017-07-19 2019-02-07 株式会社小糸製作所 車載用電子回路実装基板
JP2020113626A (ja) * 2019-01-10 2020-07-27 株式会社デンソー 半導体装置およびその製造方法
US20210335700A1 (en) * 2019-01-10 2021-10-28 Denso Corporation Semiconductor device and production method thereof

Similar Documents

Publication Publication Date Title
US5281770A (en) Printed circuit board apparatus
KR940022765A (ko) 반도체 장치의 상호 접속구조 및 상호접속 방법
JPH1126919A (ja) プリント配線板
WO2014148319A1 (ja) コンタクト部品、および半導体モジュール
JPH1117319A (ja) チップの実装方法
JP2007142017A (ja) 半導体装置およびその製造方法
JP2008117804A (ja) 二段構造の実装基板及びこれを用いた水晶発振器
JP2005276888A (ja) チップ部品実装構造及びチップ部品実装方法
US6750134B2 (en) Variable cross-section plated mushroom with stud for bumping
WO2020003907A1 (ja) 配線基板および電子部品実装基板
JPH08264928A (ja) はんだバンプ形成用パッド
JPH0448680A (ja) プリント配線板
JPH11307683A (ja) 半導体装置、それを実装する印刷配線基板及びその製造方法
JP2001332848A (ja) 電子部品の基板実装方法及び基板実装構造
JP2003197820A (ja) ボールグリッドアレイ及びその端子構造
JPH04192547A (ja) 半導体搭載用基板の製造方法
JP2869586B2 (ja) 回路部品搭載用中間基板及びその製造法
JP2003008165A (ja) 半導体パッケージの実装構造及びその実装方法
JP2003332732A (ja) 多層基板および基板間接続方法
JP2513561Y2 (ja) 半田付け用ランド
JP2002026066A (ja) 電気、電子のチップ部品構造
JPH022534Y2 (ja)
JP2003046230A5 (ja)
JPH08236680A (ja) リードピンおよびその取付構造
JP2001085832A (ja) 電子部品実装構造とその実装方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050308