JP5452130B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5452130B2
JP5452130B2 JP2009191502A JP2009191502A JP5452130B2 JP 5452130 B2 JP5452130 B2 JP 5452130B2 JP 2009191502 A JP2009191502 A JP 2009191502A JP 2009191502 A JP2009191502 A JP 2009191502A JP 5452130 B2 JP5452130 B2 JP 5452130B2
Authority
JP
Japan
Prior art keywords
nickel
electroless
sodium
plating layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009191502A
Other languages
English (en)
Other versions
JP2011042831A (ja
Inventor
等 藤原
孝康 洞澤
健一 風間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
C.UYEMURA&CO.,LTD.
Fuji Electric Co Ltd
Denso Corp
Original Assignee
C.UYEMURA&CO.,LTD.
Fuji Electric Co Ltd
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by C.UYEMURA&CO.,LTD., Fuji Electric Co Ltd, Denso Corp filed Critical C.UYEMURA&CO.,LTD.
Priority to JP2009191502A priority Critical patent/JP5452130B2/ja
Priority to US12/858,929 priority patent/US8338954B2/en
Publication of JP2011042831A publication Critical patent/JP2011042831A/ja
Application granted granted Critical
Publication of JP5452130B2 publication Critical patent/JP5452130B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Description

この発明は、半導体装置の製造方法に関し、特にニッケル層を含む電極を有する半導体装置の製造方法に関する。
一般に、パワー半導体装置の実装において、半導体装置の表面に形成された表面電極はアルミワイヤーを用いたワイヤボンディング技術を用いて接合されている。しかし、最近では、ワイヤボンディング技術に代わり、表面電極に電気配線用のリードフレームや外部電極端子など（以下、接続導体とする）をはんだ接合するパッケージング技術が用いられている。
ところで、半導体装置には、大電流が流れる通電時に、半導体装置自体に大きな熱が発生してしまうという問題がある。そのため、接続導体には、半導体装置を電気的に接続する配線経路としての機能とともに、半導体装置に発生する熱を放熱させて冷却効率を向上させる放熱経路としての機能も備えられている。接続導体の放熱効率は、接続導体にある程度の体積を持たせることで確保することができる。そのため、半導体装置の表面において、接続導体がはんだ接合される領域を、接続導体に合わせて広い範囲で設ける必要がある。
このような構造の半導体装置では、半導体装置の表面に形成されたアルミニウム（Ａｌ）電極の表面に、ニッケル（Ｎｉ）層および金（Ａｕ）層がこの順番で積層される。これにより、アルミニウム電極の表面に、接続導体をはんだ接合できるようになる。
このようなニッケル層および金層を形成する方法として、次のような方法が提案されている。裏面電極が絶縁基板上に構成された回路パターンに接合され、おもて面電極が接続導体に接合される半導体チップにおいて、前記おもて面電極を形成するアルミニウム（Ａｌ）層の上に、ニッケル（Ｎｉ）層と前記ニッケル層の上に積層される金（Ａｕ）層の２層で構成される電極膜を無電解めっき法で成膜する（例えば、下記特許文献１参照。）。
また、別の方法として、導体素子のアルミニウム電極表面にバリアメタルあるいは突起電極としてニッケルめっきを施すにあたり、上記素材を酸性液あるいはアルカリ性液によりエッチング処理するライトエッチング工程と、アルカリ性亜鉛酸塩溶液を用いてジンケート処理を行うジンケート処理工程と、還元剤を溶かしたアルカリ性溶液に浸漬することにより前記アルミニウム電極表面を活性化する活性化工程と、前記還元剤溶液をアルミニウム電極に付着させた状態で前記アルミニウム電極を酸化還元反応型の無電解ニッケルめっき液に浸漬する無電解ニッケルめっき工程とを有する方法が提案されている。無電解めっき液としては、例えば無電解Ｎｉ−Ｐめっき液、無電解Ｎｉ−Ｂめっき液を用いることができる。また、次亜燐酸ナトリウムを還元剤とするアルカリ性めっき液でも可能である。無電解金めっき液としては、一般的には水素化ホウ素カリウムあるいはジメチルアミンボラン（ＤＭＡＢ）などを還元剤とし、ジシアノ金（Ｉ）酸カリウムなどのシアン化金塩を金属塩としたものが用いられている（例えば、下記特許文献２参照。）。
特開２００５−０５１０８４号公報 特開平１１−２１４４２１号公報
しかしながら、本発明者らが鋭意研究を重ねた結果、次のことが新たに判明した。上述した特許文献２に示すような例えば次亜燐酸ナトリウムを還元剤とする無電解ニッケル−リン（Ｎｉ−Ｐ）めっき浴を用いて無電解ニッケルめっき処理を行う場合、無電解Ｎｉ−Ｐめっき浴中のナトリウム（Ｎａ）が、ニッケルめっき層およびニッケルめっき層とアルミニウム電極との界面に残留してしまう。このナトリウムは、後の半導体チップ実装工程である例えばはんだ接合などの熱処理により、アルミニウム電極を通過して半導体基板の内部に拡散し、半導体装置のしきい値電圧（Ｖth：Ｔｈｒｅｓｈｏｌｄ Ｖｏｌｔａｇｅ）特性を劣化させる原因となる。
この発明は、上述した従来技術による問題点を解消するため、半導体装置のしきい値電圧特性の劣化を抑制することができる半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、この発明にかかる半導体装置の製造方法は、以下の特徴を有する。半導体基板に表面電極を有する半導体装置を製造するにあたって、まず、前記半導体基板の表面に、金属電極膜を形成する工程を行う。次に、前記金属電極膜の表面にジンケート処理を行う。次に、前記半導体基板を水洗いする水洗工程を行う。前記水洗工程の後、前記金属電極膜の表面に、ニッケルおよびリンを含む無電解めっき浴を用いて、無電解めっき処理によりニッケルおよびリンからなるニッケルリンめっき層を形成するめっき層形成工程を行う。このとき、前記水洗工程の後、前記めっき層形成工程の前の、前記金属電極膜の表面に残留するナトリウムおよびカリウムの合計の元素濃度が９．２０×１０ 14 ａｔｏｍｓ／ｃｍ 2 以下である。前記無電解めっき浴中に含有されるナトリウムおよびカリウムの合計の元素濃度が３４００ｗｔｐｐｍ以下である。前記無電解めっき浴には、還元剤として次亜燐酸アンモニウムおよび次亜燐酸ナトリウムの少なくとも一つが添加されている。前記金属電極膜はアルミニウム電極膜である。前記ニッケルリンめっき層中に存在するナトリウムおよびカリウムの合計の元素濃度を、前記ニッケルリンめっき層の深さ方向に平行な面における単位面積に換算した元素濃度と、前記ニッケルリンめっき層と前記アルミニウム電極膜との界面に存在するナトリウムおよびカリウムの合計の元素濃度との総計が３．３２×１０14ａｔｏｍｓ／ｃｍ2以下である。
上述した発明によれば、ニッケルめっき層を形成する前の金属電極膜表面のナトリウムおよびカリウム（Ｋ）の合計の元素濃度（以下、第１のＮａ＋Ｋ元素濃度とする）を９．２０×１０14ａｔｏｍｓ／ｃｍ2以下とする。また、ニッケルめっき層を形成するための無電解ニッケルめっき浴中に含有されるナトリウムおよびカリウムの合計の元素濃度（以下、第２のＮａ＋Ｋ元素濃度とする）を３４００ｗｔｐｐｍ以下とする。これにより、ニッケルめっき層およびニッケルめっき層と金属電極膜との界面に残留するナトリウムおよびカリウムの合計の元素濃度（以下、第３のＮａ＋Ｋ元素濃度とする）を、その後の半導体チップ実装工程のはんだ接合などの熱処理により半導体基板内部に拡散するナトリウムの分量が半導体装置のしきい値電圧特性に影響を及ぼさない程度の元素濃度（３．３２×１０14ａｔｏｍｓ／ｃｍ2以下）にまで抑えることができる。
本発明にかかる半導体装置の製造方法によれば、半導体装置の表面に電極を有する半導体装置において、半導体装置のしきい値電圧特性の劣化を抑制することができるという効果を奏する。
本発明にかかる半導体装置の模式的な構造を示す断面図である。 本発明にかかる半導体装置の製造方法における無電解Ｎｉ−Ｐめっき浴の液組成を示す図である。 本発明にかかる半導体装置の製造方法における無電解Ｎｉ−Ｂめっき浴の液組成を示す図である。 本発明にかかる半導体装置のＮａ＋Ｋ元素濃度としきい値電圧特性との関係を示す図である。 本発明にかかる半導体装置のはんだ濡れ性評価結果を示す図である。
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明およびすべての添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
図１は、本発明にかかる半導体装置の模式的な構造を示す断面図である。図１に示す半導体装置１では、半導体基板２の表面に、アルミニウム電極３が設けられている。アルミニウム電極３の表面には、ニッケルめっき層５が設けられている。ニッケルめっき層５の表面には、金めっき層６が設けられている。半導体基板２の外周端部には、例えばポリイミド膜からなる周辺耐圧構造部４が設けられている。但し、実際の半導体装置では、半導体基板２の内部に、半導体装置に応じて、種々のｐ型領域やｎ型領域が設けられている。また、アルミニウム電極３、ニッケルめっき層５および金めっき層６からなる電極は、半導体装置に応じて、アノード電極、カソード電極、エミッタ電極やソース電極などになるものであり、所定の形状にパターニングされている。
このような半導体装置１において、電極部分を形成するための製造方法について説明する。まず、半導体基板２の表面にアルミニウム電極３を積層する。次いで、例えば超音波やプラズマなどを用いたクリーナーによる洗浄処理や、エッチングによる洗浄処理などを行い、半導体基板２の表面に付着しているパーティクルや有機物を除去する。次いで、無電解ニッケルめっき処理の前処理として、半導体基板２の表面にジンケートめっき処理を行う。各洗浄処理およびジンケートめっき処理の後には、半導体基板２に水洗処理を行っている。
次いで、無電解ニッケルめっき処理を行い、アルミニウム電極３の表面にニッケルめっき層５を形成する。次いで、一般的な無電解金めっき処理を行い、ニッケルめっき層５の表面に金めっき層６を形成する。次いで、金めっき層６の表面を、例えば遠心力を利用したドライスピン法などで乾燥する。上述した工程により、半導体装置１が完成する。
ジンケートめっき処理後の水洗処理では、アルミニウム電極３の表面に残留するナトリウムおよびカリウムの合計の元素濃度（第１のＮａ＋Ｋ元素濃度）を９．２０×１０14ａｔｏｍｓ／ｃｍ2以下となるまで例えば超純水などで水洗いするのが好ましい。その理由は、後述する。なお、ジンケートめっき処理後以外の水洗処理についても同様であっても良い。
また、無電解ニッケルめっき処理では、ナトリウム含有量を従来に比べて低減させた無電解ニッケルめっき浴を用いる。このとき、めっき浴中に含有されるナトリウムおよびカリウムの合計の元素濃度（第２のＮａ＋Ｋ元素濃度）を３４００ｗｔｐｐｍ以下とするのが好ましい。その理由は、後述する。
無電解ニッケルめっき浴は、例えば硫酸ニッケル（ＮｉＳＯ4）に次亜燐酸アンモニウムを還元剤として添加した無電解Ｎｉ−Ｐめっき浴を用いると良い。その理由は、後述する。めっき浴中のＮｉ+イオンを錯体化するために用いる錯化剤として、例えばリンゴ酸（Ｃ4Ｈ6Ｏ5）、クエン酸ナトリウム（Ｎａ3（Ｃ6Ｈ5Ｏ7）・２Ｈ2Ｏ）およびクエン酸アンモニウムのいずれか一つ以上を添加しても良い。クエン酸ナトリウムの代わりにクエン酸アンモニウムを添加することで、無電解Ｎｉ−Ｐめっき浴中のナトリウムをさらに低減させることができる。また、めっき浴中のｐＨ値を調整するために、例えばアンモニア（ＮＨ3）水を添加しても良い。また、従来と同様に、次亜燐酸ナトリウムを還元剤とする無電解Ｎｉ−Ｐめっき浴を用いても良い。その場合は、無電解Ｎｉ−Ｐめっき浴中のナトリウムを低減させるような液組成とすることが好ましい。
また、無電解ニッケルめっき浴の別の例として、例えば硫酸ニッケルにジメチルアミンボラン（ＤＭＡＢ）のようなホウ素系化合物を還元剤として添加した無電解Ｎｉ−Ｂめっき浴を用いるとさらに好ましい。その理由は、後述する。無電解Ｎｉ−Ｂめっき浴には、例えば、塩化アンモニウム（ＮＨ4Ｃｌ）、錯化剤としてロシェル塩や、ｐＨ緩衝剤としてホウ酸（Ｈ3ＢＯ3）を添加しても良い。ｐＨ値の調整については、無電解ニッケルめっき浴と同様である。
無電解ニッケルめっき法を用いることにより、アルミニウム電極３の表面の所望の位置にニッケルめっき層５を積層することができる。例えば、周辺耐圧構造部４の表面にニッケルめっき層５を形成しないように、めっき処理を行うことができる。また、無電解金めっき法を用いることにより、無電解ニッケルめっき法と同様に、ニッケルめっき層５の表面の所望の位置に金めっき層６を形成することができる。
（実施例）
図２は、本発明にかかる半導体装置の製造方法における無電解Ｎｉ−Ｐめっき浴の液組成を示す図である。また、図３は、本発明にかかる半導体装置の製造方法における無電解Ｎｉ−Ｂめっき浴の液組成を示す図である。上述した実施の形態に従い、２枚のウェハを同時に処理して図１に示す構成の半導体装置１を２枚作製した。半導体装置１の作製では、まず、半導体基板２の表面に、アルミニウム電極３および周辺耐圧構造部４を形成した。次いで、各種洗浄処理およびジンケートめっき処理を行った。各洗浄処理およびジンケートめっき処理の後には、半導体基板２の表面に水洗処理を行っている。
次いで、上記半導体装置１の１枚を用いて、第１のＮａ＋Ｋ元素濃度の定量分析を行った。半導体装置１の残りの１枚には、アルミニウム電極３の表面にニッケルめっき層５および金めっき層６を順次形成した後、ニッケルめっき層５およびニッケルめっき層５とアルミニウム電極３との界面に残留するナトリウムおよびカリウムの合計の元素濃度（第３のＮａ＋Ｋ元素濃度）の定量分析を行った。ニッケルめっき層５の形成には、温度８０℃、ｐＨ５に建浴した無電解ニッケルめっき浴を用いた。ニッケルめっき層５の膜厚は５μｍとした。金めっき層６の表面には乾燥処理を行っている。次いで、試料作製が終了した後の無電解ニッケルめっき浴において、第２のＮａ＋Ｋ元素濃度の定量分析を行った。それぞれのＮａ＋Ｋ元素濃度は、誘導結合プラズマ質量分析法（ＩＣＰＭＳ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定した。
そして、図２および図３に示すように、ジンケートめっき処理後の水洗処理回数および無電解めっき浴の液組成を種々変更して、上述したように半導体装置１を繰り返し作製し、試料１〜９とした。
上述した水洗処理では、次に示すような工程を行った。半導体基板２を２リットル（以下Ｌで表す）／枚の容量で洗浄することができる水洗槽に収容し、１８ＭΩ以上の脱イオン水に１分間ほど浸漬した。この工程を、脱イオン水を全量交換しながら、各試料の作製条件に合わせて１〜４回繰り返し行った。その後、半導体基板２の表面を、超純水により１０Ｌ／ｍｉｎの流量で１０秒間すすいだ。
無電解ニッケルめっき浴には、無電解Ｎｉ−Ｐめっき浴または無電解Ｎｉ−Ｂめっき浴を用いた。なお、無電解Ｎｉ−Ｐめっき浴の液組成は、硫酸ニッケル０．７３ｍｏｌ／Ｌ、次亜燐酸ナトリウム０．００〜１．２８ｍｏｌ／Ｌ、次亜燐酸アンモニウム０．００〜１．２８ｍｏｌ／Ｌ、リンゴ酸０．７５ｍｏｌ／Ｌ、クエン酸ナトリウム０ｍｏｌ／Ｌまたは０．２１ｍｏｌ／Ｌ、クエン酸アンモニウム０ｍｏｌ／Ｌまたは０．２１ｍｏｌ／Ｌ、および適量のアンモニア水である。また、無電解Ｎｉ−Ｂめっき浴の液組成は、硫酸ニッケル０．１９ｍｏｌ／Ｌ、ホウ酸０．４９ｍｏｌ／Ｌ、塩化アンモニウム０．５６ｍｏｌ／Ｌ、ロシェル塩０．２１ｍｏｌ／Ｌ、ジメチルアミンボラン０．０６ｍｏｌ／Ｌ、および適量のアンモニア水である。なお、アンモニア水の分量は、めっき浴がｐＨ５になる程度の適量を添加している。次亜燐酸ナトリウム、次亜燐酸アンモニウム、クエン酸ナトリウムおよびクエン酸アンモニウムは、各試料によって種々変化させている。
試料１〜４では、次亜燐酸ナトリウムおよび次亜燐酸アンモニウムを還元剤とする無電解Ｎｉ−Ｐめっき浴を用いた。試料１〜４において、無電解Ｎｉ−Ｐめっき浴の液組成を変化させ、ジンケートめっき処理後の水洗処理回数を一定とした。無電解Ｎｉ−Ｐめっき浴には、次亜燐酸ナトリウムおよび次亜燐酸アンモニウムの総量が１．２８ｍｏｌ／Ｌ（次亜燐酸ナトリウムの分量≠０．００）となるように添加した。錯化剤としてリンゴ酸およびクエン酸ナトリウムを添加した。クエン酸アンモニウムは添加していない。ジンケートめっき処理後の水洗処理を３回行った。
試料５〜８では、次亜燐酸アンモニウムを還元剤とする無電解Ｎｉ−Ｐめっき浴を用いた。試料５〜８において、無電解Ｎｉ−Ｐめっき浴の液組成を一定とし、ジンケートめっき処理後の水洗処理回数を変化させた。無電解Ｎｉ−Ｐめっき浴には、次亜燐酸ナトリウムを添加せず（次亜燐酸ナトリウムの分量＝０．００）、次亜燐酸アンモニウムのみを１．２８ｍｏｌ／Ｌ添加した。錯化剤としてリンゴ酸およびクエン酸アンモニウムを添加した。クエン酸ナトリウムは添加していない。
試料９では、ジメチルアミンボランを還元剤とする無電解Ｎｉ−Ｂめっき浴を用いた。ジンケートめっき処理後の水洗処理を３回行った。試料１〜９の全てにおいて、ジンケートめっき処理後以外の水洗処理を３回行った。なお、水洗処理方法は、ジンケートめっき処理後の水洗処理方法と同様である。
このようにして作製した試料１〜９について、しきい値電圧特性試験を行った。図４は、本発明にかかる半導体装置のＮａ＋Ｋ元素濃度としきい値電圧特性との関係を示す図である。試料１〜９における、第１のＮａ＋Ｋ元素濃度（ジンケートめっき→水洗後表面Ｎａ＋Ｋ量）、第２のＮａ＋Ｋ元素濃度（めっき液中Ｎａ＋Ｋ量）、第３のＮａ＋Ｋ元素濃度（めっき界面Ｎａ＋Ｋ量）およびしきい値電圧特性試験の不良数を示している。図４では、しきい値電圧特性試験の不良数が小さい（分子の値が小さい）ほど、しきい値電圧特性に優れていることを示している。つまり、しきい値電圧特性試験の不良数＝０／５０となる試料４および試料６〜９において、半導体装置のしきい値電圧特性の劣化が抑制されていることがわかる。従って、ニッケルめっき層の形成には、次亜燐酸ナトリウムおよびクエン酸ナトリウムの合計の濃度が低い無電解ニッケルめっき浴が好適であり、無電解Ｎｉ−Ｂめっき浴または次亜燐酸アンモニウムを添加剤とした無電解Ｎｉ−Ｐめっき浴を用いるのが良いことがわかった。
以上、図４の結果から、ニッケルめっき層５およびニッケルめっき層５とアルミニウム電極３との界面に残留するナトリウムおよびカリウムの合計の元素濃度（第３のＮａ＋Ｋ元素濃度）が３．３２×１０14ａｔｏｍｓ／ｃｍ2以下であるときに、半導体装置のしきい値電圧特性の劣化が抑制されることがわかる（図４の試料４参照）。また、第１のＮａ＋Ｋ元素濃度および第２のＮａ＋Ｋ元素濃度を調節することによって、第３のＮａ＋Ｋ元素濃度を調整できることがわかる。従って、アルミニウム電極３の表面に残留するナトリウムおよびカリウムの合計の元素濃度（第１のＮａ＋Ｋ元素濃度）を９．２０×１０14ａｔｏｍｓ／ｃｍ2以下とするのが良いことがわかった（図４の試料６参照）。そして、上述した水洗処理方法で２回以上の処理を行うことで、所望の第１のＮａ＋Ｋ元素濃度が得られることがわかった。また、無電解ニッケルめっき浴に含有されるナトリウムおよびカリウムの合計の元素濃度（第２のＮａ＋Ｋ元素濃度）を３４００ｗｔｐｐｍ以下とするのが良いことがわかった（図４の試料４参照）。
また、試料１〜９において、はんだ濡れ性の評価試験を行った。図５は、本発明にかかる半導体装置のはんだ濡れ性評価結果を示す図である。半導体装置１の表面に接合されたはんだを加熱溶解し、その広がり率を計測した。はんだ材料として直径３ｍｍのスズ（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）系はんだ板を用いた。試験回数はｎ＝５回とした。はんだ板の面積を１００％と規定し、加熱溶解後のはんだ板の面積を測定した。図５に示す広がり率は、試験回数５回分の平均値である。図５の結果より、試料９における広がり率が他の試料に比べて大きく、無電解Ｎｉ−Ｂめっき浴を用いることにより半導体装置のはんだ濡れ性をさらに向上させることができることがわかった。
以上、実施の形態によれば、ニッケルめっき層５を形成する前のアルミニウム電極３の表面のナトリウムおよびカリウムの合計の元素濃度（第１のＮａ＋Ｋ元素濃度）を９．２０×１０14ａｔｏｍｓ／ｃｍ2以下にする。また、ニッケルめっき層５を形成するための無電解ニッケルめっき浴中のナトリウムおよびカリウムの合計の元素濃度（第２のＮａ＋Ｋ元素濃度）を３４００ｗｔｐｐｍ以下にする。これにより、接続導体をはんだ接合する前の半導体基板において、ニッケルめっき層５およびニッケルめっき層５とアルミニウム電極３との界面に残留するナトリウムおよびカリウムの合計の元素濃度（第３のＮａ＋Ｋ元素濃度）を３．２０×１０14ａｔｏｍｓ／ｃｍ2以下に低減することができる。第３のＮａ＋Ｋ元素濃度を低減させることで、その後半導体チップ実装工程における熱処理によりナトリウムが半導体基板内部に拡散することを抑制し、半導体装置のしきい値電圧特性の劣化を抑制することができる。また、無電解ニッケルめっき浴として、ジメチルアミンボランのようなホウ素系化合物を還元剤として用いた無電解Ｎｉ−Ｂ素めっき浴を用いることで、半導体装置の表面のはんだ濡れ性を向上させることができる。
また、ニッケルめっき層の形成に無電解めっき法を用いることで、上述した特許文献１および２と同様に、被膜特性（例えば、耐食性、硬度など）に優れたニッケルめっき層を形成することができる。また、めっき浴の管理を簡便にすることができる。
以上において本発明では、水洗処理方法における数値、水洗処理方法および無電解ニッケルめっき浴の液組成は一例であり、上述した実施の形態に限らず、種々変更可能である。また、半導体装置のおもて面に形成されるおもて面電極に限らず、半導体装置の裏面電極としても適用することが可能である。
以上のように、本発明にかかる半導体装置の製造方法は、無電解めっき法を用いて半導体装置の表面に金属電極を製造するのに有用であり、特に、ダイオード等の整流素子として用いられるパワー半導体装置の製造に適している。
１ 半導体装置
２ 半導体基板
３ アルミニウム電極
４ 周辺耐圧構造部
５ ニッケルめっき層
６ 金めっき層

Claims (1)

  1. 半導体基板に表面電極を有する半導体装置を製造するにあたって、
    前記半導体基板の表面に、金属電極膜を形成する工程と、
    前記金属電極膜の表面にジンケート処理を行うジンケート工程と、
    前記ジンケート工程の後、前記半導体基板を水洗いする水洗工程と、
    前記水洗工程の後、前記金属電極膜の表面に、ニッケルおよびリンを含む無電解めっき浴を用いて、無電解めっき処理によりニッケルおよびリンからなるニッケルリンめっき層を形成するめっき層形成工程と、
    を含み、
    前記水洗工程の後、前記めっき層形成工程の前の、前記金属電極膜の表面に残留するナトリウムおよびカリウムの合計の元素濃度が９．２０×１０ 14 ａｔｏｍｓ／ｃｍ 2 以下であり、
    前記無電解めっき浴中に含有されるナトリウムおよびカリウムの合計の元素濃度が３４００ｗｔｐｐｍ以下であり、
    前記無電解めっき浴には、還元剤として次亜燐酸アンモニウムおよび次亜燐酸ナトリウムの少なくとも一つが添加されており、
    前記金属電極膜はアルミニウム電極膜であり、
    前記ニッケルリンめっき層中に存在するナトリウムおよびカリウムの合計の元素濃度を、前記ニッケルリンめっき層の深さ方向に平行な面における単位面積に換算した元素濃度と、前記ニッケルリンめっき層と前記アルミニウム電極膜との界面に存在するナトリウムおよびカリウムの合計の元素濃度との総計が３．３２×１０14ａｔｏｍｓ／ｃｍ2以下であることを特徴とする半導体装置の製造方法。
JP2009191502A 2009-08-20 2009-08-20 半導体装置の製造方法 Active JP5452130B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009191502A JP5452130B2 (ja) 2009-08-20 2009-08-20 半導体装置の製造方法
US12/858,929 US8338954B2 (en) 2009-08-20 2010-08-18 Semiconductor apparatus and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009191502A JP5452130B2 (ja) 2009-08-20 2009-08-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011042831A JP2011042831A (ja) 2011-03-03
JP5452130B2 true JP5452130B2 (ja) 2014-03-26

Family

ID=43604667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009191502A Active JP5452130B2 (ja) 2009-08-20 2009-08-20 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8338954B2 (ja)
JP (1) JP5452130B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150002077A (ko) * 2013-06-28 2015-01-07 삼성전자주식회사 파워 반도체 모듈
WO2016161360A1 (en) * 2015-04-03 2016-10-06 Nutech Ventures Effective hair styling compositions and processes
CN107431001B (zh) * 2015-04-06 2020-07-17 三菱电机株式会社 半导体元件及其制造方法
JP2017059636A (ja) * 2015-09-15 2017-03-23 三菱電機株式会社 半導体装置の製造方法
JP2017118060A (ja) * 2015-12-25 2017-06-29 ローム株式会社 半導体装置および半導体装置の製造方法
JP6651271B2 (ja) * 2017-02-15 2020-02-19 三菱電機株式会社 半導体素子及びその製造方法
JP7151673B2 (ja) 2019-09-13 2022-10-12 トヨタ自動車株式会社 金属めっき皮膜の形成方法
JP7472770B2 (ja) 2020-12-15 2024-04-23 トヨタ自動車株式会社 金属めっき皮膜の成膜装置及び成膜方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2651329B2 (ja) * 1992-10-05 1997-09-10 浜松ホトニクス株式会社 光電子または２次電子放射用陰極
JPH11214421A (ja) 1997-10-13 1999-08-06 Matsushita Electric Ind Co Ltd 半導体素子の電極形成方法
US6028011A (en) * 1997-10-13 2000-02-22 Matsushita Electric Industrial Co., Ltd. Method of forming electric pad of semiconductor device and method of forming solder bump
JP3308882B2 (ja) * 1997-11-18 2002-07-29 松下電器産業株式会社 半導体装置の電極構造の製造方法
JP2003253454A (ja) 2002-02-28 2003-09-10 Murata Mfg Co Ltd 電子部品のめっき方法、及び電子部品
JP2004197168A (ja) * 2002-12-19 2004-07-15 Ebara Corp 金属保護膜の形成方法
JP4344560B2 (ja) 2003-07-30 2009-10-14 富士電機ホールディングス株式会社 半導体チップおよびこれを用いた半導体装置
JP2006104515A (ja) * 2004-10-05 2006-04-20 Nikko Materials Co Ltd アルカリ金属フリーめっき前洗浄剤
JP2008263003A (ja) * 2007-04-11 2008-10-30 Ebara Corp 基板処理方法

Also Published As

Publication number Publication date
US8338954B2 (en) 2012-12-25
JP2011042831A (ja) 2011-03-03
US20110042816A1 (en) 2011-02-24

Similar Documents

Publication Publication Date Title
JP5452130B2 (ja) 半導体装置の製造方法
US4154877A (en) Electroless deposition of gold
JP6231124B2 (ja) 貴金属電極上でワイヤボンディング可能且つはんだ付け可能な表面の製造方法
JP2007123883A (ja) プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板
KR20110016410A (ko) 무전해 니켈-팔라듐-금 도금 방법, 도금 처리물, 프린트 배선판, 인터포저 및 반도체 장치
KR20090059504A (ko) 반도체 장치 및 그 제조방법들
JP6651271B2 (ja) 半導体素子及びその製造方法
KR20050060032A (ko) 웨이퍼 레벨 무전해 구리 금속화 및 범핑 공정, 및 반도체웨이퍼 및 마이크로칩용 도금액
KR20100028791A (ko) 리드 프레임 및 그 제조방법
KR20140035701A (ko) 금 박막 형성 방법 및 인쇄회로기판
WO2015083662A1 (ja) アルミニウム材の表面へのニッケル層の形成方法及びその形成方法を用いて得られる半導体ウエハ基板
JP5843249B2 (ja) 無電解パラジウムめっき又は無電解パラジウム合金めっきの前処理用活性化液
US7887692B2 (en) Palladium plating solution
KR20130029990A (ko) 고반사율을 갖는 ｌｅｄ 리드프레임 및 그 도금 방법
JP5978587B2 (ja) 半導体パッケージ及びその製造方法
JP7170849B2 (ja) 半導体装置及びその製造方法
JP2000038682A (ja) ニッケルめっき方法及び半導体装置
KR20060006536A (ko) 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판
JP4096671B2 (ja) 電子部品のめっき方法、及び電子部品
JP3244102B2 (ja) Ｉｃパッケージ
JP5990789B2 (ja) 無電解パラジウムめっき又は無電解パラジウム合金めっきの前処理用活性化液
KR101372205B1 (ko) 리드 프레임 및 그 제조방법
JP4059133B2 (ja) 無電解ニッケル−金めっき方法
CN116324002A (zh) 具有Ni电镀膜的镀敷结构体和包含该镀敷结构体的引线框架
JPH09143756A (ja) Ｃｕ／Ｗ基材のめっき処理方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131227

R150 Certificate of patent or registration of utility model

Ref document number: 5452130

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250