DE112012006812T5 - Elektronische Komponente und Fertigungsverfahren für elektronische Komponente - Google Patents
Elektronische Komponente und Fertigungsverfahren für elektronische Komponente Download PDFInfo
- Publication number
- DE112012006812T5 DE112012006812T5 DE112012006812.2T DE112012006812T DE112012006812T5 DE 112012006812 T5 DE112012006812 T5 DE 112012006812T5 DE 112012006812 T DE112012006812 T DE 112012006812T DE 112012006812 T5 DE112012006812 T5 DE 112012006812T5
- Authority
- DE
- Germany
- Prior art keywords
- metal film
- electronic component
- film
- bonding
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 234
- 239000002184 metal Substances 0.000 claims abstract description 234
- 239000004065 semiconductor Substances 0.000 claims abstract description 94
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 80
- 239000002245 particle Substances 0.000 claims abstract description 56
- 239000010949 copper Substances 0.000 claims abstract description 51
- 229910052709 silver Inorganic materials 0.000 claims abstract description 35
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical group [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000004332 silver Substances 0.000 claims abstract description 30
- 229910052802 copper Inorganic materials 0.000 claims abstract description 23
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 18
- 238000007747 plating Methods 0.000 claims description 75
- 239000000463 material Substances 0.000 claims description 39
- 238000010438 heat treatment Methods 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 32
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000002244 precipitate Substances 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 238000005245 sintering Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 36
- 239000010410 layer Substances 0.000 description 109
- 239000010931 gold Substances 0.000 description 42
- 230000000052 comparative effect Effects 0.000 description 35
- 239000000203 mixture Substances 0.000 description 22
- 229910052737 gold Inorganic materials 0.000 description 19
- 229910000679 solder Inorganic materials 0.000 description 17
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 13
- 230000007423 decrease Effects 0.000 description 10
- 238000001556 precipitation Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000007772 electroless plating Methods 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 230000005855 radiation Effects 0.000 description 7
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 6
- 229910018104 Ni-P Inorganic materials 0.000 description 5
- 229910018536 Ni—P Inorganic materials 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- NWONKYPBYAMBJT-UHFFFAOYSA-L zinc sulfate Chemical compound [Zn+2].[O-]S([O-])(=O)=O NWONKYPBYAMBJT-UHFFFAOYSA-L 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- -1 gold ions Chemical class 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- RGHNJXZEOKUKBD-SQOUGZDYSA-N D-gluconic acid Chemical compound OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C(O)=O RGHNJXZEOKUKBD-SQOUGZDYSA-N 0.000 description 2
- DHMQDGOQFOQNFH-UHFFFAOYSA-N Glycine Chemical compound NCC(O)=O DHMQDGOQFOQNFH-UHFFFAOYSA-N 0.000 description 2
- OFOBLEOULBTSOW-UHFFFAOYSA-N Malonic acid Chemical compound OC(=O)CC(O)=O OFOBLEOULBTSOW-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 238000005234 chemical deposition Methods 0.000 description 2
- 239000003638 chemical reducing agent Substances 0.000 description 2
- 239000011231 conductive filler Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000011236 particulate material Substances 0.000 description 2
- 238000005289 physical deposition Methods 0.000 description 2
- 238000005554 pickling Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000010944 silver (metal) Substances 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- 238000001291 vacuum drying Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- BJEPYKJPYRNKOW-REOHCLBHSA-N (S)-malic acid Chemical compound OC(=O)[C@@H](O)CC(O)=O BJEPYKJPYRNKOW-REOHCLBHSA-N 0.000 description 1
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- RGHNJXZEOKUKBD-UHFFFAOYSA-N D-gluconic acid Natural products OCC(O)C(O)C(O)C(O)C(O)=O RGHNJXZEOKUKBD-UHFFFAOYSA-N 0.000 description 1
- FEWJPZIEWOKRBE-JCYAYHJZSA-N Dextrotartaric acid Chemical compound OC(=O)[C@H](O)[C@@H](O)C(O)=O FEWJPZIEWOKRBE-JCYAYHJZSA-N 0.000 description 1
- KCXVZYZYPLLWCC-UHFFFAOYSA-N EDTA Chemical compound OC(=O)CN(CC(O)=O)CCN(CC(O)=O)CC(O)=O KCXVZYZYPLLWCC-UHFFFAOYSA-N 0.000 description 1
- WHUUTDBJXJRKMK-UHFFFAOYSA-N Glutamic acid Natural products OC(=O)C(N)CCC(O)=O WHUUTDBJXJRKMK-UHFFFAOYSA-N 0.000 description 1
- 239000004471 Glycine Substances 0.000 description 1
- WHUUTDBJXJRKMK-VKHMYHEASA-N L-glutamic acid Chemical compound OC(=O)[C@@H](N)CCC(O)=O WHUUTDBJXJRKMK-VKHMYHEASA-N 0.000 description 1
- QPCDCPDFJACHGM-UHFFFAOYSA-N N,N-bis{2-[bis(carboxymethyl)amino]ethyl}glycine Chemical compound OC(=O)CN(CC(O)=O)CCN(CC(=O)O)CCN(CC(O)=O)CC(O)=O QPCDCPDFJACHGM-UHFFFAOYSA-N 0.000 description 1
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- LSNNMFCWUKXFEE-UHFFFAOYSA-N Sulfurous acid Chemical compound OS(O)=O LSNNMFCWUKXFEE-UHFFFAOYSA-N 0.000 description 1
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 235000011054 acetic acid Nutrition 0.000 description 1
- BJEPYKJPYRNKOW-UHFFFAOYSA-N alpha-hydroxysuccinic acid Natural products OC(=O)C(O)CC(O)=O BJEPYKJPYRNKOW-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000008139 complexing agent Substances 0.000 description 1
- 239000011370 conductive nanoparticle Substances 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000000174 gluconic acid Substances 0.000 description 1
- 235000012208 gluconic acid Nutrition 0.000 description 1
- 239000004220 glutamic acid Substances 0.000 description 1
- 235000013922 glutamic acid Nutrition 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000001630 malic acid Substances 0.000 description 1
- 235000011090 malic acid Nutrition 0.000 description 1
- 239000011817 metal compound particle Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229960003330 pentetic acid Drugs 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- IIACRCGMVDHOTQ-UHFFFAOYSA-N sulfamic acid Chemical compound NS(O)(=O)=O IIACRCGMVDHOTQ-UHFFFAOYSA-N 0.000 description 1
- 239000011975 tartaric acid Substances 0.000 description 1
- 235000002906 tartaric acid Nutrition 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0346—Plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05023—Disposition the whole internal layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05563—Only on parts of the surface of the internal layer
- H01L2224/05564—Only on the bonding interface of the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05639—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
- H01L2224/27332—Manufacturing methods by local deposition of the material of the layer connector in solid form using a powder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/335—Material
- H01L2224/33505—Layer connectors having different materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4009—Loop shape
- H01L2224/40091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83439—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Electrodes Of Semiconductors (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
Abstract
Ein erster Metallfilm (2), dessen Hauptbestandteil Kupfer ist, wird auf einer Oberfläche eines leitfähigen Teils (1) ausgebildet, der eine Vorderflächenelektrode eines Halbleiterelements wird. Ein zweiter Metallfilm (3), dessen Hauptbestandteil Silber ist, wird auf einer Oberfläche des ersten Metallfilms (2) ausgebildet. Eine Metallplatte (5), die elektrisch mit dem leitfähigen Teil (1) und den anderen Gliedern (z. B. einem Schaltmuster (24) eines isolierten Substrats (23)) verbunden ist, wird mit einer Oberfläche des zweiten Metallfilms (3) über eine silberpartikelhaltige Bondschicht (4) gebondet. Der zweite Metallfilm (3) enthält kein Nickel, das die Bondfestigkeit zwischen dem zweiten Metallfilm (3) und der silberpartikelhaltigen Bondschicht (4) verringert. Mit der Konfiguration oben kann eine elektronische Komponente (10) mit einer hohen Bondfestigkeit, hervorragender Hitzebeständigkeit und Strahlungsleistung und ein Fertigungsverfahren für die elektronische Komponente (10) bereitgestellt werden.
Description
- TECHNISCHES GEBIET
- Die vorliegende Erfindung betrifft eine elektronische Komponente und ein Fertigungsverfahren für eine elektronische Komponente.
- STAND DER TECHNIK
- Ein Halbleiterbauteil mit einer Package-Struktur, in der ein Halbleiterelement mit einem auf einem isolierten Substrat angeordneten Schaltmuster gebondet ist, wurde vorgeschlagen. Als Verfahren zum Bonden einer Elektrode, die auf einer Vorderfläche eines Halbleiterelements angeordnet ist (im Folgenden als „Vorderflächenelektrode” bezeichnet), mit dem Schaltmuster des isolierten Substrats ist ein Verfahren bekannt, bei dem zum Bonden Aluminium-(Al-)Draht oder Lot verwendet wird.
11 ist eine Schnittzeichnung, die einen Hauptabschnitt eines Halbleiterbauteils mit einer herkömmlichen Package-Struktur zeigt. Wie in11 gezeigt, ist die Rückfläche eines Halbleiterchips101 , der ein Halbleiterelement aufweist, mit einem Schaltmuster104 auf der Vorderfläche eines isolierten Substrats103 über eine Lötbondschicht102 gebondet. - Die Rückfläche des isolierten Substrats
103 ist mit der Vorderfläche einer beispielsweise aus Kupfer (Cu) ausgebildeten Metallplatte (im Folgenden als „Kupferplatte” bezeichnet)105 gebondet. Die Rückfläche der Kupferplatte105 ist mit der Stirnfläche eines Ausgangsmaterials106 über eine Lötbondschicht (nicht gezeigt) gebondet. Eine Vorderflächenelektrode (nicht gezeigt) eines Halbleiterelements, das auf der Vorderfläche des Halbleiterchips101 angeordnet ist, wird mit einem Aluminiumdraht107 durch Thermokompressionsbonden oder durch Ultraschallschwingungen verbunden und über den Aluminiumdraht107 elektrisch mit dem Schaltmuster104 verbunden. -
12 ist eine Schnittzeichnung, die einen Hauptabschnitt eines anderen Beispiels eines Halbleiterbauteils mit einer herkömmlichen Package-Struktur zeigt. Wie in12 gezeigt, ist eine Vorderflächenelektrode (nicht gezeigt) eines Halbleiterchips101 über eine Metallplatte108 elektrisch mit einem Schaltmuster104 verbunden. Die Vorderflächenelektrode und das Schaltmuster104 sind mit der Metallplatte108 jeweils über eine Lötbondschicht102 gebondet. Die Konfiguration des Halbleiterbauteils in12 ist, mit Ausnahme der Metallplatte108 , die gleiche wie die des Halbleiterbauteils in11 . In11 und12 sind kein Gehäuse und kein Anschluss für eine externe Elektrode dargestellt. - Die Vorderflächenelektrode des Halbleiterelements ist beispielsweise aus Aluminium oder einer Aluminiumlegierung gefertigt. Aluminium hat jedoch eine schlechte Benetzbarkeit gegenüber Lot und kann daher nicht fest an Lot anhaften. Um dieses Problem zu lösen, muss ein Under-Bump-Metallfilm, der eine hohe Haftung an die Vorderflächenelektrode und an das Lot aufweist, zwischen der Vorderflächenelektrode und der Lötbondschicht ausgebildet werden. Für den Under-Bump-Metallfilm wird gewöhnlich ein Stromlos-Ni/Au-Plattierungsfilm (ENIG) verwendet. Durch die Verwendung eines Ni/Au-Plattierungsfilms auf der Oberfläche der Vorderflächenelektrode des Halbleiterelements wird ein festes Lötbonden mit der Vorderflächenelektrode möglich.
- Als Verfahren zum Ausbilden eines solchen Plattierungsfilms wurde ein Verfahren des kontinuierlichen Ausführens eines Schritts des Kontaktierens eines Plattierungs-Zielmaterials mit einer Stromlos-Goldplattierungslösung, die keine Goldionen enthält, und eines Schritts des Kontaktierens des Plattierungs-Zielmaterials mit einer Stromlos-Goldplattierungslösung, die Goldionen enthält, vorgeschlagen (siehe z. B. Patentschrift 1).
- Ein anderes Verfahren zum Aufbringen eines Plattierungsfilms auf eine elektronische Komponente, das vorgeschlagen wurde, ist das Plattieren eines leitfähigen Teils, der auf einer Oberfläche eines Substratkörpers ausgebildet ist, wobei nacheinander ein Stromlos-Nickelfilm, dessen Hauptbestandteil Nickel ist, und ein substituierter Au-Film, dessen Hauptbestandteil Au ist, ausgebildet werden und dann eine Nachbehandlung vorgenommen wird, um die am substituierten Au-Film haftende Ni-Verbindung zu entfernen. In diesem Verfahren wird ein vorgegebener Komplexbildner, ausgewählt aus Zitronensäure, Glycin, Essigsäure, Gluconsäure, Glutaminsäure, Weinsäure, Ethylendiaminotetraessigsäure, Diethylentriaminpentaessigsäure, Apfelsäure, Malonsäure, schwefliger Säure, Ammoniak und Amidosulfonsäure, als Ni-entfernende Flüssigkeit verwendet, und in der Nachbehandlung wird eine Kontaktbehandlung durch Kontaktieren der Ni-Verbindung mit der Ni-entfernenden Flüssigkeit vorgenommen, um die Ni-Verbindung von der Oberfläche des substituierten Au-Films zu entfernen (siehe z. B. Patentschrift 2).
- Als eine elektronische Komponente, die anhand eines anderen Verfahrens zum Aufbringen eines Plattierungsfilms gefertigt wird, wurde die folgende elektronische Komponente vorgeschlagen. In der elektronischen Komponente wird ein Ni-P-Film mit einer Doppelschichtstruktur auf einem leitfähigen Teil ausgebildet, der auf der Oberfläche eines Keramikkörpers ausgebildet ist, und ein Au-Film wird auf der Oberfläche des Ni-P-Films ausgebildet. Innerhalb des Ni-P-Films mit zwei Schichten enthält die erste Schicht 3 bis 6 Gew.-% P, und die zweite Schicht enthält 6 bis 9 Gew.-% P und hat eine Dicke von 0,1 μm bis 1,0 μm (siehe z. B. Patentschrift 3).
- Als weiteres Verfahren zum Aufbringen eines Plattierungsfilms wurde das folgende Verfahren vorgeschlagen. Zum Aufbringen des Plattierungsfilms wird eine Cu-Elektrode auf einem Keramikkörper anhand eines Vorbehandlungsschritts, eines autokatalytischen Plattierungsschritts und eines substituierten Au-Plattierungsschritts ausgebildet, und auf der Cu-Elektrode werden nacheinander ein Ni-P-Film und ein Au-Film ausgebildet. Im Nachbehandlungsschritt wird der auf dem Au-Film ausgebildete Keramikkörper in eine Vakuumtrocknungsvorrichtung gebracht, wo der Druck auf 13,3 Pa oder weniger reduziert wird, und eine Vakuumstrocknungsbehandlung wird durchgeführt, um die in der Grenzfläche zwischen dem Ni-P-Film und dem Au-Film verbliebene Feuchtigkeit zu entfernen. Anstelle des Au-Films kann ein Metall, dessen Ionisierungstendenz geringer als Ni ist, wie Ag, Cu, Pd, Pt, oder eine Legierung dieser Metalle verwendet werden (siehe z. B. Patentschrift 4).
- Als weiteres Verfahren zum Aufbringen eines Plattierungsfilms wurde das folgende Verfahren vorgeschlagen. Für den Verbindungsanschluss wird Ni-Plattierung auf eine Kupferplatte aufgebracht, und darauf wird Goldplattierung aufgebracht. Nach dem Befestigen eines Halbleiterelements auf einer Verdrahtung eines isolierten Substrats wird eine Au-partikelhaltige Lösung (durchschnittlicher Partikeldurchmesser: 5 nm) auf eine Emitterelektrode (Oberseite) des Halbleiterelements aufgetragen. Ni-Plattierungsbehandlung wird an der Oberfläche eines Kupferverdrahtungsmusters durchgeführt, das auf dem isolierten Substrat ausgebildet ist, dann wird Au-Plattierungsbehandlung an dem Teil durchgeführt, der über einen Anschluss mit der Emitterelektrode des Halbleiterelements verbindet, und die, Au-partikelhaltige Lösung wird auf den Au-plattierten Teil der Verdrahtung aufgebracht. Die auf das Halbleiterelement aufgetragene Au-haltige Lösung und die Verdrahtung auf dem isolierten Substrat wird getrocknet, und ein aus Goldpartikeln ausgebildeter Elektrodenteil wird ausgebildet, danach wird der Verbindungsanschluss am oberen Teil der aus Goldpartikeln ausgebildeten Elektrode befestigt und 60 Minuten lang Hitze von ungefähr 80°C angewendet, um das Halbleiterelement und die Verdrahtung miteinander zu verbinden (siehe z. B. Patentschrift 5).
- Als noch weiteres Verfahren zum Aufbringen eines Plattierungsfilms und ein Verfahren zum Befestigen eines Halbleiterelements auf einer Schaltungsverdrahtung wurde das folgende Verfahren vorgeschlagen. Eine dünne Nickelschicht wird auf einer Substratmetallschicht eines Halbleiterelements anhand des stromlosen Plattierungsverfahrens ausgebildet, und diese dünne Nickelschicht und eine Schaltungsverdrahtung werden unter Verwendung eines anisotropen leitfähigen Klebstoffs gebondet. Oder es wird nach dem Ausbilden der dünnen Nickelschicht eine Palladiumlegierungsschicht mit 0,1 bis 95 Gew.-% Palladium und Blei oder Zinn anhand des stromlosen Plattierungsverfahrens ausgebildet und unter Verwendung des anisotropen leitfähigen Klebstoffs mit der Schaltungsverdrahtung gebondet. Der verwendete anisotrope leitfähige Klebstoff enthält Gold-, Platin- oder Silberpartikel mit Erhebungen (Partikeldurchmesser: 20 μm oder weniger) als leitfähigen Füllstoff und enthält Epoxidharz, das als Bindemittel vermischt ist (siehe z. B. Patentschrift 6).
- Als weiteres Verfahren zum Aufbringen eines Plattierungsfilms wurde das folgende Verfahren vorgeschlagen. Wenn ein Halbleiterelement auf einer Leiterplatine befestigt wird, wird ein Plattierungsfilm aus Ag- oder Ag-Legierung auf Bereiche aufgebracht, in denen das Halbleiterelement und die Leiterplatine gebondet sind, und als Bondmaterial für diese Befestigung wird leitfähiger nanopartikelhaltiger Klebstoff verwendet. Der leitfähige Klebstoff basiert auf duroplastischem Harz wie Epoxidharz, wobei Silberpartikel mit einem Partikeldurchmesser von 1 bis 20 μm und Silberpartikel mit einem Partikeldurchmesser von 20 nm oder darunter vermischt sind (siehe Patentschrift 7).
- Als weiteres Verfahren zum Aufbringen eines Plattierungsfilms wurde das folgende Verfahren vorgeschlagen. Es wird ein Schritt des Ausbildens einer sauerstoffhaltigen Oxidschicht auf einer Bondgrenzfläche eines Bondzielglieds, ein Schritt des Anordnens eines Bondmaterials, das Metallverbindungspartikel mit einem durchschnittlichen Partikeldurchmesser von 1 nm bis 50 μm und ein Reduktionsmittel enthält, und eines Reduktionsmittels, das aus einem organischen Material ausgebildet ist, auf der Bondgrenzfläche, und ein Schritt des Bondens der Bondzielglieder durch Erhitzen und Druckbeaufschlagung auf den Bereich zwischen den Bondzielgliedern durchgeführt. Auf den Bondoberflächen der Bondzielglieder wurde vor dem Bonden eine Behandlung ausfallenden Kupfers, Silbers oder Nickels durch stromloses Plattieren oder elektrisches Plattieren und Oxidieren der Oberfläche des Plattierungsmetalls vorgenommen (siehe z. B. Patentschrift 8).
- Ein weiteres Verfahren zum Bondens einer Vorderflächenelektrode eines Halbleiterelements mit einem Schaltmuster auf einem isolierten Substrat, ein Verfahren zum Bonden unter Verwendung einer Bondschicht, die Silber-(AG-)Partikel enthält, anstelle von Lötbonden, wurde vor kurzem vorgeschlagen. Im Bondverfahren unter Verwendung einer silberpartikelhaltigen Bondschicht werden Metallpartikel, deren Oberflächen mit einem organischen Material wie einem Silber-Nanopartikel-Bondmaterial beschichtet sind, als Bondmaterial verwendet, um Metalloberflächen zu bonden, die durch stromloses Plattieren oder elektrisches Plattieren ausgebildet werden, um ein Bonden mit hoher Hitzebeständigkeit, Zuverlässigkeit und Strahlungsleistung umzusetzen, und dabei wird die Bondtemperatur während des Bondens im Befestigungsprozess gesenkt (siehe Patentschrift 8).
- Im Fall des Bondens unter Verwendung der Ag-partikelhaltigen Bondschicht muss der Bondteil zwischen der Vorderflächenelektrode des Halbleiterelements und der Ag-partikelhaltigen Bondschicht ein Edelmetall wie Gold oder Silber (Ag) sein. Wie oben erwähnt, ist die Vorderflächenelektrode des Halbleiterelements beispielsweise aus Aluminium oder Aluminiumlegierung ausgebildet, daher ist es schwierig, den Goldplattierungsfilm oder Silberplattierungsfilm direkt auf der Oberfläche der Vorderflächenelektrode des Halbleiterelements abzulagern (auszubilden). Daher wird vorrangig ein Ni/Au-Plattierungsfilm oder ein Ni/Ag-Plattierungsfilm verwendet, wenn ein Ni-Plattierungsfilm zwischen der Vorderflächenelektrode des Halbleiterelements und dem Goldplattierungsfilm oder dem Silberplattierungsfilm liegt.
- Patentschrift 1:
Japanisches Patent Nr. 3484367 - Patentschrift 2:
Japanisches Patent Nr. 4096671 - Patentschrift 3:
Japanische Patentanmeldung Offenlegungsnummer 2006-131949 - Patentschrift 4:
Japanische Patentanmeldung Offenlegungsnummer 2004-115902 - Patentschrift 5:
Japanische Patentanmeldung Offenlegungsnummer 2005-136375 - Patentschrift 6:
Japanische Patentanmeldung Offenlegungsnummer H7-263493 - Patentschrift 7:
Japanische Patentanmeldung Offenlegungsnummer 2007-180059 - Patentschrift 8:
Japanische Patentanmeldung Offenlegungsnummer 2008-208442 - OFFENBARUNG DER ERFINDUNG
- Nach intensivem Forschen vonseiten der vorliegenden Erfinder wurde es jedoch offensichtlich, dass das folgende Problem besteht. Im Fall von Bonden unter Verwendung eines Aluminiumdrahts oder Lots, bei dem die Hitzebeständigkeit gering ist, und im Fall von Bonden unter Verwendung eines leitfähigen Klebstoffs, bei dem die Hitzebeständigkeit von als Bindemittel verwendetem Epoxidharz gering ist, und einer Wärmeleitfähigkeit, die ebenfalls gering ist, kann keiner elektronische Komponenten bereitstellen, die in einer Umgebung mit hohen Temperaturen betriebsfähig sind (z. B. kontinuierlicher Betrieb bei 175°C), für die aktuell Bedarf besteht. Ferner wird im Fall des Bondens unter Verwendung von leitfähigem Klebstoff Ag als leitfähiger Füllstoff verwendet, jedoch wird Epoxidharz, das als Bindemittel verwendet wird, zum Bonden verwendet. Somit unterscheidet sich der Haftungsmechanismus vom Bonden unter Verwendung einer Ag-partikelhaltigen leitfähigen Zusammensetzung, und die erforderlichen Eigenschaften für das Bondziel unterscheiden sich ebenfalls erheblich. Im Fall, in dem eine Ag-partikelhaltige Bondschicht verwendet wird, kann Hitzebeständigkeit in der Hochtemperaturumgebung umgesetzt werden. Wird jedoch die Ag-partikelhaltige Bondschicht zum Bonden verwendet, hängt die Bondfestigkeit mit dem Plattierungsmetall auf der äußersten Oberfläche der Vorderflächenelektrode des Halbleiterelements stark vom Typ und der Filmdicke des Plattierungsmaterials ab, was bedeutet, dass die Bondbedingungen zum Erzielen hoher Bondfestigkeit in Betracht gezogen werden müssen.
- Um das Problem des Stands der Technik zu lösen, ist es Ziel der vorliegenden Erfindung, eine elektronische Komponente mit hoher Bondfestigkeit und ein Fertigungsverfahren für eine elektronische Komponente bereitzustellen. Ein weiteres Ziel der vorliegenden Erfindung ist es, eine elektronische Komponente mit hoher Hitzebeständigkeit und ein Fertigungsverfahren für eine elektronische Komponente bereitzustellen. Noch ein weiteres Ziel der vorliegenden Erfindung ist es, eine elektronische Komponente mit hoher Wärmestrahlungsleistung und ein Fertigungsverfahren für eine elektronische Komponente bereitzustellen.
- Um die oben erwähnten Probleme zu lösen und die Ziele der vorliegenden Erfindung zu erreichen, weist eine erfindungsgemäße elektronische Komponente die folgenden Eigenschaften auf. Ein leitfähiger Teil wird auf einer Oberfläche eines Halbleiterelements angeordnet. Ein erster Metallfilm, der aus einem Material ausgebildet ist, dessen Hauptbestandteil Kupfer ist, wird auf einer Oberfläche des leitfähigen Teils angeordnet. Ein zweiter Metallfilm wird auf einer Oberfläche des ersten Metallfilms angeordnet. Der zweite Metallfilm wird aus einem Metall mit geringerer Ionisierungstendenz als der erste Metallfilm ausgebildet. Eine silberpartikelhaltige Bondschicht wird auf einer Oberfläche des zweiten Metallfilms angeordnet.
- In der erfindungsgemäßen elektronischen Komponente ist das Halbleiterelement aus Silicium oder Siliciumcarbid ausgebildet und der leitfähige Teil ist aus einem Material ausgebildet, dessen Hauptbestandteil mindestens Kupfer oder Aluminium ist.
- In der erfindungsgemäßen elektronischen Komponente ist der zweite Metallfilm aus einem Material ausgebildet, dessen Hauptbestandteil Silber ist.
- In der erfindungsgemäßen elektronischen Komponente ist der erste Metallfilm ein Plattierungsfilm oder ein Abscheidungsfilm.
- In der erfindungsgemäßen elektronischen Komponente ist der zweite Metallfilm ein Plattierungsfilm oder ein Abscheidungsfilm.
- In der erfindungsgemäßen elektronischen Komponente ist die Bondschicht ein gesinterter Körper, der durch Erhitzen auf eine Temperatur von 200°C bis 350°C und Beaufschlagung mit einem Druck von 0,25 MPa bis 30 MPa ausgebildet wird.
- In der erfindungsgemäßen elektronischen Komponente enthält der zweite Metallfilm keine Nickelausfällungen, die eine Bondfestigkeit zwischen der Bondschicht und dem zweiten Metallfilm herabsetzen.
- Um die oben erwähnten Probleme zu lösen und die Ziele der vorliegenden Erfindung zu erreichen, weist ein Fertigungsverfahren für eine erfindungsgemäße elektronische Komponente die folgenden Eigenschaften auf. Zuerst wird ein erster, aus einem Material, dessen Hauptbestandteil Kupfer ist, ausgebildeter Metallfilm auf der Oberfläche eines leitfähigen Teils ausgebildet, der auf einer Oberfläche eines Halbleiterwafers angeordnet ist. Dann wird ein zweiter aus einem Material, dessen Hauptbestandteil ein Metall mit einer geringeren Ionisierungstendenz als der erste Metallfilm ist, ausgebildeter Metallfilm auf einer Oberfläche des ersten Metallfilms ausgebildet. Dann wird ein silberpartikelhaltiges leitfähiges Material auf eine Oberfläche des zweiten Metallfilms aufgebracht. Dann wird das leitfähige Material durch Hitzebehandlung gesintert.
- Im Fertigungsverfahren für eine erfindungsgemäße elektronische Komponente wird der leitfähige Teil, der aus einem Material ausgebildet ist, dessen Hauptbestandteil mindestens Kupfer oder Aluminium ist, auf der Oberfläche des aus Silicium oder Siliciumcarbid gebildeten Halbleiterwafers ausgebildet.
- Im Fertigungsverfahren für eine erfindungsgemäße elektronische Komponente wird der zweite Metallfilm aus einem Material ausgebildet, dessen Hauptbestandteil Silber ist.
- Im Fertigungsverfahren für eine erfindungsgemäße elektronische Komponente wird der erste Metallfilm durch ein Plattierungsverfahren, ein Sputterverfahren oder ein Abscheidungsverfahren ausgebildet.
- Im Fertigungsverfahren für eine erfindungsgemäße elektronische Komponente wird der zweite Metallfilm durch ein Plattierungsverfahren, ein Sputterverfahren oder ein Abscheidungsverfahren ausgebildet.
- Im Fertigungsverfahren für eine erfindungsgemäße elektronische Komponente wird das leitfähige Material durch Beaufschlagung mit einem Druck von 0,25 MPa bis 30 MPa gesintert, während es bei der Hitzebehandlung auf eine Temperatur von 200°C bis 350°C erhitzt wird.
- Im Fertigungsverfahren für eine erfindungsgemäße elektronische Komponente partikuliert Nickel, das eine Bondfestigkeit zwischen der Bondschicht, die ein gesinterter Körper des leitfähigen Materials ist, und dem zweiten Metallfilm verringert, bei der Hitzebehandlung nicht im zweiten Metallfilm.
- Gemäß dieser Erfindung wird der erste Metallfilm, dessen Hauptbestandteil Kupfer (Cu) ist, auf der Oberfläche des leitfähigen Teils ausgebildet, wobei der zweite Metallfilm, der eine starke Haftung mit der silberpartikelhaltigen Bondschicht (im Folgenden als ”Ag-Bondschicht” bezeichnet) aufweist, auf der äußersten Oberfläche des leitfähigen Teils ausgebildet werden kann. Daher kann die Ag-Bondschicht dazu verwendet werden, den zweiten Metallfilm auf die äußerste Oberfläche des leitfähigen Teils und die Metallplatte zu bonden, um den leitfähigen Teil mit einem anderen Material elektrisch zu verbinden. Folglich kann die Bondfestigkeit im Vergleich zu einem Fall, in dem eine Lötbondschicht zum Bonden des zweiten Metallfilms und der Metallplatte verwendet wird, erhöht werden. Darüber hinaus kann die Hitzebeständigkeit im Vergleich zum Fall des Bondens des leitfähigen Teils und der Metallplatte unter Verwendung von Lot weiter verbessert werden.
- Gemäß dieser Erfindung wird der erste Metallfilm, dessen Bestandteil Cu ist, auf der Oberfläche des leitfähigen Teils ausgebildet, wobei Ni-Partikel, die die Bondfestigkeit mit der Ag-Bondschicht verringern, nicht in den zweiten Metallfilm ausfällen. Somit kann eine Abnahme der Bondfestigkeit zwischen dem leitfähigen Teil und der Ag-Bondschicht verhindert werden, und der leitfähige Teil und die Metallplatte können über die Ag-Bondschicht fest gebondet werden.
- Gemäß dieser Erfindung wird der zweite Metallfilm, dessen Hauptbestandteil Ag ist, auf der äußersten Oberfläche des leitfähigen Teils ausgebildet, wobei die Ausfällung von Ni-Partikeln in die Oberflächenschicht des zweiten Metallfilms auf der Seite der Ag-Bondschicht unterdrückt werden kann, selbst wenn beispielsweise der erste Metallfilm Ni enthält. Folglich kann eine Abnahme der Bondfestigkeit zwischen dem leitfähigen Teil und der ersten Ag-Bondschicht verhindert werden.
- Gemäß dieser Erfindung wird jedes Glied unter Verwendung der Ag-Bondschicht gebondet, wobei eine elektrische Komponente mit den Eigenschaften der Ag-Bondschicht, das heißt einem hohen Schmelzpunkt (ca. 960°C), hoher thermischer Leitfähigkeit (100 W/m·K bis 300 W/m·K) und hohem elektrischem Widerstand (1 μΩ cm bis 3 μΩ cm) hergestellt (gefertigt) werden kann. Ferner wird gemäß dieser Erfindung der erste Metallfilm mit einem Material ausgebildet, dessen Hauptbestandteil Cu mit einer höheren thermischen Leitfähigkeit als Ni ist. Und es kann eine höhere Wärmestrahlungsleistung erzielt werden als im Fall, in dem der erste Metallfilm unter Verwendung eines Materials ausgebildet wird, dessen Hauptbestandteil Ni ist.
- Gemäß der elektrischen Komponente und der Fertigung der elektrischen Komponente kann eine elektronische Komponente mit hoher Bondfestigkeit bereitgestellt werden. Ferner kann gemäß der elektronischen Komponente und des Fertigungsverfahrens für die elektrische Komponente eine elektronische Komponente mit hoher Hitzebeständigkeit bereitgestellt werden. Und ferner kann gemäß der elektronischen Komponente und des Fertigungsverfahrens für die elektronische Komponente eine elektronische Komponente mit hoher Wärmestrahlungsleistung bereitgestellt werden.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
- Es zeigen:
-
1 eine vergrößerte Schnittzeichnung, die einen Hauptabschnitt einer elektronischen Komponente gemäß einer Ausführungsform darstellt; -
2 eine Schnittzeichnung, die die elektronische Komponente gemäß der Ausführungsform zeigt; -
3 ein Flussdiagramm, das ein Fertigungsverfahren für die elektronische Komponente gemäß der Ausführungsform zeigt; -
4 ein Kennfeld, das die Bondfestigkeit zwischen dem Silberpartikelmaterial und jedem einzelnen Metallstoff zeigt; -
5 ein Kennfeld, das die Bondfestigkeit eines Hauptabschnitts der elektronischen Komponente gemäß der Ausführungsform zeigt; -
6 eine Tabelle der Bondfestigkeit des Hauptabschnitts der elektronischen Komponente gemäß5 , die in Zahlenwerte umgewandelt wurde; -
7 ein Kennfeld, das die Komponenten des Metallfilms zeigt, aus denen sich die elektronische Komponente der Ausführungsform zusammensetzt, und deren Prozentgehalt; -
8 eine Tabelle der Komponenten des Metallfilms und deren Prozentgehalt gemäß7 , der in Zahlenwerte umgewandelt wurde; -
9 ein Kennfeld, das die Bondfestigkeit der elektronischen Komponente gemäß der Ausführungsform zeigt; -
10 eine Tabelle der Bondfestigkeit der elektronischen Komponente gemäß9 , die in Zahlenwerte umgewandelt wurde; -
11 eine Schnittzeichnung, die einen Hauptabschnitt eines Halbleiterbauteils mit einer herkömmlichen Package-Struktur zeigt; und -
12 eine Schnittzeichnung, die einen Hauptabschnitt eines anderen Halbleiterbauteils mit einer herkömmlichen Package-Struktur zeigt. - BESTE ARTEN DER AUSFÜHRUNG DER ERFINDUNG
- Nachstehend werden bevorzugte Ausführungsformen der elektronischen Komponente und ein Fertigungsverfahren für die elektronische Komponente gemäß dieser Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. In der folgenden Beschreibung der Ausführungsformen und den begleitenden Zeichnungen werden gleiche zusammensetzende Elemente mit den gleichen Bezugssymbolen bezeichnet und auf redundante Beschreibungen wurde verzichtet.
- (Ausführungsformen)
- Es wird eine Konfiguration einer elektronischen Komponente gemäß einer Ausführungsform beschrieben.
1 ist eine vergrößerte Schnittzeichnung, die einen Hauptabschnitt der elektronischen Komponente gemäß der Ausführungsform darstellt.2 ist eine Schnittzeichnung, die die elektronische Komponente gemäß der Ausführungsform zeigt.1 zeigt einen Bereich nahe eines Bondteils zwischen einem Halbleiterchip20 und einer Metallplatte5 in2 . Die in1 und2 gezeigte elektronische Komponente10 gemäß der Ausführungsform ist ein Halbleiterbauteil mit einer Package-Struktur, auf der der Halbleiterchip20 befestigt ist. Der Halbleiterchip20 ist beispielsweise aus Silicium (si) oder Siliciumcarbid (SiC) ausgebildet. In1 wurde auf einen Siliciumteil des Halbleiterchips20 verzichtet. - Der Halbleiterchip
20 stellt ein Halbleiterelement dar, und ein leitfähiger Teil1 , der eine Vorderflächenelektrode oder dergleichen des Halbleiterelements darstellt, ist auf der Vorderfläche des Halbleiterchips20 angeordnet. Der leitfähige Teil1 ist beispielsweise aus Kupfer (Cu), Aluminium (Al) oder einer Legierung daraus ausgebildet. Konkret bedeutet das, dass der leitfähige Teil1 aus einer Aluminium-Silicium-(Al-Si-)Legierung oder einer Aluminium-Silicium-Kupfer-(Al-Si-Cu-)Legierung ausgebildet ist. Das Vorhandensein von Si im leitfähigen Teil1 unterdrückt die Spikebildung von Aluminium und das Vorhandensein von Cu im leitfähigen Teil unterdrückt die Elektromigration. - Auf einer Oberfläche des leitfähigen Teils
1 ist ein erster Metallfilm2 und ein zweiter Metallfilm3 in dieser Reihenfolge angeordnet (ausgebildet). Der erste Metallfilm2 und der zweite Metallfilm3 werden später beschrieben. Auf eine Oberfläche des zweiten Metallfilms3 ist ein Ende der Metallplatte5 über eine Bondschicht4 gebondet, die erste Silber-(Ag-)Partikel enthält (im Folgenden als „erste Ag-Bondschicht” bezeichnet). Das andere Ende der Metallplatte5 ist mit einem Schaltmuster24 auf eine Vorderfläche eines isolierten Substrats23 über eine Bondschicht21 gebondet, die zweite Ag-Partikel enthält (im Folgenden als „zweite Ag-Bondschicht” bezeichnet). Auf einer äußersten Oberfläche der Metallplatte5 ist beispielsweise ein Gold-(Au)- oder Silber-(Ag-)Film ausgebildet, um die Bondfestigkeit mit der ersten und zweiten Ag-Bondschicht4 und21 zu verbessern. - Auf einer Rückfläche des Halbleiterchips
20 ist eine Rückflächenelektrode (nicht gezeigt) angeordnet. Auf der äußersten Oberfläche der Rückflächenelektrode ist ein Goldfilm oder ein Silberfilm beispielsweise durch Sputterbehandlung ausgebildet. Die Rückflächenelektrode des Halbleiterchips20 ist mit dem Schaltmuster24 auf die Vorderfläche des isolierten Substrats23 über eine Bondschicht22 gebondet, die dritte Silber-(Ag-)Partikel enthält (im Folgenden als „dritte Ag-Bondschicht” bezeichnet). Auf der äußersten Oberfläche des Schaltmusters24 ist beispielsweise ein Au- oder Ag-Film ausgebildet, um die Bondfestigkeit mit der zweiten und dritten Ag-Bondschicht21 und22 zu verbessern. - Die ersten bis dritten Ag-Bondschichten
4 ,21 und22 sind gesinterte Körper einer Ag-partikelhaltigen leitfähigen Zusammensetzung (eines leitfähigen Materials). Wenn jedes Glied anhand der ersten bis dritten Ag-Bondschicht4 ,21 und22 gebondet ist, kann die Hitzebeständigkeit im Vergleich zu einem Fall, in dem jedes Glied durch Lot gebondet ist, verbessert werden. Konkret bedeutet dies eine elektronische Komponente10 , die in einer Hochtemperaturumgebung (z. B. kontinuierlicher Betrieb bei 175°C) arbeiten kann, durch Bonden jeden Glieds anhand der ersten bis dritten Bondschicht4 ,21 und22 . - Das isolierte Substrat
23 kann ein DCB-Substrat sein, wobei beispielsweise Kupfer direkt mit der Vorder- und Rückfläche des Keramikmaterials gebondet sein kann. Die Rückfläche des isolierten Substrats23 ist beispielsweise mit einer Vorderfläche einer aus Kupfer ausgebildeten Metallplatte (Cu-Platte)25 gebondet. Die Rückfläche der Cu-Platte25 ist mit der Vorderfläche eines Grundkörpers26 gebondet. Der Grundkörper26 ist aus einem Material mit hoher Wärmeleitfähigkeit gefertigt. Die Cu-Platte25 und der Grundkörper26 können anhand einer Lötbondschicht oder einer Ag-partikelhaltigen Bondschicht (Ag-Bondschicht) gebondet sein. - Um die Cu-Platte
25 und den Grundkörper26 über die Ag-Bondschicht zu bonden, wird ein Au- oder Ag-Film auf der äußersten Oberfläche der Cu-Platte25 ausgebildet, um beispielsweise die Bondfestigkeit mit der Ag-Bondschicht zu verbessern. Die Vorderfläche des isolierten Substrats23 (Oberfläche auf der Seite des Halbleiterchips20 ) ist mit einem Harzgehäuse (nicht gezeigt) bedeckt, das mit der Peripherie des isolierten Substrats23 gebondet ist. Die Vorderflächenelektrode und die Rückflächenelektrode des Halbleiterchips20 werden durch Anschlüsse für eine externe Elektrode (nicht gezeigt) aus dem Harzgehäuse geführt. Das Harzgehäuse ist mit Dichtmittel (nicht gezeigt) wie Harz oder Gel gefüllt. - Der erste Metallfilm
2 und der zweite Metallfilm3 werden als nächstes ausführlich beschrieben. Der erste Metallfilm2 wird auf der Oberfläche des leitfähigen Teils1 ausgebildet, bevor der zweite Metallfilm3 ausgebildet wird, um den zweiten Metallfilm3 auf der äußersten Oberfläche des leitfähigen Teils1 auszubilden. Der erste Metallfilm2 weist eine hohe Bondfestigkeit mit dem leitfähigen Teil1 auf und ist aus einem Material ausgebildet, mit dem der zweite Metallfilm3 leicht auf der Oberfläche des ersten Metallfilms2 ausgebildet werden kann. Konkret bedeutet das, dass der erste Metallfilm2 aus einem Material ausgebildet ist, dessen Hauptbestandteil Kupfer (Cu) ist. Der Grund dafür ist, dass die Bondfestigkeit mit dem zweiten Metallfilm3 und der Metallplatte5 , die über die erste Ag-Bondschicht4 gebondet werden, erhöht werden kann. - Vorzugsweise ist der erste Metallfilm
2 aus einem Material ausgebildet, das kein Nickel (Ni) enthält. Der Grund ist folgendermaßen. Um jedes Glied anhand der ersten bis dritten Ag-Bondschicht4 ,21 , und22 zu bonden, muss eine Hochtemperaturbehandlung bei ungefähr 250°C durchgeführt werden. Wenn Nickel im ersten Metallfilm2 enthalten ist, fällen durch diese Hitzebehandlung Nickelpartikel in die Vorderflächenschicht auf der Seite der ersten Ag-Bondschicht4 im zweiten Metallfilm3 aus. Der Grund dafür ist, dass die Bondfestigkeit zwischen dem zweiten Metallfilm3 und der Metallplatte5 aufgrund der Nickelausfällung abnimmt. Der erste Metallfilm2 wird beispielsweise anhand eines Galvanisierungsverfahrens, eines stromlosen Plattierungsverfahrens, eines Sputterverfahrens (physikalischen Abscheidungsverfahrens) oder eines chemischen Abscheidungsverfahrens ausgebildet. - Der zweite Metallfilm
3 wird auf der äußersten Oberfläche des Halbleiterchips20 ausgebildet, um die Bondfestigkeit mit der ersten Ag-Bondschicht4 zu verbessern. Der zweite Metallfilm3 ist aus einem Material ausgebildet, dessen Haftung mit der ersten Ag-Bondschicht4 hoch ist, und die Ionisierungstendenz ist geringer als die des ersten Metallfilms2 . Konkret bedeutet das, dass der zweite Metallfilm3 aus einem Material ausgebildet ist, dessen Hauptbestandteil beispielsweise Silber oder Gold ist. Vorzugsweise ist der zweite Metallfilm3 aus einem Material ausgebildet, dessen Hauptbestandteil Silber ist. Der Grund dafür ist, dass das Ausfällen von Nickel im zweiten Metallfilm3 stärker unterdrückt werden kann, als in dem Fall, in dem Gold der Hauptbestandteil des zweiten Metallfilms3 ist. Der zweite Metallfilm3 wird beispielsweise anhand eines Galvanisierungsverfahrens, eines stromlosen Plattierungsverfahrens, eines Sputterverfahrens (physikalischen Abscheidungsverfahrens) oder eines chemischen Abscheidungsverfahrens ausgebildet. - Nun wird ein Fertigungsverfahren für die in
2 dargestellte elektronische Komponente10 beschrieben.3 ist ein Flussdiagramm, das ein Fertigungsverfahren für die elektronische Komponente gemäß der Ausführungsform zeigt. Als Beispiel wird ein Fall beschrieben, in dem der erste Metallfilm2 und der zweite Metallfilm3 anhand einer stromlosen Plattierungsbehandlung ausgebildet werden. Zuerst wird eine Aluminium-Silicium-Elektrode als der leitfähige Teil1 auf der Vorderfläche des Halbleiterwafers beispielsweise anhand eines Sputterverfahrens ausgebildet. Dann wird der Halbleiterwafer in erwünschte Chipgrößen zerschnitten und der Halbleiterchip20 hergestellt. Bevor die Plattierungsbehandlung zum Ausbilden des ersten und des zweiten Metallfilms2 und3 durchgeführt wird (Schritte S6 und S7), wird eine Plattierungs-Vorbehandlung (Schritte S1 bis S5) an einem Halbleiterchip20 vorgenommen. - Konkret bedeutet das, dass zur Plattierungs-Vorbehandlung zuerst eine Entfettungsbehandlung am Halbleiterchip
20 (Schritt S1) vorgenommen wird. Dann werden Partikel, organische Stoffe und Oxidfilme, die an der Oberfläche des Halbleiterchips20 haften, durch Ätzen entfernt (Schritt S2). Nach der Behandlung in Schritt 2 kann öSäurebeizung unter Verwendung von beispielsweise Salpetersäure am Halbleiterchip20 durchgeführt werden, so dass der durch die Behandlung in Schritt S2 auf der Oberfläche des Halbleiterchips20 erzeugte unlösliche Ätzrückstand entfernt wird. Dann wird eine Behandlung mit Zinkat (einem Zinksubstitut) durchgeführt (erste Zinkat-Behandlung), um die Haftung der Vorderfläche des Halbleiterchips20 mit dem ersten Metallfilm2 zu verbessern, der in einem späteren Schritt (Schritt 3) ausgebildet wird. - Dann wird Säurebeizung unter Verwendung von beispielsweise Salpetersäure am Halbleiterchip
20 vorgenommen, und eine in Schritt S3 auf der Oberfläche des Halbleiterchips20 ausgebildete Substitut-Zinkschicht wird entfernt (Abschälen mit Salpetersäure, Schritt S4). Dann wird die Behandlung mit Zinkat erneut durchgeführt (zweite Zinkat-Behandlung), um die Haftung der Vorderfläche des Halbleiterchips20 mit dem ersten Metallfilm2 zu verbessern, und die Plattierungs-Vorbehandlung endet (Schritt 5). Zwischen jeder Behandlung in Schritt S1 bis S5 wird jeweils eine Behandlung zum Waschen der Oberfläche des leitfähigen Teils1 mit Wasser durchgeführt. - Dann wird eine Plattierungsbehandlung zum Ausbilden des ersten Metallfilms
2 und des zweiten Metallfilms3 durchgeführt (Schritte S6, S7). Konkret bedeutet das, dass beispielsweise eine stromlose Cu-Plattierungsbehandlung durchgeführt wird, wobei der erste Metallfilm2 auf der Oberfläche des leitfähigen Teils1 (Schritt S6) ausgebildet wird. Nach dem Waschen des Halbleiterchips20 mit Wasser wird beispielsweise eine stromlose Ag-Plattierungsbehandlung durchgeführt, wobei der zweite Metallfilm3 auf der Oberfläche des ersten Metallfilms2 (Schritt S7) ausgebildet wird. - Dann wird der Halbleiterchip
20 am isolierten Substrat23 befestigt. Konkret bedeutet das, dass eine Ag-partikelhaltige leitfähige Zusammensetzung vom Pastentyp, die zur dritten Ag-Bondschicht22 wird, auf die Oberfläche des Schaltmusters24 des isolierten Substrats23 mit einem gewünschten Muster aufgebracht wird (Schritt S8). Nachdem der Halbleiterchip20 so auf die Oberfläche der Ag-partikelhaltigen leitfähigen Zusammensetzung vom Pastentyp platziert wurde, dass die Rückfläche des Halbleiterchips20 nach unten (die isolierte Seite des Substrats23 ) zeigt, wird die Ag-partikelhaltige leitfähige Zusammensetzung unter Druck und bei Erhitzen gesintert. Dabei wird der Halbleiterchip20 mit der Oberfläche des Schaltmusters24 auf dem isolierten Substrat23 über die dritte Ag-Bondschicht22 (Schritt S9) gebondet. - Dann wird eine Ag-partikelhaltige leitfähige Zusammensetzung vom Pastentyp, die zur ersten Ag-Bondschicht
4 wird, auf die Oberfläche des zweiten Metallfilms3 , die die äußerste Oberfläche des Halbleiterchips20 ist, mit einem gewünschten Muster (Schritt S10) aufgebracht. Zu diesem Zeitpunkt wird die Ag-partikelhaltige leitfähige Zusammensetzung vom Pastentyp, die zur zweiten Ag-Bondschicht21 wird, auch auf die Vorderfläche des Schaltmuster24 des isolierten Substrats23 mit einem gewünschten Muster aufgebracht. Nach dem Platzieren der Metallplatte5 auf die Oberfläche der Ag-partikelhaltigen leitfähigen Zusammensetzung vom Pastentyp wird die Ag-partikelhaltige leitfähige Zusammensetzung unter Druck und bei Erhitzen gesintert. Dadurch wird ein Ende der Metallplatte5 mit der Oberfläche des zweiten Metallfilms3 , die die äußerste Oberfläche des Halbleiterchips20 ist, über die erste Ag-Bondschicht4 (Schritt S11) gebondet. Das andere Ende der Metallplatte5 wird mit der Oberfläche des Schaltmusters24 des isolierten Substrats23 über die zweite Ag-Bondschicht21 gebondet. Anhand der Schritte oben wird die elektronische Komponente10 fertiggestellt. - Für die Hitzebehandlung zum Sintern der Ag-partikelhaltigen leitfähigen Zusammensetzung wird die leitfähige Zusammensetzung vorzugsweise beispielsweise mit einem Druck von 0,25 MPa bis 30 MPa beaufschlagt, während sie auf eine Temperatur von 200°C bis 350°C erhitzt wird. Dadurch wird die Ag-partikelhaltige leitfähige Zusammensetzung vom Pastentyp gesintert, und die erste Ag-Bondschicht
4 mit hoher Bondfestigkeit und hervorragender Hitzebeständigkeit und Wärmestrahlungsleistung kann ausgebildet werden. - Wie oben beschrieben, wird gemäß der Ausführungsform der erste Metallfilm, dessen Hauptbestandteil Cu ist, auf der Oberfläche des leitfähigen Teils (der Vorderflächenelektrode des Halbleiterelements) ausgebildet, wobei der zweite Metallfilm, der starke Haftung mit der ersten Ag-Bondschicht aufweist, auf der äußersten Oberfläche des leitfähigen Teils ausgebildet werden kann. Daher kann die erste Ag-Bondschicht dazu verwendet werden, den zweiten Metallfilm auf die äußerste Oberfläche des leitfähigen Teils und die Metallplatte zu bonden, um den leitfähigen Teil elektrisch mit einem anderen Glied zu verbinden. Folglich kann die Bondfestigkeit im Vergleich zu einem Fall, in dem eine Lötbondschicht zum Bonden des zweiten Metallfilms und der Metallplatte verwendet wird, erhöht werden. Ferner kann die Hitzebeständigkeit so verbessert werden, dass sie hoch genug ist, um in einer Hochtemperaturumgebung (z. B. kontinuierlicher Betrieb bei 175°C) zu arbeiten, verglichen mit dem Fall des Bondens des leitfähigen Teils und der Metallplatte durch Lot.
- Gemäß der Ausführungsform wird der erste Metallfilm, dessen Hauptbestandteil Cu ist, auf der Oberfläche des leitfähigen Teils ausgebildet, wobei Ni-Partikel, die die Bondfestigkeit mit der ersten Ag-Bondschicht verringern, nicht in den zweiten Metallfilm ausfällen. Daher kann eine Abnahme der Bondfestigkeit zwischen dem leitfähigen Teil und der ersten Ag-Bondschicht verhindert werden. Das bedeutet, dass der leitfähige Teil und die Metallplatte über die erste Ag-Bondschicht stark gebondet werden können. Folglich verbessert sich die Zuverlässigkeit, die beispielsweise durch einen Lastwechseltest bewertet wird. Konkret bedeutet das, dass im Fall einer elektronischen Komponente, bei der das Bonden anhand der ersten Ag-Bondschicht durchgeführt wird, die erste Ag-Bondschicht beispielsweise während des Lastwechseltests reißt, und im gerissenen Teil ein Abschälen auftritt, das zu Betriebsstörungen der elektronische Komponente führt. Wird die Bondfestigkeit zwischen dem leitfähigen Teil und der ersten Ag-Bondschicht verstärkt, tritt in der ersten Ag-Bondschicht ein Reißen nur selten auf, und somit wird die Lebensdauer der elektronischen Komponente verbessert.
- Gemäß der Ausführungsform ist der zweite Metallfilm, dessen Hauptbestandteil Ag ist, auf der äußersten Oberfläche des leitfähigen Teils ausgebildet, wobei das Ausfällen der Ni-Partikel in der Oberflächenschicht des zweiten Metallfilms auf der Seite der ersten Ag-Bondschicht unterdrückt werden kann, selbst wenn der erste Metallfilm oder der zweite Metallfilm Ni enthalten. Folglich kann eine Abnahme der Bondfestigkeit zwischen dem leitfähigen Teil und der ersten Ag-Bondschicht verhindert werden.
- Gemäß dieser Ausführungsform wird jedes Glied unter Verwendung der ersten bis dritten Ag-Bondschicht gebondet, wobei eine elektronische Komponente mit den Eigenschaften der ersten bis dritten Ag-Bondschicht, das heißt mit einem hohen Schmelzpunkt (ca. 960°C), hoher thermischer Leitfähigkeit (100 W/m·K bis 300 W/m·K) und hohem elektrischem Widerstand (1 μΩ cm bis 3 μΩ cm) hergestellt (gefertigt) werden kann. Folglich kann eine elektronische Komponente mit hoher Hitzebeständigkeit und hoher Wärmestrahlungsleistung gefertigt werden. Ferner wird nach dieser Ausführungsform der erste Metallfilm aus einem Material ausgebildet, dessen Hauptbestandteil Cu ist, das eine höhere thermische Leitfähigkeit als Ni hat, und somit kann eine höhere Wärmestrahlungsleistung als im Fall des Ausbildens des ersten Metallfilms unter Verwendung eines Materials umgesetzt werden, dessen Hauptkomponente Ni ist.
- (Beispiel 1)
- Die Bondfestigkeit der Ag-partikelhaltigen Bondschicht (Ag-Bondschicht) wurde geprüft.
4 ist ein Kennfeld, das die Bondfestigkeit zwischen dem Silberpartikelmaterial und jedem einzelnen Metallstoff zeigt. Zuerst wurde eine Metallschicht auf einer Oberfläche eines Siliciumwafers ausgebildet, der in Halbleiterchips mit einer Größe von 10 mm × 10 mm zerschnitten wurde. Dann wurde eine Ag-partikelhaltige leitfähige Zusammensetzung (Ag-Partikelmaterial) vom Pastentyp auf die Metallschicht des Halbleiterchips aufgebracht. Die leitfähige Zusammensetzung wurde dann unter Druck gesintert, während sie fünf Minuten lang auf eine Temperatur von 250°C erhitzt wurde, um eine Ag-Bondschicht auf der Metallschicht auszubilden. Eine Vielzahl von Proben wurde auf diese Weise mit unterschiedlicher Druckbeaufschlagung unter Erhitzen der leitfähigen Zusammensetzung gefertigt, und jede Probe wurde einer Scherfestigkeitsprüfung unterzogen, um die Bondfestigkeit zwischen der Metallschicht und der Ag-Bondschicht jeder Probe auf Grundlage der Scherfestigkeit zu beurteilen. - Die Festigkeitsprüfung wurde an jeder Probe ausgeführt, bei der die Metallschicht auf der Oberfläche des Siliciumwafers aus einem einzigen Stoff aus Ag, Au, Cu bzw. Ni ausgebildet ist.
4 zeigt die Messergebnisse der Scherfestigkeitsprüfung, die die Bondfestigkeit zwischen jeder Metallschicht und der Ag-Bondschicht prüft. Wie das Ergebnis in4 zeigt, wurde bestätigt, dass die Bondfestigkeit mit der Ag-Bondschicht in jedem Metall steigt, wenn die Druckbeaufschlagung höher wird. Es wurde auch bestätigt, dass die Bondfestigkeit mit der Ag-Bondschicht abhängig vom Metalltyp unterschiedlich ist. Konkret bedeutet das, dass die Bondfestigkeit mit der Ag-Bondschicht am höchsten ist, wenn Ag verwendet wird und in der Reihenfolge Au, Cu und Ni abnimmt. Durch dieses Ergebnis wurde bestätigt, dass die Bondfestigkeit mit der Ag-Bondschicht bei Verwendung von Cu höher als bei der von Ni ist. - (Beispiel 2)
- Dann wurde die Bondfestigkeit zwischen dem leitfähigen Teil
1 auf der Oberfläche des Halbleiterchips20 und der Metallplatte5 geprüft.5 ist ein Kennfeld, das die Bondfestigkeit des Hauptteils der elektronischen Komponente gemäß der Ausführungsform zeigt.6 ist eine Tabelle der Bondfestigkeit des Hauptabschnitts der elektronischen Komponente gemäß5 , die in Zahlenwerte umgewandelt wurde. Zuerst wurde ein Halbleiterchip20 gemäß der Ausführungsform gefertigt, indem ein Cu-Plattierungsfilm mit einer Dicke von 5 μm als erster Metallfilm2 ausgebildet wurde, dann ein Ag-Plattierungsfilm mit einer Dicke von 0,1 μm als zweiter Metallfilm3 ausgebildet wurde, und dann eine Metallplatte5 über eine erste Ag-Bondschicht4 gebondet wurde (im Folgenden als „Beispiel 2” bezeichnet). - Im Einzelnen wurde Beispiel 2 folgendermaßen hergestellt. Zuerst wurde als der Halbleiterchip
20 eine Aluminium-Silicium-(AlSi-)Elektrode, die der leitfähige Teil1 sein wird, auf einer Hauptoberfläche eines Siliciumwafers von sechs Zoll anhand eines Sputterverfahrens so ausgebildet, dass sie eine Dicke von 5 μm aufweist, der zu Chips von einer Größe von 10 mm × 10 mm zerschnitten wurde. Nach dem Durchführen der Plattierungsvorbehandlung wurde der Cu-Plattierungsfilm, der zum ersten Metallfilm2 wird, anhand der stromlosen Cu-Plattierungsbehandlung so ausgebildet, dass er eine Dicke von 5 μm auf dem leitfähigen Teil1 aufweist. Dann wurde der Ag-Plattierungsfilm, der zum zweiten Metallfilm3 wird, anhand der stromlosen Ag-Plattierungsbehandlung so ausgebildet, dass er eine Dicke von 0,1 μm auf dem ersten Metallfilm2 aufweist. - Dann wurde eine Ag-partikelhaltige leitfähige Zusammensetzung vom Pastentyp (Ag-Partikelmaterial) auf den zweiten Metallfilm
3 aufgebracht. Zu diesem Zeitpunkt wurde die leitfähige Zusammensetzung unter Verwendung einer 100 μm dicken Metallmaske mit einer Öffnung von einer Größe von 8 mm × 8 mm auf einen Bereich, der die gleiche Fläche wie die Öffnung der Metallmaske aufweist, auf die Oberfläche des zweiten Metallfilms3 aufgebracht. Dann wurde die Ag-plattierte Metallplatte5 auf ein Ag-Partikelmaterial platziert und die leitfähige Zusammensetzung wurde unter Druck gesintert, während sie 5 Minuten lang auf eine Temperatur von 250°C erhitzt wurde, um eine erste Ag-Bondschicht4 auf dem zweiten Metallfilm3 auszubilden. Damit ist Beispiel 2 (erster Metallfilm2 /zweiter Metallfilm3 = Cu/Ag) fertiggestellt, wobei der leitfähige Teil1 und die Metallplatte5 über die erste Ag-Bondschicht4 gebondet sind. - Zum Vergleich wurden die Vergleichsbeispiele 1 und 2 hergestellt, deren Konfigurationen des ersten und des zweiten Metallfilms
2 und3 sich von Beispiel 2 unterscheiden. Für Vergleichsbeispiel 1 wurde ein Ni-Plattierungsfilm mit einer Dicke von 5 μm als erster Metallfilm ausgebildet, und ein Au-Plattierungsfilm wurde mit einer Dicke von 0,05 μm als zweiter Metallfilm ausgebildet (erster Metallfilm/zweiter Metallfilm = Ni/Au). Für Vergleichsbeispiel 2 wurde ein Ni-Plattierungsfilm mit einer Dicke von 5 μm als erster Metallfilm ausgebildet, und ein Ag-Plattierungsfilm wurde mit einer Dicke von 0,1 μm als zweiter Metallfilm ausgebildet (erster Metallfilm/zweiter Metallfilm = Ni/Ag). Die Konfigurationen der Vergleichsbeispiele 1 und 2 sind mit Ausnahme des ersten und des zweiten Metallfilms gleich der von Beispiel 2. Die Fertigungsverfahren für die Vergleichsbeispiele 1 und 2 sind die gleichen wie die Fertigungsverfahren für Beispiel 2, mit Ausnahme des Materials und der Dicke des Plattierungsfilms, der anhand der Plattierungsbehandlung ausgebildet wird. -
5 und6 zeigen die Ergebnisse, nachdem eine Vielzahl von Proben mit wechselnder Druckbeaufschlagung unter Erhitzen der leitfähigen Zusammensetzung gefertigt und die Scherfestigkeitsprüfung an Beispiel 2, Vergleichsbeispiel 1 und Vergleichsbeispiel 2 vorgenommen wurde. Die Scherfestigkeitsprüfung ist eine Festigkeitsprüfung, die Bondfestigkeit zwischen dem leitfähigen Teil1 und der Metallplatte5 auf der Grundlage der Scherkraft prüft. - Wie die Ergebnisse in
5 und6 zeigen, ist die Bondfestigkeit von Beispiel 2 und Vergleichsbeispiel 2 höher als die von Vergleichsbeispiel 1. Konkret bedeutet das, dass die Bondfestigkeit zwischen dem leitfähigen Teil1 und der Metallplatte5 , wenn die erste Ag-Bondschicht4 unter einer Druckbeaufschlagung von beispielsweise 10 Mpa gesintert wird, 60,1 MPa bzw. 58,8 MPa in Beispiel 2 und Vergleichsbeispiel 2, jedoch 42,5 MPa in Vergleichsbeispiel 1 beträgt. Mit anderen Worten ist die Bondfestigkeit zwischen dem leitfähigen Teil1 und der Metallplatte5 in Beispiel 2 und Vergleichsbeispiel 2, in denen der zweite Metallfilm der Ag-Plattierungsfilm ist, ungefähr gleich, und diese Werte liegen höher als die von Vergleichsbeispiel 1, in dem der zweite Metallfilm der Au-Plattierungsfilm ist. - Somit wurde bestätigt, dass das Metall, aus dem sich der zweite Metallfilm
3 auf der äußersten Oberfläche der Vorderflächenelektrode (leitfähiger Teil1 ) des Halbleiterelements zusammensetzt, die Bondfestigkeit zwischen dem leitfähigen Teil1 und der Metallplatte5 stark beeinflusst. Es wurde auch bestätigt, dass die Bondfestigkeit zwischen dem leitfähigen Teil1 und der Metallplatte5 verbessert werden kann, indem der zweite Metallfilm3 , dessen Hauptbestandteil Ag ist, ausgebildet wird. Auch wurde bestätigt, dass die Bondfestigkeit zwischen dem leitfähigen Teil1 und der Metallplatte5 verbessert werden kann, indem die Druckbeaufschlagung beim Sintern der ersten Ag-Bondschicht4 erhöht wird. Eine Druckbeaufschlagung von 0 MPa ist der Fall, wenn die erste Ag-Bondschicht4 nicht mit Druck beaufschlagt wird. - (Beispiel 3)
- Dann wurde die Bondfestigkeit der elektronischen Komponente
10 geprüft. Um die elektronische Komponente10 als Produkt zu fertigen, wird der Halbleiterchip20 mit dem Schaltmuster24 auf dem isolierten Substrat23 gebondet, bevor, wie in der Ausführungsform beschrieben, die Metallplatte5 mit dem leitfähigen Teil1 auf der Oberfläche des Halbleiterchips20 gebondet wird. Somit wurde der Einfluss des Schritts des Bondens des Halbleiterchips20 mit dem Schaltmuster24 des isolierten Substrats23 auf die Bondfestigkeit zwischen dem leitfähigen Teil1 auf der Oberfläche des Halbleiterchips20 und der Metallplatte5 geprüft. Zuerst wurde die Ni-Ausfällungsmenge im zweiten Metallfilm3 gemessen. -
7 ist ein Kennfeld, das Komponenten des Metallfilms, aus denen sich die elektronische Komponente der Ausführungsform zusammensetzt, und deren Prozentgehalt zeigt.8 ist eine Tabelle der Komponenten des Metallfilms und deren Prozentgehalt gemäß7 , der in Zahlenwerte umgewandelt wurde. In7 und8 bezieht sich der Satz „vor Erhitzen” auf den Fall, in dem der Schritt des Bondens des Halbleiterchips20 mit dem Schaltmuster24 auf dem isolierten Substrat23 nicht durchgeführt wurde. Mit anderen Worten trifft „vor Erhitzen” auf den Fall von Beispiel 2 und die Vergleichsbeispiele 1 und 2 zu. Der Satz „nach Erhitzen” bezieht sich auf den Fall, in dem der Schritt des Bondens des Halbleiterchips20 mit dem Schaltmuster24 auf dem isolierten Substrat23 durchgeführt wurde, wodurch die elektronische Komponente10 gemäß der Ausführungsform (im Folgenden als „Beispiel 3” bezeichnet) gefertigt wird (für9 und10 gleich). Die Konfiguration von Beispiel 3 ist mit Ausnahme des isolierten Substrats23 und der dritten Ag-Bondschicht22 gleich der von Beispiel 2. - Im Einzelnen wurde Beispiel 3 folgendermaßen hergestellt. Wie in Beispiel 2 wurde zuerst der Halbleiterchip
20 vorbereitet, auf dem eine AlSi-Elektrode als der zukünftige leitfähige Teil1 ausgebildet wird, und ein Cu-Plattierungsfilm, der zum ersten Metallfilm2 wird, und ein Ag-Plattierungsfilm, der zum zweiten Metallfilm3 wird, wurden nacheinander auf dem leitfähigen Teil1 ausgebildet. Dann wurde eine Ag-partikelhaltige leitfähige Zusammensetzung (Ag-Partikelmaterial) vom Pastentyp auf das Schaltmuster24 des isolierten Substrats23 aufgebracht. Zu diesem Zeitpunkt wurde die leitfähige Zusammensetzung unter Verwendung einer Metallmaske mit einer Öffnung von einer Größe, die größer als die Chipgröße ist, auf einen Bereich, der die gleiche Fläche wie die Öffnung der Metallmaske aufweist, auf die Oberfläche des Schaltmuster24 des isolierten Substrats23 aufgebracht. - Dann wurde der Halbleiterchip
20 so auf dem Ag-Partikelmaterial platziert, dass die Rückfläche des Halbleiterchips20 dem isolierten Substrat23 gegenüberliegt, und die leitfähige Zusammensetzung wurde unter Beaufschlagung mit einem Druck von 10 MPa gesintert, während sie fünf Minuten lang auf eine Temperatur von 250°C erhitzt wurde, um eine dritte Ag-Bondschicht22 auf dem Schaltmuster24 des isolierten Substrats23 auszubilden. Dabei wird der Halbleiterchip20 mit dem Schaltmuster24 auf dem isolierten Substrat23 über die dritte Ag-Bondschicht22 gebondet. Wie in Beispiel 2 wurde dann eine erste Ag-Bondschicht4 auf dem zweiten Metallfilm3 des Halbleiterchips20 ausgebildet, und der leitfähige Teil1 und die Metallplatte5 wurden über die erste Ag-Bondschicht4 gebondet, womit Beispiel 3 fertiggestellt war. In Beispiel 3 beträgt die Druckbeaufschlagung unter Hitzebehandlung bei hohen Temperaturen zum Sintern der ersten Bondschicht4 10 MPa. - Zum Vergleich nach Erhitzen wurden die Vergleichsbeispiele 3 und 4 hergestellt, deren Konfigurationen des ersten und des zweiten Metallfilms
2 und3 sich von Beispiel 3 unterscheiden. Die Konfiguration von Vergleichsbeispiel 3 ist mit Ausnahme des isolierten Substrats und der dritten Ag-Bondschicht die gleiche wie die von Vergleichsbeispiel 1. Die Konfiguration von Vergleichsbeispiel 4 ist mit Ausnahme des isolierten Substrats und der dritten Ag-Bondschicht die gleiche wie die von Vergleichsbeispiel 2.7 und8 zeigen das Ergebnis der Messungen der Ausfällungsmenge von Ni im zweiten Metallfilm in Beispiel 3 und den Vergleichsbeispielen 3 bzw. 4.7 und8 zeigen den durchschnittlichen Prozentsatz (%) jeder Komponente, der an mehreren willkürlichen Stellen auf der Oberflächenschicht des zweiten Metallfilms auf der Seite der ersten Ag-Bondschicht gemessen wurde. - Wie
7 . und8 zeigen, wurde in den Beispielen, in denen der CU-Plattierungsfilm als erster Metallfilm2 ausgebildet ist, weder vor dem Erhitzen (Beispiel 2) noch nach dem Erhitzen (Beispiel 3) ein Ausfällen von Ni im zweiten Metallfilm3 beobachtet. Im Fall der Vergleichsbeispiele, in denen der Ni-Plattierungsfilm als erster Metallfilm ausgebildet ist, wurde dagegen sowohl vor dem Erhitzen (Vergleichsbeispiele 1 und 2) als auch nach dem Erhitzen (Vergleichsbeispiele 3 und 4) eine Ausfällung von Ni im zweiten Metallfilm3 beobachtet. Im Fall der Vergleichsbeispiele, in denen der Ni-Plattierungsfilm als erster Metallfilm ausgebildet wird, wurde bestätigt, dass der Ni-Prozentgehalt nach dem Erhitzen (Vergleichsbeispiele 3 und 4) im Vergleich zu vor dem Erhitzen (Vergleichsbeispiele 1 und 2) zunimmt. - Konkret bedeutet das, dass für den Fall, in dem der Au-Plattierungsfilm als zweiter Metallfilm ausgebildet wird, bestätigt wurde, dass der Ni-Prozentgehalt des zweiten Metallfilms vor dem Erhitzen (Vergleichsbeispiel 1) 1,8% ist, nach dem Erhitzen (Vergleichsbeispiel 3) jedoch 13,8% beträgt. Für den Fall, in dem der Ag-Plattierungsfilms als zweiter Metallfilm ausgebildet wird, wurde bestätigt, dass der Ni-Prozentgehalt des zweiten Metallfilms vor dem Erhitzen (Vergleichsbeispiel 2) 0,9% ist, nach dem Erhitzen (Vergleichsbeispiele 4) jedoch 2,8% beträgt. Folglich wurde bestätigt, dass beim Ausbilden des Au-Plattierungsfilms als des zweiten Metallfilms im Vergleich zum Fall, in dem der Ag-Plattierungsfilm als der zweite Metallfilm ausgebildet wird, mehr Ni ausfällt.
- Dann wurde die Beziehung zwischen dem Ni-Prozentgehalt des zweiten Metallfilms
3 und die Bondfestigkeit der elektronischen Komponente10 geprüft.9 ist ein Kennfeld, das die Bondfestigkeit der elektronischen Komponente gemäß der Ausführungsform zeigt.10 ist eine Tabelle der Bondfestigkeit der elektronischen Komponenten gemäß9 , die in Zahlenwerte umgewandelt wurde.9 und10 zeigen die Ergebnisse der Messungen der Bondfestigkeit für Beispiel 3 und die Vergleichsbeispiele 3 und 4. In9 und10 ist die Bondfestigkeit von Beispiel 2 und den Vergleichsbeispielen 1 und 2 die Bondfestigkeit bei einer Druckbeaufschlagung von 10 MPa, wie in5 und6 gezeigt. - Wie die Ergebnisse in
9 und10 zeigen, wurde bestätigt, dass im Fall der Vergleichsbeispiele 1 und 3, in denen der Ni-Prozentgehalt am höchsten ist (erster Metallfilm/zweiter Metallfilm = Ni/Au), die Bondfestigkeit von 42,5 MPa auf 6,6 MPa erheblich abnimmt (durch die fein gestrichelte Pfeillinie in9 gezeigt). Selbst im Fall der Vergleichsbeispiele 2 und 4, bei denen der Ni-Prozentgehalt geringer als in den Vergleichsbeispielen 1 und 3 ist (erster Metallfilm/zweiter Metallfilm = Ni/Ag), wurde bestätigt, dass die Bondfestigkeit von 58,8 MPa auf 39,8 MPa abnimmt (durch die grob gestrichelte Pfeillinie in9 gezeigt). Im Fall der Beispiele 2 und 3, in denen kein Ni ausfällt (erster Metallfilm2 /zweiter Metallfilm3 = Cu/Ag) ist die Bondfestigkeit jedoch vor dem Erhitzen 60,1 MPa und nach dem Erhitzen 59,5 MPa; das heißt, dass die Bondfestigkeit kaum abnimmt (durch die durchgezogene Pfeillinie in9 gezeigt). - Daher wurde, wie die Ergebnisse in
7 bis10 zeigen, bestätigt, dass die Abnahme der Bondfestigkeit der elektronischen Komponente10 sowohl vor dem Erhitzen als auch nach dem Erhitzen unterdrückt werden kann, wenn der erste Metallfilm2 , dessen Hauptbestandteil Cu ist, ausgebildet wird. Es wurde auch bestätigt, dass die Haftung des zweiten Metallfilms3 und der ersten Ag-Bondschicht4 im Vergleich zum Fall des Ausbildens des ersten Metallfilms2 , dessen Hauptbestandteil Ni ist, verbessert werden kann, wenn der erste Metallfilm2 , dessen Hauptbestandteil Cu ist, ausgebildet wird. Es wurde auch bestätigt, dass das Ausfällen von Ni nach dem Erhitzen unterdrückt werden kann, wenn der zweite Metallfilm3 , dessen Hauptbestandteil Ag ist, ausgebildet wird, obwohl Ni im zweiten Metallfilm3 ausfällt. - In der vorstehenden Beschreibung dieser Erfindung werden die Vorderflächenelektrode des Halbleiterelements und die Metallplatte gebondet, jedoch ist die vorliegende Erfindung nicht darauf beschränkt, sondern kann auch auf den Fall des Bondens eines anderen leitfähigen Teils mit einer Metallplatte angewendet werden, die diesen leitfähigen Teil mit einem anderen Glied elektrisch verbindet.
- GEWERBLICHE ANWENDBARKEIT
- Wie oben beschrieben, sind die elektronische Komponente und das Fertigungsverfahren für die elektronische Komponente gemäß dieser Erfindung für ein Halbleiterbauteil nutzbringend, das eine Package-Struktur aufweist, wie eine elektronische Komponente mit einer Struktur des Bondens jeden Glieds für elektrische Verbindung.
- Bezugszeichenliste
-
- 1
- leitfähiger Teil
- 2
- erster Metallfilm (Cu-Plattierungsfilm)
- 3
- zweiter Metallfilm (Ag-Plattierungsfilm)
- 4
- Ag-partikelhaltige Bondschicht
- 5
- Metallplatte
- 10
- elektronische Komponente
- 20
- Halbleiterchip
Claims (14)
- Elektronische Komponente, die Folgendes umfasst: einen leitfähigen Teil, der auf einer Oberfläche eines Halbleiterelements angeordnet ist; einen ersten Metallfilm, der auf einer Oberfläche des leitfähigen Teils angeordnet ist und aus einem Material ausgebildet ist, dessen Hauptbestandteil Kupfer ist; einen zweiten Metallfilm, der auf einer Oberfläche des ersten Metallfilms angeordnet ist und aus einem Material ausgebildet ist, dessen Hauptbestandteil ein Metall mit einer geringerer Ionisierungstendenz als der erste Metallfilm ist; und eine Bondschicht, die auf einer Oberfläche des zweiten Metallfilms angeordnet ist und Silberpartikel enthält.
- Elektronische Komponente nach Anspruch 1, wobei das Halbleiterelement aus Silicium oder Siliciumcarbid ausgebildet ist, und der leitfähige Teil ist aus einem Material ausgebildet ist, dessen Hauptbestandteil mindestens Kupfer oder Aluminium ist.
- Elektronische Komponente nach Anspruch 1, wobei der zweite Metallfilm aus einem Material ausgebildet ist, dessen Hauptbestandteil Silber ist.
- Elektronische Komponente nach Anspruch 1, wobei der erste Metallfilm ein Plattierungsfilm oder ein Abscheidungsfilm ist.
- Elektronische Komponente nach Anspruch 1, wobei der zweite Metallfilm ein Plattierungsfilm oder ein Abscheidungsfilm ist.
- Elektronische Komponente nach Anspruch 1, wobei die Bondschicht ein gesinterter Körper ist, der durch Erhitzen auf eine Temperatur von 200°C bis 350°C und Beaufschlagung mit einem Druck von 0,25 MPa bis 30 MPa ausgebildet ist.
- Elektronische Komponente nach einem der Ansprüche 1 bis 6, wobei der zweite Metallfilm keine Nickelausfällungen enthält, die eine Bondfestigkeit zwischen der Bondschicht und dem zweiten Metallfilm verringern.
- Fertigungsverfahren für eine elektronische Komponente, das die folgenden Schritte umfasst: Ausbilden eines ersten Metallfilms, der aus einem Material ausgebildet wird, dessen Hauptbestandteil Kupfer ist, auf einer Oberfläche eines leitfähigen Teils, der auf einer Oberfläche eines Halbleiterwafers angeordnet ist; Ausbilden eines zweiten Metallfilms, der aus einem Material ausgebildet wird, dessen Hauptbestandteil ein Metall mit einer geringeren Ionisierungstendenz als der erste Metallfilm ist, auf einer Oberfläche des ersten Metallfilms; Beschichten eines silberpartikelhaltigen leitfähigen Materials auf einer Oberfläche des zweiten Metallfilms; und Sintern des leitfähigen Materials durch Hitzebehandlung.
- Fertigungsverfahren für eine elektronische Komponente nach Anspruch 8, wobei der leitfähige Teil, der aus einem Material ausgebildet wird, dessen Hauptbestandteil mindestens Kupfer oder Aluminium ist, auf der Oberfläche des aus Silicium oder Siliciumcarbid ausgebildeten Halbleiterwafers ausgebildet wird.
- Fertigungsverfahren für eine elektronische Komponente nach Anspruch 8, wobei der zweite Metallfilm aus einem Material ausgebildet wird, dessen Hauptbestandteil Silber ist.
- Fertigungsverfahren für eine elektronische Komponente nach Anspruch 8, wobei der erste Metallfilm anhand eines Plattierungsverfahrens, eines Sputterverfahrens oder eines Abscheidungsverfahrens ausgebildet wird.
- Fertigungsverfahren für eine elektronische Komponente nach Anspruch 8, wobei der zweite Metallfilm anhand eines Plattierungsverfahrens, eines Sputterverfahrens oder eines Abscheidungsverfahrens ausgebildet wird.
- Fertigungsverfahren für eine elektronische Komponente nach Anspruch 8, wobei das leitfähige Material durch Beaufschlagung mit einem Druck von 0,25 MPa bis 30 MPa gesintert wird, während es bei der Hitzebehandlung auf eine Temperatur von 200°C bis 350°C erhitzt wird.
- Fertigungsverfahren für eine elektronische Komponente nach einem der Ansprüche 8 bis 13, wobei Nickel, das eine Bondfestigkeit zwischen der Bondschicht, die ein gesinterter Körper des leitfähigen Materials ist, und dem zweiten Metallfilm verringert, bei der Hitzebehandlung nicht im zweiten Metallfilm ausfällt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2012/070907 WO2014027418A1 (ja) | 2012-08-17 | 2012-08-17 | 電子部品および電子部品の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE112012006812T5 true DE112012006812T5 (de) | 2015-05-21 |
Family
ID=50685481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112012006812.2T Pending DE112012006812T5 (de) | 2012-08-17 | 2012-08-17 | Elektronische Komponente und Fertigungsverfahren für elektronische Komponente |
Country Status (5)
Country | Link |
---|---|
US (1) | US9355987B2 (de) |
JP (1) | JPWO2014027418A1 (de) |
CN (1) | CN104205301B (de) |
DE (1) | DE112012006812T5 (de) |
WO (1) | WO2014027418A1 (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112014002061T5 (de) * | 2013-10-29 | 2016-01-07 | Fuji Electric Co., Ltd. | Halbleitermodul |
EP3234988A4 (de) * | 2014-12-17 | 2018-09-12 | Alpha Assembly Solutions Inc. | Verfahren für chip- und klippbefestigung |
JP6630053B2 (ja) * | 2015-03-25 | 2020-01-15 | スタンレー電気株式会社 | 電子デバイスの製造方法 |
JP6491032B2 (ja) | 2015-04-24 | 2019-03-27 | スタンレー電気株式会社 | 抵抗器の製造方法、および、抵抗器 |
FR3038535B1 (fr) * | 2015-07-10 | 2017-08-11 | Commissariat Energie Atomique | Assemblage comprenant deux elements de coefficient de dilatation thermique differents et un joint fritte heterogene en densite et procede de fabrication de l'assemblage |
JP7062929B2 (ja) * | 2017-11-30 | 2022-05-09 | 凸版印刷株式会社 | タッチパネル |
KR102550329B1 (ko) * | 2018-09-28 | 2023-07-05 | 가부시키가이샤 무라타 세이사쿠쇼 | 접속 전극 및 접속 전극의 제조 방법 |
US10910340B1 (en) * | 2019-10-14 | 2021-02-02 | Heraeus Deutschland GmbH & Co. KG | Silver sintering preparation and the use thereof for the connecting of electronic components |
JP2021007182A (ja) * | 2020-10-19 | 2021-01-21 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07263493A (ja) | 1994-03-18 | 1995-10-13 | World Metal:Kk | チップマウント方法 |
JP3484367B2 (ja) | 1999-01-29 | 2004-01-06 | 三菱電機株式会社 | 無電解めっき方法およびその前処理方法 |
US6871396B2 (en) * | 2000-02-09 | 2005-03-29 | Matsushita Electric Industrial Co., Ltd. | Transfer material for wiring substrate |
JP4096671B2 (ja) | 2002-09-19 | 2008-06-04 | 株式会社村田製作所 | 電子部品のめっき方法、及び電子部品 |
JP4048427B2 (ja) | 2002-09-30 | 2008-02-20 | 株式会社村田製作所 | 電子部品の製造方法、及び電子部品 |
JP4412072B2 (ja) | 2003-10-09 | 2010-02-10 | 株式会社日立製作所 | 電子部品の実装方法,半導体モジュール及び半導体装置 |
US7393771B2 (en) | 2004-06-29 | 2008-07-01 | Hitachi, Ltd. | Method for mounting an electronic part on a substrate using a liquid containing metal particles |
JP4650784B2 (ja) | 2004-11-05 | 2011-03-16 | 株式会社村田製作所 | 電子部品、及びめっき方法 |
JP2006202938A (ja) * | 2005-01-20 | 2006-08-03 | Kojiro Kobayashi | 半導体装置及びその製造方法 |
JP2007180059A (ja) | 2005-12-26 | 2007-07-12 | Toshiba Corp | 光半導体装置とその製造方法 |
JP4737116B2 (ja) | 2007-02-28 | 2011-07-27 | 株式会社日立製作所 | 接合方法 |
JP2010050189A (ja) * | 2008-08-20 | 2010-03-04 | Hitachi Metals Ltd | 接合材、半導体装置およびその製造方法 |
JP5714280B2 (ja) * | 2010-09-17 | 2015-05-07 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置 |
WO2012121355A1 (ja) * | 2011-03-10 | 2012-09-13 | 富士電機株式会社 | 電子部品および電子部品の製造方法 |
-
2012
- 2012-08-17 WO PCT/JP2012/070907 patent/WO2014027418A1/ja active Application Filing
- 2012-08-17 CN CN201280071499.4A patent/CN104205301B/zh active Active
- 2012-08-17 DE DE112012006812.2T patent/DE112012006812T5/de active Pending
- 2012-08-17 JP JP2014530426A patent/JPWO2014027418A1/ja active Pending
-
2014
- 2014-09-10 US US14/482,830 patent/US9355987B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2014027418A1 (ja) | 2014-02-20 |
US20140374775A1 (en) | 2014-12-25 |
CN104205301A (zh) | 2014-12-10 |
JPWO2014027418A1 (ja) | 2016-07-25 |
US9355987B2 (en) | 2016-05-31 |
CN104205301B (zh) | 2017-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112012006812T5 (de) | Elektronische Komponente und Fertigungsverfahren für elektronische Komponente | |
DE102005028951B4 (de) | Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung | |
DE112012003228B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE112016002967T5 (de) | Halbleitereinrichtung und verfahren zum herstellen einer halbleitereinrichtung | |
DE4313980B4 (de) | Integrierte Hybridschaltung und Verfahren zu deren Herstellung | |
DE112004000360T5 (de) | Zweimetallisches Stud-Bumping für Flipchip-Anwendungen | |
DE102015104518B3 (de) | Verfahren zur Herstellung einer Schaltungsträgeranordnung mit einem Träger, der eine durch ein Aluminium-Siliziumkarbid-Metallmatrixkompositmaterial gebildete Oberfläche aufweist | |
EP2456589B1 (de) | Bleifreie hochtemperaturverbindung | |
DE102012111654B4 (de) | Verfahren zur Herstellung eines elektronischen Bauelements | |
EP3401950B1 (de) | Verfahren zur herstellung eines leistungshalbleitermoduls | |
DE102012213548A1 (de) | Bondpad zum Thermokompressionsbonden, Verfahren zum Herstellen eines Bondpads und Bauelement | |
DE102016121502B4 (de) | Verfahren zum herstellen einer halbleitereinrichtung | |
DE102012105840A1 (de) | Verfahren zum Befestigen einer Metallfläche auf einen Träger, Verfahren zum Befestigen eines Chips auf einen Chipträger, Chip-Packungs-Modul und Packungs-Modul | |
DE112017000426T5 (de) | Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung | |
DE112017002198T5 (de) | Halbleitereinrichtung | |
DE112021000700T5 (de) | Elektronische vorrichtung | |
DE102010000402A1 (de) | Halbleiteranordnung | |
DE102008041873A1 (de) | LTCC-Substratstruktur und Verfahren zur Herstellung derselben | |
DE102006060899A1 (de) | Anschlussdraht, Verfahren zur Herstellung eines solchen und Baugruppe | |
DE102005033469B4 (de) | Verfahren zum Herstellen eines Halbleitermoduls | |
DE3704200C2 (de) | ||
DE102008033410B4 (de) | Leistungselektronische Verbindungseinrichtung mit einem Leistungshalbleiterbauelement und Herstellungsverfahren hierzu | |
DE19942885A1 (de) | Halbleiter-Bauelement | |
DE102015121775B3 (de) | Verfahren zum Verbinden eines Halbleiterchips mit einer metallischen Oberfläche eines Substrats mittels zweier Kontaktmetallisierungsschichten und Verfahren zur Herstellung einer Elektronikbaugruppe | |
CH652737A5 (de) | Metallische, silberhaltige paste mit glas und ihre verwendung zum befestigen elektronischer bauteile. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication |