WO2012121355A1 - 電子部品および電子部品の製造方法 - Google Patents

電子部品および電子部品の製造方法 Download PDF

Info

Publication number
WO2012121355A1
WO2012121355A1 PCT/JP2012/056036 JP2012056036W WO2012121355A1 WO 2012121355 A1 WO2012121355 A1 WO 2012121355A1 JP 2012056036 W JP2012056036 W JP 2012056036W WO 2012121355 A1 WO2012121355 A1 WO 2012121355A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal film
electronic component
film
component according
plating
Prior art date
Application number
PCT/JP2012/056036
Other languages
English (en)
French (fr)
Inventor
齋藤　隆
典弘 梨子田
龍男 西澤
木下　慶人
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to JP2013503618A priority Critical patent/JP5812090B2/ja
Priority to CN2012800124520A priority patent/CN103415918A/zh
Publication of WO2012121355A1 publication Critical patent/WO2012121355A1/ja
Priority to US14/019,780 priority patent/US9627342B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/021—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material including at least one metal alloy layer
    • C23C28/022—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material including at least one metal alloy layer with at least one MCrAlX layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • C23C18/36—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents using hypophosphites
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54—Contact plating, i.e. electroless electrochemical plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Definitions

  • the present invention relates to an electronic component and a method for manufacturing the electronic component.
  • FIG. 11 is a cross-sectional view showing a main part of a conventional semiconductor device having a package structure. In FIG. 11, the case and the external electrode terminal are not shown. As shown in FIG. 11, the back surface of the semiconductor chip 101 having a semiconductor element is bonded to the circuit pattern portion 104 on the front surface of the insulating substrate 103 via a solder bonding layer 102.
  • the back surface of the insulating substrate 103 is bonded to the front surface of a metal plate (hereinafter referred to as a Cu plate) 105 made of, for example, copper (Cu).
  • a metal plate hereinafter referred to as a Cu plate
  • the back surface of the Cu plate 105 is bonded to the front surface of the base member 106 via a solder bonding layer (not shown).
  • An electrode (not shown) provided on the front surface of the semiconductor chip 1 (hereinafter referred to as a front surface electrode) is connected to the metal plate 107 via the solder bonding layer 108, and the circuit pattern portion 104 is connected by the metal plate 107. And are electrically connected.
  • the front surface electrode of the semiconductor element is made of, for example, Cu, aluminum (Al), or an alloy made of these.
  • solder wettability of the Cu electrode decreases due to surface oxidation.
  • the Al electrode has poor wettability with the solder and cannot firmly adhere the solder. For this reason, in order to join a solder bump to the electrode of an element, it is necessary to form an under bump metal film.
  • This under bump metal film is, for example, plated with electroless Ni / Au plating (ENIG), substitution Sn plating (ISn), substitution Ag plating (IAg), etc. on the surface of the conductive portion that becomes the front electrode of the semiconductor device. It is formed by applying. For example, in electroless Ni / Au plating, an electroless nickel-phosphorus (NiP) alloy film and a gold (Au) film are sequentially formed.
  • the plating film having such a configuration to the surface of the conductive portion made of a conductive material such as Cu or Al, the material constituting the conductive portion is prevented from diffusing into the solder and disappearing. Furthermore, the solder wettability is prevented from being lowered by the oxidation of the nickel (Ni) film, and the solder wettability is improved.
  • the electroconductive portion formed on the surface of the substrate body is plated, and an electroless Ni film mainly composed of Ni and a substituted Au film mainly composed of Au are sequentially formed.
  • citric acid, glycine, acetic acid, gluconic acid, glutamic acid, tartaric acid, ethylenediaminetetraacetic acid, diethylenetriaminepentaacetic acid, malic acid A specific complexing agent selected from malonic acid, sulfurous acid, ammonia, and sulfamic acid is used as the Ni removing solution, and the post-treatment is performed by contacting the Ni compound with the Ni removing solution.
  • a method of removing the Ni compound from the substituted Au film has been proposed (for example, see Patent Document 2 below).
  • a Ni—P film having a two-layer structure is formed on the conductive portion formed on the surface of the ceramic body, and an Au film is further formed on the surface of the Ni—P film.
  • the first layer has a P content of 3 wt% or more and 6 wt% or less
  • the second layer has a P content of more than 6 wt% and 9 wt% or less.
  • the thickness is not less than 0.1 ⁇ m and not more than 1.0 ⁇ m (see, for example, Patent Document 3 below).
  • a Ni—P film and an Au film are sequentially formed on the Cu electrode formed on the surface of the ceramic body through the pretreatment process, the autocatalytic Ni plating process, and the displacement Au plating process.
  • the ceramic body on which the Au film is formed is used as a material to be dried, and the material to be dried is supplied into a vacuum drying apparatus whose pressure is reduced to at least 13.3 Pa or less. -Remove moisture remaining at the interface between the P film and the Au film.
  • a metal having a smaller ionization tendency than Ni specifically, Ag, Cu, Pd, and Pt, or an alloy thereof can be used (for example, see Patent Document 4 below).
  • connection terminal used was a copper plate plated with Ni and further plated with gold.
  • the Au particle-containing solution having an average particle diameter of 5 nm was added to the semiconductor element. Apply to the emitter electrode (upper side). Further, the surface of the copper wiring pattern formed on the insulating substrate is subjected to Ni plating treatment, and further, Au particles are contained in the Au plating portion of the wiring subjected to the Au plating treatment on the portion connected to the emitter electrode of the semiconductor element via the terminal. Apply the solution.
  • the following method has been proposed.
  • a plating film made of Ag or an Ag alloy is applied to a region where the semiconductor element and the lead frame are bonded, and a conductive material including nanoparticles is used as a bonding material in the mount.
  • Adhesive was used.
  • the conductive adhesive a mixture of silver particles having a particle diameter of 1 to 20 ⁇ m and silver particles having a particle diameter of 20 nm or less based on a thermosetting resin such as epoxy is used (see, for example, Patent Document 6 below). ).
  • a step of forming an oxide layer containing oxygen at the bonding interface of the members to be bonded, and a bonding material including a metal compound particle having an average particle size of 1 nm to 50 ⁇ m and a reducing agent made of an organic substance are disposed at the bonding interface.
  • a process and the process of joining a to-be-joined member by heating and pressurizing between to-be-joined members are performed.
  • the joint surface of the member to be joined is preliminarily subjected to a treatment for precipitating copper, silver or nickel by electroless plating or electroplating and then oxidizing the plated metal surface (for example, Patent Document 7 below) reference.).
  • the bonding between the semiconductor device and the mounting substrate or the bonding between the semiconductor device and the package contains a large amount of lead (Pb) having reflow resistance of about 260 ° C. and small thermal stress.
  • Solder hereinafter referred to as high Pb content solder
  • Pb is a substance harmful to the environment, and its use is restricted by the chemical substance regulations of each country represented by the RoHS (Rose) Directive.
  • RoHS Rose
  • Zn-based, Sn-Ag-based solder, Sn-Sb-based high-temperature solder, and resin-bonded high-conductivity silver paste have been known as lead-free materials that can replace high-Pb-containing solder. Recently, silver particle bonding materials have been proposed.
  • Patent Document 7 as a joining method in place of solder, metal particles whose surfaces are coated with an organic substance such as a silver nanoparticle joining material are used as a joining material, and metal surfaces formed by electroless plating or electroplating are used. There has been proposed a method that enables bonding having high heat resistance, reliability, and high heat dissipation by bonding, thereby achieving a low bonding temperature in the bonding process during the mounting process.
  • an electronic component according to the present invention has the following characteristics.
  • the conductive portion is provided on the surface of the semiconductor element.
  • the first metal film is provided on the surface of the conductive part.
  • the second metal film is provided on the surface of the first metal film.
  • the bonding layer containing silver particles is provided on the surface of the second metal film.
  • the thickness of the second metal film is 0.03 ⁇ m or more and less than 1.5 ⁇ m.
  • the second metal film is composed of particles having a diameter of 15 nm or more and less than 600 nm.
  • the electronic component according to the present invention is characterized in that, in the above-described invention, the second metal film is made of a material containing at least silver or gold as a main component.
  • the electronic component according to the present invention is characterized in that, in the above-described invention, the second metal film is an electroplated film or an electroless plated film.
  • the electronic component according to the present invention is characterized in that, in the above-described invention, the conductive portion is made of a material containing at least copper or aluminum as a main component.
  • the electronic component according to the present invention is characterized in that, in the above-described invention, the first metal film is made of a material mainly composed of nickel and phosphorus.
  • the electronic component according to the present invention is characterized in that, in the above-described invention, the first metal film is made of nickel-phosphorus, nickel-phosphorus-tungsten or nickel-phosphorus-molybdenum.
  • the electronic component according to the present invention is characterized in that, in the above-described invention, the phosphorus content in the first metal film is greater than 2.1 wt% and less than 9.3 wt%.
  • the electronic component according to the present invention is characterized in that, in the above-described invention, the thickness of the first metal film is greater than 0.8 ⁇ m and equal to or less than 10 ⁇ m.
  • the electronic component according to the present invention is characterized in that, in the above-described invention, the first metal film is an electroplated film or an electroless plated film.
  • the bonding layer is a sintered body formed by heating at a temperature higher than 150 ° C. and lower than 450 ° C. and without applying pressure or under pressure. It is characterized by being.
  • the electronic component manufacturing method has the following characteristics. First, a step of forming a first metal film on the surface of the conductive portion provided on the surface of the semiconductor wafer is performed. Next, a step of forming a second metal film with a film thickness of 0.03 ⁇ m or more and less than 1.5 ⁇ m on the surface of the first metal film is performed. Next, a step of applying a conductive material containing silver particles to the surface of the second metal film is performed. Next, a step of sintering the conductive material by heat treatment is performed.
  • the second metal film is composed of particles having a diameter of 15 nm or more and less than 600 nm.
  • the second metal film is a solution containing a metal having a smaller ionization tendency than the first metal film, or the first metal film.
  • the semiconductor wafer is formed by immersing the semiconductor wafer on which the first metal film is formed in a solution containing a substance that promotes metal deposition on the surface thereof.
  • the second metal film is formed by an electroless plating process.
  • the electronic component manufacturing method according to the present invention is characterized in that, in the above-described invention, the second metal film is formed by electroplating.
  • the second metal film is formed of a material containing at least silver or gold as a main component.
  • the conductive portion is formed of a material mainly composed of at least copper or aluminum.
  • the first metal film is formed of a material mainly composed of nickel and phosphorus.
  • the first metal film is formed of nickel-phosphorus, nickel-phosphorus-tungsten or nickel-phosphorus-molybdenum in the above-described invention.
  • the first metal film is formed with a phosphorus content greater than 2.1 wt% and less than 9.3 wt%.
  • the first metal film is formed with a film thickness greater than 0.8 ⁇ m and equal to or less than 10 ⁇ m.
  • the first metal film is formed by electroplating or electroless plating.
  • the method for manufacturing an electronic component according to the present invention is characterized in that, in the above-described invention, in the heat treatment, the conductive material is sintered by heating at a temperature higher than 150 ° C. and lower than 450 ° C. .
  • the conductive material in the heat treatment, is sintered by applying pressure while heating at a temperature higher than 150 ° C. and lower than 450 ° C.
  • the first metal film and the second metal film are stacked on the conductive portion provided on the semiconductor chip, and the surface of the second metal film is interposed through the bonding layer containing Ag particles.
  • the first metal film having good adhesion with the second metal film can be formed.
  • particles constituting the second metal film can be easily deposited on the surface of the first metal film.
  • the 2nd metal film which has the film thickness and precipitation particle size in the range mentioned above can be formed.
  • the electronic component and the electronic component manufacturing method of the present invention it is possible to provide an electronic component with high bonding strength. Moreover, according to the electronic component and the manufacturing method of the electronic component according to the present invention, there is an effect that an electronic component having high heat resistance can be provided. Moreover, according to the electronic component and the manufacturing method of an electronic component concerning this invention, there exists an effect that an electronic component with high heat dissipation can be provided.
  • FIG. 1 is a cross-sectional view illustrating a main part of an electronic component according to an embodiment.
  • FIG. 2 is a cross-sectional view showing a main part of a semiconductor device having a package structure.
  • FIG. 3 is a flowchart illustrating the electronic component manufacturing method according to the embodiment.
  • FIG. 4 is a chart showing the bonding strength of the electronic component according to the present invention.
  • FIG. 5 is a plan view schematically showing a metal film constituting the electronic component according to the embodiment.
  • FIG. 6 is a plan view schematically showing a metal film constituting the electronic component according to the embodiment.
  • FIG. 7 is a cross-sectional view schematically showing a metal film constituting the electronic component according to the embodiment.
  • FIG. 1 is a cross-sectional view illustrating a main part of an electronic component according to an embodiment.
  • FIG. 2 is a cross-sectional view showing a main part of a semiconductor device having a package structure.
  • FIG. 3 is a flowchart
  • FIG. 8 is an enlarged cross-sectional view of a part of the metal film shown in FIG.
  • FIG. 9 is a characteristic diagram showing characteristics of the metal film constituting the electronic component according to the embodiment.
  • FIG. 10 is a chart showing the relationship between the metal film constituting the electronic component according to the embodiment and the plating time.
  • FIG. 11 is a cross-sectional view showing a main part of a conventional semiconductor device having a package structure.
  • FIG. 1 is a cross-sectional view illustrating a main part of an electronic component according to an embodiment.
  • a joint portion between a semiconductor chip 20 having a semiconductor element and a metal plate 5 is shown.
  • a first metal film 2 is provided on the surface of a conductive portion (front surface electrode or the like) 1 provided on the front surface of the semiconductor chip 20.
  • a second metal film 3 is provided on the surface of the first metal film 2.
  • a bonding layer 4 containing silver (Ag) particles is provided on the surface of the second metal film 3.
  • the bonding layer 4 containing silver particles is a sintered body of a conductive composition (conductive material) containing Ag particles.
  • the semiconductor chip 20 is bonded to the metal plate 5 via the bonding layer 4 and is electrically connected to other members not shown.
  • the conductive part 1 is preferably made of copper (Cu), aluminum (Al), or an alloy thereof.
  • the conductive part 1 for example, an Al alloy made of Al and Cu, Si, Ni, magnesium (Mg), zinc (Zn), or the like is preferably used.
  • the conductive portion 1 for example, a 1000 series to 7000 series Al alloy can be used. More specifically, an Al—Si alloy or an Al—Si—Cu alloy is preferably formed as the conductive portion 1 by sputtering, for example.
  • the thickness of the conductive portion 1 is preferably 1 ⁇ m or more and 10 ⁇ m or less.
  • the first metal film 2 is a material capable of depositing deposited particles to be the second metal film 3 on the surface of the first metal film 2 in the plating process for forming the second metal film 3.
  • a Ni alloy plating film may be used.
  • the first metal film 2 is, for example, a nickel-phosphorus (NiP) alloy plating film.
  • the first metal film 2 includes a NiP alloy plating film such as nickel-phosphorus-tungsten (NiPW) and nickel-phosphorus-molybdenum (NiPMo), and a Ni alloy plating film such as nickel-boron (NiB). It may be.
  • the thickness of the first metal film 2 is preferably greater than 0.8 ⁇ m and not greater than 10 ⁇ m.
  • the P content in the NiP composite plating gold film is preferably greater than 2.1 wt% and less than 9.3 wt%.
  • the second metal film 3 is composed of precipitated particles deposited on the surface of the first metal film 2 by plating.
  • the second metal film 3 may be a metal film formed by electroplating or a metal film formed by electroless plating. Further, when the second metal film 3 is a metal film formed by electroless plating, for example, a plating bath containing a metal having a smaller ionization tendency than the first metal film 2 (substitution plating bath), or
  • the surface of the first metal film 2 may be composed of particles formed by depositing metal in a plating bath (reduction plating bath) containing a substance that promotes metal deposition.
  • the second metal film 3 may be, for example, an Ag plating film or an Au plating film.
  • the thickness of the second metal film 3 is preferably 0.03 ⁇ m or more and less than 1.5 ⁇ m.
  • the diameter (particle diameter, hereinafter referred to as “precipitated particle size”) of the precipitated particles that are deposited by the plating process for forming the second metal film 3 and constitute the second metal film 3 is 15 nm or more and less than 600 nm. Is preferred.
  • the second metal film 3 has a thickness proportional to the size of the precipitated particles.
  • the deposited particles having a deposited particle size of 0.07 ⁇ m are deposited, and the second metal film 3 having a thickness of 0.1 ⁇ m is formed.
  • the Detailed conditions of the bonding layer 4 containing Ag particles will be described later.
  • FIG. 2 is a cross-sectional view showing a main part of a semiconductor device having a package structure.
  • a front surface electrode (conductive portion 1 shown in FIG. 1) (not shown) is provided on the surface of the semiconductor chip 20.
  • the first metal film 2 and the second metal film 3 are formed on the front surface electrode by, for example, an electroless plating method. It is filmed (see FIG. 1).
  • An Au film or an Ag film is formed on the outermost surface of the metal plate 5.
  • One end of the metal plate 5 is bonded to the circuit pattern portion 24 via a bonding layer 21 containing Ag particles.
  • the other end of the metal plate 5 is bonded to the front surface electrode of the semiconductor chip 20 via the bonding layer 4 containing Ag particles.
  • the circuit pattern portion 24 on the surface of the insulating substrate 23 and the front surface electrode of the semiconductor chip 20 are electrically connected by the metal plate 5.
  • a back surface electrode (not shown) is provided on the back surface of the semiconductor chip 20.
  • An Au film or an Ag film is formed on the back electrode by, for example, sputtering.
  • the back electrode of the semiconductor chip 20 is bonded to a circuit pattern portion 24 provided on the surface of an insulating substrate 23 that is a support substrate via a bonding layer 22 containing Ag particles.
  • An Au film or an Ag film is formed on the outermost surface of the circuit pattern portion 24.
  • the back surface of the insulating substrate 23 is bonded to the front surface of a metal plate (Cu plate) 25 made of Cu, for example.
  • the back surface of the Cu plate 25 is joined to the front surface of the base member 26.
  • the bonding between the insulating substrate 23 and the Cu plate 25 and the bonding between the Cu plate 25 and the base member 26 may be performed, for example, via a bonding layer (not shown) containing Ag particles.
  • a bonding layer (not shown) containing Ag particles.
  • an Au film or an Ag film is formed on the outermost surface of the Cu plate 25.
  • the base member 26 is made of a material having high thermal conductivity.
  • FIG. 3 is a flowchart illustrating the electronic component manufacturing method according to the embodiment.
  • the plating pretreatment shown in steps S1 to S5 is performed before the plating treatment (step S6) is performed on the surface of the conductive portion 1 provided on the semiconductor wafer.
  • a semiconductor wafer is diced and cut
  • the metal plate 5 is bonded to the surface of the plating film provided on the front surface of the semiconductor chip 20 via the bonding layer 4 containing Ag particles (steps S8 and S9).
  • the semiconductor wafer is degreased (step S1).
  • the particles, organic matter, and oxide film adhering to the surface of the semiconductor wafer are removed by etching (step S2).
  • the semiconductor wafer may be acid cleaned using, for example, nitric acid, and the insoluble etching residue generated on the surface of the semiconductor wafer by the process of step 2 may be removed.
  • a zincate (zinc substitution) process (first zincate process) is performed to improve the adhesion between the front surface of the semiconductor wafer and the first metal film 2 formed in a later step ( Step S3).
  • the semiconductor wafer is acid cleaned using, for example, nitric acid, and the substituted zinc layer formed on the surface of the semiconductor wafer in step S3 is removed (nitric acid stripping, step S4).
  • a zincate process (second zincate process) is performed again to improve the adhesion between the front surface of the semiconductor wafer and the first metal film 2 to be formed in a later step.
  • the preprocessing is terminated (step S5). Between the processes of steps S1 to S5, a process of washing the surface of the conductive part 1 with water is performed. Thereafter, the semiconductor wafer is diced and cut into individual semiconductor chips 20.
  • NiP alloy plating treatment is performed to form, for example, a NiP alloy plating film as the first metal film 2 on the surface of the conductive portion 1 (step S6).
  • the semiconductor chip 20 on which the conductive portion 1 is formed is fixed with a jig, and is poured into an electroless plating bath mainly composed of NiP.
  • the treatment conditions for the electroless plating treatment are preferably a bath temperature of 70 ° C. or more and 95 ° C. or less, and a pH of 4 or more and pH 5 or less, for example.
  • the film thickness of the plating film depends on the bath temperature, pH and plating time of the electroless plating bath.
  • the plating time is preferably set to 5 minutes or more and 60 minutes or less.
  • the film thickness of the NiP alloy plating film can be made larger than 0.8 ⁇ m and not more than 10 ⁇ m, and the P content in the NiP alloy plating film can be made larger than 2.1 wt% and smaller than 9.3 wt%.
  • the case where the NiP alloy plating film is formed will be described as an example, but the same method can be used when the other NiP alloy described above is formed as the first metal film 2.
  • Step S7 After the semiconductor chip 20 is washed with water, for example, a substitutional Ag plating process is performed to form, for example, an Ag plating film as the second metal film 3 on the surface of the first metal film 2 (Step S7).
  • the semiconductor in which the first metal film 2 is formed in a plating bath containing a metal having a smaller ionization tendency than the first metal film 2 The chip 20 is immersed.
  • the semiconductor chip 20 on which a NiP alloy plating film is formed as the first metal film 2 is fixed by a jig, and is poured into an electroless plating bath mainly composed of Ag.
  • the first metal film 2 made of a material having a higher ionization tendency than the metal in the plating bath is dissolved into the plating bath.
  • Ag ions in the plating bath receive electrons from the first metal film 2 dissolved in the plating bath and are deposited as Ag particles on the surface of the first metal film 2.
  • a second metal film 3 formed by depositing Ag particles is formed on the surface of the first metal film 2.
  • the treatment conditions for the electroless plating treatment are preferably, for example, a bath temperature of 20 ° C. or more and 50 ° C. or less and a pH of 1 or less.
  • the plating film thickness and the deposited particle size of the plating film are in a proportional relationship as described above, and depend on the bath temperature and the plating time.
  • the plating time is 1 minute or more and 30 minutes or less
  • the bath temperature of the plating bath is 50 ° C.
  • the plating time is 30 seconds. It is good to set it as 5 minutes or less.
  • the deposited particle size of the Ag plating film can be made 15 nm or more and less than 600 nm
  • the film thickness of the Ag plating film can be made 0.03 ⁇ m or more and less than 1.5 ⁇ m.
  • an Ag plating film is formed will be described as an example, but a case where an Au plating film is formed as the second metal film 3 can also be formed by the same method.
  • a process of immersing the semiconductor chip 20 in a discoloration preventing agent (hereinafter referred to as a discoloration preventing process) may be performed.
  • a discoloration preventing agent for example, a solution containing benzotriazole, 2-mercaptobenzothiazole, thiophenol, lauryl mercaptan, thionaphthol, thioanthranol and the like may be used.
  • a paste-like conductive composition containing Ag particles is applied to the surface of the second metal film 3 (step S8).
  • the conductive composition containing Ag particles is heated or pressurized while being heated. Is bonded to form a bonding layer 4 containing Ag particles, and the metal plate 5 is bonded to the surface of the second metal film 3 (step S9). Thereby, the electronic component 10 is completed.
  • the second metal film 3 can be formed with the film thickness and the precipitated particle size within the above-described ranges.
  • the reduction Ag plating treatment may be performed. Good.
  • the semiconductor chip 20 on which the first metal film 2 is formed is used as a substance (reducing agent) that promotes metal deposition on the surface of the first metal film 2. ).
  • Ag ions in the plating bath receive electrons from the reducing agent dissolved in the plating bath and are deposited as Ag particles on the surface of the first metal film 2.
  • the paste-like conductive composition containing Ag particles is composed of, for example, a mixture containing one or more of Ag compounds, carboxylic acids, amines, and alcohols, and contains an optional solvent. Materials should be used.
  • the paste-like conductive composition containing Ag particles is preferably a material that can decompose the organic matter by heating and sinter the Ag particles to obtain a metal bond.
  • the Ag compound is silver oxide (I), silver oxide (II), silver acetate, silver nitrate, silver benzoate, silver bromate, silver bromide, silver carbonate, silver chloride, silver citrate, silver fluoride, Silver iodate, silver iodide, silver lactate, silver nitrite, silver perchlorate, silver phosphate, silver sulfate and silver sulfide may be used.
  • Alkyl carboxylic acid may be used as the compound containing carboxylic acid.
  • a secondary carboxylic acid type, a tertiary carboxylic acid type, a dicarboxylic acid, and a carboxyl compound having a cyclic structure may be used.
  • Alkylamine may be used as the compound containing an amino group. Specifically, for example, butylamine, pentylamine, hexylamine, heptylamine, octylamine, nonylamine, decylamine, undecylamine, dodecylamine, tridecylamine, tetradecylamine, pentadecylamine, hexadecylamine, heptadecyl Amine, octadecylamine, nonadecylamine, icodecylamine may be used.
  • the compound having an amino group may have a branched structure. In addition to the primary amine type, a secondary amine type or a tertiary amine type may be used.
  • Alkyl alcohol may be used as the compound containing a hydroxy group. Specifically, for example, ethanol, propanol, butyl alcohol, pentyl alcohol, hexyl alcohol, heptyl alcohol, octyl alcohol, octyl alcohol, nonyl alcohol, decyl alcohol, undecyl alcohol, dodecyl alcohol, tabidecyl alcohol, tridecyl alcohol Tetradecyl alcohol, pentadecyl alcohol, hexadecyl alcohol, heptadecyl alcohol, octadecyl alcohol, nonadecyl alcohol, icosyl alcohol may be used.
  • a secondary alcohol type such as ethylene glycol, a tertiary alcohol type such as triethylene glycol, an alkanediol, and an alcohol compound having a cyclic structure may be used.
  • a compound having four hydroxy groups such as citric acid and ascorbic acid may also be used.
  • a solvent contained in the paste-like conductive composition containing Ag particles when the conductive composition is used immediately after generation, methanol, ethanol, propanol, ethylene glycol, triethylene glycol, terpineol, tempineol, etc. are used. May be.
  • a material having a weak reducing action at room temperature such as water, hexane, tetrahydrofuran, toluene, cyclohexane, and myristyl alcohol.
  • the combination of the Ag compound and the organic substance described above may be a combination of materials that can precipitate Ag particles by mixing them.
  • a combination that does not generate Ag particles at room temperature is preferable from the viewpoint of storage stability as a bonding material.
  • a method for applying a paste-like conductive composition containing Ag particles a method in which the paste-like conductive composition is ejected from a fine nozzle by an ink jet method and applied only to the surface of the conductive portion 1, or the conductive portion 1
  • a method of applying an object may be applied.
  • the processing conditions for joining the second metal film 3 and the metal plate 5 formed on the surface of the semiconductor chip 20 are, for example, no pressure or heating while heating at a temperature higher than 150 ° C. and lower than 450 ° C. It is good to join by pressure. Specifically, it is preferable to heat at 200 ° C. to 350 ° C. Furthermore, it is preferable to pressurize at a pressure of 0.25 MPa to 10 MPa. Thereby, the paste-like electroconductive composition containing Ag particle
  • a palladium (Pd) layer may be formed between the first metal film 2 and the second metal film 3. This is because the adhesion between the first metal film 2 and the second metal film 3 can be improved by the Pd layer provided between the first metal film 2 and the second metal film 3.
  • the second metal film 3 is formed on the surface of the Pb layer by the above-described plating process.
  • the film 2, the Pb layer, and the second metal film 3 can be sequentially stacked.
  • the first metal film 2 and the second metal film 3 having the above-described conditions are stacked on the conductive portion 1 provided on the semiconductor chip 20.
  • a metal plate 5 is bonded to the surface of the second metal film 3 via a bonding layer 4 containing Ag particles.
  • the electronic component 10 having higher bonding strength than the conventional one can be formed.
  • the first metal film 2 by forming the first metal film 2 under the above-described conditions, the first metal film 2 having good adhesion with the second metal film 3 can be formed. For this reason, Ag particles can be easily deposited on the surface of the first metal film 2 in the substitutional Ag plating process for forming the second metal film 3. Thereby, the 2nd metal film 3 which has the film thickness and precipitation particle size in the range mentioned above can be formed. Moreover, the 2nd metal film 3 with sufficient adhesiveness with the joining layer 4 containing Ag particle
  • the high melting point (about 960 ° C.), heat, and the like of the bonding layer 4 containing Ag particles By bonding the second metal film 3 and the metal plate 5 via the bonding layer 4 containing Ag particles, the high melting point (about 960 ° C.), heat, and the like of the bonding layer 4 containing Ag particles.
  • An electronic component 10 having characteristics of conductivity (100 W / m ⁇ K or more and 300 W / m ⁇ K or less) and electric resistance (1 ⁇ cm or more and 3 ⁇ cm or less) can be manufactured. Thereby, the electronic component 10 with high heat resistance and high heat dissipation can be produced.
  • FIG. 4 is a chart showing the bonding strength of the electronic component according to the present invention. “-” In FIG. 4 indicates that the processing shown in the column is not performed.
  • the first metal film 2 and the second metal film 3 are formed on the front surface of the semiconductor chip 20 by variously changing the electroless plating process conditions and the heating and pressurizing conditions during bonding.
  • four electronic components 10 were manufactured by bonding the metal plate 5 to the surface of the second metal film 3 via the bonding layer 4 containing Ag particles (hereinafter referred to as first to fourth samples).
  • a NiP alloy plating film was formed as the first metal film 2.
  • an Ag plating film or an Au plating film was formed.
  • concentration in a NiP alloy plating film were measured. Thereafter, the second metal film 3 and the metal plate 5 are bonded via the bonding layer 4 containing Ag particles, and the bonding strength between the second metal film 3 and the bonding layer 4 containing Ag particles was verified. .
  • first to seventh comparative examples seven electronic parts were produced with the electroless plating treatment conditions and the heating and pressurizing conditions at the time of joining being different from those of the first to fourth samples (hereinafter referred to as first to seventh comparative examples).
  • Other configurations of the first to seventh comparative examples are the same as those of the first to fourth samples. Detailed manufacturing methods of the first to fourth samples and the first to seventh comparative examples will be described later.
  • the film thickness of the first metal film 2 and the second metal film 3 is determined by polishing the cross section of the plating film formed as the first metal film 2 and the second metal film 3, and then the field emission scanning electron microscope. It was measured with (FE-SEM).
  • the deposited particle size of the second metal film 3 was measured with a field emission scanning electron microscope (FE-SEM).
  • the P concentration in the Ni alloy plating film was measured with a fluorescent X-ray film thickness measuring device (XRF).
  • the bonding strength between the Ag plating film (second metal film 3) and the bonding layer 4 containing Ag particles was measured as follows. First, a Cu pin subjected to Ni / Ag plating was prepared. Here, the Cu pin corresponds to the metal plate 5. Next, a paste-like conductive composition containing Ag particles was applied to the surface of the second metal film 3, and Cu pins were placed on the conductive composition. Next, the paste-like conductive composition containing Ag particles is sintered to form the bonding layer 4 containing Ag particles, and the bonding layer 4 containing Ag particles is formed on the surface of the second metal film 3. Cu pins were joined via Next, the bonding strength between the second metal film 3 and the bonding layer 4 containing Ag particles was measured by a tensile fracture test.
  • the present invention is not limited to the first to fourth samples as long as the gist thereof is not exceeded.
  • a 1st sample is demonstrated.
  • An Al—Si alloy film (conductive portion 1) was formed on one main surface (hereinafter referred to as a front surface) of a 6-inch Si wafer by sputtering.
  • the thickness of the Al—Si alloy film was 5 ⁇ m.
  • the Si wafer was cut into 10 mm length and 10 mm width to obtain a plating substrate (semiconductor chip 20).
  • a plating pretreatment was performed on the plating substrate.
  • Pre-plating treatment for the plating substrate was performed as follows. First, degreasing treatment was performed for 1 minute. In the degreasing treatment, contamination by organic substances and inorganic substances is removed from the surface of the object to be plated (plating substrate), and the surface on which the front electrode of the plating object and the object to be plated is formed (hereinafter, A degreasing treatment liquid (pretreatment liquid) for improving wettability with the electrode surface was used. Next, an etching process was performed for 50 seconds. In the etching process, an etching solution (pretreatment solution) for removing oxides fixed to the electrode surface was used.
  • the first zincate treatment was performed for 15 seconds.
  • an oxide solution on the front electrode surface is removed with an alkali solution containing a zinc salt and containing sodium hydroxide as a main component, and aluminum is replaced with zinc.
  • a zincate treatment solution (displacement zinc plating bath) for forming a zinc film was used.
  • a treatment (nitric acid stripping) for removing the substituted zinc layer using nitric acid was performed for 1 minute.
  • the second zincate treatment was performed for 40 seconds using the same zincate treatment solution as the first zincate treatment, and the pre-plating treatment was completed.
  • a Ni alloy plating film (first metal film 2) was formed on the surface of the conductive portion of the plating substrate by NiP alloy plating treatment.
  • the electroless NiP alloy plating treatment was performed under a treatment condition of a bath temperature of 80 ° C. and a pH of 4.5 using a Ni plating solution (Ni plating bath) using hypophosphorous acid as a reducing agent.
  • an Ag plating film (second metal film 3) was formed on the surface of the first metal film 2 by substitutional Ag plating treatment.
  • the plating time for the substitutional Ag plating treatment was 5 minutes.
  • the substitutional Ag plating treatment was performed under a treatment condition of a bath temperature of 25 ° C. and a pH of 1.0 or less using a substitution Ag plating solution (Ag plating bath) using silver alkanesulfonate as a silver ion supply source.
  • discoloration prevention treatment was performed on the second metal film 3.
  • the discoloration prevention treatment was performed at a bath temperature of 50 ° C. for 1 minute using a post-treatment agent that prevents discoloration of Ag by preferentially adsorbing thiol groups to the Ag active part in a solution containing thiol groups.
  • a paste-like conductive composition (Ag particle bonding material) in which Ag particles having a particle size of the order of nanometers were dispersed in an organic solvent binder was applied to the surface of the second metal film 3.
  • a metal mask having a rectangular opening of 8 mm in length and 8 mm in width was used.
  • a Cu pin subjected to Ni / Ag plating was placed on a paste-like conductive composition containing Ag particles, and pressurized at a pressure of 10 MPa while being heated at 250 ° C. Thereby, the paste-like conductive composition containing Ag particles is sintered to become the bonding layer 4 containing Ag particles, and the surface of the second metal film 3 is joined via the bonding layer 4 containing Ag particles. Cu pins were joined.
  • the thickness of the first metal film 2 and the P concentration in the plating film (hereinafter simply referred to as P concentration) were 5.0 ⁇ m and 7.1 wt. %Met.
  • the film thickness and precipitated particle size of the second metal film 3 were 0.1 ⁇ m and 70 nm, respectively.
  • the bonding strength between the second metal film 3 and the bonding layer 4 containing Ag particles (described in the tensile strength column in the figure, the same applies to the second to fourth samples and the first to seventh comparative examples). 61.1 MPa.
  • the plating time for the NiP alloy plating treatment was set to twice the time for producing the first sample.
  • the plating time for the substitutional Ag plating treatment was set to be six times as long as that for the first sample.
  • the bonding layer 4 containing Ag particles was formed by heating at 350 ° C. At this time, no pressure was applied (pressure 0 MPa).
  • Other manufacturing methods and manufacturing conditions are the same as those of the first sample manufacturing.
  • the thickness and P concentration of the first metal film 2 were 10 ⁇ m and 6.9 wt. %Met.
  • the film thickness and precipitated particle size of the second metal film 3 were 0.5 ⁇ m and 160 nm, respectively.
  • the bonding strength between the second metal film 3 and the bonding layer 4 containing Ag particles was 45.5 MPa.
  • the thickness and P concentration of the first metal film 2 were 5.2 ⁇ m and 7.0 wt. %Met.
  • the film thickness and precipitated particle size of the second metal film 3 were 0.1 ⁇ m and 70 nm, respectively.
  • the bonding strength between the second metal film 3 and the bonding layer 4 containing Ag particles was 41.1 MPa.
  • the substitution Au plating treatment is performed at a bath temperature of 75 ° C. and a pH of 7.3 using a substitution Au plating bath (Au plating solution) using sodium gold sulfite as a gold ion supply source. Performed under conditions. Other manufacturing methods and manufacturing conditions are the same as those of the first sample manufacturing.
  • the thickness and P concentration of the first metal film 2 were 5.1 ⁇ m and 7.1 wt. %Met.
  • the film thickness and precipitated particle size of the second metal film 3 were 0.03 ⁇ m and 15 nm, respectively.
  • the bonding strength between the second metal film 3 and the bonding layer 4 containing Ag particles was 53.2 MPa.
  • a NiP alloy plating film was formed as a metal film to be compared with the first metal film 2 of the first to fourth samples.
  • An Ag plating film was formed as a metal film to be compared with the second metal film 3 of the first to fourth samples.
  • the plating time for the NiP alloy plating treatment was set to 1/10 of the time for producing the first sample.
  • Other manufacturing methods and manufacturing conditions are the same as those of the first sample manufacturing.
  • the thickness and P concentration of the NiP alloy plating film were 0.8 ⁇ m and 7.0 wt. %Met.
  • an Ag plating film could not be formed on the surface of the NiP alloy plating film (denoted by “x” in FIG. 4). The reason is that the NiP alloy plating film is so thin that the surface of the conductive part (for example, the Al substrate) is exposed by dissolving the NiP alloy plating film during the substitutional Ag plating process.
  • Second Comparative Example Next, a second comparative example will be described.
  • the NiP alloy plating treatment was performed at a P concentration of about 9 wt. % Plating film was used to obtain a plated film.
  • Other manufacturing methods and manufacturing conditions are the same as those of the first sample manufacturing.
  • the thickness and P concentration of the NiP alloy plating film were 4.9 ⁇ m and 9.3 wt. %Met.
  • an Ag plating film could not be formed on the surface of the NiP alloy plating film (denoted by “x” in FIG. 4). The reason is that, because the P concentration of the NiP alloy plating film is high, the corrosion resistance of the NiP alloy plating film is high, and the reduction reaction of Ag in the plating bath does not proceed normally, so the Ag plating film was not formed uniformly. It is estimated that.
  • the P concentration using hypophosphorous acid as a reducing agent is about 2 wt. % Ni plating solution was used to obtain a plating film.
  • Other manufacturing methods and manufacturing conditions are the same as those of the first sample manufacturing.
  • the thickness and P concentration of the NiP alloy plating film were 4.9 ⁇ m and 2.1 wt. %Met.
  • the film thickness and precipitated particle size of the Ag plating film were 0.1 ⁇ m and 150 nm, respectively.
  • the Cu pin could not be bonded to the Ag plating film (described as 0 MPa in FIG. 4). The reason for this is presumed to be that the precipitation concentration of the Ag plating film was excessively precipitated because the P concentration of the NiP alloy plating film was low.
  • the plating time for the substitutional Ag plating treatment was set to 20 times the plating time for the production of the first sample.
  • Other manufacturing methods and manufacturing conditions are the same as those of the first sample manufacturing.
  • the thickness and P concentration of the NiP alloy plating film were 5.2 ⁇ m and 7.0 wt. %Met.
  • the film thickness and precipitated particle size of the Ag plating film were 1.5 ⁇ m and 600 nm, respectively.
  • the bonding strength between the Ag plating film and the bonding layer containing Ag particles was 13.8 MPa.
  • the 5th comparative example is demonstrated.
  • the paste-like conductive composition containing Ag particles applied to the surface of the Ag plating film was pressurized at a pressure of 10 MPa while being heated at 150 ° C., and the second metal film 3 And Cu pin were joined.
  • Other manufacturing methods and manufacturing conditions are the same as those of the first sample manufacturing.
  • the thickness and P concentration of the NiP alloy plating film were 5.0 ⁇ m and 6.9 wt. %Met.
  • the film thickness and precipitated particle size of the Ag plating film were 0.1 ⁇ m and 70 nm, respectively.
  • the bonding strength between the Ag plating film and the bonding layer containing Ag particles was 14.9 MPa.
  • the 6th comparative example is demonstrated.
  • the paste-like conductive composition containing Ag particles applied to the surface of the Ag plating film was pressurized at a pressure of 10 MPa while being heated at 450 ° C., and the second metal film 3 And Cu pin were joined.
  • Other manufacturing methods and manufacturing conditions are the same as those of the first sample manufacturing.
  • the thickness and P concentration of the NiP alloy plating film were 5.0 ⁇ m and 6.9 wt. %Met.
  • the film thickness and precipitated particle size of the Ag plating film were 0.1 ⁇ m and 70 nm, respectively.
  • the bonding strength between the Ag plating film and the bonding layer containing Ag particles was 15.5 MPa.
  • the 7th comparative example is demonstrated.
  • the Ag plating film and the Cu pin were joined by the solder joint layer.
  • Sn-3.5Ag Pb-free solder is applied to the surface of the Ag plating film, Cu pins are placed on the Pb-free solder, and then the temperature is set to 280 in a heat treatment furnace in a hydrogen (H 2 ) atmosphere. Soldering was performed by heating at °C.
  • the thickness and P concentration of the NiP alloy plating film were 5.1 ⁇ m and 7.0 wt. %Met.
  • the film thickness and precipitated particle size of the Ag plating film were 0.1 ⁇ m and 70 nm, respectively.
  • the bonding strength between the Ag plating film and the bonding layer containing Ag particles was 40.5 MPa.
  • the first to fourth samples are compared with the conventional electronic component manufactured as the seventh comparative example (see FIG. 11). It was found that the bonding strength between the second metal film 3 and the bonding layer 4 containing Ag particles was the same or high. On the other hand, in the first to sixth comparative examples, the Ag plating film that becomes the second metal film 3 cannot be formed, or compared with the conventional electronic component produced as the seventh comparative example, Bonding strength with the bonding layer 4 containing Ag particles is low.
  • the thickness of the first metal film 2 is preferably greater than 0.8 ⁇ m and not greater than 10 ⁇ m. It has been found that the P content in the first metal film 2 is preferably greater than 2.1 wt% and less than 9.3 wt%. It was found that the thickness of the second metal film 3 is preferably 0.03 ⁇ m or more and less than 1.5 ⁇ m. It turned out that it is preferable to make the precipitation particle size of the 2nd metal film 3 into 15 nm or more and less than 600 nm. It has been found that the heating temperature when joining the second metal film 3 and the metal plate 5 is preferably higher than 150 ° C. and lower than 450 ° C.
  • Example 2 Next, the film thickness and precipitated particle size of the second metal film 3 were verified.
  • 5 and 6 are plan views schematically showing a metal film constituting the electronic component according to the embodiment.
  • FIG. 7 is sectional drawing which shows typically the metal film which comprises the electronic component concerning Embodiment.
  • FIG. 8 is an enlarged cross-sectional view of a part of the metal film shown in FIG.
  • first and second samples were produced. Specifically, in the first sample, the second metal film 3 is formed by substitutional Ag plating for 5 minutes. In the second sample, the second metal film 3 is formed by substitutional Ag plating for 30 minutes.
  • FIG. 5 shows a conceptual diagram of the precipitated particles when the second metal film 3 of the first sample is observed from a direction perpendicular to the main surface of the semiconductor chip 20.
  • FIG. 6 shows a conceptual diagram of precipitated particles when the second metal film 3 of the second sample is observed from a direction perpendicular to the main surface of the semiconductor chip 20.
  • 7 and 8 are conceptual diagrams of the first and second metal films 2 and 3 when the first sample is observed from a direction parallel to the main surface of the semiconductor chip 20.
  • the longer the plating time of the substitutional Ag plating treatment the larger the size of the precipitated particles of the second metal film 3.
  • the thicknesses of the second metal film 3 in the first and second samples at this time are 70 nm and 160 nm, respectively (see FIG. 4).
  • a NiP alloy plating film 32 as the first metal film 2 and an Ag plating film 33 as the second metal film 3 are formed on the surface of the aluminum electrode 31 to be the conductive portion 1. I was able to. Further, as shown in FIG. 8, the thickness of the second metal film 3 of the first sample was 0.1 ⁇ m. Although not shown, the thickness of the second metal film 3 of the second sample was 0.5 ⁇ m. That is, the film thickness of the second metal film 3 was increased in proportion to the size of the precipitated particles constituting the second metal film 3.
  • the relationship between the film thickness and the precipitated particle size of the second metal film 3 and the plating time of the substitutional Ag plating process was verified.
  • the second metal film 3 is formed by variously changing the plating time of the substitutional Ag plating process from 3 minutes to 100 minutes, and the film thickness of the second metal film 3 in each plating time and Precipitated particle size was measured. The results are shown in FIGS.
  • FIG. 9 is a characteristic diagram showing the characteristics of the metal film constituting the electronic component according to the embodiment.
  • FIG. 10 is a chart showing the relationship between the metal film constituting the electronic component according to the embodiment and the plating time.
  • the film thickness and the precipitated particle size of the second metal film 3 were 0.056 ⁇ m and 0.04 ⁇ m, respectively, when the plating time was 3 minutes.
  • the plating time was 5 minutes, they were 0.101 ⁇ m and 0.07 ⁇ m, respectively.
  • the plating time was 10 minutes, they were 0.175 ⁇ m and 0.09 ⁇ m, respectively.
  • the plating time was 20 minutes, they were 0.38 ⁇ m and 0.12 ⁇ m, respectively.
  • FIG. 9 showing these measurement results shows that the thickness of the second metal film 3 and the size of the precipitated particles are in a proportional relationship.
  • the present invention the case where the first metal film and the second metal film are formed by electroless plating is described as an example.
  • the present invention is not limited to the above-described embodiment, and the first metal film and the second metal film are formed by electroplating.
  • the metal film and the second metal film may be formed.
  • the electronic component and the method for manufacturing the electronic component according to the present invention are useful for a semiconductor device having a package structure such as an electronic component having a configuration in which respective members are joined and electrically connected.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrochemistry (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　半導体ウエハに設けられた導電部（１）の表面にめっき処理を行う前に、めっき前処理を行う。次に、ＮｉＰ合金めっき処理によって、導電部（１）の表面に第１の金属膜（２）を形成する。次に、置換型Ａｇめっき処理によって、第１の金属膜（２）の表面に第２の金属膜（３）を形成する。次に、半導体ウエハをダイシングして各半導体チップ（２０）に切断する。次に、半導体チップ（２０）のおもて面に設けられた第２の金属膜（３）の表面に、Ａｇ粒子を含有する導電型組成物を塗布する。次に、加熱によって導電型組成物を焼結してＡｇ粒子を含有する接合層（４）を形成することで、第２の金属膜（３）の表面にＡｇ粒子を含有する接合層（４）を介して金属板（５）を接合する。これにより、高い接合強度および優れた耐熱性、放熱性を有する電子部品および電子部品の製造方法を提供することができる。

Description

電子部品および電子部品の製造方法
　この発明は、電子部品および電子部品の製造方法に関する。
　従来、半導体装置をはんだ等のバンプを介して実装基板またはパッケージに接合する方法が公知である。従来のパッケージ構造について、図１１を参照しながら説明する。図１１は、従来のパッケージ構造の半導体装置の要部を示す断面図である。図１１において、ケースおよび外部電極用端子は図示を省略する。図１１に示すように、半導体素子を有する半導体チップ１０１の裏面は、はんだ接合層１０２を介して絶縁基板１０３のおもて面の回路パターン部１０４に接合されている。
　絶縁基板１０３の裏面は、例えば銅（Ｃｕ）からなる金属板（以下、Ｃｕ板とする）１０５のおもて面に接合されている。Ｃｕ板１０５の裏面は、はんだ接合層（不図示）を介してベース部材１０６のおもて面に接合されている。半導体チップ１のおもて面に設けられた図示しない電極（以下、おもて面電極とする）は、はんだ接合層１０８を介して金属板１０７に接続され、金属板１０７により回路パターン部１０４と電気的に接続されている。
　半導体素子のおもて面電極は、例えば、Ｃｕやアルミニウム（Ａｌ）またはこれらからなる合金からなる。しかし、Ｃｕ電極は、表面酸化によってはんだ濡れ性が低下する。また、Ａｌ電極は、はんだとの濡れ性が悪く、かつはんだを強固に密着させることができない。このため、素子の電極にはんだバンプを接合させるためには、アンダーバンプメタル膜を形成する必要がある。
　このアンダーバンプメタル膜は、例えば半導体装置のおもて面電極となる導電部の表面に、無電解Ｎｉ／Ａｕめっき（ＥＮＩＧ）、置換Ｓｎめっき（ＩＳｎ）、置換Ａｇめっき（ＩＡｇ）等のめっきを施すことで形成される。例えば、無電解Ｎｉ／Ａｕめっきは、無電解ニッケル－リン（ＮｉＰ）合金膜と、金（Ａｕ）膜とが順次形成されてなる。このような構成のめっき膜をＣｕやＡｌ等の導電性材料からなる導電部の表面に施すことで、導電部を構成する材料がはんだ中に拡散して消失することを回避する。さらに、ニッケル（Ｎｉ）膜の酸化によってはんだ濡れ性が低下することを防止し、かつはんだ濡れ性を向上する。
　上述したようなめっきを施す方法として、被めっき材を金イオンを除去した無電解金めっき液に接触させる工程、および金イオンを含む無電解金めっき液に接触させる工程を連続して行う方法が提案されている（例えば、下記特許文献１参照。）。
　また、別の方法として、基板素体の表面に形成された導電部にめっき処理を施し、Ｎｉを主成分とする無電解Ｎｉ皮膜およびＡｕを主成分とする置換Ａｕ皮膜を順次形成し、その後、置換Ａｕ皮膜の付着しているＮｉ化合物を除去する後処理を行う電子部品のめっき方法において、クエン酸、グリシン、酢酸、グルコン酸、グルタミン酸、酒石酸、エチレンジアミン四酢酸、ジエチレントリアミン五酢酸、りんご酸、マロン酸、亜硫酸、アンモニア、およびスルファミン酸の中から選択された特定の錯化剤をＮｉ除去液として使用し、前記後処理は、前記Ｎｉ化合物を前記Ｎｉ除去液と接触させて接触処理を施し、前記Ｎｉ化合物を前記置換Ａｕ皮膜上から除去する方法が提案されている（例えば、下記特許文献２参照。）。
　また、別の方法として、次の方法が提案されている。セラミック素体の表面に形成された導電部上に２層構造のＮｉ－Ｐ皮膜が形成され、さらに該Ｎｉ－Ｐ皮膜の表面にＡｕ皮膜が形成されている。そして、Ｎｉ－Ｐ皮膜のうち、第１層は、Ｐ含有率が３重量％以上６重量％以下であり、第２層は、Ｐ含有率が６重量％を超えかつ９重量％以下であって、その厚みは、０．１μｍ以上１．０μｍ以下である（例えば、下記特許文献３参照。）。
　また、別の方法として、次の方法が提案されている。前処理工程、自己触媒Ｎｉめっき工程、置換Ａｕめっき工程を経て、セラミック素体の表面に形成されたＣｕ電極上にＮｉ－Ｐ皮膜およびＡｕ皮膜を順次形成する。そして、後処理工程では、Ａｕ皮膜の形成されたセラミック素体を被乾燥物とし、少なくとも１３．３Ｐａ以下に減圧された真空乾燥装置内に被乾燥物を供給し、真空乾燥処理を施し、Ｎｉ－Ｐ皮膜とＡｕ皮膜との界面に残存している水分を除去する。Ａｕ皮膜に代えて、Ｎｉよりもイオン化傾向が小さい金属、具体的には、Ａｇ、Ｃｕ、Ｐｄ、およびＰｔ、またはこれらの合金を使用することができる（例えば、下記特許文献４参照。）。
　また、別の方法として、次の方法が提案されている。接続用端子は銅板にＮｉめっきを施しさらにその表面に金めっきを行ったものを使用し、絶縁基板の配線上に半導体素子を搭載した後、平均粒径５ｎｍのＡｕ粒子含有溶液を半導体素子のエミッタ電極（上側）に塗布する。さらに、絶縁基板上に形成した銅配線パターンで表面にＮｉめっき処理を行い、さらに半導体素子のエミッタ電極と端子を介して接続する部分にＡｕめっき処理を行った配線のＡｕめっき部分にＡｕ粒子含有溶液を塗布する。これら半導体素子と絶縁基板上配線に塗布したＡｕ含有溶液を乾燥し金粒子からなる電極部分を形成した後、接続用端子をこの金粒子からなる電極上部に搭載し８０℃程度の熱を６０分間加えることにより半導体素子と配線とを接続する（例えば、下記特許文献５参照。）。
　また、別の方法として、次の方法が提案されている。半導体素子のリードフレームへのマウントをする際に、半導体素子およびリードフレームの接合される領域については、Ａｇ、もしくはＡｇ合金によるめっき膜を施し、なおかつ、マウントにおける接合材料としてはナノ粒子を含む導電性接着剤を用いた。導電性接着剤は、エポキシなどの熱硬化性樹脂をベースに、粒径が１～２０μｍの銀粒子と２０ｎｍ以下の銀粒子とが混合されたものを用いた（例えば、下記特許文献６参照。）。
　また、別の方法として、次の方法が提案されている。被接合部材の接合界面に酸素を含む酸化物層を形成する工程と、接合界面に、平均粒径が１ｎｍ以上５０μｍ以下の金属化合物粒子と有機物からなる還元剤とを含む接合用材料を配置する工程と、被接合部材間を加熱、加圧することにより被接合部材を接合する工程とを行う。前記被接合部材の接合面にはあらかじめ接合前に無電解めっきまたは電気めっきにより銅、銀またはニッケルを析出させた後、めっき金属表面を酸化させる処理が施されている（例えば、下記特許文献７参照。）。
　また、従来、半導体装置と実装基板との接合、または、半導体装置とパッケージとの接合には、２６０℃程度のリフロー耐性を有し、かつ熱応力的付加が小さい鉛（Ｐｂ）を多く含有するはんだ（以下、高Ｐｂ含有はんだとする）を接合材料として用いていた。しかし、Ｐｂは環境に有害な物質であり、ＲｏＨＳ（ローズ）指令に代表される各国の化学物質規制においてその使用が制限されている。現時点では、例外的に高Ｐｂ含有はんだは使用禁止の対象物質から除外されているものの、鉛を含有しない材料（以下、鉛フリー材料とする）への早期変更が求められている。
　高Ｐｂ含有はんだの代替となる鉛フリー材料として、例えば、従来からＺｎ系、Ｓｎ－Ａｇ系はんだ、Ｓｎ－Ｓｂ系の高温はんだ、および樹脂接着タイプの高導電性銀ペーストが知られており、最近では銀粒子接合材などが提案されている。
　下記特許文献７には、はんだに変わる接合方法として、銀ナノ粒子接合材等の有機物で表面が被覆された金属粒子を接合材として用い、無電解めっきまたは電気めっきにより形成された金属表面どうしを接合することで高い耐熱性と信頼性および高放熱性を有する接合を可能にし、これにより、実装プロセス中の接合過程において接合温度の低温化を達成する方法が提案されている。
特許第３４８４３６７号公報 特許第４０９６６７１号公報 特開２００６－１３１９４９号公報 特開２００４－１１５９０２号公報 特開２００５－１３６３７５号公報 特開２００７－１８００５９号公報 特開２００８－２０８４４２号公報
　しかしながら、本発明者らが鋭意研究を重ねた結果、次の問題が生じることが新たに判明した。上述した特許文献１～５に示す技術では、はんだとしてＳｎ－Ａｇ系のＰｂを含有しないはんだ（以下、Ｐｂフリーはんだとする）を使用した場合、はんだは、耐熱性が低く、近年の電子部品の小型化により、部品実装時のリフロー回数の増加やリフロー温度の上昇などの厳しい実装条件に耐えることができない。また、Ｓｎ－Ｓｂ系の高温はんだを使用した場合、はんだ自体が硬いため、冷却工程等でチップが割れやすいという問題がある。
　また、上述した特許文献６，７に示す技術では、鉛フリーの接合材として銀ナノ粒子接合材とめっき金属とを接合することで高い接合強度が得られることが提案されているが、銀ナノ粒子接合材とめっき金属との接合強度は、接合面のめっき金属の種類や膜厚、析出粒子の状態に大きく依存するため、強固な接合強度を達成するには十分ではない。
　この発明は、上述した従来技術による問題点を解消するため、接合強度が高い電子部品および電子部品の製造方法を提供することを目的とする。また、この発明は、耐熱性が高い電子部品および電子部品の製造方法を提供することを目的とする。また、この発明は、放熱性が高い電子部品および電子部品の製造方法を提供することを目的とする。
　上述した課題を解決し、本発明の目的を達成するため、この発明にかかる電子部品は、次の特徴を有する。導電部は、半導体素子の表面に設けられている。第１の金属膜は、前記導電部の表面に設けられている。第２の金属膜は、前記第１の金属膜の表面に設けられている。銀粒子を含有する接合層は、前記第２の金属膜の表面に設けられている。前記第２の金属膜の膜厚は、０．０３μｍ以上１．５μｍ未満であることを特徴とする。
　また、この発明にかかる電子部品は、上述した発明において、前記第２の金属膜は、１５ｎｍ以上６００ｎｍ未満の直径を有する粒子で構成されていることを特徴とする。
　また、この発明にかかる電子部品は、上述した発明において、前記第２の金属膜は、少なくとも銀または金を主成分とする材料からなることを特徴とする。
　また、この発明にかかる電子部品は、上述した発明において、前記第２の金属膜は、電気めっき膜または無電解めっき膜であることを特徴とする。
　また、この発明にかかる電子部品は、上述した発明において、前記導電部は、少なくとも銅またはアルミニウムを主成分とする材料からなることを特徴とする。
　また、この発明にかかる電子部品は、上述した発明において、前記第１の金属膜は、ニッケルおよびリンを主成分とする材料からなることを特徴とする。
　また、この発明にかかる電子部品は、上述した発明において、前記第１の金属膜は、ニッケル－リン、ニッケル－リン－タングステンまたはニッケル－リン－モリブデンからなることを特徴とする。
　また、この発明にかかる電子部品は、上述した発明において、前記第１の金属膜中のリン含有率は、２．１重量％より大きく９．３重量％未満であることを特徴とする。
　また、この発明にかかる電子部品は、上述した発明において、前記第１の金属膜の膜厚は、０．８μｍより大きく１０μｍ以下であることを特徴とする。
　また、この発明にかかる電子部品は、上述した発明において、前記第１の金属膜は、電気めっき膜または無電解めっき膜であることを特徴とする。
　また、この発明にかかる電子部品は、上述した発明において、前記接合層は、１５０℃より高く４５０℃未満の温度で加熱されるとともに、無加圧または加圧されて形成された焼結体であることを特徴とする。
　また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる電子部品の製造方法は、次の特徴を有する。まず、半導体ウエハの表面に設けられた導電部の表面に第１の金属膜を形成する工程を行う。次に、前記第１の金属膜の表面に、第２の金属膜を０．０３μｍ以上１．５μｍ未満の膜厚で形成する工程を行う。次に、前記第２の金属膜の表面に、銀粒子を含有する導電性材料を塗布する工程を行う。次に、熱処理によって前記導電性材料を焼結する工程を行う。
　また、この発明にかかる電子部品の製造方法は、上述した発明において、前記第２の金属膜は、１５ｎｍ以上６００ｎｍ未満の直径を有する粒子で構成されることを特徴とする。
　また、この発明にかかる電子部品の製造方法は、上述した発明において、前記第２の金属膜は、前記第１の金属膜よりもイオン化傾向が小さい金属を含む溶液、または前記第１の金属膜の表面に金属析出を促進する物質を含む溶液に、前記第１の金属膜が形成された前記半導体ウエハを浸漬することで形成されることを特徴とする。
　また、この発明にかかる電子部品の製造方法は、上述した発明において、前記第２の金属膜は、無電解めっき処理によって形成されることを特徴とする。
　また、この発明にかかる電子部品の製造方法は、上述した発明において、前記第２の金属膜は、電気めっき処理によって形成されることを特徴とする。
　また、この発明にかかる電子部品の製造方法は、上述した発明において、前記第２の金属膜は、少なくとも銀または金を主成分とする材料で形成されることを特徴とする。
　また、この発明にかかる電子部品の製造方法は、上述した発明において、前記導電部は、少なくとも銅またはアルミニウムを主成分とする材料で形成されることを特徴とする。
　また、この発明にかかる電子部品の製造方法は、上述した発明において、前記第１の金属膜は、ニッケルおよびリンを主成分とする材料で形成されることを特徴とする。
　また、この発明にかかる電子部品の製造方法は、上述した発明において、前記第１の金属膜は、ニッケル－リン、ニッケル－リン－タングステンまたはニッケル－リン－モリブデンで形成されることを特徴とする。
　また、この発明にかかる電子部品の製造方法は、上述した発明において、前記第１の金属膜は、２．１重量％より大きく９．３重量％未満のリン含有率で形成されることを特徴とする。
　また、この発明にかかる電子部品の製造方法は、上述した発明において、前記第１の金属膜は、０．８μｍより大きく１０μｍ以下の膜厚で形成されることを特徴とする。
　また、この発明にかかる電子部品の製造方法は、上述した発明において、前記第１の金属膜は、電気めっき処理または無電解めっき処理によって形成されることを特徴とする。
　また、この発明にかかる電子部品の製造方法は、上述した発明において、前記熱処理において、１５０℃より高く４５０℃未満の温度で加熱することによって、前記導電性材料を焼結することを特徴とする。
　また、この発明にかかる電子部品の製造方法は、上述した発明において、前記熱処理において、１５０℃より高く４５０℃未満の温度で加熱しながら加圧することによって、前記導電性材料を焼結することを特徴とする。
　上述した発明によれば、半導体チップ上に設けられた導電部に、第１の金属膜および第２の金属膜を積層し、第２の金属膜の表面にＡｇ粒子を含有する接合層を介して金属板を接合することで、はんだ接合層によって第２の金属膜と金属板とを接合する場合に比べて接合強度を高くすることができる。
　また、第１の金属膜を形成するための工程において、第２の金属膜との密着性のよい第１の金属膜を形成することができる。このため、第２の金属膜を形成するための工程において、第１の金属膜の表面に、第２の金属膜を構成する粒子を析出しやすくすることができる。これにより、上述した範囲内の膜厚および析出粒子サイズを有する第２の金属膜を形成することができる。また、Ａｇ粒子を含有する接合層との密着性のよい第２の金属膜を形成することができる。したがって、第２の金属膜とＡｇ粒子を含有する接合層との接続強度を、はんだ接合によって接合する場合（図１１参照）に比べて同程度または高くすることができる。
　本発明にかかる電子部品および電子部品の製造方法によれば、接合強度が高い電子部品を提供することができるという効果を奏する。また、本発明にかかる電子部品および電子部品の製造方法によれば、耐熱性が高い電子部品を提供することができるという効果を奏する。また、本発明にかかる電子部品および電子部品の製造方法によれば、放熱性が高い電子部品を提供することができるという効果を奏する。
図１は、実施の形態にかかる電子部品の要部を示す断面図である。 図２は、パッケージ構造の半導体装置の要部を示す断面図である。 図３は、実施の形態にかかる電子部品の製造方法について示すフローチャートである。 図４は、本発明にかかる電子部品の接合強度について示す図表である。 図５は、実施の形態にかかる電子部品を構成する金属膜を模式的に示す平面図である。 図６は、実施の形態にかかる電子部品を構成する金属膜を模式的に示す平面図である。 図７は、実施の形態にかかる電子部品を構成する金属膜を模式的に示す断面図である。 図８は、図７に示す金属膜の一部を拡大した断面図である。 図９は、実施の形態にかかる電子部品を構成する金属膜の特性について示す特性図である。 図１０は、実施の形態にかかる電子部品を構成する金属膜とめっき時間との関係について示す図表である。 図１１は、従来のパッケージ構造の半導体装置の要部を示す断面図である。
　以下に添付図面を参照して、この発明にかかる電子部品および電子部品の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
　図１は、実施の形態にかかる電子部品の要部を示す断面図である。図１に示す電子部品１０において、半導体素子を有する半導体チップ２０と金属板５との接合部について示す。半導体チップ２０のおもて面に設けられた導電部（おもて面電極など）１の表面には、第１の金属膜２が設けられている。第１の金属膜２の表面には、第２の金属膜３が設けられている。第２の金属膜３の表面には、銀（Ａｇ）粒子を含有する接合層４が設けられている。銀粒子を含有する接合層４は、Ａｇ粒子を含有する導電性組成物（導電性材料）の焼結体である。半導体チップ２０は、接合層４を介して金属板５に接合され、図示省略する他の部材と電気的に接続されている。
　導電部１は、銅（Ｃｕ）やアルミニウム（Ａｌ）またはそれらの合金からなるのが好ましい。導電部１として、例えば、Ａｌと、Ｃｕ、Ｓｉ、Ｎｉ、マグネシウム（Ｍｇ）または亜鉛（Ｚｎ）などとからなるＡｌ合金を用いるのが好ましい。また、導電部１として、例えば、１０００系～７０００系のＡｌ合金を用いることができる。より具体的には、導電部１として、例えば、スパッタ処理によりＡｌ－Ｓｉ合金やＡｌ－Ｓｉ－Ｃｕ合金を成膜するのが好ましい。導電部１の膜厚は、１μｍ以上１０μｍ以下であることが好ましい。
　第１の金属膜２は、第２の金属膜３を形成するためのめっき処理において、第１の金属膜２の表面に第２の金属膜３となる析出粒子を析出させることができる材料であればよく、例えば、Ｎｉ合金めっき膜であってもよい。好ましくは、第１の金属膜２は、例えば、ニッケル－リン（ＮｉＰ）合金めっき膜であるのがよい。具体的には、第１の金属膜２は、ニッケル－リン－タングステン（ＮｉＰＷ）、ニッケル－リン－モリブデン（ＮｉＰＭｏ）などのＮｉＰ合金めっき膜や、ニッケル－ホウ素（ＮｉＢ）などのＮｉ合金めっき膜であってもよい。第１の金属膜２の膜厚は、０．８μｍより大きく１０μｍ以下であるのが好ましい。第１の金属膜２をＮｉＰ合金めっき膜とした場合、ＮｉＰ合めっき金膜中のＰ含有率は、２．１重量％より大きく９．３重量％未満であるのが好ましい。これにより、第１の金属膜２の表面に、第２の金属膜３を構成する析出粒子が後述する寸法で析出されやすくなる。
　第２の金属膜３は、めっき処理によって第１の金属膜２の表面に析出された析出粒子で構成されている。第２の金属膜３は、電気めっき処理によって形成された金属膜であってもよいし、無電解めっき処理によって形成された金属膜であってもよい。また、第２の金属膜３は、無電解めっき処理によって形成された金属膜である場合、例えば、第１の金属膜２よりもイオン化傾向が小さい金属を含むめっき浴（置換めっき浴）、または第１の金属膜２の表面に金属析出を促進する物質を含むめっき浴（還元めっき浴）中の金属が析出してなる粒子で構成されていてもよい。
　第２の金属膜３は、例えば、Ａｇめっき膜やＡｕめっき膜であってもよい。第２の金属膜３の膜厚は、０．０３μｍ以上１．５μｍ未満であるのが好ましい。第２の金属膜３を形成するためのめっき処理で析出され当該第２の金属膜３を構成する析出粒子の直径（粒子径、以下、析出粒子サイズとする）は、１５ｎｍ以上６００ｎｍ未満であるのが好ましい。第２の金属膜３の膜厚および析出粒子サイズを上記寸法とすることにより、第２の金属膜３とＡｇ粒子を含有する接合層４との接合強度を高くすることができる。具体的には、第２の金属膜３は、析出粒子サイズに比例した膜厚となる。例えば、第２の金属膜３を形成するためのめっき処理を５分間行った場合、析出粒子サイズ０．０７μｍの析出粒子が析出し、膜厚０．１μｍの第２の金属膜３が形成される。Ａｇ粒子を含有する接合層４の詳細な条件については後述する。
　次に、図１に示す電子部品１０を用いて作製されたパッケージ構造の半導体装置について説明する。図２は、パッケージ構造の半導体装置の要部を示す断面図である。半導体チップ２０の表面には、図示しないおもて面電極（図１に示す導電部１）が設けられている。このおもて面電極には、おもて面電極と金属板５との接合強度を強固にするために、例えば無電解めっき法により第１の金属膜２および第２の金属膜３が成膜されている（図１参照）。
　金属板５の最表面には、Ａｕ膜またはＡｇ膜が成膜されている。金属板５の一端は、Ａｇ粒子を含有する接合層２１を介して回路パターン部２４に接合されている。金属板５の他端は、Ａｇ粒子を含有する接合層４を介して半導体チップ２０のおもて面電極に接合されている。絶縁基板２３表面の回路パターン部２４と半導体チップ２０のおもて面電極とは、金属板５により電気的に接続されている。
　半導体チップ２０の裏面には、図示しない裏面電極が設けられている。この裏面電極には、例えばスパッタ処理によりＡｕ膜またはＡｇ膜が成膜されている。半導体チップ２０の裏面電極は、Ａｇ粒子を含有する接合層２２を介して、支持基板である絶縁基板２３の表面に設けられた回路パターン部２４に接合されている。回路パターン部２４の最表面には、Ａｕ膜またはＡｇ膜が成膜されている。
　絶縁基板２３の裏面は、例えばＣｕからなる金属板（Ｃｕ板）２５のおもて面に接合されている。Ｃｕ板２５の裏面は、ベース部材２６のおもて面に接合されている。絶縁基板２３とＣｕ板２５との接合、およびＣｕ板２５とベース部材２６との接合は、例えば、Ａｇ粒子を含有する接合層（不図示）を介して行なわれてもよい。Ｃｕ板２５の最表面には、例えば、Ａｕ膜またはＡｇ膜が成膜されている。ベース部材２６は、熱伝導率の高い材料からなる。
　次に、図１に示す電子部品１０の製造方法について説明する。図３は、実施の形態にかかる電子部品の製造方法について示すフローチャートである。電子部品１０を作製するにあたって、半導体ウエハに設けられた導電部１の表面にめっき処理（ステップＳ６）を行う前に、ステップＳ１～Ｓ５に示すめっき前処理を行う。そして、めっき処理（ステップＳ６，Ｓ７）を行った後、半導体ウエハをダイシングして各半導体チップ２０に切断する。その後、半導体チップ２０のおもて面に設けられためっき膜の表面に、Ａｇ粒子を含有する接合層４を介して金属板５を接合する（ステップＳ８，Ｓ９）。
　具体的には、図３に示すように、めっき前処理においては、まず、半導体ウエハに脱脂処理を行う（ステップＳ１）。次に、エッチングによって、半導体ウエハの表面に付着するパーティクルや有機物、酸化膜を除去する（ステップＳ２）。ステップ２の処理後に、例えば硝酸を用いて半導体ウエハを酸洗浄し、ステップ２の処理によって半導体ウエハ表面に生じた不溶性のエッチング残渣を除去してもよい。
　次に、ジンケート（亜鉛置換）処理（第１のジンケート処理）を行い、半導体ウエハのおもて面の、後の工程で成膜される第１の金属膜２との密着性を向上させる（ステップＳ３）。次に、例えば硝酸を用いて半導体ウエハを酸洗浄し、ステップＳ３で半導体ウエハの表面に形成した置換亜鉛層を除去する（硝酸剥離、ステップＳ４）。次に、再度ジンケート処理（第２のジンケート処理）を行い、半導体ウエハのおもて面の、後の工程で成膜される第１の金属膜２との密着性を向上させることで、めっき前処理を終了する（ステップＳ５）。ステップＳ１～Ｓ５の各処理の間には、それぞれ導電部１の表面を水洗する処理が行われる。その後、半導体ウエハをダイシングし、個々の半導体チップ２０に切断する。
　このようなめっき前処理をした後にＮｉＰ合金めっき処理を行い、導電部１の表面に、第１の金属膜２として例えばＮｉＰ合金めっき膜を形成する（ステップＳ６）。具体的には、ステップＳ６においては、例えば、導電部１が形成された半導体チップ２０を治具によって固定し、ＮｉＰを主成分とする無電解めっき浴中に回転させながら投入する。ここで、無電解めっき処理の処理条件は、例えば、浴温７０℃以上９５℃以下、ｐＨ４以上ｐＨ５以下とするのが好ましい。
　めっき膜の膜厚は、無電解めっき浴の浴温、ｐＨおよびめっき時間に依存する。ステップＳ６においては、例えば、めっき時間を５分以上６０分以下に設定するのがよい。これにより、ＮｉＰ合金めっき膜の膜厚を０．８μｍより大きく１０μｍ以下とし、ＮｉＰ合金めっき膜中のＰ含有率を２．１重量％より大きく９．３重量％未満とすることができる。ここでは、ＮｉＰ合金めっき膜を形成する場合を例に説明するが、第１の金属膜２として上述した他のＮｉＰ合金を形成する場合にも同様の方法で形成することができる。
　次に、半導体チップ２０を水洗した後、例えば置換型Ａｇめっき処理を行い、第１の金属膜２の表面に、第２の金属膜３として例えばＡｇめっき膜を形成する（ステップＳ７）。ステップＳ７において置換型Ａｇめっき処理によって第２の金属膜３を形成する場合、第１の金属膜２よりもイオン化傾向が小さい金属を含むめっき浴に、第１の金属膜２が形成された半導体チップ２０を浸漬する。例えば、第１の金属膜２としてＮｉＰ合金めっき膜が成膜された半導体チップ２０を治具によって固定し、Ａｇを主成分とする無電解めっき浴中に回転させながら投入する。めっき浴中の金属よりもイオン化傾向の高い材料からなる第１の金属膜２がめっき浴中に溶け出す。めっき浴中のＡｇイオンは、めっき浴中に溶け出した第１の金属膜２から電子を受け取り、Ａｇ粒子となって第１の金属膜２の表面に析出する。これにより、第１の金属膜２の表面に、Ａｇ粒子が析出されてなる第２の金属膜３が形成される。ここで、無電解めっき処理の処理条件は、例えば、浴温２０℃以上５０℃以下、ｐＨ１以下とするのが好ましい。
　めっき膜の膜厚およびめっき膜の析出粒子サイズは、上述したように比例関係にあり、かつ浴温およびめっき時間に依存する。ステップＳ７において、例えば、めっき浴の浴温を２５℃とした場合にはめっき時間を１分以上３０分以下とし、また、めっき浴の浴温を５０℃とした場合にはめっき時間を３０秒以上５分以下とするのがよい。これにより、Ａｇめっき膜の析出粒子サイズを１５ｎｍ以上６００ｎｍ未満とすることができ、Ａｇめっき膜の膜厚を０．０３μｍ以上１．５μｍ未満とすることができる。ここでは、Ａｇめっき膜を形成する場合を例に説明するが、第２の金属膜３としてＡｕめっき膜を形成する場合も同様の方法で形成することができる。
　ステップＳ７の処理の後に、Ａｇめっき膜の耐食性を向上させるために、半導体チップ２０を変色防止剤に浸漬する処理（以下、変色防止処理とする）を行ってもよい。変色防止剤として、例えば、ベンゾトリアゾール、２－メルカプトベンゾチアゾール、チオフェノール、ラウリルメルカプタン、チオナフトール、チオアンスラノール等を成分とする溶液を用いてもよい。
　次に、第２の金属膜３の表面に、Ａｇ粒子を含有するペースト状の導電性組成物を塗布する（ステップＳ８）。次に、Ａｇ粒子を含有するペースト状の導電性組成物の表面に金属板５を置いた後に、当該導電性組成物を加熱または加熱しながら加圧することにより、Ａｇ粒子を含む導電性組成物を焼結してＡｇ粒子を含有する接合層４を形成し、第２の金属膜３の表面に金属板５を接合する（ステップＳ９）。これにより、電子部品１０が完成する。
　ステップＳ７においては、上述した範囲内の膜厚および析出粒子サイズで第２の金属膜３を形成することができればよく、例えば置換型Ａｇめっき処理に代えて、還元型Ａｇめっき処理を行ってもよい。還元型Ａｇめっき処理によって第２の金属膜３を形成する場合、第１の金属膜２が形成された半導体チップ２０を、第１の金属膜２の表面に金属析出を促進する物質（還元剤）を含むめっき浴に浸漬する。めっき浴中のＡｇイオンは、めっき浴中で溶解した還元剤から電子を受け取り、Ａｇ粒子となって第１の金属膜２の表面に析出する。
　ステップＳ８において、Ａｇ粒子を含有するペースト状の導電性組成物として、例えば、Ａｇ化合物、カルボン酸類、アミン類、アルコール類のうちの１種類以上を含む混合物からなり、任意選択の溶媒を含有する材料を用いるのがよい。また、Ａｇ粒子を含有するペースト状の導電性組成物は、加熱により有機物を分解させ、Ａｇ粒子同士を焼結させることで金属結合を得ることができる材料であるのがよい。
　ここで、Ａｇ化合物は、酸化銀（Ｉ）、酸化銀（ＩＩ）、酢酸銀、硝酸銀、安息香酸銀、臭素酸銀、臭化銀、炭酸銀、塩化銀、クエン酸銀、フッ化銀、ヨウ素酸銀、ヨウ化銀、乳酸銀、亜硝酸銀、過塩素酸銀、リン酸銀、硫酸銀および硫化銀などであってよい。
　カルボン酸を含む化合物として、アルキルカルボン酸を用いてもよい。具体的には、例えば、ブタン酸、ペンタン酸、ヘキサン酸、ヘプタン酸、オクタン酸、ノナン酸、デカン酸、ウンデカン酸、ドデカン酸、トリデカン酸、テトラデカン酸、ペンタデカン酸、ヘキサデカン酸、ヘプタデカン酸、オクタデカン酸、ノナデカン酸、ナノデカン酸、イコサン酸を用いてもよい。また、１級カルボン酸型に限らず、２級カルボン酸型、３級カルボン酸型、ジカルボン酸、および環状型の構造を有するカルボキシル化合物を用いてもよい。
　アミノ基を含む化合物として、アルキルアミンを用いてもよい。具体的には、例えば、ブチルアミン、ペンチルアミン、ヘキシルアミン、ヘプチルアミン、オクチルアミン、ノニルアミン、デシルアミン、ウンデシルアミン、ドデシルアミン、トリデシルアミン、テトラデシルアミン、ペンタデシルアミン、ヘキサデシルアミン、ヘプタデシルアミン、オクタデシルアミン、ノナデシルアミン、イコデシルアミンを用いてもよい。また、アミノ基を有する化合物は、分岐構造を有していてもよい。また、１級アミン型に限らず、２級アミン型、３級アミン型を用いてもよい。
　ヒドロキシ基を含む化合物として、アルキルアルコールを用いてもよい。具体的には、例えば、エタノール、プロパノール、ブチルアルコール、ペンチルアルコール、ヘキシルアルコール、ヘプチルアルコール、オクチルアルコール、オキクチルアルコール、ノニルアルコール、デシルアルコール、ウンデシルアルコール、ドデシルアルコール、タビデシルアルコール、トリデシルアルコール、テトラデシルアルコール、ペンタデシルアルコール、ヘキサデシルアルコール、ヘプタデシルアルコール、オクタデシルアルコール、ノナデシルアルコール、イコシルアルコールを用いてもよい。また、１級アルコール型に限らず、エチレングリコールなどの２級アルコール型、トリエチレングリコールなどの３級アルコール型、アルカンジオール、および環状型の構造を有するアルコール化合物を用いてもよい。また、クエン酸、アスコルビン酸など４つのヒドロキシ基を有する化合物を用いてもよい。
　Ａｇ粒子を含有するペースト状の導電性組成物に含有される溶媒として、導電性組成物を生成後すぐに用いる場合、メタノール、エタノール、プロパノール、エチレングリコール、トリエチレングリコール、テルピネオール、テンピネオールなどを用いてもよい。導電性組成物を生成後に長期間保管する場合、水、ヘキサン、テトラヒドロフラン、トルエン、シクロヘキサン、ミリスチルアルコールなど、常温での還元作用が弱い材料を用いるのが好ましい。
　Ａｇ化合物と上述した有機物との組み合わせは、これらを混合することによりＡｇ粒子を析出することができる材料の組み合わせであればよい。好ましくは、接合用材料としての保存性の観点から、常温でＡｇ粒子を生成しない組み合わせであるのがよい。
　Ａｇ粒子を含有するペースト状の導電性組成物の塗布方法として、インクジェット法により微細なノズルからペースト状の導電性組成物を噴出させて導電部１の表面のみに塗布する方法や、導電部１の表面を露出する開口部を有するメタルマスクや、メッシュ状のマスクを用いて導電部１の表面のみに導電性組成物を塗布する方法、ディスペンサーを用いて導電部１の表面のみに導電性組成物を塗布する方法を適用してもよい。
　半導体チップ２０の表面に形成された第２の金属膜３と金属板５とを接合する時の処理条件は、例えば、１５０℃より高く４５０℃未満の温度で加熱しながら、無加圧または加圧により接合するのがよい。具体的には、２００℃から３５０℃で加熱することが好ましい。さらに、０．２５ＭＰａ以上１０ＭＰａ以下の圧力で加圧することが好ましい。これにより、Ａｇ粒子を含有するペースト状の導電性組成物が焼結し、高い接合強度および優れた耐熱性、放熱性を有するＡｇ粒子を含有する接合層４を形成することができる。
　また、第１の金属膜２と第２の金属膜３との間にパラジウム（Ｐｄ）層を形成してもよい。第１の金属膜２と第２の金属膜３との間に設けたＰｄ層によって第１の金属膜２と第２の金属膜３との密着性を向上させることができるからである。この場合、第１の金属膜２の表面にめっき処理によってＰｂ層を成膜した後、Ｐｂ層の表面に上述しためっき処理によって第２の金属膜３を成膜することで、第１の金属膜２、Ｐｂ層および第２の金属膜３を順に積層することができる。
　以上、説明したように、実施の形態によれば、半導体チップ２０上に設けられた導電部１に、上述した条件を有する第１の金属膜２および第２の金属膜３を積層し、第２の金属膜３の表面にＡｇ粒子を含有する接合層４を介して金属板５を接合する。これにより、従来よりも接合強度の高い電子部品１０を形成することができる。
　また、第１の金属膜２を上述した条件で形成することで、第２の金属膜３との密着性のよい第１の金属膜２を形成することができる。このため、第２の金属膜３を形成するための置換型Ａｇめっき処理において、第１の金属膜２の表面にＡｇ粒子を析出しやすくすることができる。これにより、上述した範囲内の膜厚および析出粒子サイズを有する第２の金属膜３を形成することができる。また、Ａｇ粒子を含有する接合層４との密着性のよい第２の金属膜３を形成することができる。したがって、第２の金属膜３とＡｇ粒子を含有する接合層４との接続強度を、はんだ接合によって接合する場合（図１１参照）に比べて同程度または高くすることができる。
　また、第２の金属膜３と金属板５とをＡｇ粒子を含有する接合層４を介して接合することによって、Ａｇ粒子を含有する接合層４のもつ高い融点（約９６０℃程度）、熱伝導度（１００Ｗ／ｍ・Ｋ以上３００Ｗ／ｍ・Ｋ以下）、および電気抵抗（１μΩｃｍ以上３μΩｃｍ以下）という特性を備えた電子部品１０を作製することができる。これにより、耐熱性が高く、放熱性が高い電子部品１０を作製することができる。
（実施例１）
　次に、第２の金属膜３とＡｇ粒子を含有する接合層４との接合強度について検証した。図４は、本発明にかかる電子部品の接合強度について示す図表である。図４中の「－」は、その欄に示す処理を行っていないことを示す。実施の形態に従い、無電解めっき処理条件および接合時の加熱、加圧条件を種々変更して、半導体チップ２０のおもて面に第１の金属膜２および第２の金属膜３を形成し、第２の金属膜３の表面にＡｇ粒子を含有する接合層４を介して金属板５を接合することによって４つの電子部品１０を作製した（以下、第１～４の試料とする）。
　第１～４の試料においては、第１の金属膜２として、ＮｉＰ合金めっき膜を形成した。第２の金属膜３として、Ａｇめっき膜またはＡｕめっき膜を形成した。そして、第１の金属膜２および第２の金属膜３の膜厚、第２の金属膜３の析出粒子サイズ、ＮｉＰ合金めっき膜中のＰ濃度を測定した。その後、Ａｇ粒子を含有する接合層４を介して第２の金属膜３と金属板５とを接合し、第２の金属膜３とＡｇ粒子を含有する接合層４との接合強度を検証した。
　比較として、無電解めっき処理条件および接合時の加熱、加圧条件を上記第１～４の試料と異なる条件として、７つの電子部品を作製した（以下、第１～７比較例とする）。第１～７比較例のそれ以外の構成は、第１～４の試料と同様である。第１～４の試料および第１～７比較例の詳細な製造方法については後述する。
　第１の金属膜２および第２の金属膜３の膜厚は、第１の金属膜２および第２の金属膜３として形成しためっき膜の断面を研磨した後、電界放出型走査型電子顕微鏡（ＦＥ－ＳＥＭ）にて測定した。第２の金属膜３の析出粒子サイズは、電界放出型走査型電子顕微鏡（ＦＥ－ＳＥＭ）にて測定した。Ｎｉ合金めっき膜中のＰ濃度は、蛍光Ｘ線膜厚測定器（ＸＲＦ）にて測定した。
　Ａｇめっき膜（第２の金属膜３）とＡｇ粒子を含有する接合層４との接合強度は、次のように測定した。まず、Ｎｉ／Ａｇめっきを施したＣｕピンを用意した。ここで、Ｃｕピンは、金属板５に相当する。次に、第２の金属膜３の表面にＡｇ粒子を含有するペースト状の導電性組成物を塗布した後、この導電性組成物上にＣｕピンを置いた。次に、Ａｇ粒子を含有するペースト状の導電性組成物を焼結してＡｇ粒子を含有する接合層４を形成し、第２の金属膜３の表面に、Ａｇ粒子を含有する接合層４を介してＣｕピンを接合した。次に、第２の金属膜３とＡｇ粒子を含有する接合層４との接合強度を引張り破壊試験にて測定をした。
　以下に、第１～４の試料の製造方法について詳細に説明する。本発明は、その要旨を超えない限り第１～４の試料に限定されるものではない。
・第１の試料
　まず、第１の試料について説明する。６ｉｎｃｈのＳｉウエハの一方の主面（以下、おもて面とする）に、スパッタ法によりＡｌ－Ｓｉ合金膜（導電部１）を成膜した。Ａｌ－Ｓｉ合金膜の厚さを５μｍとした。次に、Ｓｉウエハを縦１０ｍｍ、横１０ｍｍに切り出し、めっき用基板（半導体チップ２０）とした。次に、めっき用基板にめっき前処理を行った。
　めっき用基板へのめっき前処理は、次のように実施した。まず、脱脂処理を１分間行った。脱脂処理においては、被めっき物（めっき用基板）表面から有機物質や無機物質による汚染を除去するとともに、めっき液と、被めっき物のおもて面電極が形成される側の面（以下、おもて電極面とする）との濡れ性を向上させるための脱脂処理液（前処理液）を用いた。次に、エッチング処理を５０秒間行った。エッチング処理においては、おもて電極面に固着している酸化物を除去するためのエッチング液（前処理液）を用いた。
　次に、硝酸を用いて酸洗浄を３０秒間行った。次に、第１のジンケート処理を１５秒間行った。第１のジンケート処理においては、亜鉛塩を含み、水酸化ナトリウムを主成分とするアルカリ溶液で、おもて電極面の酸化物を除去するとともに、アルミニウムを亜鉛に置換し、おもて電極面に亜鉛膜を形成するジンケート処理液（置換亜鉛めっき浴）を用いた。次に、硝酸を用いて置換亜鉛層を除去する処理（硝酸剥離）を１分間行った。次に、第１のジンケート処理と同様のジンケート処理液を用いて、第２のジンケート処理を４０秒間行い、めっき前処理を終了した。
　次に、ＮｉＰ合金めっき処理によって、めっき用基板の導電部の表面に、Ｎｉ合金めっき膜（第１の金属膜２）を形成した。無電解ＮｉＰ合金めっき処理は、次亜リン酸を還元剤とするＮｉめっき液（Ｎｉめっき浴）を用いて、浴温８０℃、ｐＨ４．５の処理条件で行った。次に、置換型Ａｇめっき処理により、第１の金属膜２の表面に、Ａｇめっき膜（第２の金属膜３）を形成した。置換型Ａｇめっき処理のめっき時間を５分間とした。置換型Ａｇめっき処理は、銀イオンの供給源として、アルカンスルホン酸銀を使用した置換Ａｇめっき液（Ａｇめっき浴）を用いて、浴温２５℃、ｐＨ１．０以下の処理条件で行った。
　次に、第２の金属膜３に変色防止処理を行った。変色防止処理は、チオール基を含む溶液でチオール基がＡｇ活性部に優先的に吸着することでＡｇの変色を防止する後処理剤を用いて、浴温５０℃とし１分間行った。次に、第２の金属膜３の表面に、粒径がナノメートルオーダーのＡｇ粒子を有機溶剤のバインダー中に散在させたペースト状の導電性組成物（Ａｇ粒子接合材）を塗布した。ここでは、縦８ｍｍ、横８ｍｍの矩形状の開口部を有するメタルマスクを用いた。
　その後、Ａｇ粒子を含有するペースト状の導電性組成物上にＮｉ／Ａｇめっきを施したＣｕピンを置き、２５０℃で加熱しながら１０ＭＰａの圧力で加圧した。これにより、Ａｇ粒子を含有するペースト状の導電性組成物を焼結してＡｇ粒子を含有する接合層４となり、第２の金属膜３の表面にＡｇ粒子を含有する接合層４を介してＣｕピンが接合された。
　その結果、図４に示すように、第１の金属膜２の膜厚およびめっき膜中のＰ濃度（以下、単にＰ濃度とする）は、それぞれ５．０μｍおよび７．１ｗｔ．％であった。第２の金属膜３の膜厚および析出粒子サイズは、それぞれ０．１μｍおよび７０ｎｍであった。第２の金属膜３とＡｇ粒子を含有する接合層４との接合強度（図中の引張り強度欄に記載、以下、第２～４の試料、第１～７の比較例においても同様）は、６１．１ＭＰａであった。
・第２の試料
　次に、第２の試料について説明する。第２の試料の作製においては、ＮｉＰ合金めっき処理のめっき時間を、第１の試料作製時の２倍の時間とした。置換型Ａｇめっき処理のめっき時間を、第１の試料作製時の６倍の時間とした。Ａｇ粒子を含有する接合層４を、３５０℃で加熱することで形成した。このとき、無加圧（圧力０ＭＰａ）とした。それ以外の作製方法および作製条件は、第１の試料作製と同様である。
　その結果、図４に示すように、第１の金属膜２の膜厚およびＰ濃度は、それぞれ１０μｍおよび６．９ｗｔ．％であった。第２の金属膜３の膜厚および析出粒子サイズは、それぞれ０．５μｍおよび１６０ｎｍであった。第２の金属膜３とＡｇ粒子を含有する接合層４との接合強度は、４５．５ＭＰａであった。
・第３の試料
　次に、第３の試料について説明する。第３の試料の作製においては、第２の金属膜３の表面に塗布したＡｇ粒子を含有するペースト状の導電性組成物を２００℃で加熱しながら５ＭＰａの圧力で加圧し、第２の金属膜３とＣｕピンとを接合した。それ以外の作製方法および作製条件は、第１の試料作製と同様である。
　その結果、図４に示すように、第１の金属膜２の膜厚およびＰ濃度は、それぞれ５．２μｍおよび７．０ｗｔ．％であった。第２の金属膜３の膜厚および析出粒子サイズは、それぞれ０．１μｍおよび７０ｎｍであった。第２の金属膜３とＡｇ粒子を含有する接合層４との接合強度は、４１．１ＭＰａであった。
・第４の試料
　次に、第４の試料について説明する。第４の試料の作製においては、置換Ａｕめっき処理を、金イオンの供給源として亜硫酸金ナトリウムを使用した置換Ａｕめっき浴（Ａｕめっき液）を用いて、浴温７５℃、ｐＨ７．３の処理条件で行った。それ以外の作製方法および作製条件は、第１の試料作製と同様である。
　その結果、図４に示すように、第１の金属膜２の膜厚およびＰ濃度は、それぞれ５．１μｍおよび７．１ｗｔ．％であった。第２の金属膜３の膜厚および析出粒子サイズは、それぞれ０．０３μｍおよび１５ｎｍであった。第２の金属膜３とＡｇ粒子を含有する接合層４との接合強度は、５３．２ＭＰａであった。
　以下に、第１～７比較例の製造方法について詳細に説明する。第１～７比較例においては、第１～４の試料の第１の金属膜２と比較する金属膜としてＮｉＰ合金めっき膜を形成した。第１～４の試料の第２の金属膜３と比較する金属膜としてＡｇめっき膜を形成した。
・第１の比較例
　次に、第１の比較例について説明する。第１の比較例の作製においては、ＮｉＰ合金めっき処理のめっき時間を、第１の試料作製時の１／１０の時間とした。それ以外の作製方法および作製条件は、第１の試料作製と同様である。
　その結果、図４に示すように、ＮｉＰ合金めっき膜の膜厚およびＰ濃度は、０．８μｍおよび７．０ｗｔ．％であった。また、第１の比較例では、ＮｉＰ合金めっき膜の表面にＡｇめっき膜を成膜することができなかった（図４中「×」で記載）。その理由は、ＮｉＰ合金めっき膜の膜厚が薄いため、置換型Ａｇめっき処理中にＮｉＰ合金めっき膜が溶解されることで導電部（例えばＡｌ素地）の表面が露出するからであると推測される。
・第２の比較例
　次に、第２の比較例について説明する。第２の比較例の作製においては、ＮｉＰ合金めっき処理を、次亜リン酸を還元剤とするＰ濃度が約９ｗｔ．％のめっき膜が得られるＮｉめっき液を用いて行った。それ以外の作製方法および作製条件は、第１の試料作製と同様である。
　その結果、図４に示すように、ＮｉＰ合金めっき膜の膜厚およびＰ濃度は、それぞれ４．９μｍおよび９．３ｗｔ．％であった。また、第２の比較例では、ＮｉＰ合金めっき膜の表面にＡｇめっき膜を成膜することができなかった（図４中「×」で記載）。その理由は、ＮｉＰ合金めっき膜のＰ濃度が高いため、ＮｉＰ合金めっき膜の耐食性が高く、めっき浴中のＡｇの還元反応が正常に進行しないことで、Ａｇめっき膜が均一に形成されなかったからであると推測される。
・第３の比較例
　次に、第３の比較例について説明する。第３の比較例のＮｉＰ合金めっき処理においては、次亜リン酸を還元剤とするＰ濃度が約２ｗｔ．％のめっき膜が得られるＮｉめっき液を用いた。それ以外の作製方法および作製条件は、第１の試料作製と同様である。
　その結果、図４に示すように、ＮｉＰ合金めっき膜の膜厚およびＰ濃度は、それぞれ４．９μｍおよび２．１ｗｔ．％であった。Ａｇめっき膜の膜厚および析出粒子サイズは、それぞれ０．１μｍおよび１５０ｎｍであった。また、第３の比較例では、ＣｕピンをＡｇめっき膜に接合することができなかった（図４中において０ＭＰａと記載）。その理由は、ＮｉＰ合金めっき膜のＰ濃度が低いため、Ａｇめっき膜となる析出粒子が過剰に析出されたからであると推測される。
・第４の比較例
　次に、第４の比較例について説明する。第４の比較例の作製においては、置換型Ａｇめっき処理のめっき時間を、第１の試料作製時の２０倍のめっき時間とした。それ以外の作製方法および作製条件は、第１の試料作製と同様である。
　その結果、図４に示すように、ＮｉＰ合金めっき膜の膜厚およびＰ濃度は、それぞれ５．２μｍおよび７．０ｗｔ．％であった。Ａｇめっき膜の膜厚および析出粒子サイズは、それぞれ１．５μｍおよび６００ｎｍであった。Ａｇめっき膜とＡｇ粒子を含有する接合層との接合強度は、１３．８ＭＰａであった。
・第５の比較例
　次に、第５の比較例について説明する。第５の比較例の作製においては、Ａｇめっき膜の表面に塗布したＡｇ粒子を含有するペースト状の導電性組成物を１５０℃で加熱しながら１０ＭＰａの圧力で加圧し、第２の金属膜３とＣｕピンとを接合した。それ以外の作製方法および作製条件は、第１の試料作製と同様である。
　その結果、図４に示すように、ＮｉＰ合金めっき膜の膜厚およびＰ濃度は、それぞれ５．０μｍおよび６．９ｗｔ．％であった。Ａｇめっき膜の膜厚および析出粒子サイズは、それぞれ０．１μｍおよび７０ｎｍであった。Ａｇめっき膜とＡｇ粒子を含有する接合層との接合強度は、１４．９ＭＰａであった。
・第６の比較例
　次に、第６の比較例について説明する。第６の比較例の作製においては、Ａｇめっき膜の表面に塗布したＡｇ粒子を含有するペースト状の導電性組成物を４５０℃で加熱しながら１０ＭＰａの圧力で加圧し、第２の金属膜３とＣｕピンとを接合した。それ以外の作製方法および作製条件は、第１の試料作製と同様である。
　その結果、図４に示すように、ＮｉＰ合金めっき膜の膜厚およびＰ濃度は、それぞれ５．０μｍおよび６．９ｗｔ．％であった。Ａｇめっき膜の膜厚および析出粒子サイズは、それぞれ０．１μｍおよび７０ｎｍであった。Ａｇめっき膜とＡｇ粒子を含有する接合層との接合強度は、１５．５ＭＰａであった。
・第７の比較例
　次に、第７の比較例について説明する。第７の比較例の作製においては、Ａｇめっき膜とＣｕピンとをはんだ接合層によって接合した。具体的には、Ａｇめっき膜の表面にＳｎ－３．５ＡｇのＰｂフリーはんだを塗布して、Ｐｂフリーはんだ上にＣｕピンを置いた後、水素（Ｈ2）雰囲気の熱処理炉にて温度２８０℃で加熱することではんだ付けを行った。
　その結果、図４に示すように、ＮｉＰ合金めっき膜の膜厚およびＰ濃度は、それぞれ５．１μｍおよび７．０ｗｔ．％であった。Ａｇめっき膜の膜厚および析出粒子サイズは、それぞれ０．１μｍおよび７０ｎｍであった。Ａｇめっき膜とＡｇ粒子を含有する接合層との接合強度は、４０．５ＭＰａであった。
　上述した第１～４の試料および第１～７の比較例が示す結果より、第１～４の試料は、第７の比較例として作製した従来の電子部品（図１１参照）に比べて、第２の金属膜３とＡｇ粒子を含有する接合層４との接合強度が同程度または高いことがわかった。一方、第１～６の比較例は、第２の金属膜３となるＡｇめっき膜を形成することができない、または第７の比較例として作製した従来の電子部品に比べて、Ａｇめっき膜とＡｇ粒子を含有する接合層４との接合強度が低い。
　これにより、第１の金属膜２の膜厚を、０．８μｍより大きく１０μｍ以下とすることが好ましいことがわかった。第１の金属膜２中のＰ含有率を、２．１重量％より大きく９．３重量％未満とすることが好ましいことがわかった。第２の金属膜３の膜厚を、０．０３μｍ以上１．５μｍ未満とすることが好ましいことがわかった。第２の金属膜３の析出粒子サイズを、１５ｎｍ以上６００ｎｍ未満とすることが好ましいことがわかった。第２の金属膜３と金属板５とを接合する時の加熱温度は、１５０℃より高く４５０℃未満であることが好ましいことがわかった。
（実施例２）
　次に、第２の金属膜３の膜厚および析出粒子サイズについて検証した。図５，６は、実施の形態にかかる電子部品を構成する金属膜を模式的に示す平面図である。また、図７は、実施の形態にかかる電子部品を構成する金属膜を模式的に示す断面図である。また、図８は、図７に示す金属膜の一部を拡大した断面図である。まず、上述した実施例１と同様に、第１，２の試料を作製した。具体的には、第１の試料においては、５分間の置換型Ａｇめっき処理によって第２の金属膜３を形成している。第２の試料においては、３０分間の置換型Ａｇめっき処理によって第２の金属膜３を形成している。
　そして、走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）によって、各試料の第２の金属膜３の表面を観察した。図５には、第１の試料の第２の金属膜３を、半導体チップ２０の主面に垂直な方向から観察したときの析出粒子の概念図を示す。また、図６には、第２の試料の第２の金属膜３を、半導体チップ２０の主面に垂直な方向から観察したときの析出粒子の概念図を示す。また、図７，８には、第１の試料を、半導体チップ２０の主面に平行な方向から観察したときの第１，２の金属膜２，３の概念図を示す。
　図５，６に示すように、置換型Ａｇめっき処理のめっき時間が長いほど、第２の金属膜３の析出粒子サイズが大きくなった。このときの第１，２の試料における第２の金属膜３の膜厚は、それぞれ７０ｎｍおよび１６０ｎｍである（図４参照）。
　また、図７に示すように、導電部１となるアルミニウム電極３１の表面に、第１の金属膜２としてＮｉＰ合金めっき膜３２、および第２の金属膜３としてＡｇめっき膜３３を成膜することができた。また、図８に示すように、第１の試料の第２の金属膜３の膜厚は、０．１μｍであった。図示省略するが、第２の試料の第２の金属膜３の膜厚は、０．５μｍであった。つまり、第２の金属膜３の膜厚は、第２の金属膜３を構成する析出粒子サイズに比例して厚くなった。
　そこで、第２の金属膜３の膜厚および析出粒子サイズと、置換型Ａｇめっき処理のめっき時間との関係について検証した。具体的には、置換型Ａｇめっき処理のめっき時間を３分間から１００分間の間で種々変更して第２の金属膜３を形成し、各めっき時間における第２の金属膜３の膜厚および析出粒子サイズを測定した。その結果を、次の図９，１０に示す。
　図９は、実施の形態にかかる電子部品を構成する金属膜の特性について示す特性図である。また、図１０は、実施の形態にかかる電子部品を構成する金属膜とめっき時間との関係について示す図表である。図１０に示すように、第２の金属膜３の膜厚および析出粒子サイズは、めっき時間が３分間の場合、それぞれ０．０５６μｍおよび０．０４μｍであった。めっき時間が５分間の場合、それぞれ０．１０１μｍおよび０．０７μｍであった。めっき時間が１０分間の場合、それぞれ０．１７５μｍおよび０．０９μｍであった。めっき時間が２０分間の場合、それぞれ０．３８μｍおよび０．１２μｍであった。めっき時間が３０分間の場合、それぞれ０．５３８μｍおよび０．１６μｍであった。めっき時間が４０分間の場合、それぞれ０．７４μｍおよび０．２μｍであった。めっき時間が１００分間の場合、それぞれ１．５μｍおよび０．６μｍであった。これらの測定結果を図示した図９より、第２の金属膜３の膜厚と析出粒子サイズとは比例関係にあることがわかった。
　以上において本発明では、第１の金属膜および第２の金属膜を無電解めっき処理によって形成する場合を例に説明しているが、上述した実施の形態に限らず、電気めっき処理によって第１の金属膜および第２の金属膜を形成してもよい。
　以上のように、本発明にかかる電子部品および電子部品の製造方法は、各部材を接合して電気的に接続する構成を有する電子部品などパッケージ構造の半導体装置に有用である。
　１　導電部
　２　第１の金属膜（Ｎｉ合金めっき膜）
　３　第２の金属膜（Ａｇめっき膜）
　４　Ａｇ粒子を含有する接合層
　５　金属板
　１０　電子部品
　２０　半導体チップ

Claims (25)

  1. 　半導体素子の表面に設けられた導電部と、
    　前記導電部の表面に設けられた第１の金属膜と、
    　前記第１の金属膜の表面に設けられた第２の金属膜と、
    　前記第２の金属膜の表面に設けられた、銀粒子を含有する接合層と、
    　を備え、
    　前記第２の金属膜の膜厚は、０．０３μｍ以上１．５μｍ未満であることを特徴とする電子部品。
  2. 　前記第２の金属膜は、１５ｎｍ以上６００ｎｍ未満の直径を有する粒子で構成されていることを特徴とする請求項１に記載の電子部品。
  3. 　前記第２の金属膜は、少なくとも銀または金を主成分とする材料からなることを特徴とする請求項１に記載の電子部品。
  4. 　前記第２の金属膜は、電気めっき膜または無電解めっき膜であることを特徴とする請求項１に記載の電子部品。
  5. 　前記導電部は、少なくとも銅またはアルミニウムを主成分とする材料からなることを特徴とする請求項１に記載の電子部品。
  6. 　前記第１の金属膜は、ニッケルおよびリンを主成分とする材料からなることを特徴とする請求項１に記載の電子部品。
  7. 　前記第１の金属膜は、ニッケル－リン、ニッケル－リン－タングステンまたはニッケル－リン－モリブデンからなることを特徴とする請求項６に記載の電子部品。
  8. 　前記第１の金属膜中のリン含有率は、２．１重量％より大きく９．３重量％未満であることを特徴とする請求項６に記載の電子部品。
  9. 　前記第１の金属膜の膜厚は、０．８μｍより大きく１０μｍ以下であることを特徴とする請求項１に記載の電子部品。
  10. 　前記第１の金属膜は、電気めっき膜または無電解めっき膜であることを特徴とする請求項１に記載の電子部品。
  11. 　前記接合層は、１５０℃より高く４５０℃未満の温度で加熱されるとともに、無加圧または加圧されて形成された焼結体であることを特徴とする請求項１～１０のいずれか一つに記載の電子部品。
  12. 　半導体ウエハの表面に設けられた導電部の表面に第１の金属膜を形成する工程と、
    　前記第１の金属膜の表面に、第２の金属膜を０．０３μｍ以上１．５μｍ未満の膜厚で形成する工程と、
    　前記第２の金属膜の表面に、銀粒子を含有する導電性材料を塗布する工程と、
    　熱処理によって前記導電性材料を焼結する工程と、
    　を含むことを特徴とする電子部品の製造方法。
  13. 　前記第２の金属膜は、１５ｎｍ以上６００ｎｍ未満の直径を有する粒子で構成されることを特徴とする請求項１２に記載の電子部品の製造方法。
  14. 　前記第２の金属膜は、前記第１の金属膜よりもイオン化傾向が小さい金属を含む溶液、または前記第１の金属膜の表面に金属析出を促進する物質を含む溶液に、前記第１の金属膜が形成された前記半導体ウエハを浸漬することで形成されることを特徴とする請求項１２に記載の電子部品の製造方法。
  15. 　前記第２の金属膜は、無電解めっき処理によって形成されることを特徴とする請求項１２に記載の電子部品の製造方法。
  16. 　前記第２の金属膜は、電気めっき処理によって形成されることを特徴とする請求項１２に記載の電子部品の製造方法。
  17. 　前記第２の金属膜は、少なくとも銀または金を主成分とする材料で形成されることを特徴とする請求項１２に記載の電子部品の製造方法。
  18. 　前記導電部は、少なくとも銅またはアルミニウムを主成分とする材料で形成されることを特徴とする請求項１２に記載の電子部品の製造方法。
  19. 　前記第１の金属膜は、ニッケルおよびリンを主成分とする材料で形成されることを特徴とする請求項１２に記載の電子部品の製造方法。
  20. 　前記第１の金属膜は、ニッケル－リン、ニッケル－リン－タングステンまたはニッケル－リン－モリブデンで形成されることを特徴とする請求項１９に記載の電子部品の製造方法。
  21. 　前記第１の金属膜は、２．１重量％より大きく９．３重量％未満のリン含有率で形成されることを特徴とする請求項１９に記載の電子部品の製造方法。
  22. 　前記第１の金属膜は、０．８μｍより大きく１０μｍ以下の膜厚で形成されることを特徴とする請求項１２に記載の電子部品の製造方法。
  23. 　前記第１の金属膜は、電気めっき処理または無電解めっき処理によって形成されることを特徴とする請求項１２に記載の電子部品の製造方法。
  24. 　前記熱処理において、１５０℃より高く４５０℃未満の温度で加熱することによって、前記導電性材料を焼結することを特徴とする請求項１２～２３のいずれか一つに記載の電子部品の製造方法。
  25. 　前記熱処理において、１５０℃より高く４５０℃未満の温度で加熱しながら加圧することによって、前記導電性材料を焼結することを特徴とする請求項１２～２３のいずれか一つに記載の電子部品の製造方法。
PCT/JP2012/056036 2011-03-10 2012-03-08 電子部品および電子部品の製造方法 WO2012121355A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013503618A JP5812090B2 (ja) 2011-03-10 2012-03-08 電子部品および電子部品の製造方法
CN2012800124520A CN103415918A (zh) 2011-03-10 2012-03-08 电子组件以及制造电子组件的方法
US14/019,780 US9627342B2 (en) 2011-03-10 2013-09-06 Electronic component and method of manufacturing electronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-053633 2011-03-10
JP2011053633 2011-03-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/019,780 Continuation US9627342B2 (en) 2011-03-10 2013-09-06 Electronic component and method of manufacturing electronic component

Publications (1)

Publication Number Publication Date
WO2012121355A1 true WO2012121355A1 (ja) 2012-09-13

Family

ID=46798308

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/056036 WO2012121355A1 (ja) 2011-03-10 2012-03-08 電子部品および電子部品の製造方法

Country Status (4)

Country Link
US (1) US9627342B2 (ja)
JP (1) JP5812090B2 (ja)
CN (1) CN103415918A (ja)
WO (1) WO2012121355A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015174334A1 (ja) * 2014-05-13 2015-11-19 カルソニックカンセイ株式会社 ビームリード、半導体装置、および、半導体装置の製造方法
JP2016072605A (ja) * 2014-09-30 2016-05-09 イサハヤ電子株式会社 半導体装置用接合材及びその製造方法
JPWO2014027418A1 (ja) * 2012-08-17 2016-07-25 富士電機株式会社 電子部品および電子部品の製造方法
JP2017511601A (ja) * 2014-03-26 2017-04-20 ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー 半導体素子への接続のための焼結可能な固化したペーストをそれぞれ有しているキャリアおよびクリップ、対応する焼結用ペースト、ならびに対応する製造方法および使用
JP2018125360A (ja) * 2017-01-30 2018-08-09 株式会社日本スペリア社 熱電変換モジュールおよびその製造方法
DE112022000219T5 (de) 2021-07-16 2023-08-17 Fuji Electric Co., Ltd. Halbleitervorrichtung

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6443104B2 (ja) * 2015-02-13 2018-12-26 株式会社村田製作所 コイル部品
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) * 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
JP2018006512A (ja) * 2016-06-30 2018-01-11 株式会社 日立パワーデバイス 半導体装置及び移動体
US10056842B2 (en) * 2016-09-12 2018-08-21 Semiconductor Components Industries, Llc Quasi-resonant valley lockout without feedback reference
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
JP6994644B2 (ja) * 2017-12-01 2022-01-14 パナソニックＩｐマネジメント株式会社 接合体と接合方法および接合材料
JP2019106419A (ja) * 2017-12-11 2019-06-27 三菱電機株式会社 半導体装置
US11287107B2 (en) 2018-02-14 2022-03-29 Ngk Spark Plug Co., Ltd. Optical wavelength conversion device
JP7075847B2 (ja) * 2018-08-28 2022-05-26 株式会社 日立パワーデバイス 半導体装置および電力変換装置
DE102020130638A1 (de) * 2019-12-11 2021-06-17 Infineon Technologies Ag Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263493A (ja) * 1994-03-18 1995-10-13 World Metal:Kk チップマウント方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5390080A (en) * 1993-05-03 1995-02-14 Motorola Tin-zinc solder connection to a printed circuit board of the like
JP3136390B2 (ja) * 1994-12-16 2001-02-19 株式会社日立製作所 半田接合方法及びパワー半導体装置
US6051879A (en) * 1997-12-16 2000-04-18 Micron Technology, Inc. Electrical interconnection for attachment to a substrate
JP3484367B2 (ja) 1999-01-29 2004-01-06 三菱電機株式会社 無電解めっき方法およびその前処理方法
JP4096671B2 (ja) 2002-09-19 2008-06-04 株式会社村田製作所 電子部品のめっき方法、及び電子部品
JP4048427B2 (ja) 2002-09-30 2008-02-20 株式会社村田製作所 電子部品の製造方法、及び電子部品
JP4192554B2 (ja) * 2002-10-25 2008-12-10 株式会社デンソー 多層回路基板の製造方法
JP4412072B2 (ja) 2003-10-09 2010-02-10 株式会社日立製作所 電子部品の実装方法，半導体モジュール及び半導体装置
US7393771B2 (en) 2004-06-29 2008-07-01 Hitachi, Ltd. Method for mounting an electronic part on a substrate using a liquid containing metal particles
JP2006059904A (ja) * 2004-08-18 2006-03-02 Toshiba Corp 半導体装置およびその製造方法
JP4650784B2 (ja) 2004-11-05 2011-03-16 株式会社村田製作所 電子部品、及びめっき方法
US20080266643A1 (en) * 2005-08-19 2008-10-30 National Institute Of Advanced Industrial Science And Technology Electrode for Reversible Color Change Display Device and Method of Producing the Same, and Reversible Color Change Display Device and Reversible Color Change Lighting Control Device
JP2007180059A (ja) 2005-12-26 2007-07-12 Toshiba Corp 光半導体装置とその製造方法
JP2008153470A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP5023710B2 (ja) * 2007-01-19 2012-09-12 株式会社日立製作所 半導体装置及びその製造方法
JP4737116B2 (ja) 2007-02-28 2011-07-27 株式会社日立製作所 接合方法
JP2009182209A (ja) * 2008-01-31 2009-08-13 Nissan Motor Co Ltd 半導体装置
JP2010050189A (ja) * 2008-08-20 2010-03-04 Hitachi Metals Ltd 接合材、半導体装置およびその製造方法
JP5156658B2 (ja) * 2009-01-30 2013-03-06 株式会社日立製作所 Ｌｓｉ用電子部材
CN101880873B (zh) * 2010-06-30 2011-12-07 原子高科股份有限公司 103Pd密封籽源源芯的制备工艺

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263493A (ja) * 1994-03-18 1995-10-13 World Metal:Kk チップマウント方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014027418A1 (ja) * 2012-08-17 2016-07-25 富士電機株式会社 電子部品および電子部品の製造方法
JP2017511601A (ja) * 2014-03-26 2017-04-20 ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー 半導体素子への接続のための焼結可能な固化したペーストをそれぞれ有しているキャリアおよびクリップ、対応する焼結用ペースト、ならびに対応する製造方法および使用
WO2015174334A1 (ja) * 2014-05-13 2015-11-19 カルソニックカンセイ株式会社 ビームリード、半導体装置、および、半導体装置の製造方法
JP2016072605A (ja) * 2014-09-30 2016-05-09 イサハヤ電子株式会社 半導体装置用接合材及びその製造方法
JP2018125360A (ja) * 2017-01-30 2018-08-09 株式会社日本スペリア社 熱電変換モジュールおよびその製造方法
DE112022000219T5 (de) 2021-07-16 2023-08-17 Fuji Electric Co., Ltd. Halbleitervorrichtung

Also Published As

Publication number Publication date
US20140001636A1 (en) 2014-01-02
JPWO2012121355A1 (ja) 2014-07-17
JP5812090B2 (ja) 2015-11-11
CN103415918A (zh) 2013-11-27
US9627342B2 (en) 2017-04-18

Similar Documents

Publication Publication Date Title
JP5812090B2 (ja) 電子部品および電子部品の製造方法
CN1258816C (zh) 半导体装置及其制造方法
US9355987B2 (en) Electronic component and manufacturing method for electronic component
TWI663289B (zh) Film formation method
JP2011014556A (ja) 半導体装置とその製造方法
TW201618627A (zh) 用於產生焊接連接之方法
US20130140069A1 (en) Conductive bonding material, electronic component, and electronic device
CN103384448A (zh) 印刷电路板及表面处理方法
US20140076618A1 (en) Method of forming gold thin film and printed circuit board
JP7551497B2 (ja) 電子部品及び電子部品の製造方法
CN109326530A (zh) 将导体焊接到铝金属化物
JP7025603B1 (ja) 接合用組成物の製造方法
KR102320245B1 (ko) 니켈 도금 피막의 형성 방법
JP6347385B2 (ja) 銅材の接合方法
WO2021090893A1 (ja) 導電性パターン付構造体及びその製造方法
JP2010037603A (ja) 接続端子部およびその製造方法
TWI790062B (zh) 具備Ni電鍍皮膜之鍍敷結構體及含有該鍍敷結構體之引線框
JP6442688B2 (ja) 金属材の接合方法
WO2020208998A1 (ja) 半導体装置及びその製造方法
JP6267427B2 (ja) はんだ付け方法及び実装基板
JP2005163153A (ja) 無電解ニッケル置換金めっき処理層、無電解ニッケルめっき液、および無電解ニッケル置換金めっき処理方法
JP6025259B2 (ja) めっき物
US11127515B2 (en) Nanostructure barrier for copper wire bonding
JP2000012762A (ja) 耐食性に優れる電気電子機器用部品材料、及びその製造方法
JP2012235163A (ja) 電子部材ならびに電子部品とその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12754580

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013503618

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12754580

Country of ref document: EP

Kind code of ref document: A1