JPWO2014027418A1 - 電子部品および電子部品の製造方法 - Google Patents
電子部品および電子部品の製造方法 Download PDFInfo
- Publication number
- JPWO2014027418A1 JPWO2014027418A1 JP2014530426A JP2014530426A JPWO2014027418A1 JP WO2014027418 A1 JPWO2014027418 A1 JP WO2014027418A1 JP 2014530426 A JP2014530426 A JP 2014530426A JP 2014530426 A JP2014530426 A JP 2014530426A JP WO2014027418 A1 JPWO2014027418 A1 JP WO2014027418A1
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- electronic component
- film
- bonding
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims description 145
- 229910052751 metal Inorganic materials 0.000 claims abstract description 445
- 239000002184 metal Substances 0.000 claims abstract description 445
- 239000004065 semiconductor Substances 0.000 claims abstract description 181
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 154
- 239000002245 particle Substances 0.000 claims abstract description 110
- 239000010949 copper Substances 0.000 claims abstract description 97
- 229910052709 silver Inorganic materials 0.000 claims abstract description 55
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 51
- 239000004332 silver Substances 0.000 claims abstract description 51
- 229910052802 copper Inorganic materials 0.000 claims abstract description 37
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 29
- 238000007747 plating Methods 0.000 claims description 136
- 239000000463 material Substances 0.000 claims description 74
- 238000010438 heat treatment Methods 0.000 claims description 65
- 229910052782 aluminium Inorganic materials 0.000 claims description 24
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 24
- 239000004020 conductor Substances 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 238000004544 sputter deposition Methods 0.000 claims description 16
- 239000002244 precipitate Substances 0.000 claims description 12
- 238000007740 vapor deposition Methods 0.000 claims description 12
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 8
- 238000003825 pressing Methods 0.000 claims description 7
- 238000005245 sintering Methods 0.000 claims description 7
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 239000000758 substrate Substances 0.000 abstract description 70
- 230000017525 heat dissipation Effects 0.000 abstract description 15
- 230000007423 decrease Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 216
- 239000010931 gold Substances 0.000 description 88
- 230000000052 comparative effect Effects 0.000 description 68
- 239000000203 mixture Substances 0.000 description 44
- 238000005304 joining Methods 0.000 description 36
- 229910052737 gold Inorganic materials 0.000 description 34
- 229910000679 solder Inorganic materials 0.000 description 32
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 26
- 238000010586 diagram Methods 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 239000000853 adhesive Substances 0.000 description 14
- 230000001070 adhesive effect Effects 0.000 description 14
- 238000007772 electroless plating Methods 0.000 description 14
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 12
- 229920005989 resin Polymers 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- 229910018104 Ni-P Inorganic materials 0.000 description 8
- 229910018536 Ni—P Inorganic materials 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000009713 electroplating Methods 0.000 description 8
- -1 gold ions Chemical class 0.000 description 8
- 238000001556 precipitation Methods 0.000 description 8
- 239000002344 surface layer Substances 0.000 description 8
- NWONKYPBYAMBJT-UHFFFAOYSA-L zinc sulfate Chemical compound [Zn+2].[O-]S([O-])(=O)=O NWONKYPBYAMBJT-UHFFFAOYSA-L 0.000 description 8
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 6
- 239000011230 binding agent Substances 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 6
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 6
- 238000002844 melting Methods 0.000 description 6
- 230000008018 melting Effects 0.000 description 6
- 229910017604 nitric acid Inorganic materials 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- RGHNJXZEOKUKBD-SQOUGZDYSA-N D-gluconic acid Chemical compound OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C(O)=O RGHNJXZEOKUKBD-SQOUGZDYSA-N 0.000 description 4
- DHMQDGOQFOQNFH-UHFFFAOYSA-N Glycine Chemical compound NCC(O)=O DHMQDGOQFOQNFH-UHFFFAOYSA-N 0.000 description 4
- OFOBLEOULBTSOW-UHFFFAOYSA-N Malonic acid Chemical compound OC(=O)CC(O)=O OFOBLEOULBTSOW-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000011231 conductive filler Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000002105 nanoparticle Substances 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 238000010008 shearing Methods 0.000 description 4
- 239000010944 silver (metal) Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- BJEPYKJPYRNKOW-REOHCLBHSA-N (S)-malic acid Chemical compound OC(=O)[C@@H](O)CC(O)=O BJEPYKJPYRNKOW-REOHCLBHSA-N 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- RGHNJXZEOKUKBD-UHFFFAOYSA-N D-gluconic acid Natural products OCC(O)C(O)C(O)C(O)C(O)=O RGHNJXZEOKUKBD-UHFFFAOYSA-N 0.000 description 2
- FEWJPZIEWOKRBE-JCYAYHJZSA-N Dextrotartaric acid Chemical compound OC(=O)[C@H](O)[C@@H](O)C(O)=O FEWJPZIEWOKRBE-JCYAYHJZSA-N 0.000 description 2
- KCXVZYZYPLLWCC-UHFFFAOYSA-N EDTA Chemical compound OC(=O)CN(CC(O)=O)CCN(CC(O)=O)CC(O)=O KCXVZYZYPLLWCC-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- WHUUTDBJXJRKMK-UHFFFAOYSA-N Glutamic acid Natural products OC(=O)C(N)CCC(O)=O WHUUTDBJXJRKMK-UHFFFAOYSA-N 0.000 description 2
- 239000004471 Glycine Substances 0.000 description 2
- WHUUTDBJXJRKMK-VKHMYHEASA-N L-glutamic acid Chemical compound OC(=O)[C@@H](N)CCC(O)=O WHUUTDBJXJRKMK-VKHMYHEASA-N 0.000 description 2
- QPCDCPDFJACHGM-UHFFFAOYSA-N N,N-bis{2-[bis(carboxymethyl)amino]ethyl}glycine Chemical compound OC(=O)CN(CC(O)=O)CCN(CC(=O)O)CCN(CC(O)=O)CC(O)=O QPCDCPDFJACHGM-UHFFFAOYSA-N 0.000 description 2
- 229910001252 Pd alloy Inorganic materials 0.000 description 2
- LSNNMFCWUKXFEE-UHFFFAOYSA-N Sulfurous acid Chemical compound OS(O)=O LSNNMFCWUKXFEE-UHFFFAOYSA-N 0.000 description 2
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical group [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 235000011054 acetic acid Nutrition 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- BJEPYKJPYRNKOW-UHFFFAOYSA-N alpha-hydroxysuccinic acid Natural products OC(=O)C(O)CC(O)=O BJEPYKJPYRNKOW-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 239000003638 chemical reducing agent Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000008139 complexing agent Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000000174 gluconic acid Substances 0.000 description 2
- 235000012208 gluconic acid Nutrition 0.000 description 2
- 239000004220 glutamic acid Substances 0.000 description 2
- 235000013922 glutamic acid Nutrition 0.000 description 2
- 239000001630 malic acid Substances 0.000 description 2
- 235000011090 malic acid Nutrition 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000011817 metal compound particle Substances 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- LNOPIUAQISRISI-UHFFFAOYSA-N n'-hydroxy-2-propan-2-ylsulfonylethanimidamide Chemical compound CC(C)S(=O)(=O)CC(N)=NO LNOPIUAQISRISI-UHFFFAOYSA-N 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000005416 organic matter Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229960003330 pentetic acid Drugs 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 230000001376 precipitating effect Effects 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 239000011975 tartaric acid Substances 0.000 description 2
- 235000002906 tartaric acid Nutrition 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 238000001291 vacuum drying Methods 0.000 description 2
- 150000003751 zinc Chemical class 0.000 description 2
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0346—Plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05023—Disposition the whole internal layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05563—Only on parts of the surface of the internal layer
- H01L2224/05564—Only on the bonding interface of the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05639—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
- H01L2224/27332—Manufacturing methods by local deposition of the material of the layer connector in solid form using a powder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/335—Material
- H01L2224/33505—Layer connectors having different materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4009—Loop shape
- H01L2224/40091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83439—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
Abstract
半導体素子のおもて面電極となる導電部(1)の表面には、銅を主成分とする第1の金属膜(2)が成膜されている。第1の金属膜(2)の表面には、銀を主成分とする第2の金属膜(3)が成膜されている。第2の金属膜(3)の表面には、銀粒子を含有する接合層(4)を介して、導電部(1)と他部材(例えば絶縁基板(23)の回路パターン(24))とを電気的に接続する金属板(5)が接合されている。第2の金属膜(3)には、第2の金属膜(3)と銀粒子を含有する接合層(4)との接合強度を低下させるニッケルが含まれていない。これにより、高い接合強度および優れた耐熱性、放熱性を有する電子部品(10)および電子部品(10)の製造方法を提供することができる。
Description
この発明は、電子部品および電子部品の製造方法に関する。
従来、絶縁基板に設けられた回路パターン上に半導体素子が接合されたパッケージ構造を有する半導体装置が提案されている。半導体素子のおもて面に設けられた電極(以下、おもて面電極とする)を絶縁基板の回路パターンに接合する方法として、アルミニウム(Al)ワイヤやはんだを用いて接合する方法が公知である。図11は、従来のパッケージ構造の半導体装置の要部を示す断面図である。図11に示すように、半導体素子を有する半導体チップ101の裏面は、はんだ接合層102を介して絶縁基板103のおもて面の回路パターン104に接合されている。
絶縁基板103の裏面は、例えば銅(Cu)からなる金属板(以下、Cu板とする)105のおもて面に接合されている。Cu板105の裏面は、はんだ接合層(不図示)を介してベース部材106のおもて面に接合されている。半導体チップ101のおもて面に設けられた図示しない半導体素子のおもて面電極は、熱圧着あるいは、超音波振動によってアルミニウムワイヤ107に接続され、アルミニウムワイヤ107により回路パターン104と電気的に接続されている。
図12は、従来のパッケージ構造の半導体装置の別の一例の要部を示す断面図である。図12に示すように、半導体チップ101の図示しないおもて面電極は、金属板108により、回路パターン104に電気的に接続されている。おもて面電極および回路パターン104は、それぞれ、はんだ接合層102を介して金属板108に接合されている。図12に示す半導体装置の金属板108以外の構成は、図11に示す半導体装置と同様である。また、図11,12では、ケースおよび外部電極用端子は図示を省略する。
半導体素子のおもて面電極は、例えば、アルミニウムまたはアルミニウム合金からなる。しかし、アルミニウムは、はんだとの濡れ性が悪く、かつはんだを強固に密着させることができない。このため、おもて面電極とはんだ接合層との間に、おもて面電極およびはんだとの密着性の高いアンダーバンプメタル膜を形成する必要がある。アンダーバンプメタル膜としては、一般的に、無電解Ni/Auめっき膜(ENIG)が使用される。半導体素子のおもて面電極表面に、Ni/Auめっき膜を施すことにより、おもて面電極への強固なはんだ接合が可能となる。
このようなめっき膜を施す方法として、被めっき材を、金イオンを除去した無電解金めっき液に接触させる工程、および金イオンを含む無電解金めっき液に接触させる工程を連続して行う方法が提案されている(例えば、下記特許文献1参照。)。
また、めっき膜を施す別の方法として、基板素体の表面に形成された導電部にめっき処理を施し、Niを主成分とする無電解Ni皮膜およびAuを主成分とする置換Au皮膜を順次形成し、その後、置換Au皮膜に付着しているNi化合物を除去する後処理を行う電子部品のめっき方法において、クエン酸、グリシン、酢酸、グルコン酸、グルタミン酸、酒石酸、エチレンジアミン四酢酸、ジエチレントリアミン五酢酸、りんご酸、マロン酸、亜硫酸、アンモニア、およびスルファミン酸の中から選択された特定の錯化剤をNi除去液として使用し、前記後処理は、前記Ni化合物を前記Ni除去液と接触させて接触処理を施し、前記Ni化合物を前記置換Au皮膜上から除去する方法が提案されている(例えば、下記特許文献2参照。)。
また、めっき膜を施す別の方法で製造された電子部品として、次の電子部品が提案されている。電子部品は、セラミック素体の表面に形成された導電部上に2層構造のNi−P皮膜が形成され、さらに該Ni−P皮膜の表面にAu皮膜が形成されている。そして、Ni−P皮膜のうち、第1層は、P含有率が3重量%以上6重量%以下であり、第2層は、P含有率が6重量%を超えかつ9重量%以下であって、その厚みは、0.1μm以上1.0μm以下である(例えば、下記特許文献3参照。)。
また、めっき膜を施す別の方法として、次の方法が提案されている。めっき膜を施すにあたって、前処理工程、自己触媒Niめっき工程、置換Auめっき工程を経て、セラミック素体の表面に形成されたCu電極上にNi−P皮膜およびAu皮膜を順次形成する。そして、後処理工程では、Au皮膜の形成されたセラミック素体を被乾燥物とし、少なくとも13.3Pa以下に減圧された真空乾燥装置内に被乾燥物を供給し、真空乾燥処理を施し、Ni−P皮膜とAu皮膜との界面に残存している水分を除去する。Au皮膜に代えて、Niよりもイオン化傾向が小さい金属、具体的には、Ag、Cu、Pd、およびPt、またはこれらの合金を使用することができる(例えば、下記特許文献4参照。)。
また、めっき膜を施す別の方法として、次の方法が提案されている。接続用端子は銅板にNiめっきを施しさらにその表面に金めっきを行ったものを使用し、絶縁基板の配線上に半導体素子を搭載した後、平均粒径5nmのAu粒子含有溶液を半導体素子のエミッタ電極(上側)に塗布する。さらに、絶縁基板上に形成した銅配線パターンの表面にNiめっき処理を行い、さらに半導体素子のエミッタ電極と端子を介して接続する部分にAuめっき処理を行った配線のAuめっき部分にAu粒子含有溶液を塗布する。これら半導体素子と絶縁基板上配線に塗布したAu含有溶液を乾燥し金粒子からなる電極部分を形成した後、接続用端子をこの金粒子からなる電極上部に搭載し80℃程度の熱を60分間加えることにより半導体素子と配線とを接続する(例えば、下記特許文献5参照。)。
また、めっき膜を施す別の方法と、半導体素子を配線回路にマウントする方法として、次の方法が提案されている。半導体素子の基板金属層上に無電解めっき法でニッケル系薄層を形成し、このニッケル系薄層と配線回路とを、異方性導電性接着剤を用いて接合する。または、ニッケル系薄層を形成後、無電解めっき法でパラジウム0.1〜95重量%と鉛もしくは錫を含有するパラジウム合金層を形成し、配線回路と異方性導電接着剤を用いて接合する。異方性導電性接着剤は、導電フィラーとして突起を有する粒径20μm以下と1μm以下の金系、白金系又は銀系微粉末を含有し、バインダーとしてエポキシ系樹脂が混合されているものを用いた(例えば、下記特許文献6参照。)。
また、めっき膜を施す別の方法として、次の方法が提案されている。半導体素子のリードフレームへのマウントをする際に、半導体素子およびリードフレームの接合される領域については、Ag、もしくはAg合金によるめっき膜を施し、なおかつ、マウントにおける接合材料としてはナノ粒子を含む導電性接着剤を用いた。導電性接着剤は、エポキシなどの熱硬化性樹脂をベースに、粒径が1〜20μmの銀粒子と20nm以下の銀粒子とが混合されたものを用いた(例えば、下記特許文献7参照。)。
また、めっき膜を施す別の方法として、次の方法が提案されている。被接合部材の接合界面に酸素を含む酸化物層を形成する工程と、接合界面に、平均粒径が1nm以上50μm以下の金属化合物粒子と有機物からなる還元剤とを含む接合用材料を配置する工程と、被接合部材間を加熱、加圧することにより被接合部材を接合する工程とを行う。前記被接合部材の接合面にはあらかじめ接合前に無電解めっきまたは電気めっきにより銅、銀またはニッケルを析出させた後、めっき金属表面を酸化させる処理が施されている(例えば、下記特許文献8参照。)。
また、近年では、半導体素子のおもて面電極を絶縁基板の回路パターンに接合する別の方法として、はんだ接合に代えて、銀(Ag)粒子を含む接合層を用いて接合する方法も提案されている。銀粒子を含む接合層を用いた接合方法として、銀ナノ粒子接合材等の有機物で表面が被覆された金属粒子を接合材として用い、無電解めっきまたは電気めっきにより形成された金属表面どうしを接合することで高い耐熱性と信頼性および高放熱性を有する接合を可能にし、これにより、実装プロセス中の接合過程において接合温度の低温化を達成する方法が提案されている(例えば、下記特許文献8参照。)。
Ag粒子を含む接合層を用いた接合では、半導体素子のおもて面電極とAg粒子を含む接合層との接合部が、金や銀(Ag)など貴金属である必要がある。上述したように半導体素子のおもて面電極は例えばアルミニウムまたはアルミニウム合金からなるため、半導体素子のおもて面電極の表面に金めっき膜や銀めっき膜を直接成膜(形成)することは難しい。このため、半導体素子のおもて面電極と金めっき膜や銀めっき膜との間にNiめっき膜を挟んだ構成のNi/Auめっき膜やNi/Agめっき膜が主に用いられている。
しかしながら、本発明者らが鋭意研究を重ねた結果、次の問題が生じることが新たに判明した。アルミニウムワイヤやはんだを用いた接合では、耐熱性が低く、また、導電性接着剤を用いた接合では、バインダーとして使用されるエポキシ系樹脂の耐熱性が低く、また、熱伝導率も低いため、近年要求される高温度環境下での動作(例えば175℃での連続動作など)に耐え得る電子部品を提供することができない。さらに、導電性接着材を用いた接合では、導電フィラーとしてAgを使用しているが、接合は、バインダーとしているエポキシ系樹脂により接着している。そのため、Ag粒子を含む導電性組成物を用いた接合とは、その接着メカニズムが異なり、接合する対象物に求められる性質が大きく異なる。一方、Ag粒子を含む接合層を用いた接合では、高温環境下における耐熱性を得ることはできる。しかしながら、Ag粒子を含む接合層を用いた接合では、半導体素子のおもて面電極の最表面のめっき金属との接合強度がめっき金属の種類や膜厚に大きく依存するため、強固な接合強度を得るための接合条件の検討が必要となる。
この発明は、上述した従来技術による問題点を解消するため、接合強度が高い電子部品および電子部品の製造方法を提供することを目的とする。また、この発明は、耐熱性が高い電子部品および電子部品の製造方法を提供することを目的とする。また、この発明は、放熱性が高い電子部品および電子部品の製造方法を提供することを目的とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる電子部品は、次の特徴を有する。半導体素子の表面には、導電部が設けられている。前記導電部の表面には、銅を主成分とする材料からなる第1の金属膜が設けられている。前記第1の金属膜の表面には、第2の金属膜が設けられている。また、第2の金属膜は、前記第1の金属膜よりもイオン化傾向が小さい金属からなる。前記第2の金属膜の表面には、銀粒子を含有する接合層が設けられている。
また、この発明にかかる電子部品は、上述した発明において、前記半導体素子は、シリコンまたは炭化シリコンからなり、前記導電部は、少なくとも銅またはアルミニウムを主成分とする材料からなることを特徴とする。
また、この発明にかかる電子部品は、上述した発明において、前記第2の金属膜は、銀を主成分とする材料からなることを特徴とする。
また、この発明にかかる電子部品は、上述した発明において、前記第1の金属膜は、めっき膜または蒸着膜であることを特徴とする。
また、この発明にかかる電子部品は、上述した発明において、前記第2の金属膜は、めっき膜または蒸着膜であることを特徴とする。
また、この発明にかかる電子部品は、上述した発明において、前記接合層は、200℃以上350℃以下の温度で加熱されるとともに、0.25MPa以上30MPa以下の圧力で加圧されて形成された焼結体であることを特徴とする。
また、この発明にかかる電子部品は、上述した発明において、前記接合層と前記第2の金属膜との接合強度を低下させるニッケルの析出物を前記第2の金属膜内に含まないことを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる電子部品の製造方法は、次の特徴を有する。まず、半導体ウエハの表面に設けられた導電部の表面に、銅を主成分とする材料からなる第1の金属膜を形成する。次に、前記第1の金属膜の表面に、前記第1の金属膜よりもイオン化傾向が小さい金属を主成分とする材料で第2の金属膜を形成する。次に、前記第2の金属膜の表面に、銀粒子を含有する導電性材料を塗布する。次に、熱処理によって前記導電性材料を焼結する。
また、この発明にかかる電子部品の製造方法は、上述した発明において、前記導電部は、シリコンまたは炭化シリコンからなる前記半導体ウエハの表面に、少なくとも銅またはアルミニウムを主成分とする材料で形成されることを特徴とする。
また、この発明にかかる電子部品の製造方法は、上述した発明において、前記第2の金属膜は、銀を主成分とする材料で形成されることを特徴とする。
また、この発明にかかる電子部品の製造方法は、上述した発明において、前記第1の金属膜は、めっき法、スパッタリング法または蒸着法によって形成されることを特徴とする。
また、この発明にかかる電子部品の製造方法は、上述した発明において、前記第2の金属膜は、めっき法、スパッタリング法または蒸着法によって形成されることを特徴とする。
また、この発明にかかる電子部品の製造方法は、上述した発明において、前記熱処理において、200℃以上350℃以下の温度で加熱しながら、0.25MPa以上30MPa以下の圧力で加圧することによって、前記導電性材料を焼結することを特徴とする。
また、この発明にかかる電子部品の製造方法は、上述した発明において、前記熱処理において、前記導電性材料の焼結体である接合層と前記第2の金属膜との接合強度を低下させるニッケルが、前記第2の金属膜内に析出しないことを特徴とする。
上述した発明によれば、導電部の表面に銅(Cu)を主成分とする第1の金属膜を成膜することにより、導電部の最表面に、銀粒子を含有する接合層(以下、Ag接合層とする)との密着性の高い第2の金属膜を形成することができる。このため、導電部の最表面の第2の金属膜と、導電部を他部材に電気的に接続するための金属板とを接合する際に、Ag接合層を用いることができる。これにより、第2の金属膜と金属板との接合にはんだ接合層を用いる場合に比べて接合強度を高くすることができる。また、はんだを用いて導電部と金属板とを接合するよりも耐熱性を向上させることができる。
また、上述した発明によれば、導電部の表面にCuを主成分とする第1の金属膜を成膜することにより、第2の金属膜内にAg接合層との接合強度を低下させるNi粒子が析出しない。このため、導電部とAg接合層との接合強度の低下を防止することができ、Ag接合層を介して導電部と金属板とを強固に接合することができる。
また、上述した発明によれば、導電部の最表面にAgを主成分とする第2の金属膜を成膜することにより、例えば第1の金属膜にNiが含まれている場合でも、第2の金属膜のAg接合層側の表面層にNi粒子が析出することを抑制することができる。これにより、導電部と第1のAg接合層との接合強度が低下することを防止することができる。
また、上述した発明によれば、Ag接合層を用いて各部材を接合することにより、Ag接合層のもつ高い融点(約960℃程度)、熱伝導度(100W/m・K以上300W/m・K以下)、および電気抵抗(1μΩcm以上3μΩcm以下)という特性を備えた電子部品を作製(製造)することができる。また、上述した発明によれば、Niよりも熱伝導率が高いCuを主成分とする材料で第1の金属膜が形成されるため、Niを主成分とする材料で第1の金属膜を形成する場合よりも高い放熱性を得ることができる。
本発明にかかる電子部品および電子部品の製造方法によれば、接合強度が高い電子部品を提供することができるという効果を奏する。また、本発明にかかる電子部品および電子部品の製造方法によれば、耐熱性が高い電子部品を提供することができるという効果を奏する。また、本発明にかかる電子部品および電子部品の製造方法によれば、放熱性が高い電子部品を提供することができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる電子部品および電子部品の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
(実施の形態)
実施の形態にかかる電子部品の構成について説明する。図1は、実施の形態にかかる電子部品の要部を拡大して示す断面図である。図2は、実施の形態にかかる電子部品を示す断面図である。図1には、図2の半導体チップ20と金属板5との接合部近傍を示す。図1,2に示す実施の形態にかかる電子部品10は、半導体チップ20を実装したパッケージ構造の半導体装置である。半導体チップ20は例えばシリコン(Si)や炭化シリコン(SiC)などからなる。図1において半導体チップ20の半導体シリコン部は図示省略する。
実施の形態にかかる電子部品の構成について説明する。図1は、実施の形態にかかる電子部品の要部を拡大して示す断面図である。図2は、実施の形態にかかる電子部品を示す断面図である。図1には、図2の半導体チップ20と金属板5との接合部近傍を示す。図1,2に示す実施の形態にかかる電子部品10は、半導体チップ20を実装したパッケージ構造の半導体装置である。半導体チップ20は例えばシリコン(Si)や炭化シリコン(SiC)などからなる。図1において半導体チップ20の半導体シリコン部は図示省略する。
半導体チップ20は半導体素子を構成し、半導体チップ20のおもて面には半導体素子のおもて面電極などを構成する導電部1が設けられている。導電部1は、例えば銅(Cu)やアルミニウム(Al)またはそれらの合金からなる。具体的には、導電部1は、例えば、アルミニウム−シリコン(Al−Si)合金またはアルミニウム−シリコン−銅(Al−Si−Cu)合金からなる。導電部1にSiが含まれることによりアルミスパイクが抑制され、導電部1にCuが含まれることによりエレクトロマイグレーションが抑制される。
導電部1の表面には、第1の金属膜2および第2の金属膜3がこの順に成膜(形成)されている。第1の金属膜2および第2の金属膜3については後述する。第2の金属膜3の表面には、第1の銀(Ag)粒子を含有する接合層(以下、第1のAg接合層とする)4を介して金属板5の一端が接合されている。金属板5の他端は、第2のAg粒子を含有する接合層(以下、第2のAg接合層とする)21を介して絶縁基板23のおもて面の回路パターン24に接合されている。金属板5の最表面には、第1,第2のAg接合層4,21との接合強度を向上させるために例えば金(Au)または銀(Ag)膜が成膜されている。
半導体チップ20の裏面には、図示しない裏面電極が設けられている。裏面電極の最表面には、例えばスパッタリング処理により金膜または銀膜が成膜されている。半導体チップ20の裏面電極は、第3のAg粒子を含有する接合層(以下、第3のAg接合層とする)22を介して絶縁基板23のおもて面の回路パターン24に接合されている。回路パターン24の最表面には、第2,3のAg接合層21,22との接合強度を向上させるための例えばAu膜またはAg膜が成膜されている。
第1〜3のAg接合層4,21,22とは、Ag粒子を含有する導電性組成物(導電性材料)の焼結体である。第1〜3のAg接合層4,21,22により各部材を接合することにより、はんだにより各部材を接合する場合に比べて耐熱性を向上させることができる。具体的には、第1〜3のAg接合層4,21,22により各部材を接合することにより、高温度環境下での動作(例えば175℃での連続動作など)に耐え得る電子部品10を提供することができる。
絶縁基板23は、例えばセラミックス材料の表裏面に直接銅が接合されたDCB基板であってもよい。絶縁基板23の裏面は、例えば銅からなる金属板(Cu板)25のおもて面に接合されている。Cu板25の裏面は、ベース部材26のおもて面に接合されている。ベース部材26は、熱伝導率の高い材料からなる。Cu板25とベース部材26との接合は、はんだ接合層による接合であってもよいし、Ag粒子を含有する接合層(Ag接合層)による接合であってもよい。
Cu板25とベース部材26とをAg接合層を介して接合する場合、Cu板25の最表面に、Ag接合層との接合強度を向上させるための例えばAu膜またはAg膜が成膜される。絶縁基板23のおもて面(半導体チップ20側の面)は、絶縁基板23の周縁に接合された樹脂ケース(不図示)で覆われている。半導体チップ20のおもて面電極および裏面電極は、それぞれ外部電極用端子(不図示)により樹脂ケースの外側に引き出されている。樹脂ケースの内部は、樹脂やゲルなどの封止材(不図示)が充填されている。
次に、第1の金属膜2および第2の金属膜3について詳細に説明する。第1の金属膜2は、導電部1の最表面に第2の金属膜3を成膜するために、第2の金属膜3の成膜前に導電部1の表面に成膜される。第1の金属膜2は、導電部1との接合強度が高く、かつ、表面に第2の金属膜3を成膜しやすい材料からなる。具体的には、第1の金属膜2は、例えば、銅(Cu)を主成分とする材料からなる。その理由は、第1のAg接合層4を介して接合される第2の金属膜3と金属板5との接合強度を高くすることができるからである。
また、第1の金属膜2は、ニッケル(Ni)を含まない材料からなるのが好ましい。その理由は、次のとおりである。第1〜3のAg接合層4,21,22により各部材どうしを接合するためには、250℃程度の温度で高温熱処理を行う必要がある。第1の金属膜2にニッケルが含まれる場合、この熱処理により第2の金属膜3内の、第1のAg接合層4側の表面層にニッケル粒子が析出する。このニッケルの析出物により、第2の金属膜3と金属板5との接合強度が低下するからである。第1の金属膜2は、例えば、電解めっき法、無電解めっき法、スパッタリング法(物理蒸着法)または化学蒸着法により形成される。
第2の金属膜3は、第1のAg接合層4との接合強度を向上させるために、半導体チップ20の最表面に形成される。第2の金属膜3は、第1のAg接合層4との接合性が高く、第1の金属膜2よりもイオン化傾向が小さい材料からなる。具体的には、第2の金属膜3は、例えば、銀または金を主成分とする材料からなる。好ましくは、第2の金属膜3は、銀を主成分とする材料からなるのがよい。その理由は、第2の金属膜3の主成分を金とする場合よりも第2の金属膜3内へのニッケルの析出を抑制することができるからである。第2の金属膜3は、例えば、電解めっき法、無電解めっき法、スパッタリング法(物理蒸着法)または化学蒸着法により形成される。
次に、図2に示す電子部品10の製造方法について説明する。図3は、実施の形態にかかる電子部品の製造方法について示すフローチャートである。第1の金属膜2および第2の金属膜3を、例えば無電解めっき処理により形成する場合を例に説明する。まず、例えばスパッタリング法により、半導体ウエハのおもて面に、導電部1としてアルミニウムシリコン電極を形成する。次に、半導体ウエハを所望のチップサイズで切り出して半導体チップ20を作製する。次に、第1,2の金属膜2,3を成膜するめっき処理(ステップS6,S7)を行う前に、半導体チップ20に対してめっき前処理(ステップS1〜S5)を行う。
具体的には、めっき前処理は、まず、半導体チップ20に脱脂処理を行う(ステップS1)。次に、エッチングによって、半導体チップ20の表面に付着するパーティクルや有機物、酸化膜を除去する(ステップS2)。ステップS2の処理後に例えば硝酸を用いて半導体チップ20を酸洗浄し、ステップS2の処理によって半導体チップ20表面に生じた不溶性のエッチング残渣を除去してもよい。次に、ジンケート(亜鉛置換)処理(第1のジンケート処理)を行い、半導体チップ20のおもて面の、後の工程で成膜される第1の金属膜2との密着性を向上させる(ステップS3)。
次に、例えば硝酸を用いて半導体チップ20を酸洗浄し、ステップS3で半導体チップ20の表面に形成した置換亜鉛層を除去する(硝酸剥離、ステップS4)。次に、再度ジンケート処理(第2のジンケート処理)を行い、半導体チップ20のおもて面の、第1の金属膜2との密着性を向上させ、めっき前処理を終了する(ステップS5)。上記ステップS1〜S5の各処理の間には、それぞれ導電部1の表面を水洗する処理が行われる。
次に、第1の金属膜2および第2の金属膜3を成膜するめっき処理(ステップS6,S7)を行う。具体的には、例えば無電解Cuめっき処理を行い、導電部1の表面に第1の金属膜2を成膜する(ステップS6)。次に、半導体チップ20を水洗した後、例えば無電解Agめっき処理を行い、第1の金属膜2の表面に第2の金属膜3を成膜する(ステップS7)。
次に、半導体チップ20を絶縁基板23に実装する。具体的には、絶縁基板23の回路パターン24の表面に、第3のAg接合層22となるAg粒子を含有するペースト状の導電性組成物を所望のパターンで塗布する(ステップS8)。次に、Ag粒子を含有するペースト状の導電性組成物の表面に、裏面を下(絶縁基板23側)にして半導体チップ20を置いた後、加熱しながら加圧してAg粒子を含む導電性組成物を焼結する。これにより、第3のAg接合層22を介して、絶縁基板23の回路パターン24の表面に半導体チップ20が接合される(ステップS9)。
次に、半導体チップ20最表面の第2の金属膜3の表面に、第1のAg接合層4となるAg粒子を含有するペースト状の導電性組成物を所望のパターンで塗布する(ステップS10)。このとき、絶縁基板23の回路パターン24の表面にも、第2のAg接合層21となるAg粒子を含有するペースト状の導電性組成物を所望のパターンで塗布する。次に、Ag粒子を含有するペースト状の導電性組成物の表面に金属板5を置いた後、加熱しながら加圧してAg粒子を含む導電性組成物を焼結する。これにより、第1のAg接合層4を介して、半導体チップ20最表面の第2の金属膜3の表面に金属板5の一端が接合される(ステップS11)。また、第2のAg接合層21を介して、絶縁基板23の回路パターン24の表面に金属板5の他端が接合される。以上の工程により電子部品10が完成する。
Ag粒子を含む導電性組成物を焼結するための熱処理は、例えば200℃以上350℃以下の温度で加熱しながら、例えば0.25MPa以上30MPa以下の圧力で加圧することが好ましい。これにより、Ag粒子を含有するペースト状の導電性組成物が焼結し、高い接合強度および優れた耐熱性、放熱性を有する第1のAg接合層4を形成することができる。
以上、説明したように、実施の形態によれば、導電部(半導体素子のおもて面電極)の表面にCuを主成分とする第1の金属膜を成膜することにより、導電部の最表面に、第1のAg接合層との密着性の高い第2の金属膜を形成することができる。このため、導電部の最表面の第2の金属膜と、導電部を他部材に電気的に接続するための金属板とを接合する際に、第1のAg接合層を用いることができる。これにより、第2の金属膜と金属板との接合にはんだ接合層を用いる場合に比べて接合強度を高くすることができる。また、はんだを用いて導電部と金属板とを接合するよりも、例えば高温度環境下での動作(例えば175℃での連続動作など)に耐え得る程度に耐熱性を向上させることができる。
また、実施の形態によれば、導電部の表面にCuを主成分とする第1の金属膜を成膜することにより、第2の金属膜内に第1のAg接合層との接合強度を低下させるNi粒子が析出しない。これにより、導電部と第1のAg接合層との接合強度が低下することを防止することができる。このため、第1のAg接合層を介して、導電部と金属板とを強固に接合することができる。したがって、P/C(パワーサイクル)試験などにより評価される信頼性が向上する。具体的には、第1のAg接合層による接合を行った電子部品は、P/C試験において例えば第1のAg接合層にクラックが入り、このクラックが生じた部分から剥離が生じることで破壊に至る。このため、導電部と第1のAg接合層との接合強度を向上させることにより、第1のAg接合層にクラックが生じにくくなるため、電子部品の寿命が向上する。
また、実施の形態によれば、導電部の最表面にAgを主成分とする第2の金属膜を成膜することにより、例えば第1の金属膜や第2の金属膜にNiが含まれている場合でも、第2の金属膜の、第1のAg接合層側の表面層にNi粒子が析出することを抑制することができる。これにより、導電部と第1のAg接合層との接合強度が低下することを防止することができる。
また、実施の形態によれば、第1〜3のAg接合層を用いて各部材を接合することにより、第1〜3のAg接合層のもつ高い融点(約960℃程度)、熱伝導度(100W/m・K以上300W/m・K以下)、および電気抵抗(1μΩcm以上3μΩcm以下)という特性を備えた電子部品を作製(製造)することができる。これにより、耐熱性が高く、放熱性が高い電子部品を作製することができる。また、実施の形態によれば、Niよりも熱伝導率が高いCuを主成分とする材料で第1の金属膜が形成されるため、Niを主成分とする材料で第1の金属膜を形成する場合よりも高い放熱性を得ることができる。
(実施例1)
次に、Ag粒子を含有する接合層(Ag接合層)の接合強度について検証した。図4は、銀粒子材と各金属単体との接合強度を示す特性図である。まず、シリコンウエハの表面に金属層を形成した後、10mm×10mmのチップサイズに切り出した半導体チップを作製した。次に、半導体チップの金属層上に、Ag粒子を含有するペースト状の導電性組成物(Ag粒子材)を塗布した。次に、250℃の温度で5分間加熱しながら加圧して導電性組成物を焼結し、金属層上にAg接合層を形成した。導電性組成物を加熱するときの加圧量を種々変更して複数の試料を作製し、各試料において金属層とAg接合層との接合強度をせん断力で評価するシェア強度試験を行った。
次に、Ag粒子を含有する接合層(Ag接合層)の接合強度について検証した。図4は、銀粒子材と各金属単体との接合強度を示す特性図である。まず、シリコンウエハの表面に金属層を形成した後、10mm×10mmのチップサイズに切り出した半導体チップを作製した。次に、半導体チップの金属層上に、Ag粒子を含有するペースト状の導電性組成物(Ag粒子材)を塗布した。次に、250℃の温度で5分間加熱しながら加圧して導電性組成物を焼結し、金属層上にAg接合層を形成した。導電性組成物を加熱するときの加圧量を種々変更して複数の試料を作製し、各試料において金属層とAg接合層との接合強度をせん断力で評価するシェア強度試験を行った。
上記シェア強度試験は、シリコンウエハの表面の金属層をAg、Au、CuおよびNi単体でそれぞれ形成した各試料に対して行った。各金属層とAg接合層との接合強度のシェア強度試験による測定結果を図4に示す。図4に示す結果より、各金属ともに、加圧量が高いほどAg接合層との接合強度が高くなることが確認された。また、金属の種類によってAg接合層との接合強度が異なることが確認された。具体的には、Ag接合層との接合強度は、Agが最も大きく、次にAu、CuおよびNiの順に小さくなる。これにより、Ag接合層との接合強度は、NiよりもCuのほうが大きいことが確認された。
(実施例2)
次に、半導体チップ20表面の導電部1と金属板5との接合強度について検証した。図5は、実施の形態にかかる電子部品の要部の接合強度について示す特性図である。図6は、図5に対応する電子部品の要部の接合強度を数値化した図表である。まず、実施の形態にしたがい、第1の金属膜2としてCuめっき膜を5μmの厚さで成膜し、さらに第2の金属膜3としてAgめっき膜を0.1μmの厚さで成膜した後、第1のAg接合層4を介して金属板5を接合した半導体チップ20を作製した(以下、実施例2とする)。
次に、半導体チップ20表面の導電部1と金属板5との接合強度について検証した。図5は、実施の形態にかかる電子部品の要部の接合強度について示す特性図である。図6は、図5に対応する電子部品の要部の接合強度を数値化した図表である。まず、実施の形態にしたがい、第1の金属膜2としてCuめっき膜を5μmの厚さで成膜し、さらに第2の金属膜3としてAgめっき膜を0.1μmの厚さで成膜した後、第1のAg接合層4を介して金属板5を接合した半導体チップ20を作製した(以下、実施例2とする)。
具体的には、次のように実施例2を作製した。まず、半導体チップ20として、6インチのシリコンウエハの一方の主面にスパッタリング法により導電部1となるアルミニウムシリコン(AlSi)電極を5μmの厚さで形成した後、10mm×10mmのチップサイズに切り出した。次に、めっき前処理を行った後、無電解Cuめっき処理により、導電部1上に第1の金属膜2となるCuめっき膜を5μmの厚さで成膜した。続けて、無電解Agめっき処理により、第1の金属膜2上に第2の金属膜3となるAgめっき膜を0.1μmの厚さで成膜した。
次に、第2の金属膜3上にAg粒子を含有するペースト状の導電性組成物(Ag粒子材)を塗布した。このとき、8mm×8mmで開口する開口部を有する厚さ100μmのメタルマスクを用いて、第2の金属膜3表面のメタルマスクの開口部と同面積の領域に導電性組成物を塗布した。次に、Agめっきを施した金属板5をAg粒子材上に置き、250℃の温度で5分間加熱しながら加圧して導電性組成物を焼結し、第2の金属膜3上に第1のAg接合層4を形成した。これにより、第1のAg接合層4を介して導電部1と金属板5とが接合された実施例2(第1の金属膜2/第2の金属膜3=Cu/Ag)が完成する。
比較として、第1,2の金属膜2,3の構成が実施例2と異なる比較例1,2を作製した。比較例1は、第1の金属膜としてNiめっき膜を5μmの厚さで成膜し、第2の金属膜としてAuめっき膜を0.05μmの厚さで成膜した(第1の金属膜/第2の金属膜=Ni/Au)。比較例2は、第1の金属膜としてNiめっき膜を5μmの厚さで成膜し、第2の金属膜としてAgめっき膜を0.1μmの厚さで成膜した(第1の金属膜/第2の金属膜=Ni/Ag)。比較例1,2の第1,2の金属膜以外の構成は実施例2と同様である。比較例1,2の製造方法は、めっき処理により成膜するめっき膜の材料および厚さ以外は、実施例2の製造方法と同様である。
上述した実施例2および比較例1,2において、導電性組成物を加熱するときの加圧量を種々変更して複数の試料をそれぞれ作製し、シェア強度試験を行った結果を図5,6に示す。シェア強度試験とは、導電部1と金属板5との接合強度をせん断力で評価する強度試験である。
図5,6に示す結果より、実施例2および比較例2は、比較例1よりも接合強度が高いことが確認された。具体的には、例えば、第1のAg接合層4を加圧量10MPaで焼結した場合、導電部1と金属板5との接合強度は、実施例2および比較例2においてそれぞれ60.1MPaおよび58.8MPaであったのに対し、比較例1では42.5MPaであった。すなわち、導電部1と金属板5との接合強度は、第2の金属膜をAgめっき膜とした実施例2および比較例2がほぼ等しく、第2の金属膜をAuめっき膜とした比較例1よりも高いことが確認された。
したがって、半導体素子のおもて面電極(導電部1)の最表面の第2の金属膜3を構成する金属が、導電部1と金属板5との接合強度に大きく影響することが確認された。また、Agを主成分とする第2の金属膜3を形成することにより、導電部1と金属板5との接合強度を向上させることができることが確認された。また、第1のAg接合層4を焼結するときの加圧量を大きくするほど、導電部1と金属板5との接合強度を向上させることができることが確認された。加圧量0MPaとは、加圧していない場合である。
(実施例3)
次に、電子部品10の接合強度について検証した。具体的には、製品としての電子部品10を作製するには、実施の形態に示すように、半導体チップ20表面の導電部1に金属板5を接合する前に、絶縁基板23の回路パターン24に半導体チップ20を接合する。このため、この絶縁基板23の回路パターン24に半導体チップ20を接合する工程が、半導体チップ20表面の導電部1と金属板5との接合強度に及ぼす影響について検証した。まず、第2の金属膜3内へのNi析出量を測定した。
次に、電子部品10の接合強度について検証した。具体的には、製品としての電子部品10を作製するには、実施の形態に示すように、半導体チップ20表面の導電部1に金属板5を接合する前に、絶縁基板23の回路パターン24に半導体チップ20を接合する。このため、この絶縁基板23の回路パターン24に半導体チップ20を接合する工程が、半導体チップ20表面の導電部1と金属板5との接合強度に及ぼす影響について検証した。まず、第2の金属膜3内へのNi析出量を測定した。
図7は、実施の形態にかかる電子部品を構成する金属膜の含有成分およびその含有率を示す特性図である。図8は、図7に対応する金属膜の含有成分およびその含有率を数値化した図表である。図7,8において、加熱前とは、絶縁基板23の回路パターン24に半導体チップ20を接合する工程を行っていない場合を示す。すなわち、加熱前とは、実施例2および比較例1,2である。加熱後とは、絶縁基板23の回路パターン24に半導体チップ20を接合する工程を行い、実施の形態にかかる電子部品10(以下、実施例3とする)を作製した場合を示す(図9,10についても同様)。実施例3の絶縁基板23および第3のAg接合層22以外の構成は、実施例2と同様である。
具体的には、次のように実施例3を作製した。まず、実施例2と同様に、導電部1となるAlSi電極を形成した半導体チップ20を用意し、導電部1上に第1,2の金属膜2,3となるCuめっき膜およびAgめっき膜を順に成膜した。次に、絶縁基板23の回路パターン24上にAg粒子を含有するペースト状の導電性組成物(Ag粒子材)を塗布した。このとき、チップサイズよりも大きく開口する開口部を有するメタルマスクを用いて、絶縁基板23の回路パターン24表面のメタルマスクの開口部と同面積の領域に導電性組成物を塗布した。
次に、裏面を絶縁基板23側にして半導体チップ20をAg粒子材上に置き、250℃の温度で5分間加熱しながら10MPaの圧力で加圧して導電性組成物を焼結し、絶縁基板23の回路パターン24上に第3のAg接合層22を形成した。これにより、第3のAg接合層22を介して絶縁基板23の回路パターン24上に半導体チップ20が接合される。次に、実施例2と同様に、半導体チップ20の第2の金属膜3上に第1のAg接合層4を形成し、第1のAg接合層4を介して導電部1と金属板5とを接合することにより、実施例3が完成する。実施例3では、第1のAg接合層4を焼結させるための高温熱処理における加圧量を10MPaとした。
加熱後における比較として、第1,2の金属膜2,3の構成が実施例3と異なる比較例3,4を作製した。比較例3の絶縁基板および第3のAg接合層以外の構成は、比較例1と同様である。比較例4の絶縁基板および第3のAg接合層以外の構成は、比較例2と同様である。上述した実施例3および比較例3,4において、それぞれ第2の金属膜内のNi析出量を測定した結果を図7,8に示す。図7,8には、第2の金属膜の第1のAg接合層側の表面層の任意の数箇所における各含有成分の平均含有率(%)を示す。
図7,8に示すように、第1の金属膜2としてCuめっき膜を設けた実施例においては、加熱前(実施例2)および加熱後(実施例3)ともに、第2の金属膜3内にNiの析出は確認されなかった。一方、第1の金属膜としてNiめっき膜を設けた比較例では、加熱前(比較例1,2)および加熱後(比較例3,4)ともに、第2の金属膜3内にNiの析出が確認された。また、第1の金属膜としてNiめっき膜を設けた比較例では、加熱前(比較例1,2)に比べて、加熱後(比較例3,4)にNi含有率が増大していることが確認された。
具体的には、第2の金属膜としてAuめっき膜を設けた場合、第2の金属膜のNi含有率は、加熱前(比較例1)に1.8%であったのに対し、加熱後(比較例3)に13.8%となることが確認された。第2の金属膜としてAgめっき膜を設けた場合、第2の金属膜のNi含有率は、加熱前(比較例2)に0.9%であったのに対し、加熱後(比較例4)に2.8%となることが確認された。したがって、第2の金属膜としてAuめっき膜を設けた場合、第2の金属膜としてAgめっき膜を設けた場合に比べて、Niの析出が多いことが確認された。
次に、第2の金属膜3のNi含有率と、電子部品10の接合強度との関係について検証した。図9は、実施の形態にかかる電子部品の接合強度について示す特性図である。図10は、図9に対応する電子部品の接合強度を数値化した図表である。実施例3および比較例3,4の接合強度を測定した結果を図9,10に示す。図9,10において、実施例2および比較例1,2の接合強度は、図5,6に示す加圧量10MPaの場合の接合強度である。
図9,10に示す結果より、Ni含有率が最も多い比較例1,3(第1の金属膜/第2の金属膜=Ni/Au)では、42.5MPaから6.6MPaへと接合強度が大きく低下することが確認された(図9に細かい破線の矢印で示す)。また、比較例1,3よりもNi含有率が少ない比較例2,4(第1の金属膜/第2の金属膜=Ni/Ag)でも、接合強度が58.8MPaから39.8MPaへと低下することが確認された(図9に粗い破線の矢印で示す)。一方、Niが析出していない実施例2,3(第1の金属膜2/第2の金属膜3=Cu/Ag)では、加熱前および加熱後において接合強度はそれぞれ60.1MPaおよび59.5MPaであり、ほとんど低下しないことが確認された(図9に実線の矢印で示す)。
したがって、図7〜10に示す結果より、Cuを主成分とする第1の金属膜2を形成することにより、加熱前および加熱後であっても電子部品10の接合強度が低下することを抑制することができることが確認された。Cuを主成分とする第1の金属膜2を形成することにより、Niを主成分とする第1の金属膜2を形成する場合よりも、第2の金属膜3と第1のAg接合層4との密着性を向上させることができることが確認された。また、Agを主成分とする第2の金属膜3を形成することにより、第2の金属膜3内にNiが析出した場合に、加熱後におけるNiの析出を抑制することができることが確認された。
以上において本発明では、半導体素子のおもて面電極と金属板とを接合する場合を例に説明したが、これに限らず、他の導電部と、当該導電部を他部材に電気的に接続するための金属板とを接合する場合にも本発明を適用可能である。
以上のように、本発明にかかる電子部品および電子部品の製造方法は、各部材を接合して電気的に接続する構成を有する電子部品などパッケージ構造の半導体装置に有用である。
1 導電部
2 第1の金属膜(Cuめっき膜)
3 第2の金属膜(Agめっき膜)
4 Ag粒子を含有する接合層
5 金属板
10 電子部品
20 半導体チップ
2 第1の金属膜(Cuめっき膜)
3 第2の金属膜(Agめっき膜)
4 Ag粒子を含有する接合層
5 金属板
10 電子部品
20 半導体チップ
この発明は、電子部品および電子部品の製造方法に関する。
従来、絶縁基板に設けられた回路パターン上に半導体素子が接合されたパッケージ構造を有する半導体装置が提案されている。半導体素子のおもて面に設けられた電極(以下、おもて面電極とする)を絶縁基板の回路パターンに接合する方法として、アルミニウム(Al)ワイヤやはんだを用いて接合する方法が公知である。図11は、従来のパッケージ構造の半導体装置の要部を示す断面図である。図11に示すように、半導体素子を有する半導体チップ101の裏面は、はんだ接合層102を介して絶縁基板103のおもて面の回路パターン104に接合されている。
絶縁基板103の裏面は、例えば銅(Cu)からなる金属板(以下、Cu板とする)105のおもて面に接合されている。Cu板105の裏面は、はんだ接合層(不図示)を介してベース部材106のおもて面に接合されている。半導体チップ101のおもて面に設けられた図示しない半導体素子のおもて面電極は、熱圧着あるいは、超音波振動によってアルミニウムワイヤ107に接続され、アルミニウムワイヤ107により回路パターン104と電気的に接続されている。
図12は、従来のパッケージ構造の半導体装置の別の一例の要部を示す断面図である。図12に示すように、半導体チップ101の図示しないおもて面電極は、金属板108により、回路パターン104に電気的に接続されている。おもて面電極および回路パターン104は、それぞれ、はんだ接合層102を介して金属板108に接合されている。図12に示す半導体装置の金属板108以外の構成は、図11に示す半導体装置と同様である。また、図11,12では、ケースおよび外部電極用端子は図示を省略する。
半導体素子のおもて面電極は、例えば、アルミニウムまたはアルミニウム合金からなる。しかし、アルミニウムは、はんだとの濡れ性が悪く、かつはんだを強固に密着させることができない。このため、おもて面電極とはんだ接合層との間に、おもて面電極およびはんだとの密着性の高いアンダーバンプメタル膜を形成する必要がある。アンダーバンプメタル膜としては、一般的に、無電解Ni/Auめっき膜(ENIG)が使用される。半導体素子のおもて面電極表面に、Ni/Auめっき膜を施すことにより、おもて面電極への強固なはんだ接合が可能となる。
このようなめっき膜を施す方法として、被めっき材を、金イオンを除去した無電解金めっき液に接触させる工程、および金イオンを含む無電解金めっき液に接触させる工程を連続して行う方法が提案されている(例えば、下記特許文献1参照。)。
また、めっき膜を施す別の方法として、基板素体の表面に形成された導電部にめっき処理を施し、Niを主成分とする無電解Ni皮膜およびAuを主成分とする置換Au皮膜を順次形成し、その後、置換Au皮膜に付着しているNi化合物を除去する後処理を行う電子部品のめっき方法において、クエン酸、グリシン、酢酸、グルコン酸、グルタミン酸、酒石酸、エチレンジアミン四酢酸、ジエチレントリアミン五酢酸、りんご酸、マロン酸、亜硫酸、アンモニア、およびスルファミン酸の中から選択された特定の錯化剤をNi除去液として使用し、前記後処理は、前記Ni化合物を前記Ni除去液と接触させて接触処理を施し、前記Ni化合物を前記置換Au皮膜上から除去する方法が提案されている(例えば、下記特許文献2参照。)。
また、めっき膜を施す別の方法で製造された電子部品として、次の電子部品が提案されている。電子部品は、セラミック素体の表面に形成された導電部上に2層構造のNi−P皮膜が形成され、さらに該Ni−P皮膜の表面にAu皮膜が形成されている。そして、Ni−P皮膜のうち、第1層は、P含有率が3重量%以上6重量%以下であり、第2層は、P含有率が6重量%を超えかつ9重量%以下であって、その厚みは、0.1μm以上1.0μm以下である(例えば、下記特許文献3参照。)。
また、めっき膜を施す別の方法として、次の方法が提案されている。めっき膜を施すにあたって、前処理工程、自己触媒Niめっき工程、置換Auめっき工程を経て、セラミック素体の表面に形成されたCu電極上にNi−P皮膜およびAu皮膜を順次形成する。そして、後処理工程では、Au皮膜の形成されたセラミック素体を被乾燥物とし、少なくとも13.3Pa以下に減圧された真空乾燥装置内に被乾燥物を供給し、真空乾燥処理を施し、Ni−P皮膜とAu皮膜との界面に残存している水分を除去する。Au皮膜に代えて、Niよりもイオン化傾向が小さい金属、具体的には、Ag、Cu、Pd、およびPt、またはこれらの合金を使用することができる(例えば、下記特許文献4参照。)。
また、めっき膜を施す別の方法として、次の方法が提案されている。接続用端子は銅板にNiめっきを施しさらにその表面に金めっきを行ったものを使用し、絶縁基板の配線上に半導体素子を搭載した後、平均粒径5nmのAu粒子含有溶液を半導体素子のエミッタ電極(上側)に塗布する。さらに、絶縁基板上に形成した銅配線パターンの表面にNiめっき処理を行い、さらに半導体素子のエミッタ電極と端子を介して接続する部分にAuめっき処理を行った配線のAuめっき部分にAu粒子含有溶液を塗布する。これら半導体素子と絶縁基板上配線に塗布したAu含有溶液を乾燥し金粒子からなる電極部分を形成した後、接続用端子をこの金粒子からなる電極上部に搭載し80℃程度の熱を60分間加えることにより半導体素子と配線とを接続する(例えば、下記特許文献5参照。)。
また、めっき膜を施す別の方法と、半導体素子を配線回路にマウントする方法として、次の方法が提案されている。半導体素子の金属層上に無電解めっき法でニッケル系薄層を形成し、このニッケル系薄層と配線回路とを、異方性導電性接着剤を用いて接合する。または、ニッケル系薄層を形成後、無電解めっき法でパラジウム0.1〜95重量%と鉛もしくは錫を含有するパラジウム合金層を形成し、配線回路と異方性導電接着剤を用いて接合する。異方性導電性接着剤は、導電フィラーとして突起を有する粒径20μm以下と1μm以下の金系、白金系又は銀系微粉末を含有し、バインダーとしてエポキシ系樹脂が混合されているものを用いた(例えば、下記特許文献6参照。)。
また、めっき膜を施す別の方法として、次の方法が提案されている。半導体素子のリードフレームへのマウントをする際に、半導体素子およびリードフレームの接合される領域については、Ag、もしくはAg合金によるめっき膜を施し、なおかつ、マウントにおける接合材料としてはナノ粒子を含む導電性接着剤を用いた。導電性接着剤は、エポキシなどの熱硬化性樹脂をベースに、粒径が1〜20μmの銀粒子と20nm以下の銀粒子とが混合されたものを用いた(例えば、下記特許文献7参照。)。
また、めっき膜を施す別の方法として、次の方法が提案されている。被接合部材の接合界面に酸素を含む酸化物層を形成する工程と、接合界面に、平均粒径が1nm以上50μm以下の金属化合物粒子と有機物からなる還元剤とを含む接合用材料を配置する工程と、被接合部材間を加熱、加圧することにより被接合部材を接合する工程とを行う。前記被接合部材の接合面にはあらかじめ接合前に無電解めっきまたは電気めっきにより銅、銀またはニッケルを析出させた後、めっき金属表面を酸化させる処理が施されている(例えば、下記特許文献8参照。)。
また、近年では、半導体素子のおもて面電極を絶縁基板の回路パターンに接合する別の方法として、はんだ接合に代えて、銀(Ag)粒子を含む接合層を用いて接合する方法も提案されている。銀粒子を含む接合層を用いた接合方法として、銀ナノ粒子接合材等の有機物で表面が被覆された金属粒子を接合材として用い、無電解めっきまたは電気めっきにより形成された金属表面どうしを接合することで高い耐熱性と信頼性および高放熱性を有する接合を可能にし、これにより、実装プロセス中の接合過程において接合温度の低温化を達成する方法が提案されている(例えば、下記特許文献8参照。)。
Ag粒子を含む接合層を用いた接合では、半導体素子のおもて面電極とAg粒子を含む接合層との接合部が、金や銀(Ag)など貴金属である必要がある。上述したように半導体素子のおもて面電極は例えばアルミニウムまたはアルミニウム合金からなるため、半導体素子のおもて面電極の表面に金めっき膜や銀めっき膜を直接成膜(形成)することは難しい。このため、半導体素子のおもて面電極と金めっき膜や銀めっき膜との間にNiめっき膜を挟んだ構成のNi/Auめっき膜やNi/Agめっき膜が主に用いられている。
しかしながら、本発明者らが鋭意研究を重ねた結果、次の問題が生じることが新たに判明した。アルミニウムワイヤやはんだを用いた接合では、耐熱性が低く、また、導電性接着剤を用いた接合では、バインダーとして使用されるエポキシ系樹脂の耐熱性が低く、また、熱伝導率も低いため、近年要求される高温度環境下での動作(例えば175℃での連続動作など)に耐え得る電子部品を提供することができない。さらに、導電性接着材を用いた接合では、導電フィラーとしてAgを使用しているが、接合は、バインダーとしているエポキシ系樹脂により接着している。そのため、Ag粒子を含む導電性組成物を用いた接合とは、その接着メカニズムが異なり、接合する対象物に求められる性質が大きく異なる。一方、Ag粒子を含む接合層を用いた接合では、高温環境下における耐熱性を得ることはできる。しかしながら、Ag粒子を含む接合層を用いた接合では、半導体素子のおもて面電極の最表面のめっき金属との接合強度がめっき金属の種類や膜厚に大きく依存するため、強固な接合強度を得るための接合条件の検討が必要となる。
この発明は、上述した従来技術による問題点を解消するため、接合強度が高い電子部品および電子部品の製造方法を提供することを目的とする。また、この発明は、耐熱性が高い電子部品および電子部品の製造方法を提供することを目的とする。また、この発明は、放熱性が高い電子部品および電子部品の製造方法を提供することを目的とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる電子部品は、次の特徴を有する。半導体素子の表面には、導電部が設けられている。前記導電部の表面には、銅を主成分とする材料からなる第1の金属膜が設けられている。前記第1の金属膜の表面には、第2の金属膜が設けられている。また、第2の金属膜は、前記第1の金属膜よりもイオン化傾向が小さい金属からなる。前記第2の金属膜の表面には、銀粒子を含有する接合層が設けられている。
また、この発明にかかる電子部品は、上述した発明において、前記半導体素子は、シリコンまたは炭化シリコンからなり、前記導電部は、少なくとも銅またはアルミニウムを主成分とする材料からなることを特徴とする。
また、この発明にかかる電子部品は、上述した発明において、前記第2の金属膜は、銀を主成分とする材料からなることを特徴とする。
また、この発明にかかる電子部品は、上述した発明において、前記第1の金属膜は、めっき膜または蒸着膜であることを特徴とする。
また、この発明にかかる電子部品は、上述した発明において、前記第2の金属膜は、めっき膜または蒸着膜であることを特徴とする。
また、この発明にかかる電子部品は、上述した発明において、前記接合層は、200℃以上350℃以下の温度で加熱されるとともに、0.25MPa以上30MPa以下の圧力で加圧されて形成された焼結体であることを特徴とする。
また、この発明にかかる電子部品は、上述した発明において、前記接合層と前記第2の金属膜との接合強度を低下させるニッケルの析出物を前記第2の金属膜内に含まないことを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる電子部品の製造方法は、次の特徴を有する。まず、半導体ウエハの表面に設けられた導電部の表面に、銅を主成分とする材料からなる第1の金属膜を形成する。次に、前記第1の金属膜の表面に、前記第1の金属膜よりもイオン化傾向が小さい金属を主成分とする材料で第2の金属膜を形成する。次に、前記第2の金属膜の表面に、銀粒子を含有する導電性材料を塗布する。次に、熱処理によって前記導電性材料を焼結する。
また、この発明にかかる電子部品の製造方法は、上述した発明において、前記導電部は、シリコンまたは炭化シリコンからなる前記半導体ウエハの表面に、少なくとも銅またはアルミニウムを主成分とする材料で形成されることを特徴とする。
また、この発明にかかる電子部品の製造方法は、上述した発明において、前記第2の金属膜は、銀を主成分とする材料で形成されることを特徴とする。
また、この発明にかかる電子部品の製造方法は、上述した発明において、前記第1の金属膜は、めっき法、スパッタリング法または蒸着法によって形成されることを特徴とする。
また、この発明にかかる電子部品の製造方法は、上述した発明において、前記第2の金属膜は、めっき法、スパッタリング法または蒸着法によって形成されることを特徴とする。
また、この発明にかかる電子部品の製造方法は、上述した発明において、前記熱処理において、200℃以上350℃以下の温度で加熱しながら、0.25MPa以上30MPa以下の圧力で加圧することによって、前記導電性材料を焼結することを特徴とする。
また、この発明にかかる電子部品の製造方法は、上述した発明において、前記熱処理において、前記導電性材料の焼結体である接合層と前記第2の金属膜との接合強度を低下させるニッケルが、前記第2の金属膜内に析出しないことを特徴とする。
上述した発明によれば、導電部の表面に銅(Cu)を主成分とする第1の金属膜を成膜することにより、導電部の最表面に、銀粒子を含有する接合層(以下、Ag接合層とする)との密着性の高い第2の金属膜を形成することができる。このため、導電部の最表面の第2の金属膜と、導電部を他部材に電気的に接続するための金属板とを接合する際に、Ag接合層を用いることができる。これにより、第2の金属膜と金属板との接合にはんだ接合層を用いる場合に比べて接合強度を高くすることができる。また、はんだを用いて導電部と金属板とを接合するよりも耐熱性を向上させることができる。
また、上述した発明によれば、導電部の表面にCuを主成分とする第1の金属膜を成膜することにより、第2の金属膜内にAg接合層との接合強度を低下させるNi粒子が析出しない。このため、導電部とAg接合層との接合強度の低下を防止することができ、Ag接合層を介して導電部と金属板とを強固に接合することができる。
また、上述した発明によれば、導電部の最表面にAgを主成分とする第2の金属膜を成膜することにより、例えば第1の金属膜にNiが含まれている場合でも、第2の金属膜のAg接合層側の表面層にNi粒子が析出することを抑制することができる。これにより、導電部と第1のAg接合層との接合強度が低下することを防止することができる。
また、上述した発明によれば、Ag接合層を用いて各部材を接合することにより、Ag接合層のもつ高い融点(約960℃程度)、熱伝導度(100W/m・K以上300W/m・K以下)、および電気抵抗(1μΩcm以上3μΩcm以下)という特性を備えた電子部品を作製(製造)することができる。また、上述した発明によれば、Niよりも熱伝導率が高いCuを主成分とする材料で第1の金属膜が形成されるため、Niを主成分とする材料で第1の金属膜を形成する場合よりも高い放熱性を得ることができる。
本発明にかかる電子部品および電子部品の製造方法によれば、接合強度が高い電子部品を提供することができるという効果を奏する。また、本発明にかかる電子部品および電子部品の製造方法によれば、耐熱性が高い電子部品を提供することができるという効果を奏する。また、本発明にかかる電子部品および電子部品の製造方法によれば、放熱性が高い電子部品を提供することができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる電子部品および電子部品の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
(実施の形態)
実施の形態にかかる電子部品の構成について説明する。図1は、実施の形態にかかる電子部品の要部を拡大して示す断面図である。図2は、実施の形態にかかる電子部品を示す断面図である。図1には、図2の半導体チップ20と金属板5との接合部近傍を示す。図1,2に示す実施の形態にかかる電子部品10は、半導体チップ20を実装したパッケージ構造の半導体装置である。半導体チップ20は例えばシリコン(Si)や炭化シリコン(SiC)などからなる。図1において半導体チップ20の半導体シリコン部は図示省略する。
実施の形態にかかる電子部品の構成について説明する。図1は、実施の形態にかかる電子部品の要部を拡大して示す断面図である。図2は、実施の形態にかかる電子部品を示す断面図である。図1には、図2の半導体チップ20と金属板5との接合部近傍を示す。図1,2に示す実施の形態にかかる電子部品10は、半導体チップ20を実装したパッケージ構造の半導体装置である。半導体チップ20は例えばシリコン(Si)や炭化シリコン(SiC)などからなる。図1において半導体チップ20の半導体シリコン部は図示省略する。
半導体チップ20は半導体素子を構成し、半導体チップ20のおもて面には半導体素子のおもて面電極などを構成する導電部1が設けられている。導電部1は、例えば銅(Cu)やアルミニウム(Al)またはそれらの合金からなる。具体的には、導電部1は、例えば、アルミニウム−シリコン(Al−Si)合金またはアルミニウム−シリコン−銅(Al−Si−Cu)合金からなる。導電部1にSiが含まれることによりアルミスパイクが抑制され、導電部1にCuが含まれることによりエレクトロマイグレーションが抑制される。
導電部1の表面には、第1の金属膜2および第2の金属膜3がこの順に成膜(形成)されている。第1の金属膜2および第2の金属膜3については後述する。第2の金属膜3の表面には、第1の銀(Ag)粒子を含有する接合層(以下、第1のAg接合層とする)4を介して金属板5の一端が接合されている。金属板5の他端は、第2のAg粒子を含有する接合層(以下、第2のAg接合層とする)21を介して絶縁基板23のおもて面の回路パターン24に接合されている。金属板5の最表面には、第1,第2のAg接合層4,21との接合強度を向上させるために例えば金(Au)または銀(Ag)膜が成膜されている。
半導体チップ20の裏面には、図示しない裏面電極が設けられている。裏面電極の最表面には、例えばスパッタリング処理により金膜または銀膜が成膜されている。半導体チップ20の裏面電極は、第3のAg粒子を含有する接合層(以下、第3のAg接合層とする)22を介して絶縁基板23のおもて面の回路パターン24に接合されている。回路パターン24の最表面には、第2,3のAg接合層21,22との接合強度を向上させるための例えばAu膜またはAg膜が成膜されている。
第1〜3のAg接合層4,21,22とは、Ag粒子を含有する導電性組成物(導電性材料)の焼結体である。第1〜3のAg接合層4,21,22により各部材を接合することにより、はんだにより各部材を接合する場合に比べて耐熱性を向上させることができる。具体的には、第1〜3のAg接合層4,21,22により各部材を接合することにより、高温度環境下での動作(例えば175℃での連続動作など)に耐え得る電子部品10を提供することができる。
絶縁基板23は、例えばセラミックス材料の表裏面に直接銅が接合されたDCB基板であってもよい。絶縁基板23の裏面は、例えば銅からなる金属板(Cu板)25のおもて面に接合されている。Cu板25の裏面は、ベース部材26のおもて面に接合されている。ベース部材26は、熱伝導率の高い材料からなる。Cu板25とベース部材26との接合は、はんだ接合層による接合であってもよいし、Ag粒子を含有する接合層(Ag接合層)による接合であってもよい。
Cu板25とベース部材26とをAg接合層を介して接合する場合、Cu板25の最表面に、Ag接合層との接合強度を向上させるための例えばAu膜またはAg膜が成膜される。絶縁基板23のおもて面(半導体チップ20側の面)は、絶縁基板23の周縁に接合された樹脂ケース(不図示)で覆われている。半導体チップ20のおもて面電極および裏面電極は、それぞれ外部電極用端子(不図示)により樹脂ケースの外側に引き出されている。樹脂ケースの内部は、樹脂やゲルなどの封止材(不図示)が充填されている。
次に、第1の金属膜2および第2の金属膜3について詳細に説明する。第1の金属膜2は、導電部1の最表面に第2の金属膜3を成膜するために、第2の金属膜3の成膜前に導電部1の表面に成膜される。第1の金属膜2は、導電部1との接合強度が高く、かつ、表面に第2の金属膜3を成膜しやすい材料からなる。具体的には、第1の金属膜2は、例えば、銅(Cu)を主成分とする材料からなる。その理由は、第1のAg接合層4を介して接合される第2の金属膜3と金属板5との接合強度を高くすることができるからである。
また、第1の金属膜2は、ニッケル(Ni)を含まない材料からなるのが好ましい。その理由は、次のとおりである。第1〜3のAg接合層4,21,22により各部材どうしを接合するためには、250℃程度の温度で高温熱処理を行う必要がある。第1の金属膜2にニッケルが含まれる場合、この熱処理により第2の金属膜3内の、第1のAg接合層4側の表面層にニッケル粒子が析出する。このニッケルの析出物により、第2の金属膜3と金属板5との接合強度が低下するからである。第1の金属膜2は、例えば、電解めっき法、無電解めっき法、スパッタリング法(物理蒸着法)または化学蒸着法により形成される。
第2の金属膜3は、第1のAg接合層4との接合強度を向上させるために、半導体チップ20の最表面に形成される。第2の金属膜3は、第1のAg接合層4との接合性が高く、第1の金属膜2よりもイオン化傾向が小さい材料からなる。具体的には、第2の金属膜3は、例えば、銀または金を主成分とする材料からなる。好ましくは、第2の金属膜3は、銀を主成分とする材料からなるのがよい。その理由は、第2の金属膜3の主成分を金とする場合よりも第2の金属膜3内へのニッケルの析出を抑制することができるからである。第2の金属膜3は、例えば、電解めっき法、無電解めっき法、スパッタリング法(物理蒸着法)または化学蒸着法により形成される。
次に、図2に示す電子部品10の製造方法について説明する。図3は、実施の形態にかかる電子部品の製造方法について示すフローチャートである。第1の金属膜2および第2の金属膜3を、例えば無電解めっき処理により形成する場合を例に説明する。まず、例えばスパッタリング法により、半導体ウエハのおもて面に、導電部1としてアルミニウムシリコン電極を形成する。次に、半導体ウエハを所望のチップサイズで切り出して半導体チップ20を作製する。次に、第1,2の金属膜2,3を成膜するめっき処理(ステップS6,S7)を行う前に、半導体チップ20に対してめっき前処理(ステップS1〜S5)を行う。
具体的には、めっき前処理は、まず、半導体チップ20に脱脂処理を行う(ステップS1)。次に、エッチングによって、半導体チップ20の表面に付着するパーティクルや有機物、酸化膜を除去する(ステップS2)。ステップS2の処理後に例えば硝酸を用いて半導体チップ20を酸洗浄し、ステップS2の処理によって半導体チップ20表面に生じた不溶性のエッチング残渣を除去してもよい。次に、ジンケート(亜鉛置換)処理(第1のジンケート処理)を行い、半導体チップ20のおもて面の、後の工程で成膜される第1の金属膜2との密着性を向上させる(ステップS3)。
次に、例えば硝酸を用いて半導体チップ20を酸洗浄し、ステップS3で半導体チップ20の表面に形成した置換亜鉛層を除去する(硝酸剥離、ステップS4)。次に、再度ジンケート処理(第2のジンケート処理)を行い、半導体チップ20のおもて面の、第1の金属膜2との密着性を向上させ、めっき前処理を終了する(ステップS5)。上記ステップS1〜S5の各処理の間には、それぞれ導電部1の表面を水洗する処理が行われる。
次に、第1の金属膜2および第2の金属膜3を成膜するめっき処理(ステップS6,S7)を行う。具体的には、例えば無電解Cuめっき処理を行い、導電部1の表面に第1の金属膜2を成膜する(ステップS6)。次に、半導体チップ20を水洗した後、例えば無電解Agめっき処理を行い、第1の金属膜2の表面に第2の金属膜3を成膜する(ステップS7)。
次に、半導体チップ20を絶縁基板23に実装する。具体的には、絶縁基板23の回路パターン24の表面に、第3のAg接合層22となるAg粒子を含有するペースト状の導電性組成物を所望のパターンで塗布する(ステップS8)。次に、Ag粒子を含有するペースト状の導電性組成物の表面に、裏面を下(絶縁基板23側)にして半導体チップ20を置いた後、加熱しながら加圧してAg粒子を含む導電性組成物を焼結する。これにより、第3のAg接合層22を介して、絶縁基板23の回路パターン24の表面に半導体チップ20が接合される(ステップS9)。
次に、半導体チップ20最表面の第2の金属膜3の表面に、第1のAg接合層4となるAg粒子を含有するペースト状の導電性組成物を所望のパターンで塗布する(ステップS10)。このとき、絶縁基板23の回路パターン24の表面にも、第2のAg接合層21となるAg粒子を含有するペースト状の導電性組成物を所望のパターンで塗布する。次に、Ag粒子を含有するペースト状の導電性組成物の表面に金属板5を置いた後、加熱しながら加圧してAg粒子を含む導電性組成物を焼結する。これにより、第1のAg接合層4を介して、半導体チップ20最表面の第2の金属膜3の表面に金属板5の一端が接合される(ステップS11)。また、第2のAg接合層21を介して、絶縁基板23の回路パターン24の表面に金属板5の他端が接合される。以上の工程により電子部品10が完成する。
Ag粒子を含む導電性組成物を焼結するための熱処理は、例えば200℃以上350℃以下の温度で加熱しながら、例えば0.25MPa以上30MPa以下の圧力で加圧することが好ましい。これにより、Ag粒子を含有するペースト状の導電性組成物が焼結し、高い接合強度および優れた耐熱性、放熱性を有する第1のAg接合層4を形成することができる。
以上、説明したように、実施の形態によれば、導電部(半導体素子のおもて面電極)の表面にCuを主成分とする第1の金属膜を成膜することにより、導電部の最表面に、第1のAg接合層との密着性の高い第2の金属膜を形成することができる。このため、導電部の最表面の第2の金属膜と、導電部を他部材に電気的に接続するための金属板とを接合する際に、第1のAg接合層を用いることができる。これにより、第2の金属膜と金属板との接合にはんだ接合層を用いる場合に比べて接合強度を高くすることができる。また、はんだを用いて導電部と金属板とを接合するよりも、例えば高温度環境下での動作(例えば175℃での連続動作など)に耐え得る程度に耐熱性を向上させることができる。
また、実施の形態によれば、導電部の表面にCuを主成分とする第1の金属膜を成膜することにより、第2の金属膜内に第1のAg接合層との接合強度を低下させるNi粒子が析出しない。これにより、導電部と第1のAg接合層との接合強度が低下することを防止することができる。このため、第1のAg接合層を介して、導電部と金属板とを強固に接合することができる。したがって、P/C(パワーサイクル)試験などにより評価される信頼性が向上する。具体的には、第1のAg接合層による接合を行った電子部品は、P/C試験において例えば第1のAg接合層にクラックが入り、このクラックが生じた部分から剥離が生じることで破壊に至る。このため、導電部と第1のAg接合層との接合強度を向上させることにより、第1のAg接合層にクラックが生じにくくなるため、電子部品の寿命が向上する。
また、実施の形態によれば、導電部の最表面にAgを主成分とする第2の金属膜を成膜することにより、例えば第1の金属膜や第2の金属膜にNiが含まれている場合でも、第2の金属膜の、第1のAg接合層側の表面層にNi粒子が析出することを抑制することができる。これにより、導電部と第1のAg接合層との接合強度が低下することを防止することができる。
また、実施の形態によれば、第1〜3のAg接合層を用いて各部材を接合することにより、第1〜3のAg接合層のもつ高い融点(約960℃程度)、熱伝導度(100W/m・K以上300W/m・K以下)、および電気抵抗(1μΩcm以上3μΩcm以下)という特性を備えた電子部品を作製(製造)することができる。これにより、耐熱性が高く、放熱性が高い電子部品を作製することができる。また、実施の形態によれば、Niよりも熱伝導率が高いCuを主成分とする材料で第1の金属膜が形成されるため、Niを主成分とする材料で第1の金属膜を形成する場合よりも高い放熱性を得ることができる。
(実施例1)
次に、Ag粒子を含有する接合層(Ag接合層)の接合強度について検証した。図4は、銀粒子材と各金属単体との接合強度を示す特性図である。まず、シリコンウエハの表面に金属層を形成した後、10mm×10mmのチップサイズに切り出した半導体チップを作製した。次に、半導体チップの金属層上に、Ag粒子を含有するペースト状の導電性組成物(Ag粒子材)を塗布した。次に、250℃の温度で5分間加熱しながら加圧して導電性組成物を焼結し、金属層上にAg接合層を形成した。導電性組成物を加熱するときの加圧量を種々変更して複数の試料を作製し、各試料において金属層とAg接合層との接合強度をせん断力で評価するシェア強度試験を行った。
次に、Ag粒子を含有する接合層(Ag接合層)の接合強度について検証した。図4は、銀粒子材と各金属単体との接合強度を示す特性図である。まず、シリコンウエハの表面に金属層を形成した後、10mm×10mmのチップサイズに切り出した半導体チップを作製した。次に、半導体チップの金属層上に、Ag粒子を含有するペースト状の導電性組成物(Ag粒子材)を塗布した。次に、250℃の温度で5分間加熱しながら加圧して導電性組成物を焼結し、金属層上にAg接合層を形成した。導電性組成物を加熱するときの加圧量を種々変更して複数の試料を作製し、各試料において金属層とAg接合層との接合強度をせん断力で評価するシェア強度試験を行った。
上記シェア強度試験は、シリコンウエハの表面の金属層をAg、Au、CuおよびNi単体でそれぞれ形成した各試料に対して行った。各金属層とAg接合層との接合強度のシェア強度試験による測定結果を図4に示す。図4に示す結果より、各金属ともに、加圧量が高いほどAg接合層との接合強度が高くなることが確認された。また、金属の種類によってAg接合層との接合強度が異なることが確認された。具体的には、Ag接合層との接合強度は、Agが最も大きく、次にAu、CuおよびNiの順に小さくなる。これにより、Ag接合層との接合強度は、NiよりもCuのほうが大きいことが確認された。
(実施例2)
次に、半導体チップ20表面の導電部1と金属板5との接合強度について検証した。図5は、実施の形態にかかる電子部品の要部の接合強度について示す特性図である。図6は、図5に対応する電子部品の要部の接合強度を数値化した図表である。まず、実施の形態にしたがい、第1の金属膜2としてCuめっき膜を5μmの厚さで成膜し、さらに第2の金属膜3としてAgめっき膜を0.1μmの厚さで成膜した後、第1のAg接合層4を介して金属板5を接合した半導体チップ20を作製した(以下、実施例2とする)。
次に、半導体チップ20表面の導電部1と金属板5との接合強度について検証した。図5は、実施の形態にかかる電子部品の要部の接合強度について示す特性図である。図6は、図5に対応する電子部品の要部の接合強度を数値化した図表である。まず、実施の形態にしたがい、第1の金属膜2としてCuめっき膜を5μmの厚さで成膜し、さらに第2の金属膜3としてAgめっき膜を0.1μmの厚さで成膜した後、第1のAg接合層4を介して金属板5を接合した半導体チップ20を作製した(以下、実施例2とする)。
具体的には、次のように実施例2を作製した。まず、半導体チップ20として、6インチのシリコンウエハの一方の主面にスパッタリング法により導電部1となるアルミニウムシリコン(AlSi)電極を5μmの厚さで形成した後、10mm×10mmのチップサイズに切り出した。次に、めっき前処理を行った後、無電解Cuめっき処理により、導電部1上に第1の金属膜2となるCuめっき膜を5μmの厚さで成膜した。続けて、無電解Agめっき処理により、第1の金属膜2上に第2の金属膜3となるAgめっき膜を0.1μmの厚さで成膜した。
次に、第2の金属膜3上にAg粒子を含有するペースト状の導電性組成物(Ag粒子材)を塗布した。このとき、8mm×8mmで開口する開口部を有する厚さ100μmのメタルマスクを用いて、第2の金属膜3表面のメタルマスクの開口部と同面積の領域に導電性組成物を塗布した。次に、Agめっきを施した金属板5をAg粒子材上に置き、250℃の温度で5分間加熱しながら加圧して導電性組成物を焼結し、第2の金属膜3上に第1のAg接合層4を形成した。これにより、第1のAg接合層4を介して導電部1と金属板5とが接合された実施例2(第1の金属膜2/第2の金属膜3=Cu/Ag)が完成する。
比較として、第1,2の金属膜2,3の構成が実施例2と異なる比較例1,2を作製した。比較例1は、第1の金属膜としてNiめっき膜を5μmの厚さで成膜し、第2の金属膜としてAuめっき膜を0.05μmの厚さで成膜した(第1の金属膜/第2の金属膜=Ni/Au)。比較例2は、第1の金属膜としてNiめっき膜を5μmの厚さで成膜し、第2の金属膜としてAgめっき膜を0.1μmの厚さで成膜した(第1の金属膜/第2の金属膜=Ni/Ag)。比較例1,2の第1,2の金属膜以外の構成は実施例2と同様である。比較例1,2の製造方法は、めっき処理により成膜するめっき膜の材料および厚さ以外は、実施例2の製造方法と同様である。
上述した実施例2および比較例1,2において、導電性組成物を加熱するときの加圧量を種々変更して複数の試料をそれぞれ作製し、シェア強度試験を行った結果を図5,6に示す。シェア強度試験とは、導電部1と金属板5との接合強度をせん断力で評価する強度試験である。
図5,6に示す結果より、実施例2および比較例2は、比較例1よりも接合強度が高いことが確認された。具体的には、例えば、第1のAg接合層4を加圧量10MPaで焼結した場合、導電部1と金属板5との接合強度は、実施例2および比較例2においてそれぞれ60.1MPaおよび58.8MPaであったのに対し、比較例1では42.5MPaであった。すなわち、導電部1と金属板5との接合強度は、第2の金属膜をAgめっき膜とした実施例2および比較例2がほぼ等しく、第2の金属膜をAuめっき膜とした比較例1よりも高いことが確認された。
したがって、半導体素子のおもて面電極(導電部1)の最表面の第2の金属膜3を構成する金属が、導電部1と金属板5との接合強度に大きく影響することが確認された。また、Agを主成分とする第2の金属膜3を形成することにより、導電部1と金属板5との接合強度を向上させることができることが確認された。また、第1のAg接合層4を焼結するときの加圧量を大きくするほど、導電部1と金属板5との接合強度を向上させることができることが確認された。加圧量0MPaとは、加圧していない場合である。
(実施例3)
次に、電子部品10の接合強度について検証した。具体的には、製品としての電子部品10を作製するには、実施の形態に示すように、半導体チップ20表面の導電部1に金属板5を接合する前に、絶縁基板23の回路パターン24に半導体チップ20を接合する。このため、この絶縁基板23の回路パターン24に半導体チップ20を接合する工程が、半導体チップ20表面の導電部1と金属板5との接合強度に及ぼす影響について検証した。まず、第2の金属膜3内へのNi析出量を測定した。
次に、電子部品10の接合強度について検証した。具体的には、製品としての電子部品10を作製するには、実施の形態に示すように、半導体チップ20表面の導電部1に金属板5を接合する前に、絶縁基板23の回路パターン24に半導体チップ20を接合する。このため、この絶縁基板23の回路パターン24に半導体チップ20を接合する工程が、半導体チップ20表面の導電部1と金属板5との接合強度に及ぼす影響について検証した。まず、第2の金属膜3内へのNi析出量を測定した。
図7は、実施の形態にかかる電子部品を構成する金属膜の含有成分およびその含有率を示す特性図である。図8は、図7に対応する金属膜の含有成分およびその含有率を数値化した図表である。図7,8において、加熱前とは、絶縁基板23の回路パターン24に半導体チップ20を接合する工程を行っていない場合を示す。すなわち、加熱前とは、実施例2および比較例1,2である。加熱後とは、絶縁基板23の回路パターン24に半導体チップ20を接合する工程を行い、実施の形態にかかる電子部品10(以下、実施例3とする)を作製した場合を示す(図9,10についても同様)。実施例3の絶縁基板23および第3のAg接合層22以外の構成は、実施例2と同様である。
具体的には、次のように実施例3を作製した。まず、実施例2と同様に、導電部1となるAlSi電極を形成した半導体チップ20を用意し、導電部1上に第1,2の金属膜2,3となるCuめっき膜およびAgめっき膜を順に成膜した。次に、絶縁基板23の回路パターン24上にAg粒子を含有するペースト状の導電性組成物(Ag粒子材)を塗布した。このとき、チップサイズよりも大きく開口する開口部を有するメタルマスクを用いて、絶縁基板23の回路パターン24表面のメタルマスクの開口部と同面積の領域に導電性組成物を塗布した。
次に、裏面を絶縁基板23側にして半導体チップ20をAg粒子材上に置き、250℃の温度で5分間加熱しながら10MPaの圧力で加圧して導電性組成物を焼結し、絶縁基板23の回路パターン24上に第3のAg接合層22を形成した。これにより、第3のAg接合層22を介して絶縁基板23の回路パターン24上に半導体チップ20が接合される。次に、実施例2と同様に、半導体チップ20の第2の金属膜3上に第1のAg接合層4を形成し、第1のAg接合層4を介して導電部1と金属板5とを接合することにより、実施例3が完成する。実施例3では、第1のAg接合層4を焼結させるための高温熱処理における加圧量を10MPaとした。
加熱後における比較として、第1,2の金属膜2,3の構成が実施例3と異なる比較例3,4を作製した。比較例3の絶縁基板および第3のAg接合層以外の構成は、比較例1と同様である。比較例4の絶縁基板および第3のAg接合層以外の構成は、比較例2と同様である。上述した実施例3および比較例3,4において、それぞれ第2の金属膜内のNi析出量を測定した結果を図7,8に示す。図7,8には、第2の金属膜の第1のAg接合層側の表面層の任意の数箇所における各含有成分の平均含有率(%)を示す。
図7,8に示すように、第1の金属膜2としてCuめっき膜を設けた実施例においては、加熱前(実施例2)および加熱後(実施例3)ともに、第2の金属膜3内にNiの析出は確認されなかった。一方、第1の金属膜としてNiめっき膜を設けた比較例では、加熱前(比較例1,2)および加熱後(比較例3,4)ともに、第2の金属膜3内にNiの析出が確認された。また、第1の金属膜としてNiめっき膜を設けた比較例では、加熱前(比較例1,2)に比べて、加熱後(比較例3,4)にNi含有率が増大していることが確認された。
具体的には、第2の金属膜としてAuめっき膜を設けた場合、第2の金属膜のNi含有率は、加熱前(比較例1)に1.8%であったのに対し、加熱後(比較例3)に13.8%となることが確認された。第2の金属膜としてAgめっき膜を設けた場合、第2の金属膜のNi含有率は、加熱前(比較例2)に0.9%であったのに対し、加熱後(比較例4)に2.8%となることが確認された。したがって、第2の金属膜としてAuめっき膜を設けた場合、第2の金属膜としてAgめっき膜を設けた場合に比べて、Niの析出が多いことが確認された。
次に、第2の金属膜3のNi含有率と、電子部品10の接合強度との関係について検証した。図9は、実施の形態にかかる電子部品の接合強度について示す特性図である。図10は、図9に対応する電子部品の接合強度を数値化した図表である。実施例3および比較例3,4の接合強度を測定した結果を図9,10に示す。図9,10において、実施例2および比較例1,2の接合強度は、図5,6に示す加圧量10MPaの場合の接合強度である。
図9,10に示す結果より、Ni含有率が最も多い比較例1,3(第1の金属膜/第2の金属膜=Ni/Au)では、42.5MPaから6.6MPaへと接合強度が大きく低下することが確認された(図9に細かい破線の矢印で示す)。また、比較例1,3よりもNi含有率が少ない比較例2,4(第1の金属膜/第2の金属膜=Ni/Ag)でも、接合強度が58.8MPaから39.8MPaへと低下することが確認された(図9に粗い破線の矢印で示す)。一方、Niが析出していない実施例2,3(第1の金属膜2/第2の金属膜3=Cu/Ag)では、加熱前および加熱後において接合強度はそれぞれ60.1MPaおよび59.5MPaであり、ほとんど低下しないことが確認された(図9に実線の矢印で示す)。
したがって、図7〜10に示す結果より、Cuを主成分とする第1の金属膜2を形成することにより、加熱前および加熱後であっても電子部品10の接合強度が低下することを抑制することができることが確認された。Cuを主成分とする第1の金属膜2を形成することにより、Niを主成分とする第1の金属膜2を形成する場合よりも、第2の金属膜3と第1のAg接合層4との密着性を向上させることができることが確認された。また、Agを主成分とする第2の金属膜3を形成することにより、第2の金属膜3内にNiが析出した場合に、加熱後におけるNiの析出を抑制することができることが確認された。
以上において本発明では、半導体素子のおもて面電極と金属板とを接合する場合を例に説明したが、これに限らず、他の導電部と、当該導電部を他部材に電気的に接続するための金属板とを接合する場合にも本発明を適用可能である。
以上のように、本発明にかかる電子部品および電子部品の製造方法は、各部材を接合して電気的に接続する構成を有する電子部品などパッケージ構造の半導体装置に有用である。
1 導電部
2 第1の金属膜(Cuめっき膜)
3 第2の金属膜(Agめっき膜)
4 Ag粒子を含有する接合層
5 金属板
10 電子部品
20 半導体チップ
2 第1の金属膜(Cuめっき膜)
3 第2の金属膜(Agめっき膜)
4 Ag粒子を含有する接合層
5 金属板
10 電子部品
20 半導体チップ
Claims (14)
- 半導体素子の表面に設けられた導電部と、
前記導電部の表面に設けられた、銅を主成分とする材料からなる第1の金属膜と、
前記第1の金属膜の表面に設けられた、前記第1の金属膜よりもイオン化傾向が小さい金属を主成分とする材料からなる第2の金属膜と、
前記第2の金属膜の表面に設けられた、銀粒子を含有する接合層と、
を備えることを特徴とする電子部品。 - 前記半導体素子は、シリコンまたは炭化シリコンからなり、
前記導電部は、少なくとも銅またはアルミニウムを主成分とする材料からなることを特徴とする請求項1に記載の電子部品。 - 前記第2の金属膜は、銀を主成分とする材料からなることを特徴とする請求項1に記載の電子部品。
- 前記第1の金属膜は、めっき膜または蒸着膜であることを特徴とする請求項1に記載の電子部品。
- 前記第2の金属膜は、めっき膜または蒸着膜であることを特徴とする請求項1に記載の電子部品。
- 前記接合層は、200℃以上350℃以下の温度で加熱されるとともに、0.25MPa以上30MPa以下の圧力で加圧されて形成された焼結体であることを特徴とする請求項1に記載の電子部品。
- 前記接合層と前記第2の金属膜との接合強度を低下させるニッケルの析出物を前記第2の金属膜内に含まないことを特徴とする請求項1〜6のいずれか一つに記載の電子部品。
- 半導体ウエハの表面に設けられた導電部の表面に、銅を主成分とする材料からなる第1の金属膜を形成する工程と、
前記第1の金属膜の表面に、前記第1の金属膜よりもイオン化傾向が小さい金属を主成分とする材料で第2の金属膜を形成する工程と、
前記第2の金属膜の表面に、銀粒子を含有する導電性材料を塗布する工程と、
熱処理によって前記導電性材料を焼結する工程と、
を含むことを特徴とする電子部品の製造方法。 - 前記導電部は、シリコンまたは炭化シリコンからなる前記半導体ウエハの表面に、少なくとも銅またはアルミニウムを主成分とする材料で形成されることを特徴とする請求項8に記載の電子部品の製造方法。
- 前記第2の金属膜は、銀を主成分とする材料で形成されることを特徴とする請求項8に記載の電子部品の製造方法。
- 前記第1の金属膜は、めっき法、スパッタリング法または蒸着法によって形成されることを特徴とする請求項8に記載の電子部品の製造方法。
- 前記第2の金属膜は、めっき法、スパッタリング法または蒸着法によって形成されることを特徴とする請求項8に記載の電子部品の製造方法。
- 前記熱処理において、200℃以上350℃以下の温度で加熱しながら、0.25MPa以上30MPa以下の圧力で加圧することによって、前記導電性材料を焼結することを特徴とする請求項8に記載の電子部品の製造方法。
- 前記熱処理において、前記導電性材料の焼結体である接合層と前記第2の金属膜との接合強度を低下させるニッケルが、前記第2の金属膜内に析出しないことを特徴とする請求項8〜13のいずれか一つに記載の電子部品の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2012/070907 WO2014027418A1 (ja) | 2012-08-17 | 2012-08-17 | 電子部品および電子部品の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2014027418A1 true JPWO2014027418A1 (ja) | 2016-07-25 |
Family
ID=50685481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014530426A Pending JPWO2014027418A1 (ja) | 2012-08-17 | 2012-08-17 | 電子部品および電子部品の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9355987B2 (ja) |
JP (1) | JPWO2014027418A1 (ja) |
CN (1) | CN104205301B (ja) |
DE (1) | DE112012006812T5 (ja) |
WO (1) | WO2014027418A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6217756B2 (ja) * | 2013-10-29 | 2017-10-25 | 富士電機株式会社 | 半導体モジュール |
WO2016100470A1 (en) | 2014-12-17 | 2016-06-23 | Alpha Metals, Inc. | Method for die and clip attachment |
JP6630053B2 (ja) * | 2015-03-25 | 2020-01-15 | スタンレー電気株式会社 | 電子デバイスの製造方法 |
JP6491032B2 (ja) | 2015-04-24 | 2019-03-27 | スタンレー電気株式会社 | 抵抗器の製造方法、および、抵抗器 |
FR3038535B1 (fr) * | 2015-07-10 | 2017-08-11 | Commissariat Energie Atomique | Assemblage comprenant deux elements de coefficient de dilatation thermique differents et un joint fritte heterogene en densite et procede de fabrication de l'assemblage |
JP7062929B2 (ja) * | 2017-11-30 | 2022-05-09 | 凸版印刷株式会社 | タッチパネル |
KR102550329B1 (ko) * | 2018-09-28 | 2023-07-05 | 가부시키가이샤 무라타 세이사쿠쇼 | 접속 전극 및 접속 전극의 제조 방법 |
US10910340B1 (en) * | 2019-10-14 | 2021-02-02 | Heraeus Deutschland GmbH & Co. KG | Silver sintering preparation and the use thereof for the connecting of electronic components |
JP2021007182A (ja) * | 2020-10-19 | 2021-01-21 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006202938A (ja) * | 2005-01-20 | 2006-08-03 | Kojiro Kobayashi | 半導体装置及びその製造方法 |
JP2010050189A (ja) * | 2008-08-20 | 2010-03-04 | Hitachi Metals Ltd | 接合材、半導体装置およびその製造方法 |
JP2012064826A (ja) * | 2010-09-17 | 2012-03-29 | On Semiconductor Trading Ltd | 半導体装置 |
WO2012121355A1 (ja) * | 2011-03-10 | 2012-09-13 | 富士電機株式会社 | 電子部品および電子部品の製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07263493A (ja) | 1994-03-18 | 1995-10-13 | World Metal:Kk | チップマウント方法 |
JP3484367B2 (ja) | 1999-01-29 | 2004-01-06 | 三菱電機株式会社 | 無電解めっき方法およびその前処理方法 |
US6871396B2 (en) * | 2000-02-09 | 2005-03-29 | Matsushita Electric Industrial Co., Ltd. | Transfer material for wiring substrate |
JP4096671B2 (ja) | 2002-09-19 | 2008-06-04 | 株式会社村田製作所 | 電子部品のめっき方法、及び電子部品 |
JP4048427B2 (ja) | 2002-09-30 | 2008-02-20 | 株式会社村田製作所 | 電子部品の製造方法、及び電子部品 |
JP4412072B2 (ja) | 2003-10-09 | 2010-02-10 | 株式会社日立製作所 | 電子部品の実装方法,半導体モジュール及び半導体装置 |
US7393771B2 (en) | 2004-06-29 | 2008-07-01 | Hitachi, Ltd. | Method for mounting an electronic part on a substrate using a liquid containing metal particles |
JP4650784B2 (ja) | 2004-11-05 | 2011-03-16 | 株式会社村田製作所 | 電子部品、及びめっき方法 |
JP2007180059A (ja) | 2005-12-26 | 2007-07-12 | Toshiba Corp | 光半導体装置とその製造方法 |
JP4737116B2 (ja) | 2007-02-28 | 2011-07-27 | 株式会社日立製作所 | 接合方法 |
-
2012
- 2012-08-17 WO PCT/JP2012/070907 patent/WO2014027418A1/ja active Application Filing
- 2012-08-17 DE DE112012006812.2T patent/DE112012006812T5/de active Pending
- 2012-08-17 CN CN201280071499.4A patent/CN104205301B/zh active Active
- 2012-08-17 JP JP2014530426A patent/JPWO2014027418A1/ja active Pending
-
2014
- 2014-09-10 US US14/482,830 patent/US9355987B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006202938A (ja) * | 2005-01-20 | 2006-08-03 | Kojiro Kobayashi | 半導体装置及びその製造方法 |
JP2010050189A (ja) * | 2008-08-20 | 2010-03-04 | Hitachi Metals Ltd | 接合材、半導体装置およびその製造方法 |
JP2012064826A (ja) * | 2010-09-17 | 2012-03-29 | On Semiconductor Trading Ltd | 半導体装置 |
WO2012121355A1 (ja) * | 2011-03-10 | 2012-09-13 | 富士電機株式会社 | 電子部品および電子部品の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104205301A (zh) | 2014-12-10 |
WO2014027418A1 (ja) | 2014-02-20 |
DE112012006812T5 (de) | 2015-05-21 |
US20140374775A1 (en) | 2014-12-25 |
US9355987B2 (en) | 2016-05-31 |
CN104205301B (zh) | 2017-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2014027418A1 (ja) | 電子部品および電子部品の製造方法 | |
JP6632686B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6667765B2 (ja) | 電極接続方法及び電極接続構造 | |
JP5812090B2 (ja) | 電子部品および電子部品の製造方法 | |
JP5123633B2 (ja) | 半導体装置および接続材料 | |
JP6050308B2 (ja) | スタッドバンプとそのパッケージ構造、および、その製造方法 | |
KR102280653B1 (ko) | 전자 부품 탑재 기판 및 그 제조 방법 | |
JP2014509455A (ja) | 塊状端子を備える半導体パッケージ | |
US9640511B2 (en) | Method for producing a circuit carrier arrangement having a carrier which has a surface formed by an aluminum/silicon carbide metal matrix composite material | |
WO2013018238A1 (ja) | ボールボンディングワイヤ | |
WO2008038681A1 (fr) | Composant de substrat céramique et composant électronique utilisant celui-ci | |
WO2014181688A1 (ja) | 半導体装置 | |
TWI413702B (zh) | 固相擴散反應銅鈀合金線及其製造方法 | |
JP4817043B2 (ja) | セラミクス基板およびセラミクス基板を用いた電子部品とセラミクス基板の製造方法 | |
JP2011086717A (ja) | 回路装置及びその製造方法 | |
CN109644561B (zh) | 布线基板和其制造方法 | |
JP2011193007A (ja) | 半導体チップおよびこれを用いた半導体装置 | |
TW200939431A (en) | Ball grid array assembly and solder pad | |
JP2006059905A (ja) | 半導体装置の製造方法 | |
JP2010205974A (ja) | 半導体装置 | |
JP2010278193A (ja) | 電子部品、それを用いた電子部品装置およびそれらの製造方法 | |
JP2015109334A (ja) | 半導体装置 | |
JP2018170481A (ja) | 電子部品と導電体の接続方法および半導体モジュールの製造方法 | |
JP2008085368A (ja) | 半導体チップおよびこれを用いた半導体装置 | |
JPS6041867B2 (ja) | 多金属層を有する電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161018 |