JP4650784B2 - 電子部品、及びめっき方法 - Google Patents

電子部品、及びめっき方法 Download PDF

Info

Publication number
JP4650784B2
JP4650784B2 JP2004321793A JP2004321793A JP4650784B2 JP 4650784 B2 JP4650784 B2 JP 4650784B2 JP 2004321793 A JP2004321793 A JP 2004321793A JP 2004321793 A JP2004321793 A JP 2004321793A JP 4650784 B2 JP4650784 B2 JP 4650784B2
Authority
JP
Japan
Prior art keywords
film
layer
plating
content
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004321793A
Other languages
English (en)
Other versions
JP2006131949A (ja
Inventor
育史 吉田
正美 大門
道男 帰山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004321793A priority Critical patent/JP4650784B2/ja
Publication of JP2006131949A publication Critical patent/JP2006131949A/ja
Application granted granted Critical
Publication of JP4650784B2 publication Critical patent/JP4650784B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemically Coating (AREA)

Description

本発明は電子部品、及びめっき方法に関し、より詳しくは部品素体の表面に形成された外部電極上にNi−Pからなる第1の金属皮膜とAuを主成分とする第2の金属皮膜とが順次形成された電子部品、及び金属膜上にNi−Pからなる第1の金属皮膜をめっき形成し、その後、第1の金属皮膜上にAuを主成分とする第2の金属皮膜をめっき形成するめっき方法に関する。
セラミック多層基板等の電子部品は、通常、セラミック素体上にCuやAgを主成分とした厚膜の導電部が形成されると共に、導電部のはんだ喰われを防止するために、該導電部の表面にはNi−P皮膜が無電解めっきにより形成され、さらにNi−P皮膜の酸化を防止し、はんだ付け性を確保するために、該Ni−P皮膜の表面にはAu皮膜が無電解めっきにより形成されており、導電部、Ni−P皮膜、及びAu皮膜で外部電極を構成している。
ところで、この種の電子部品を、高温のリフロー炉を通過させてはんだ実装する場合、複数回のリフロー工程を経ることが多い。そして、はんだ実装処理が施される場合は、最上層のAu皮膜ははんだ実装時にはんだ内に拡散して消失するが、はんだ実装が外部電極に施されることなくリフロー炉を単に通過する場合は、次回以降のリフロー工程で外部電極にはんだ実装が施される。したがって、リフロー炉を繰り返し通過しても良好なはんだ付け性を確保することが必要となり、Ni−P皮膜には所定のヒートサイクルに耐え得るだけの耐熱性が要求される。
しかしながら、大量の熱が電子部品に繰り返し負荷されると、Ni−P皮膜が酸化されて耐熱性も低下することから、前記Ni−P皮膜の酸化を抑制する必要があり、このためにはNi−P皮膜が大気に触れるのを極力回避するのが望ましい。
そして、従来より、導電性金属からなる配線パターンの一部の表面に、Niを主成分とする下地層が形成され、該下地層の表面にPdを主成分とする中間層が形成され、該中間層の表面にAuを主成分とする表面層が形成され、中間層の平均厚さが0.04μm以下とした技術が提案されている(特許文献1)
この特許文献1では、下地層であるNi層と表面層であるAu層との間に中間層としてのPd層を介在させることにより、Au皮膜を薄層緻密化しなくても下地層であるNi層が大気に触れるのを避けることができ、したがってNi層が酸化するのを抑制することができ、これによりNi層の耐熱性が確保され、はんだ濡れ性が劣化するのを回避できる。
また、他の従来技術としては、Cu配線端子部にP濃度が9.0重量%以下のNi−P無電解めっき層、膜厚が0.05〜0.3μmの無電解Auめっき層を順次形成した技術が提案されている(特許文献2)。
この特許文献2では、無電解めっきにより形成されたNi−P皮膜中のP含有量を9.0重量%以下に抑制することにより、Au層が0.05〜0.3μmの薄膜であっても無鉛はんだに対しリフロー時のはんだ付け性を良好なものとしている。
さらに、Cu及びCu合金にP含有量が10重量%未満の第1のNi−Pめっき皮膜を形成し、引き続きP含有量が10重量%以上の第2のNi−Pめっき皮膜を形成し、これを700℃以上でかつNi−Pの融点未満の温度で加熱する技術も提案されている(特許文献3)。
この特許文献3では、P含有量が10重量%を境界にしてNi−Pめっき皮膜を2層構造としており、第2のNi−Pめっき皮膜のP含有量を10重量%以上とすることにより耐食性を向上させる一方、前記P含有量が10重量%以上になるとコストアップを招き、しかも第2のNi−P皮膜上に形成すべきAu皮膜等の析出速度が低下することから、P含有量が10重量%未満の第1のNi−P皮膜を第2のNi−P皮膜の下地層とし、これにより、第2のNi−P皮膜上に薄層のAu皮膜等を形成でき、また低コスト化を実現しようとしている。
特開2004−23072号公報 特開2004−22849号公報 特開平5−179457号公報
しかしながら、特許文献1では、Ni層とAu層との間にPd層を介在させることにより耐熱性を確保しているものの、Pd層を介在させているためコストアップを招くという問題点があった。
また、特許文献2では、Ni−P無電解めっき層中のP含有率(P濃度)を9.0重量%以下としているが、P含有率を例えば3.0重量%未満に低下すると、Ni粒界が腐食され易くなり、このため後工程のAuめっき処理でAuの析出速度が速くなり、めっき形成されたAu層の膜質が緻密さを欠く。したがって、Ni−P層上に0.05〜0.3μmの薄膜のAu層を形成してもNi−P層は酸化され易く、はんだ濡れ性の劣化を招くおそれがある。一方、P含有率が例えば6.0重量%以上に高くなると、Ni粒界の腐食は抑制されるものの、めっき皮膜の硬度が硬くて延性に欠け、このためNi−P皮膜の膜厚が厚くなるとめっき皮膜に微細なクラック(マイクロクラック)が発生し易くなる。特に、Ni−P皮膜の下地として厚膜の導電部が形成されている場合は、該導電部の表面凹凸の影響や導電部材料とNi−P合金材料との熱膨張率との差異により、析出したNi−P皮膜の内部で応力が発生し易く、このため微細なクラックの発生も顕著となる。
また、特許文献3のようにNi−P皮膜中のP含有率が10重量%以上になると、該Ni−P皮膜上にAu皮膜をめっき形成する場合にAuの析出速度が極端に低下し、また、Au皮膜の脆化、はんだ濡れ性の低下、密着強度の低下等が生じ、信頼性低下を招く。
本発明はこのような事情に鑑みなされたものであって、高温のリフロー炉に複数回通過させてもはんだ付け性が劣化したり、めっき皮膜に微細なクラックが発生することのない電子部品、及びめっき方法を提供することを目的とする。
本発明者らは上記目的を達成するために鋭意研究した結果、導電部上のNi−P皮膜を2層構造とすると共に、導電部に接する第1層のNi−P皮膜のP含有率を3重量%以上6重量%以下とし、第2層のNi−P皮膜のP含有率6重量%を超えかつ9重量%以下とし、かつ第2層の膜厚を0.1〜1.0μmとすることにより、Ni−P皮膜に微細なクラックが発生することもなく、かつ複数回のリフロー炉を通過させてもはんだ付け性が劣化するのを回避することができるという知見を得た。
本発明はこのような知見に基づきなされたものであって、本発明に係る電子部品は、部品素体の表面に形成された導電部上にNi−Pからなる第1の金属皮膜とAuを主成分とする第2の金属皮膜とが順次形成された電子部品において、前記第1の金属皮膜が第1層と第2層とからなる2層構造とされ、前記第1層は、P含有率が3重量%以上6重量%以下とされて前記導電部と接合され、前記第2層は、P含有率が6重量%を超えかつ9重量%以下とされて前記第2の金属皮膜に接合され、かつ、前記第2層は、厚みが0.1μm以上1.0μm以下であることを特徴としている。
また、本発明の電子部品は、前記導電部が、Cu及びAgのうちのいずれか一方の成分を主成分とすることを特徴とし、また、前記導電部は、導電性材料を含有した厚膜電極形成用導電性ペーストが焼結されてなることを特徴としている。
さらに、本発明の電子部品は、前記部品素体は、セラミック材料で形成されていることを特徴とし、また前記第1の金属皮膜は、還元剤を含有した無電解めっき液に浸漬されて皮膜形成されたことを特徴としている。
また、本発明に係るめっき方法は、金属膜上にNi−Pからなる第1の金属皮膜をめっき形成し、その後、第1の金属皮膜上にAuを主成分とする第2の金属皮膜をめっき形成するめっき方法において、前記第1の金属皮膜中のP含有率が3重量%以上6重量%以下となるような第1のNiめっき液を作製すると共に、前記第1の金属皮膜中のP含有率が6重量%を超え9重量%以下となるような第2のNiめっき液を作製し、前記第1のNiめっき液を使用して前記金属膜の表面に前記第1の金属皮膜の第1層を形成し、次いで前記第2のめっき液を使用して膜厚0.1〜1.0μmからなる前記第1の金属皮膜の第2層を形成することを特徴としている。
また、本発明のめっき方法は、前記金属膜は、Cu及びAgのうちのいずれか一方の成分を主成分とすることを特徴としている。
本発明の電子部品によれば、部品素体の表面に形成された導電部上にNi−Pからなる第1の金属皮膜とAuを主成分とする第2の金属皮膜とが順次形成された電子部品において、前記第1の金属皮膜が2層構造からなり、前記第1層は、P含有率が3重量%以上6重量%以下とされて前記導電部と接合され、前記第2層は、P含有率が6重量%を超えかつ9重量%以下とされて前記第2の金属皮膜に接合され、かつ、前記第2層は、厚みが0.1μm以上1.0μm以下であるので、導電部と接する第1層はP含有率が低く、したがって表面凹凸や熱膨張率の差異に起因したクラックの発生を回避することができ、また、第2の金属皮膜と接する第2層はP含有率が高く、したがって第2の金属皮膜の緻密化が可能となり、リフロー炉を複数回通過させても耐熱性を確保することができ、はんだ付け性が劣化するのを回避することができるセラミック多層基板等の電子部品を得ることができる。
また、本発明のめっき方法によれば、金属膜上にNi−Pからなる第1の金属皮膜をめっき形成し、その後、第1の金属皮膜上にAuを主成分とする第2の金属皮膜をめっき形成するめっき方法において、前記第1の金属皮膜中のP含有率が3重量%以上6重量%以下となるような第1のNiめっき液を作製すると共に、前記第1の金属皮膜中のP含有率が6重量%を超え9重量%以下となるような第2のNiめっき液を作製し、前記第1のNiめっき液を使用して前記金属膜の表面に前記第1の金属皮膜の第1層を形成し、次いで前記第2のめっき液を使用して膜厚0.1〜1.0μmからなる前記第1の金属皮膜の第2層を形成するので、第1の金属皮膜には微細なクラックが発生することもなく、その表面に緻密な第2の金属皮膜を形成することができ、これにより第1の金属皮膜の酸化が回避されて耐熱性を確保することが可能となる。
次に、本発明の実施の形態を詳説する。
図1は本発明に係る電子部品としてのセラミック多層基板の一実施の形態を示す断面図であって、該セラミック多層基板は、複数のセラミックグリーンシート(第1〜第5のセラミックグリーンシート1a〜1e)が積層されてセラミック素体6を形成している。
そして、セラミック素体6の表面には外部電極4(4a〜4c)が形成されると共に、該セラミック素体6の内部には所定パターンの内部電極3(3a〜3h)が埋設されており、ビアホール5(5a〜5k)を介して各内部電極間3、又は内部電極3と外部電極4とが電気的に接続されている。そして、本実施の形態では、第4のセラミックグリーンシート1dを介して内部電極3gと内部電極3eとが対向状に配されてコンデンサ部を形成し、外部電極4c及び内部電極3h、3f、3d、3bはビアホール5k、5g、5e、5cを介して電気的に接続されインダクタ部を形成している。
また、外部電極4は、図2に示すように、AgやCuを主成分とする導電部7の表面にNi−P皮膜(第1の金属皮膜)8が形成され、該Ni−P皮膜8の表面にAu皮膜(第2の金属皮膜)9が形成されている。
そして、Ni−P皮膜8は、P含有率が異なる第1層10及び第2層11を備えた2層構造とされている。
具体的には、前記第1層10は、P含有率が3重量%以上6重量%以下とされて導電部7に接合され、前記第2層11は、P含有率が6重量%を超えかつ9重量%以下とされてAu皮膜9の下地層とされ、また、第2層11は、厚みが0.1μm以上1.0μm以下となるように形成されている。
すなわち、セラミック多層基板をリフロー処理してはんだ実装を行なう場合、リフロー炉を複数回通過させてもはんだ濡れ性の劣化を回避するためにはNi−P皮膜8の耐熱性を確保する必要があり、そのためにはNi−P皮膜8が大気に接触して酸化しないようにするのが望ましい。そして、その方法としてAu皮膜9の膜厚を厚くするか、Au皮膜9の膜厚を薄くして膜質を緻密化することが考えられるが、前者はコストアップを招くおそれがあり、したがって、後者を採用するのが望ましい。
そして、Au皮膜9を緻密化する方法としては、Ni−P皮膜8中のP含有率を高くする必要がある。すなわち、Ni−P皮膜8及びAu皮膜9は、通常、めっき処理により形成されるが、Ni−P皮膜8中のP含有率が低いと、Ni粒界が腐食され易く、このためAuのNi−P皮膜8上への析出速度が速くなってAu皮膜9の膜質が粗くなるのに対し、Ni−P皮膜8中のP含有率が高い場合は、AuのNi−P皮膜8上への析出速度も遅く、Au皮膜9を緻密化することができる。
しかしながら、Ni−P皮膜8中のP含有率が高くなると、硬度が硬くなって延性に乏しくなり、このためNi−P皮膜8の膜厚が厚くなると微細なクラックが生じ易くなる。しかも、導電部7が、厚膜電極の場合は、導電部7の表面凹凸や導電部7を構成するAgやCuとNi−Pとの熱膨張率(線膨張係数)との差異に起因し、Ni−P皮膜8の内部で応力が発生し易く、クラックの発生を助長する。
そこで、本実施の形態では、Ni−P皮膜8を2層構造とし、導電部7上にP含有率の低い第1層10(P含有率:3重量%以上6重量%以下)を形成し、第1層10上にP含有率の高い第2層11(P含有率:6重量%を超え9重量%以下)を所定の膜厚(0.1〜1.0μm)で形成し、その後Au皮膜9を形成することにより、微細なクラックの発生を回避しつつAu皮膜9の緻密化を実現している。
そして、このようにAu皮膜9を緻密化することによって、Ni−P皮膜8が大気に触れるのを回避することができ、したがってNi−P皮膜8は酸化することもなく、耐熱性を確保することができ、その結果、セラミック多層基板が、リフロー炉を複数回通過しても、所望のはんだ濡れ性を確保することができる。
次に、第1層10及び第2層11で、P含有率を上述の範囲に限定した理由、及び第2層11の膜厚を上述の範囲に限定した理由を述べる。
(1)第1層10のP含有率
本実施の形態では、微細なクラックの発生を回避する必要性から、P含有率が6重量%以下のNi−P皮膜を第1層10として導電部7上に形成している。
しかしながら、一方、P含有率が3重量%未満の場合は、めっき浴組成を最適化するのが困難となり、また製造技術的にP含有率の制御が困難となる。
そこで、本実施の形態では、第1層10のP含有率を、3重量%以上6重量%以下としている。
(2)第2層11のP含有率
本実施の形態では、Au皮膜9を緻密化させるために、P含有率が6重量%を超えるNi−P皮膜を第2層11として第1層10上に形成している。
すなわち、第2層11のP含有率が6重量%以下に低下すると、Au皮膜9の緻密性が損なわれ、このためAu皮膜9を薄層化すると第2層11が大気に触れて酸化され易くなり、その結果はんだ濡れ性の低下を招くおそれがある。
しかしながら、第2層11のP含有率が9重量%を超えるとAuの析出速度が極端に低下し、しかもAu皮膜9の膜質が脆化し、はんだ濡れ性の低下やAu皮膜9の接合信頼性の低下を招く。
そこで、本実施の形態では、第2層11のP含有率を、6重量%を超え9重量%未満としている。
(3)第2層11の膜厚
微細なクラックを防止する観点からは、第2層11の膜厚は極力薄いのがよく、そのためにはめっき条件を調整して第2層11の膜厚を1.0μm以下とするのが望ましい。しかしながら、第2層11の膜厚を0.1μm未満にすると、十分に緻密な薄層のAu皮膜9を形成することができず、はんだ濡れ性の低下を招く。
そこで、本実施の形態では、第2層11の膜厚を、0.1μm以上1.0μm以下としている。
次に、上記セラミック多層基板の製造方法を説明する。
まず、所定形状に成形されたセラミックグリーンシート1に対し、必要に応じてビアホール5を形成し、次いで、導電性ペーストを使用し、所定の配線パターンをセラミックグリーンシート1a〜1d上にスクリーン印刷して内部電極3a〜3hを形成し、その後、第1〜第5のセラミックグリーンシート1a〜1eを積層し、所定温度で焼成処理してセラミック素体6を形成する。
次いで、セラミック素体6の表面にCuやAgを主成分とする厚膜電極形成用の導電性ペーストを塗布して焼成処理を行ない、該導電性ペーストが焼結されてなる厚膜の導電部7を形成し、これにより被めっき物を作製する。
そしてこの後、被めっき物に一連の前処理を行なった後、無電解めっき処理を行なう。
すなわち、まず、被めっき物に脱脂処理を施し、被めっき物から有機物質や無機物質による汚染を除去すると共に、めっき液と導電部7との濡れ性を向上させる。次いで、被めっき物を酸性水溶液に浸漬して導電部7の表面に固着している酸化物をエッチング除去し、また表面形状を適度に平滑化或いは粗化等して表面形状の微調整を行い、さらに、エッチング処理時に導電部7の表面に形成されたスマットを酸性処理液で除去する。次いで、被めっき物をPd触媒液に浸漬して導電部7の表面にPd触媒を付与して活性化した後、以下のようにして無電解Niめっきを行う。
すなわち、まず、Ni−P皮膜中のP含有率が3重量%以上6重量%以下となるような第1のNiめっき液と、Ni−P皮膜中のP含有率が6重量%を超え9重量%以下となるような第2のNiめっき液を作製する。
ここで、第1及び第2のめっき液には、硫酸ニッケル、酢酸ニッケル等のニッケル塩や還元剤としてのホスフィン酸ナトリウムが含有され、さらに錯化剤としてグルタミン酸等のアミノカルボン酸、コハク酸等のジカルボン酸、クエン酸等のオキシカルボン酸が含有され、水酸化ナトリウム等のpH調整剤が含有され、さらに必要に応じて微量の界面活性剤や各種安定剤が添加されている。
そして、本実施の形態では、ニッケル塩と錯化剤との比率や還元剤濃度を制御したり、Niめっき液のpHをpH調整剤を適宜添加して調整することにより、Ni−P皮膜中のP含有率が3重量%以上6重量%以下となるような第1のNiめっき液と、Ni−P皮膜中のP含有率が6重量%を超え9重量%以下となるような第2のNiめっき液が作製される。
具体的には、錯化剤量を少なくしてニッケル塩と錯化剤との比率を大きくしたり、Niめっき液中の還元剤濃度を低くしたり、pHを上げることにより、Ni−P皮膜中のP含有量を低くすることができる。また、錯化剤量を多くしてニッケル塩と錯化剤との比率を小さくしたり、Niめっき液中の還元剤濃度を高くしたり、pHを下げることにより、Ni−P皮膜中のP含有量を高くすることができる。
そして、被めっき物を第1のNiめっき液に浸漬して無電解Niめっきを施し、導電部7の表面に第1層10のNi−P皮膜を形成し、次いで被めっき物を第2のNiめっき液に浸漬して無電解Niめっきを施し、第1層10の表面に膜厚0.1〜1.0μmの第2層11のNi−P皮膜を形成する。
すなわち、Ni−P皮膜8が形成された被めっき物をAuめっき液に浸漬すると、電気化学的に卑な金属であるNiが溶出して電子(e)を放出し、該放出された電子(e)によって貴なAu或いはAu3+が還元され、Auが第2層11のNi−P皮膜上に析出し、これによりAu皮膜9が形成される。
このように本実施の形態では、Ni−P皮膜中のP含有率が3重量%以上6重量%以下となるような第1のNiめっき液を作製すると共に、Ni−P皮膜中のP含有率が6重量%を超え9重量%以下となるような第2のNiめっき液を作製し、第1のNiめっき液を使用して導電部7の表面に第1層10のNi−P皮膜を形成し、次いで第2のめっき液を使用して第2層11のNi−P皮膜を形成しているので、微細なクラックが生じることなく緻密なAu皮膜9を得ることができ、したがって、セラミック多層基板を複数回のリフロー炉に通過させてもNi−P皮膜8の耐熱性を確保することができ、はんだ濡れ性の劣化を招くことのないセラミック多層基板を得ることができる。
尚、本発明は上記実施の形態に限定されるものではない。上記実施の形態では置換Auめっき処理によりめっき工程を完了させているが、ワイヤーボンディング実装が必要な場合には、チオ尿素、アスコルビン酸などの還元剤を含有した無電解Auめっき液を使用して自己触媒型めっき反応を生じさせることにより、前記置換Auめっきで形成された金皮膜9の表面にAu薄膜を重層し、所望厚膜のAu皮膜を形成することができる。
また、上記実施の形態では、電子部品としてセラミック多層基板について説明したが、プリント配線板、コンデンサ等のチップ部品等他の電子部品にも適用できるのはいうまでもない。
次に、本発明の実施例を具体的に説明する。
まず、Al、Ca、Mgを主成分とする縦15mm、横30mm、厚み0.7mmの被めっき物を用意した。この被めっき物の表面には、縦2mm、横2mm、厚み8μmの厚膜のAgからなる導電部が形成されている。
次に、被めっき物をPd触媒液に浸漬して導電部の表面にPd触媒を付与して触媒活性化させた後、下記組成を有する第1の無電解Niめっき液を使用して無電解めっき(自己触媒めっき)を行い、これによりP含有率が4.5重量%であって膜厚が4μmの第1層のNi−P皮膜を形成した。
〔第1の無電解めっき液組成〕
硫酸ニッケル 0.1×10mol/m
グルタミン酸ナトリウム 0.25×10mol/m
ホスフィン酸ナトリウム 0.2×10mol/m
重金属安定剤 1.0×10-4重量%
ポリエチレングリコール(分子量:2000) 5.0×10-7kg/m
pH 7.7
浴温 75℃
次いで、下記組成を有する第2の無電解Niめっき液を使用して無電解めっき(自己触媒めっき)を行い、これによりP含有率が6.5〜9.0重量%であって膜厚が0.5μmの第2層のNi−P皮膜を形成した。
〔第2の無電解めっき液組成〕
硫酸ニッケル 0.08〜0.1×10mol/m
グルタミン酸ナトリウム 0.3〜0.5×10mol/m
ホスフィン酸ナトリウム 0.2〜0.25×10mol/m
重金属安定剤 1.0×10-4重量%
ポリエチレングリコール(分子量:2000) 5.0×10-7kg/m
pH 7.3
浴温 75℃
次に、下記組成を有する無電解Auめっき液として奥野製薬社製「ムデンノーブルAu」(pH:7.0、浴温:65℃)を用意し、Au皮膜の膜厚が0.07μmとなるように、9〜13分間、無電解めっき(置換めっき)を行い、これにより実施例1〜3のセラミック多層基板を作製した。
また、上記実施例1〜3と同様の方法で、P含有率が4.5重量%であって膜厚が4μmの第1層のNi−P皮膜を形成した後、P含有率が5.5重量%又は6.0重量%となるように調製された第2の無電解Niめっき液を使用し、膜厚が0.5μmの第2層のNi−P皮膜を形成し、その後、上記Auめっき液を使用し、Au皮膜の膜厚が0.07μmとなるように、3分間又は7分間無電解めっき(置換めっき)を施し、これにより比較例1及び比較例2のセラミック多層基板を作製した。
また、上記実施例1〜3と同様の方法で、P含有率が4.5重量%であって膜厚が4μmの第1層のNi−P皮膜を形成した後、P含有率が10.5〜14.5重量%となるように調製された第2の無電解Niめっき液を使用し、膜厚が0.5μmの第2層のNi−P皮膜を形成し、その後、上記Auめっき液を使用し、Au皮膜の膜厚が0.07μmとなるように、25〜32分間、無電解めっき(置換めっき)を行い、これにより比較例3〜5のセラミック多層基板を作製した。
さらに、上記第1の無電解Niめっき液の各組成の含有率を適宜調整し、P含有率が3.5〜10.5重量%であって膜厚が4.5μmの第1層のNi−P皮膜を形成し、その後、第2層のNi−P皮膜を形成することなく、直接上記無電解Auめっき液に浸漬して2〜18分間無電解Auめっきを行い、膜厚0.07μmのAu皮膜を形成し、これにより比較例6〜13のセラミック多層基板を作製した。
次に、実施例1〜3及び比較例1〜13のセラミック多層基板に対しはんだ実装を行うことなく大気雰囲気下リフロー炉を3回通過させてクラックの有無を観察し、さらに4回目のリフロー炉通過の際にAu皮膜上にはんだペーストを印刷し、これによりはんだ付け性を評価した。尚、リフロー炉は、最高温度が260℃、この最高温度での保持時間は30秒であった。
表1は、実施例1〜3及び比較例1〜13のNi−P皮膜における第1層及び第2層のP含有率と膜厚、Au皮膜の膜厚とめっき時間、はんだ付け性、クラックの有無を示している。
Figure 0004650784
尚、はんだ付け性の良否は目視判断し、Au皮膜上、95%以上がはんだで被覆されたものを良として○印で示し、95%未満90%以上のものを可として△印で示し、90%未満のものを不可として×印で示した。
この表1から明らかなように比較例1及び比較例2は、第2層におけるNi−P皮膜のP含有率が5.5重量%、6.0重量%と少ないため、クラックは生じないもののはんだ付け性が不良であった。
比較例3及び比較例4は、Au皮膜上を90%以上95%未満の割合ではんだペーストが印刷形成され、クラックの発生も生じなかったが、第2層におけるNi−P皮膜のP含有率が10.5重量%及び13.0重量%と多すぎるため、AuのNi−P皮膜上への析出速度が低下し、25分又は30分のめっき時間を費やしてもAu皮膜の膜厚はそれぞれ0.06μm及び0.05μmと薄く、はんだ付け性も若干劣る結果となった。
比較例5は、第2層におけるNi−P皮膜のP含有率が14.5重量%と過剰であるため、AuのNi−P皮膜上への析出速度が極端に低下し、クラックは生じなかったものの、Auめっき処理を32分間行っても膜厚が0.04μmのAu皮膜しか得ることができず、はんだ付け性は不良であった。
比較例6〜9は、P含有率が3.5〜6.0重量%の単一層のNi−P皮膜を形成したのみであったので、クラックは生じなかったもののはんだ付け性に劣ることが認められた。
比較例10〜13は、P含有率が6.5〜10.5重量%の単一層のNi−P皮膜しか形成されていないので、はんだ付け性は良好であったがNi−P皮膜にクラックの発生が認められた。
これに対し実施例1〜3は、第1層のNi−P皮膜のP含有率が4.5重量%であり、第2層のNi−P皮膜のP含有率が6.5〜9.0重量%であるので、リフロー炉を複数回通過させてもはんだ付け性が良好でクラックの発生しないセラミック多層基板を得ることができることが確認された。
まず、Si、Zn、Mgを主成分とする縦15mm、横30mm、厚み0.7mmの被めっき物を用意した。この被めっき物の表面には、縦2mm、横2mm、厚み7μmの厚膜のCuからなる導電部が形成されている。
次に、被めっきをPd触媒液に浸漬して導電部の表面にPd触媒を付与して触媒活性化させた後、下記組成を有する第1の無電解Niめっき液を使用して無電解めっき(自己触媒めっき)を行い、これによりP含有率が3.0〜6.0重量%であって膜厚が4μmの第1層のNi−P皮膜を形成した。
〔第1の無電解めっき液組成〕
硫酸ニッケル 0.1〜0.12×10mol/m
グルタミン酸ナトリウム 0.2〜0.3×10mol/m
ホスフィン酸ナトリウム 0.2〜0.25×10mol/m
重金属安定剤 1.0×10-4重量%
ポリエチレングリコール(分子量:2000) 5.0×10-7kg/m
pH 7.7
浴温 75℃
次いで、下記組成を有する第2の無電解Niめっき液を使用して無電解めっき(自己触媒めっき)を行い、これによりP含有率が7.5重量%であって膜厚が0.5μmの第2層のNi−P皮膜を形成した。
〔第2の無電解めっき液組成〕
硫酸ニッケル 0.1×10mol/m
グルタミン酸ナトリウム 0.4×10mol/m
ホスフィン酸ナトリウム 0.2×10mol/m
(重金属安定剤) 1.0×10-4重量%
ポリエチレングリコール(分子量:2000) 5.0×10-7kg/m
pH 7.3
浴温 75℃
次に、〔実施例1〕と同様の組成を有する無電解Auめっき液を使用し、Au皮膜の膜厚が0.07μmとなるように、10分間、無電解めっき(置換めっき)を行い、これにより実施例21〜24のセラミック多層基板を作製した。
次に、実施例21〜24のセラミック多層基板に対し、〔実施例1〕と同様、リフロー処理を行ってクラックの有無を観察し、Au皮膜上にはんだペーストを印刷し、これによりはんだ付け性を評価した。
表2は、実施例21〜24のNi−P皮膜における第1層及び第2層のP含有率と膜厚、Au皮膜の膜厚とめっき時間、はんだ付け性、クラックの有無を示している。
Figure 0004650784
この表2から明らかなように実施例21〜24は、第1層のNi−P皮膜のP含有率が3.0〜6.0重量%であり、第2層のNi−P皮膜のP含有率が7.5重量%であるので、いずれもリフロー炉を3回通過させてクラックは発生せず、4回目のリフロー炉通過の際にAu皮膜上にはんだペーストを印刷しても、Au皮膜上で95%以上がはんだで被覆され、したがって良好なはんだ付け性が得られることが分かった。
まず、〔実施例2〕と同様の被めっき物を用意した。
そして、被めっき物をPd触媒液に浸漬して導電部の表面にPd触媒を付与して触媒活性化させた後、〔実施例1〕と同一の化学物質が含有された第1の無電解Niめっき液を使用して無電解めっき(自己触媒めっき)を行い、これによりP含有率が4.5重量%であって膜厚が4μmの第1層のNi−P皮膜を形成した。
次いで、〔実施例2〕で使用した第2の無電解Niめっき液を用いて無電解めっき(自己触媒めっき)を行い、これによりP含有率が7.5重量%であって膜厚が0.05〜2.0μmの第2層のNi−P皮膜を形成した。
次に、〔実施例1〕で使用した無電解Auめっき液を用い、Au皮膜の膜厚が0.07μmとなるように、10分間、無電解めっき(置換めっき)を行い、これにより実施例31〜33及び比較例31〜33のセラミック多層基板を作製した。
次に、実施例31〜33及び比較例31〜33のセラミック多層基板に対し、〔実施例1〕と同様、リフロー処理を行ってクラックの有無を観察し、またAu皮膜上にはんだペーストを印刷し、これによりはんだ付け性を評価した。
表3は、実施例31〜33及び比較例31〜33のNi−P皮膜における第1層及び第2層のP含有率と膜厚、Au皮膜の膜厚とめっき時間、はんだ付け性、クラックの有無を示している
Figure 0004650784
この表3から明らかなように比較例31は第2層のNi−P皮膜の膜厚が0.05μmと薄いため、クラックは生じないものの、はんだ付け性が不良であった。
また、比較例32及び比較例33は第2層のNi−P皮膜の膜厚が1.5μm及び2.0μmと厚すぎるため、はんだ付け性は良好であるが、クラックの発生が認められた。
これに対し実施例31〜33は、第2層のNi−P皮膜の膜厚は0.1〜1.0μmでありP含有率も7.5重量%であり、しかも、第1層のNi−P皮膜のP含有率も4.5重量%であるので、はんだ付け性が良好であり、クラックの発生も認められなかった。
本発明に係る電子部品としてのセラミック多層基板の一実施の形態を示す断面図である。 図1の要部拡大図である。
符号の説明
6 セラミック素体(部品素体)
7 導電部
8 Ni−P皮膜(第1の金属皮膜)
9 Au皮膜(第2の金属皮膜)
10 第1層
11 第2層

Claims (7)

  1. 部品素体の表面に形成された導電部上にNi−Pからなる第1の金属皮膜とAuを主成分とする第2の金属皮膜とが順次形成された電子部品において、
    前記第1の金属皮膜が第1層と第2層とからなる2層構造とされ、
    前記第1層は、P含有率が3重量%以上6重量%以下とされて前記導電部と接合され、前記第2層は、P含有率が6重量%を超えかつ9重量%以下とされて前記第2の金属皮膜に接合され、
    かつ、前記第2層は、厚みが0.1μm以上1.0μm以下であることを特徴とする電子部品。
  2. 前記導電部は、Cu及びAgのうちのいずれか一方の成分を主成分とすることを特徴とする請求項1記載の電子部品。
  3. 前記導電部は、導電性材料を含有した厚膜電極形成用導電性ペーストが焼結されてなることを特徴とする請求項1又は請求項2記載の電子部品。
  4. 部品素体は、セラミック材料で形成されていることを特徴とする請求項1乃至請求項3のいずれかに記載の電子部品。
  5. 前記第1の金属皮膜は、還元剤を含有した無電解めっき液に浸漬されてめっき形成されたことを特徴とする請求項1乃至請求項4のいずれかに記載の電子部品。
  6. 金属膜上にNi−Pからなる第1の金属皮膜をめっき形成し、その後、第1の金属皮膜上にAuを主成分とする第2の金属皮膜をめっき形成するめっき方法において、
    前記第1の金属皮膜中のP含有率が3重量%以上6重量%以下となるような第1のNiめっき液を作製すると共に、前記第1の金属皮膜中のP含有率が6重量%を超え9重量%以下となるような第2のNiめっき液を作製し、
    前記第1のNiめっき液を使用して前記金属膜の表面に前記第1の金属皮膜の第1層を形成し、次いで前記第2のめっき液を使用して膜厚0.1〜1.0μmからなる前記第1の金属皮膜の第2層を形成することを特徴とするめっき方法。
  7. 前記金属膜は、Cu及びAgのうちのいずれか一方の成分を主成分とすることを特徴とする請求項6記載のめっき方法。
JP2004321793A 2004-11-05 2004-11-05 電子部品、及びめっき方法 Expired - Fee Related JP4650784B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004321793A JP4650784B2 (ja) 2004-11-05 2004-11-05 電子部品、及びめっき方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004321793A JP4650784B2 (ja) 2004-11-05 2004-11-05 電子部品、及びめっき方法

Publications (2)

Publication Number Publication Date
JP2006131949A JP2006131949A (ja) 2006-05-25
JP4650784B2 true JP4650784B2 (ja) 2011-03-16

Family

ID=36725759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004321793A Expired - Fee Related JP4650784B2 (ja) 2004-11-05 2004-11-05 電子部品、及びめっき方法

Country Status (1)

Country Link
JP (1) JP4650784B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5207782B2 (ja) * 2008-03-10 2013-06-12 三菱電機株式会社 金めっき皮膜構造、金めっき皮膜形成方法およびガラスセラミック配線基板
JP5812090B2 (ja) 2011-03-10 2015-11-11 富士電機株式会社 電子部品および電子部品の製造方法
WO2014027418A1 (ja) 2012-08-17 2014-02-20 富士電機株式会社 電子部品および電子部品の製造方法
JP6480860B2 (ja) 2013-03-29 2019-03-13 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6485098B2 (ja) * 2015-02-19 2019-03-20 富士通株式会社 電子デバイス及びその製造方法
JP7144048B2 (ja) * 2018-11-22 2022-09-29 奥野製薬工業株式会社 無電解ニッケル-リンめっき浴
KR102156316B1 (ko) * 2019-02-19 2020-09-15 박진호 원통형 이차전지용 탑 캡 부품의 표면 처리방법
JP7349317B2 (ja) * 2019-10-18 2023-09-22 Koa株式会社 チップ部品およびチップ部品の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06184761A (ja) * 1992-07-31 1994-07-05 General Electric Co <Ge> 無電解金属被覆の過酷な条件下での特性の改良法
JP2003253454A (ja) * 2002-02-28 2003-09-10 Murata Mfg Co Ltd 電子部品のめっき方法、及び電子部品

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06184761A (ja) * 1992-07-31 1994-07-05 General Electric Co <Ge> 無電解金属被覆の過酷な条件下での特性の改良法
JP2003253454A (ja) * 2002-02-28 2003-09-10 Murata Mfg Co Ltd 電子部品のめっき方法、及び電子部品

Also Published As

Publication number Publication date
JP2006131949A (ja) 2006-05-25

Similar Documents

Publication Publication Date Title
TWI592960B (zh) A method of forming a bonded structure of an electronic component, an electronic component, and an object to be bonded
US9017563B2 (en) Plating method of circuit substrate, production method of plated circuit substrate, and silver etching liquid
US5565235A (en) Process for selectively depositing a nickel-boron coating over a metallurgy pattern on a dielectric substrate
JP5293185B2 (ja) 電子部品の製造方法
JP2009141292A (ja) 外部端子電極具備電子部品、その搭載電子用品及び外部端子電極具備電子部品の製造方法
JP4650784B2 (ja) 電子部品、及びめっき方法
JP2002111188A (ja) 配線基板
JP4775082B2 (ja) 電子部品
WO2014084077A1 (ja) 銅メタライズ配線セラミック基板及びその製造方法
JP2003253454A (ja) 電子部品のめっき方法、及び電子部品
EP1357771A1 (en) Electronic parts
JP2007123674A (ja) 配線基板、及び電子装置
JP4624615B2 (ja) 無電解めっき用触媒液
JP4264091B2 (ja) 配線基板の製造方法
JPH05191038A (ja) 金属層を備えたセラミックス基板とその製造方法
JP2004250765A (ja) 金めっき液、及び電子部品の製造方法
JP2005194562A (ja) 無電解ニッケルめっき液、及びセラミック電子部品の製造方法
JP3866164B2 (ja) 配線基板
JP4605074B2 (ja) 無電解めっき液及びセラミック電子部品の製造方法
JP3265968B2 (ja) ガラスセラミックス基板の電極及びその形成方法
JP2006124812A (ja) セラミック基板、及びめっき方法
JP2004149824A (ja) 金めっき液と該金めっき液を使用しためっき方法、及び電子部品の製造方法、並びに電子部品
JP4048427B2 (ja) 電子部品の製造方法、及び電子部品
JP2007066998A (ja) 配線基板
JPH08273967A (ja) 電子部品の電極形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Ref document number: 4650784

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees