JP2016506449A - 貴金属電極上でワイヤボンディング可能且つはんだ付け可能な表面の製造方法 - Google Patents

貴金属電極上でワイヤボンディング可能且つはんだ付け可能な表面の製造方法 Download PDF

Info

Publication number
JP2016506449A
JP2016506449A JP2015545726A JP2015545726A JP2016506449A JP 2016506449 A JP2016506449 A JP 2016506449A JP 2015545726 A JP2015545726 A JP 2015545726A JP 2015545726 A JP2015545726 A JP 2015545726A JP 2016506449 A JP2016506449 A JP 2016506449A
Authority
JP
Japan
Prior art keywords
palladium
layer
noble metal
metal electrode
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015545726A
Other languages
English (en)
Other versions
JP6231124B2 (ja
Inventor
アンドレアス ヴァルター
ヴァルター アンドレアス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atotech Deutschland GmbH and Co KG
Original Assignee
Atotech Deutschland GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atotech Deutschland GmbH and Co KG filed Critical Atotech Deutschland GmbH and Co KG
Publication of JP2016506449A publication Critical patent/JP2016506449A/ja
Application granted granted Critical
Publication of JP6231124B2 publication Critical patent/JP6231124B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1646Characteristics of the product obtained
    • C23C18/165Multilayered product
    • C23C18/1651Two or more layers only obtained by electroless plating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/1803Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1824Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
    • C23C18/1837Multistep pretreatment
    • C23C18/1844Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/42Coating with noble metals
    • C23C18/44Coating with noble metals using reducing agents
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54Contact plating, i.e. electroless electrochemical plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0341Manufacturing methods by blanket deposition of the material of the bonding area in liquid form
    • H01L2224/03424Immersion coating, e.g. in a solder bath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346Plating
    • H01L2224/03464Electroless plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746Plating
    • H01L2224/27464Electroless plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/278Post-treatment of the layer connector
    • H01L2224/2782Applying permanent coating, e.g. in-situ coating
    • H01L2224/27823Immersion coating, e.g. in a solder bath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

本発明は、貴金属電極上でワイヤボンディング可能且つはんだ付け可能な表面の製造方法に関する。前記貴金属電極は、パラジウムまたはパラジウム合金層のシード層を、60〜90℃での無電解めっきによって堆積することによって活性化される。次に、前記シード層上に中間層が堆積され、次いでワイヤボンディング可能且つ/またははんだ付け可能な表面仕上げ層が前記中間層上に堆積される。この方法は、光電子素子、例えば発光ダイオード(LED)の製造において特に適している。

Description

本発明は、貴金属電極を含む光電子素子、例えば発光ダイオードの製造、およびその上のワイヤボンディング可能且つはんだ付け可能な表面仕上げの形成に関する。
光電子素子、例えば発光ダイオード(LED)は、電流が印加された際に光を発する半導体性物質製の領域を含有する。現在のLEDは、化合物半導体、特にいわゆるIII−V族化合物半導体、例えばGa−N、Ga−PおよびGa−Asまたは多層集成材、例えばGa−N/ln−Ga−Nが、基板材料、例えばサファイアウェハおよびシリコンウェハ上に堆積されているものに基づく。
前記化合物半導体は、電極によって電源に電気的に接続されなければならない。電極と化合物半導体層との間の望ましくない拡散プロセスのために、従来の電極材料、例えばアルミニウムまたは銅をLED中で使用することはできない。その代わりに、貴金属製の電極、例えば白金または金が電極材料として使用される。
電極は、電極上にはんだ付けすることまたは導電体、例えば銅ワイヤをボンディングすることによって電源に接続される。従って、導電体と電極との間の充分な電気的接触および機械的信頼性を得るために、はんだ付け可能且つ/またはワイヤボンディング可能な表面が、貴金属電極上に取り付けられなければならない。さらには、電極と導電体との間に形成された接続部は、信頼性がなければならない。
発明の課題
本発明の課題は、(光)電子素子の製造においてワイヤボンディング可能な表面および/またははんだ付け可能な表面を、例えば白金または金製の貴金属電極上で形成する方法を提供することである。
発明の概要
前記の課題は、貴金属電極上でワイヤボンディング可能且つ/またははんだ付け可能な表面の製造方法であって、以下の段階をこの順で含む前記方法によって解決される:
i. 基板上に施与された少なくとも1つの貴金属電極を有する基板を準備する段階、
ii. 前記少なくとも1つの貴金属電極を洗浄する段階、
iii. 前記少なくとも1つの貴金属電極上に、パラジウムおよびパラジウム合金から選択されるシード層を、無電解めっきによって水性めっき浴から堆積する段階、ここで、前記めっき浴は前記シード層の堆積の間、60〜90℃の範囲の温度を有する、
iv. ニッケル合金およびコバルト合金を含む群から選択される中間層を、前記シード層上に無電解めっきによって堆積する段階、
v. 少なくとも1つの表面仕上げ層を前記中間層上に無電解めっきによって堆積する段階、ここで、前記少なくとも1つの表面仕上げ層は、パラジウム、パラジウム合金、金および金合金からなる群から選択される。
本発明による方法は、充分なはんだ付け性および/またはワイヤボンディング性をもたらす貴金属製の電極のための表面仕上げをもたらす。さらには、電極と表面仕上げ層との間に堆積される中間層は、集成材全体に高い機械的耐久性をもたらす。そのことによって、LEDの、下にある化合物半導体層および基板材料が、はんだ付けおよび/またはワイヤボンディング作業(その際、機械的な力が集成材全体に印加される)の間、保護される。
発明の詳細な説明
(光)電子素子、例えばLEDにおける化合物半導体層は、前記化合物半導体層に施与された電極に接触される導電体によって、例えばワイヤリングによって、電源と電気的に接触されなければならない。導電体は好ましくは、はんだ付けおよび/またはワイヤボンディングによって電極と接触されている。電極および化合物半導体層は、好ましくはサファイアウェハ、シリコンウェハ、酸化インジウムスズウェハを含む群から選択される基板に施与されている。
化合物半導体層に施与された電極は、貴金属製でなければならず、なぜなら、従来の電極材料、例えばアルミニウムまたは銅は、LEDおよび関連素子におけるエレクトロルミネッセンス材料として通常使用される化合物半導体材料と接触した場合、望ましくない拡散プロセスの傾向があるからである。
適した電極は、白金、金およびパラジウムを含む群から好ましく選択される1つまたはそれより多くの貴金属を含む。
貴金属電極上に堆積される表面仕上げは、次のはんだ付けおよび/またはワイヤボンディングのために必要とされ、はんだ付けおよび/またはワイヤボンディング法によって電極が電源と電気的に接触される。
好ましくは、表面仕上げは、無電解めっきおよび/または浸漬型のめっきによって堆積され、原則的にそれらの方法のみが充分に活性化された金属表面への金属および金属合金層の選択的な堆積を可能にする。従って、そのような場合、表面仕上げは基板表面の他の領域(例えばシード層で充分に活性化されていない領域)上には堆積されない。
電極材料が銅であり、且つまれにはアルミニウムでもある、プリント回路板およびその種のものの製造において公知の従来の表面仕上げの堆積は、好ましくは白金、金およびパラジウムを含む群から選択される貴金属製の電極には適用可能ではない。
電極材料がアルミニウムである場合、亜鉛酸塩前処理により、その上にニッケル合金およびコバルト合金から選択される中間層を無電解堆積することが可能になる。
電極材料が銅である場合、浸漬めっきされた貴金属層、例えば浸漬めっきされたパラジウム層により、その上にニッケル合金およびコバルト合金から選択される中間層を無電解堆積することが可能にする。
貴金属層の浸漬めっき、例えば浸漬めっきされたパラジウム層は、貴金属電極、例えば白金または金電極の表面を充分に活性化しない(比較例2および3)。
好ましくは、電極表面を洗浄して、有機残留物およびその種のものを除去した後、表面仕上げ層を堆積する。好ましくは、酸を含み且つ随意にさらに界面活性剤および/または酸化剤を含むエッチング洗浄剤組成物を用いて貴金属電極の表面を洗浄する。特に適したエッチング洗浄剤組成物は、水、硫酸および過酸化水素を含む。
随意に、エッチング洗浄の後、酸、例えば硫酸の水溶液中での濯ぎを行う。
本発明の他の実施態様においては、貴金属電極の表面を洗浄するためにプラズマ処理を適用する。
貴金属電極の表面を洗浄するために、エッチング洗浄とプラズマ処理との組み合わせを適用してもよい。
随意に、エッチング洗浄および/またはプラズマ処理の他に、望ましくない粒子を貴金属電極の表面から除去するための処理を適用する。特に適したこの種の処理は標準洗浄(SC1)処理であり、前記処理は貴金属電極の表面を水酸化アルミニウムおよび過酸化水素を含む水溶液で処理する段階を含む。この種の組成物および処理条件が当該技術分野で公知である。
電極は、例えば少なくとも1つの電極を含む基板を洗浄剤中に浸漬することまたは洗浄剤を電極上に噴霧することによって、洗浄剤と接触させられる。本発明の1つの実施態様において、洗浄工程は超音波の印加によって補助される。
次に、洗浄された電極の表面を、電極と、パラジウムイオン源、還元剤およびパラジウムイオンのための錯化剤を含む無電解(自触媒)パラジウムめっき浴とを接触させることによって活性化させる。そのことによって、用いられる還元剤の種類に依存して、パラジウムまたはパラジウム合金の薄層が、洗浄された電極上に堆積され、且つ次のめっき作業のためのシード層として作用する。
本発明者らは、パラジウムまたはパラジウム合金を前記電極上に堆積するためには、前記電極の表面上へのパラジウムまたはパラジウム合金の堆積のための無電解めっき浴が、60〜90℃の範囲の温度で保持されているべきであることを見出した。より好ましくは、無電解めっき浴は、前記電極上へのパラジウムまたはパラジウム合金の堆積の間、60〜80℃の温度範囲内に保持される。より好ましくは、前記温度は堆積の間、60〜70℃の温度範囲に保持される。前記のパラジウムまたはパラジウム合金層は、本願においてシード層と称される。
中間層を次に堆積するために、即ち、パラジウムまたはパラジウム合金のシード層を上に堆積することによって電極を充分に活性化するためには、60℃のめっき浴の最低温度が必要とされる(比較例4)。最高温度は主に、水の沸点(大気圧で100℃)のために限定され、なぜなら、前記シード層の堆積のための無電解めっき浴は好ましくは水性めっき浴であるからである。本発明による方法の産業用途における実務的な理由により、使用の間に加熱された無電解めっき浴から蒸発する水の量を制限するために、シード層の堆積の間の無電解めっき浴の最高温度は好ましくは90℃、より好ましくは80℃、および最も好ましくは70℃である。
貴金属電極の洗浄された表面上へのシード層の堆積のために用いられる無電解めっき浴中のパラジウムイオン源は、好ましくは水溶性のパラジウム化合物、例えば硫酸パラジウム、塩化パラジウムおよび酢酸パラジウムから選択される。選択的なパラジウムイオン源は、かかるパラジウム塩と1つまたはそれより多くの窒素含有錯化剤、例えばカチオン性パラジウム−エチレンジアミン錯体であって例えば硫酸または塩化物対イオンを有するものとの反応生成物である。
貴金属電極上にシード層を堆積するための無電解めっき浴中のパラジウムイオンの濃度は、好ましくは0.5〜500mmol/l、より好ましくは1〜100mmol/lの範囲である。
パラジウムを堆積するための還元剤は好ましくはギ酸、それらの誘導体または塩を含む群から選択される。適したギ酸の誘導体は、例えばギ酸エステル、例えばギ酸メチルエステル、ギ酸エチルエステルおよびギ酸プロピルエステルである。ギ酸の他の適した誘導体は、例えば、置換された及び非置換のアミド、例えばホルムアミドおよびN,N−ジメチルホルムアミドである。ギ酸の塩のために適した対イオンは、例えばリチウム、ナトリウム、カリウムおよびアンモニウムから選択される。
かかるめっき浴から純粋なパラジウム層が堆積される。
パラジウム合金を堆積するための還元剤は、好ましくは次亜リン酸塩化合物、例えば次亜リン酸ナトリウム(Pd−P合金の堆積)およびボラン化合物、例えばジアルキルアミンボラン(Pd−B合金の堆積)からなる群から選択される。
最も好ましくは、パラジウム合金を堆積するための還元剤は次亜リン酸ナトリウムである。
無電解めっき浴中の還元剤の濃度は、好ましくは10〜1000mmol/lの範囲である。
貴金属電極上にシード層を堆積するための無電解めっき浴中のパラジウムイオンのための少なくとも1つの錯化剤は、好ましくは窒素含有錯化剤である。より好ましくは、パラジウムイオンのための錯化剤は、一級アミン、二級アミンおよび三級アミンからなる群から選択される。適したアミンは例えば、エチレン−ジアミン、1,3−ジアミノ−プロパン、1,2−ビス(3−アミノ−プロピル−アミノ)−エタン、2−ジエチル−アミノ−エチル−アミン、ジエチレン−トリアミン、ジエチレン−トリアミン五酢酸、ニトロ酢酸、N−(2−ヒドロキシ−エチル)−エチレン−ジアミン、エチレン−ジアミン−Ν,Ν−ジ酢酸、2−(ジメチル−アミノ)−エチル−アミン、1,2−ジアミノ−プロピル−アミン、1,3−ジアミノ−プロピル−アミン、3−(メチル−アミノ)−プロピル−アミン、3−(ジメチル−アミノ)−プロピル−アミン、3−(ジエチル−アミノ)−プロピル−アミン、ビス−(3−アミノ−プロピル)−アミン、1,2−ビス−(3−アミノ−プロピル)−アルキル−アミン、ジエチレン−トリアミン、トリエチレン−テトラミン、テトラ−エチレン−ペンタミン、ペンタ−エチレン−ヘキサミンおよびそれらの混合物である。
無電解めっき浴中の少なくとも1つの錯化剤とパラジウムイオンとのモル比は、2:1〜50:1の範囲である。
無電解パラジウムまたはパラジウム合金めっき浴のpH値は、好ましくは4〜7の範囲であり、なぜなら、めっき浴は4未満のpH値では不安定である傾向があるからである。より好ましくは、めっき浴のpH値は5〜6の範囲である。
本発明の1つの実施態様において、無電解めっき浴はさらに、少なくとも1つの追加的な安定剤を好ましくは0.001〜0.1mol/l、より好ましくは0.001〜0.01mol/lの量で含む。
かかる追加的な安定剤は、高められためっき浴温度で貴金属電極上にシード層を堆積するために使用される無電解パラジウムまたはパラジウム合金めっき浴の寿命を伸ばすことができる。
追加的な安定剤は好ましくはスルフィミドである。好ましいスルフィミドはサッカリンおよびそれらの誘導体である。最も好ましいスルフィミドはサッカリンである。
無電解パラジウムまたはパラジウム合金めっき浴中のさらなる随意の添加剤は、ポリフェニルスルフィド、ピリミジン、ポリアルコールおよび無機錯化剤、例えばロダン化物を含む群から選択される。好ましいピリミジンは、ニコチンアミド、ピリミジン−3−スルホン酸(suphonic acid)、ニコチン酸、2−ヒドロキシピリジンおよびニコチンである。好ましいポリアルコールは、ポリエチレングリコール、ポリプロピレングリコール、ポリエチレングリコール−ポリプロピレングリコールコポリマーおよびそれらの誘導体である。
次に、中間層をシード層上に無電解めっきによって堆積する。中間層は好ましくはニッケル合金およびコバルト合金からなる群から選択される。適したニッケル合金は、二元系のニッケル合金、例えばNi−P合金およびNi−B合金、および三元系のニッケル合金、例えばNi−Mo−P合金およびNi−W−P合金である。適したコバルト合金は、例えば二元系のコバルト合金、例えばCo−P合金およびCo−B合金、および三元系のコバルト合金、例えばCo−Mo−P合金およびCo−W−P合金である。
シード層上に中間層を堆積するために適した無電解めっき浴は、ニッケルまたはコバルトイオン源、随意の第2の金属イオン源、還元剤、例えば次亜リン酸ナトリウム(リン含有合金が堆積されるべき場合)、またはボラン化合物、例えばアルキルアミンボラン(ホウ素含有合金が堆積されるべき場合)を含む。
ニッケルイオンおよび次亜リン酸イオン源を含む無電解めっき浴がNi−P合金の堆積のために適している。同様に、コバルトイオンおよび次亜リン酸イオン源は、Co−P合金の堆積をみちびく。還元剤としての次亜リン酸イオンの代わりにボラン化合物が使用される場合、それぞれのNi−BまたはCo−B合金が得られる。第二の金属イオン源をめっき浴に追加することによって、それぞれの三元系合金の堆積が可能になる。
適した無電解めっき浴はさらに、少なくとも1つの錯化剤、例えばポリカルボン酸および/またはヒドロキシカルボン酸および随意に少なくとも1つの安定剤、例えばアンチモンイオン、鉛イオン、ビスマスイオンおよび/または硫黄を含有する有機化合物、例えばチオウレアまたはそれらの誘導体を含む。
適した無電解めっき浴組成物およびめっきパラメータ、例えば中間層をシード層上に堆積するための堆積の間のめっき浴の温度は、当該技術分野において公知である。
ニッケル合金およびコバルト合金から選択される中間層は、貴金属製の電極層、および前記中間層上にめっきされた表面仕上げ層よりも著しく固い。従って、中間層は、はんだ付けおよび/またはワイヤボンディング作業の間、LED素子の敏感な部品、例えば基板材料、および発光ダイオード部品それ自体に機械的な安定性をもたらす。ワイヤは、ワイヤボンディングの間、中間層の上部に上の表面仕上げ層上に著しい力で押しつけられ、前記中間層は、中間層としてはたらくニッケル合金またはコバルト合金の固有の硬度のために、この力の大部分を分散する/捉える。
中間層の厚さは、好ましくは0.1〜5μm、より好ましくは0.15〜3μmの範囲である。
次に、はんだ付け可能且つ/またはワイヤボンディング可能な層(本願において表面仕上げ層と記載)を、中間層上に堆積する。
表面仕上げ層は、後で電極と電源とを接続するために使用される技術および/または前記接続の安定性/信頼性の要求に依存して、中間層上に堆積された単独の層から、または2つの個々の層からなってよい。
単独の表面仕上げ層は、浸漬型めっきによって中間層上に堆積された金層である。表面仕上げとしてのかかる金層をはんだ付けおよびボンディングのために使用することができる(例えば、電極上への金ワイヤ)。金層の厚さは、好ましくは0.01〜0.5μm、より好ましくは0.05〜0.3μmの範囲である。
他の種類の適した単独の表面仕上げ層は、無電解めっきによって中間層上に堆積されたパラジウムまたはパラジウム合金層である。貴金属製の電極を活性化するために使用されためっき浴組成物と同種のめっき浴組成物を、この作業のために適用することができる。従って、パラジウムまたはパラジウム合金、例えばPd−PおよびPd−B合金を、パラジウムイオン源、還元剤およびパラジウムイオンのための少なくとも1つの錯化剤を含むめっき浴から堆積する。
最も好ましくは、めっき浴は、パラジウムイオン源、例えば硫酸パラジウム、ギ酸、それらの塩および誘導体から選択される還元剤、および少なくとも1つの窒素含有錯化剤を含む、パラジウムを堆積するための水性めっき浴である。
単独の表面仕上げ層としてのパラジウムまたはパラジウム合金が、銅、パラジウム製のワイヤ、またはパラジウム被覆銅ワイヤを電極上にボンディングするために特に適している。
単独の表面仕上げ層としてはたらくパラジウムまたはパラジウム合金の厚さは、好ましくは0.02〜1μm、より好ましくは0.2〜0.5μmの範囲である。
本発明による適した多層表面仕上げは、無電解めっきによって中間層上に堆積されたパラジウムまたはパラジウム合金層と、浸漬型めっきまたは無電解めっきのいずれかによって前記パラジウムまたはパラジウム合金層上に堆積された金層または金合金層とからなる。
パラジウムまたはパラジウム合金層を、上述のとおり、無電解めっき浴組成物から堆積することができる。
中間層と金層との間に堆積されたパラジウムまたはパラジウム合金層の厚さは、好ましくは0.1〜0.5μm、より好ましくは0.15〜0.3μmの範囲である。
前記パラジウムまたはパラジウム合金層上に堆積された金層の厚さは、好ましくは0.01〜0.5μm、より好ましくは0.05〜0.3μmの範囲である。
このために、従来技術から公知の浸漬型または無電解金めっき電解液を使用できる。かかるめっき浴組成物は、中間層上に金を直接的に堆積するためにも適している。
金を中間層上に、またはパラジウムまたはパラジウム合金層上に堆積するために適した浸漬型めっき浴は、金イオン源および少なくとも1つの錯化剤、例えば亜硫酸イオンを含む。めっきパラメータ、例えば使用の間のめっき浴の温度およびめっき時間は当該技術分野において公知であり、且つ、通常の実験において、所望のめっき速度および達成されるべき金層の厚さに合わせることができる。
好ましくは、金を堆積するための浸漬型めっき浴は水性組成物である。
金を中間層上に、またはパラジウムまたはパラジウム合金層上に堆積するために適した無電解めっき浴は、金イオン源、還元剤、および少なくとも1つの錯化剤を含む。
最も好ましくは、金を堆積するためのめっき浴は水性浸漬型めっき浴である。
ここで、本発明を以下の限定されない例を参照して説明する。
基板材料としてのシリコン基板に施与された直径100μmを有する白金製の電極を、全ての例にわたって使用した。個々の電極間の距離は400μmであった。
電極の表面を、界面活性剤および酸を含む水溶液で洗浄した。
次に、中間層としてのNi−P合金を堆積する前に電極表面を活性化させるための種々の方法を試験した。
パラジウム層をNi−P合金層上に堆積するための水性無電解パラジウムめっき浴は、硫酸パラジウム、還元剤としてのギ酸ナトリウム、およびパラジウムイオンのための錯化剤としてのエチレンジアミンを含んだ。
パラジウム層上に金層を堆積するための水性浸漬型めっき浴は、金イオンおよび硫酸イオン源を含んだ。
比較例1
白金電極を含むシリコンウェハを、洗浄し且つ水で濯いだ直後に無電解ニッケルめっき浴中に浸漬した。
前記の洗浄された電極表面上では、Ni−P合金(中間層)のめっきが開始されなかった。
比較例2
白金電極を含むシリコンウェハを、洗浄後に、硫酸パラジウムおよび硫酸を含む浸漬型パラジウムめっき浴中で活性化させた。浸漬型めっき浴を使用の間、20℃で保持した。
前記の洗浄された電極表面上では、Ni−P合金(中間層)のめっきが開始されなかった。
比較例3
白金電極を含むシリコンウェハを、洗浄後に、硫酸パラジウムおよび硫酸を含む浸漬型パラジウムめっき浴中で活性化させた。浸漬型めっき浴を使用の間、70℃で保持した。
前記の洗浄された電極表面上では、Ni−P合金(中間層)のめっきが開始されなかった。
比較例4
白金電極を含むシリコンウェハを、洗浄後に、硫酸パラジウム、還元剤としてのギ酸ナトリウムおよび窒素含有錯化剤を含む無電解パラジウムめっき浴中で活性化させた。前記めっき浴を使用の間、55℃で保持した。
前記の洗浄された電極表面上では、Ni−P合金(中間層)のめっきが開始されなかった。
例1
白金電極を含むシリコンウェハを、洗浄後に、硫酸パラジウム、還元剤としてのギ酸ナトリウムおよび窒素含有錯化剤を含む無電解パラジウムめっき浴中で活性化させた。前記めっき浴を使用の間、65℃で保持した。
前記の洗浄された電極表面上で、Ni−P合金(中間層)のめっきが望み通りに開始された。
例2
白金電極を含むシリコンウェハを、洗浄後に、硫酸パラジウム、還元剤としてのギ酸ナトリウムおよび窒素含有錯化剤を含む無電解パラジウムめっき浴中で活性化させた。前記めっき浴を使用の間、85℃で保持した。
前記の洗浄された電極表面上で、Ni−P合金(中間層)のめっきが望み通りに開始された。

Claims (12)

  1. 貴金属電極上でワイヤボンディング可能且つ/またははんだ付け可能な表面を製造する方法であって、以下の段階をこの順で含む前記方法:
    i. 基板上に施与された少なくとも1つの貴金属電極を有する基板を準備する段階、
    ii. 前記少なくとも1つの貴金属電極を洗浄する段階、
    iii. 前記少なくとも1つの貴金属電極上に、パラジウムおよびパラジウム合金から選択されるシード層を、無電解めっきによって水性めっき浴から堆積する段階、ここで、前記めっき浴は前記シード層の堆積の間、60〜90℃の範囲の温度を有し、且つ、前記めっき浴はパラジウムイオン源、還元剤、およびパラジウムイオンのための錯化剤を含む、
    iv. ニッケル合金およびコバルト合金を含む群から選択される中間層を、前記シード層上に無電解めっきによって堆積する段階、
    v. 少なくとも1つの表面仕上げ層を前記中間層上に無電解めっきによって堆積する段階、ここで、前記少なくとも1つの表面仕上げ層は、パラジウム、パラジウム合金、金および金合金からなる群から選択されるが、ただしパラジウムまたはパラジウム合金層上に、金からなる単独の表面層が浸漬型めっきによって堆積され、且つ多層表面仕上げの金層が浸漬型めっきまたは無電解めっきのいずれかによって堆積される。
  2. 少なくとも1つの電極が、白金、金、およびパラジウムの1つまたはそれより多くを含む、請求項1に記載の貴金属電極上でワイヤボンディング可能且つはんだ付け可能な表面を製造する方法。
  3. 段階iiiにおいて施与される水性めっき浴がさらに、スルフィミド化合物を含む、請求項1または2に記載の貴金属電極上でワイヤボンディング可能且つはんだ付け可能な表面を製造する方法。
  4. スルフィミド化合物がサッカリンである、請求項3に記載の貴金属電極上でワイヤボンディング可能且つはんだ付け可能な表面を製造する方法。
  5. スルフィミド化合物の濃度が0.001〜0.1mol/lの範囲である、請求項3または4に記載の貴金属電極上でワイヤボンディング可能且つはんだ付け可能な表面を製造する方法。
  6. シード層の堆積の間、めっき浴が60〜80℃の範囲の温度を有する、請求項1から5までのいずれか1項に記載の貴金属電極上でワイヤボンディング可能且つはんだ付け可能な表面を製造する方法。
  7. シード層がパラジウム製である、請求項1から6までのいずれか1項に記載の貴金属電極上でワイヤボンディング可能且つはんだ付け可能な表面を製造する方法。
  8. シード層を堆積するためのめっき浴中の還元剤が、ギ酸、それらの誘導体およびそれらの塩からなる群から選択される、請求項1から7までのいずれか1項に記載の貴金属電極上でワイヤボンディング可能且つはんだ付け可能な表面を製造する方法。
  9. 少なくとも1つの電極を含む基板が、サファイアウェハ、シリコンウェハおよび酸化インジウムスズウェハを含む群から選択される、請求項1から8までのいずれか1項に記載の貴金属電極上でワイヤボンディング可能且つはんだ付け可能な表面を製造する方法。
  10. 少なくとも1つの表面仕上げ層がパラジウム層である、請求項1から9までのいずれか1項に記載の貴金属電極上でワイヤボンディング可能且つはんだ付け可能な表面を製造する方法。
  11. 少なくとも1つの表面仕上げ層が金層である、請求項1から9までのいずれか1項に記載の貴金属電極上でワイヤボンディング可能且つはんだ付け可能な表面を製造する方法。
  12. 前記表面仕上げが、パラジウム層と、前記パラジウム層の上にめっきされた金層とからなる、請求項1から9までのいずれか1項に記載の貴金属電極上でワイヤボンディング可能且つはんだ付け可能な表面を製造する方法。
JP2015545726A 2012-12-05 2013-11-14 貴金属電極上でワイヤボンディング可能且つはんだ付け可能な表面の製造方法 Active JP6231124B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP12195672.6A EP2740818B1 (en) 2012-12-05 2012-12-05 Method for manufacture of wire bondable and solderable surfaces on noble metal electrodes
EP12195672.6 2012-12-05
PCT/EP2013/073841 WO2014086567A2 (en) 2012-12-05 2013-11-14 Method for manufacture of wire bondable and solderable surfaces on noble metal electrodes

Publications (2)

Publication Number Publication Date
JP2016506449A true JP2016506449A (ja) 2016-03-03
JP6231124B2 JP6231124B2 (ja) 2017-11-15

Family

ID=47294763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015545726A Active JP6231124B2 (ja) 2012-12-05 2013-11-14 貴金属電極上でワイヤボンディング可能且つはんだ付け可能な表面の製造方法

Country Status (7)

Country Link
US (1) US9401466B2 (ja)
EP (1) EP2740818B1 (ja)
JP (1) JP6231124B2 (ja)
KR (1) KR102162537B1 (ja)
CN (1) CN104854260B (ja)
TW (1) TWI591687B (ja)
WO (1) WO2014086567A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016156034A (ja) * 2015-02-23 2016-09-01 三菱マテリアル株式会社 無電解Niめっき方法
JP2018535325A (ja) * 2015-11-27 2018-11-29 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングAtotech Deutschland GmbH パラジウムめっき浴組成物および無電解パラジウムめっき方法
JP2019500493A (ja) * 2015-11-27 2019-01-10 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングAtotech Deutschland GmbH パラジウムめっき浴組成物および無電解パラジウムめっき方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102614202B1 (ko) * 2014-12-17 2023-12-14 아토테크 도이칠란트 게엠베하 운트 콤파니 카게 팔라듐의 무전해 도금을 위한 도금 배쓰 조성물 및 방법
US9603258B2 (en) 2015-08-05 2017-03-21 Uyemura International Corporation Composition and method for electroless plating of palladium phosphorus on copper, and a coated component therefrom
CN106037719B (zh) * 2016-06-28 2021-02-26 深圳先进技术研究院 一种铂纳米线修饰的微电极阵列及其制备方法
JP6743289B2 (ja) 2016-08-23 2020-08-19 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングAtotech Deutschland GmbH 窒化ガリウム半導体の活性化されていない表面上へのパラジウムの直接的な堆積方法
US11251145B2 (en) 2017-11-16 2022-02-15 Jx Nippon Mining & Metals Corporation Semiconductor substrate and manufacturing method therefor
WO2019097979A1 (ja) * 2017-11-16 2019-05-23 Jx金属株式会社 半導体基板、及びその製造方法
CN107858718A (zh) * 2017-11-28 2018-03-30 江苏澳光电子有限公司 一种用于塑料表面电镀的钯镀液及其应用
CN109999801B (zh) * 2019-04-28 2022-02-11 中国烟草总公司郑州烟草研究院 M-B@Pd-B@Al2O3催化剂及其制备方法、应用
JP7407644B2 (ja) * 2020-04-03 2024-01-04 上村工業株式会社 パラジウムめっき液及びめっき方法
CN115011953A (zh) * 2022-06-21 2022-09-06 深圳芯源新材料有限公司 一种复杂结构自适应的可焊接柔性金属垫片及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04218919A (ja) * 1990-04-17 1992-08-10 Seiko Epson Corp 電極及びその製造方法
JPH06325974A (ja) * 1993-05-11 1994-11-25 Murata Mfg Co Ltd 電子部品の電極形成方法
JPH0722435A (ja) * 1993-06-24 1995-01-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH08130227A (ja) * 1994-10-31 1996-05-21 World Metal:Kk 半導体チップ、半導体チップの端子の形成方法及び半導体チップの接合方法
US5576053A (en) * 1993-05-11 1996-11-19 Murata Manufacturing Co., Ltd. Method for forming an electrode on an electronic part
JP2012505964A (ja) * 2008-10-17 2012-03-08 アトテック・ドイチュラント・ゲーエムベーハー 接合可能なウェハ表面のための応力が低減されたNi−P/Pd積層

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5882736A (en) * 1993-05-13 1999-03-16 Atotech Deutschland Gmbh palladium layers deposition process
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
JP3208348B2 (ja) * 1997-03-10 2001-09-10 有限会社オーシャン 回路電極部の製造方法及び回路電極部
JP2002531961A (ja) * 1998-12-03 2002-09-24 アールティー マイクロウェーブ リミテッド サブストレート上に導電層を付着するためのプロセス
US6361823B1 (en) * 1999-12-03 2002-03-26 Atotech Deutschland Gmbh Process for whisker-free aqueous electroless tin plating
US6953986B2 (en) * 1999-12-10 2005-10-11 Texas Instruments Incorporated Leadframes for high adhesion semiconductor devices and method of fabrication
JP2002076229A (ja) * 2000-07-13 2002-03-15 Texas Instruments Inc 銀めっきを含む半導体のリードフレームおよびその製造方法
JP2002167676A (ja) * 2000-11-24 2002-06-11 Millenium Gate Technology Co Ltd 無電解金メッキ方法
US6445069B1 (en) * 2001-01-22 2002-09-03 Flip Chip Technologies, L.L.C. Electroless Ni/Pd/Au metallization structure for copper interconnect substrate and method therefor
JP2002231970A (ja) * 2001-01-31 2002-08-16 Kanto Chem Co Inc ショットキーダイオードの電極形成方法及びその製品
US6616967B1 (en) * 2002-04-15 2003-09-09 Texas Instruments Incorporated Method to achieve continuous hydrogen saturation in sparingly used electroless nickel plating process
DE10251658B4 (de) * 2002-11-01 2005-08-25 Atotech Deutschland Gmbh Verfahren zum Verbinden von zur Herstellung von Mikrostrukturbauteilen geeigneten, mikrostrukturierten Bauteillagen sowie Mikrostrukturbauteil
US7078796B2 (en) * 2003-07-01 2006-07-18 Freescale Semiconductor, Inc. Corrosion-resistant copper bond pad and integrated device
US20050001316A1 (en) * 2003-07-01 2005-01-06 Motorola, Inc. Corrosion-resistant bond pad and integrated device
US20080138528A1 (en) * 2005-01-12 2008-06-12 Umicore Galvanotechnik Gmbh Method for Depositing Palladium Layers and Palladium Bath Therefor
JP2006196648A (ja) * 2005-01-13 2006-07-27 Hitachi Metals Ltd 外部接合電極付き電子部品およびその製造方法
US7964961B2 (en) * 2007-04-12 2011-06-21 Megica Corporation Chip package
WO2009072544A1 (ja) * 2007-12-04 2009-06-11 Hitachi Metals, Ltd. 電極構造及びその製造方法、回路基板、半導体モジュール
US20090166858A1 (en) * 2007-12-28 2009-07-02 Bchir Omar J Lga substrate and method of making same
JP5042894B2 (ja) * 2008-03-19 2012-10-03 松田産業株式会社 電子部品およびその製造方法
KR20100132823A (ko) * 2009-06-10 2010-12-20 삼성전기주식회사 플립칩용 기판 및 그 제조방법
JP5428667B2 (ja) * 2009-09-07 2014-02-26 日立化成株式会社 半導体チップ搭載用基板の製造方法
JP5663886B2 (ja) * 2010-02-08 2015-02-04 三菱電機株式会社 半導体装置の製造方法
EP2405468A1 (en) * 2010-07-05 2012-01-11 ATOTECH Deutschland GmbH Method to form solder deposits on substrates
US20140251502A1 (en) * 2010-07-06 2014-09-11 Atotech Deutschland Gmbh Methods of Treating Metal Surfaces and Devices Formed Thereby
US20120061710A1 (en) * 2010-09-10 2012-03-15 Toscano Lenora M Method for Treating Metal Surfaces
US8148257B1 (en) * 2010-09-30 2012-04-03 Infineon Technologies Ag Semiconductor structure and method for making same
EP2469992B1 (en) * 2010-12-23 2015-02-11 Atotech Deutschland GmbH Method for obtaining a palladium surface finish for copper wire bonding on printed circuit boards and IC-substrates
US8889995B2 (en) * 2011-03-03 2014-11-18 Skyworks Solutions, Inc. Wire bond pad system and method
US8801914B2 (en) * 2011-05-26 2014-08-12 Eastman Kodak Company Method of making wear-resistant printed wiring member
EP2535929A1 (en) * 2011-06-14 2012-12-19 Atotech Deutschland GmbH Wire bondable surface for microelectronic devices
KR101224667B1 (ko) * 2011-06-28 2013-01-21 삼성전기주식회사 접속 단자의 와이어 본딩 결합 구조체 및 이의 제조 방법
US8536573B2 (en) * 2011-12-02 2013-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Plating process and structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04218919A (ja) * 1990-04-17 1992-08-10 Seiko Epson Corp 電極及びその製造方法
JPH06325974A (ja) * 1993-05-11 1994-11-25 Murata Mfg Co Ltd 電子部品の電極形成方法
US5576053A (en) * 1993-05-11 1996-11-19 Murata Manufacturing Co., Ltd. Method for forming an electrode on an electronic part
JPH0722435A (ja) * 1993-06-24 1995-01-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH08130227A (ja) * 1994-10-31 1996-05-21 World Metal:Kk 半導体チップ、半導体チップの端子の形成方法及び半導体チップの接合方法
JP2012505964A (ja) * 2008-10-17 2012-03-08 アトテック・ドイチュラント・ゲーエムベーハー 接合可能なウェハ表面のための応力が低減されたNi−P/Pd積層

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016156034A (ja) * 2015-02-23 2016-09-01 三菱マテリアル株式会社 無電解Niめっき方法
JP2018535325A (ja) * 2015-11-27 2018-11-29 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングAtotech Deutschland GmbH パラジウムめっき浴組成物および無電解パラジウムめっき方法
JP2019500493A (ja) * 2015-11-27 2019-01-10 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングAtotech Deutschland GmbH パラジウムめっき浴組成物および無電解パラジウムめっき方法
JP6991139B2 (ja) 2015-11-27 2022-01-12 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング パラジウムめっき浴組成物および無電解パラジウムめっき方法

Also Published As

Publication number Publication date
TWI591687B (zh) 2017-07-11
KR20150092152A (ko) 2015-08-12
EP2740818B1 (en) 2016-03-30
WO2014086567A3 (en) 2014-09-12
KR102162537B1 (ko) 2020-10-08
JP6231124B2 (ja) 2017-11-15
WO2014086567A2 (en) 2014-06-12
EP2740818A1 (en) 2014-06-11
US20150287898A1 (en) 2015-10-08
CN104854260B (zh) 2018-02-09
CN104854260A (zh) 2015-08-19
US9401466B2 (en) 2016-07-26
TW201430901A (zh) 2014-08-01

Similar Documents

Publication Publication Date Title
JP6231124B2 (ja) 貴金属電極上でワイヤボンディング可能且つはんだ付け可能な表面の製造方法
US8986789B2 (en) Stress-reduced Ni-P/Pd stacks for bondable wafer surfaces
TWI479049B (zh) 金屬表面處理方法
JP5711376B2 (ja) 金属表面を処理する方法
US8338954B2 (en) Semiconductor apparatus and fabrication method thereof
JP2017123466A (ja) マイクロエレクトロニクスデバイスのためのワイヤボンディング可能な表面
JP2008527175A (ja) パラジウム層を堆積する方法およびこのためのパラジウム浴
US9441299B2 (en) Method for activating a copper surface for electroless plating
JP5843249B2 (ja) 無電解パラジウムめっき又は無電解パラジウム合金めっきの前処理用活性化液
JP2020105543A (ja) 置換金めっき液および置換金めっき方法
JP2004332036A (ja) 無電解めっき方法
JP5990789B2 (ja) 無電解パラジウムめっき又は無電解パラジウム合金めっきの前処理用活性化液
JP2023176435A (ja) 無電解銀めっき用無電解ニッケル-リンめっき浴、及び、硫黄化合物を含まないニッケルめっき上への無電解銀めっきを施す方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170828

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20170914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171018

R150 Certificate of patent or registration of utility model

Ref document number: 6231124

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250