KR102162537B1 - 귀금속 전극들에 와이어 본딩 및 솔더링 가능한 표면들을 제조하는 방법 - Google Patents

귀금속 전극들에 와이어 본딩 및 솔더링 가능한 표면들을 제조하는 방법 Download PDF

Info

Publication number
KR102162537B1
KR102162537B1 KR1020157014861A KR20157014861A KR102162537B1 KR 102162537 B1 KR102162537 B1 KR 102162537B1 KR 1020157014861 A KR1020157014861 A KR 1020157014861A KR 20157014861 A KR20157014861 A KR 20157014861A KR 102162537 B1 KR102162537 B1 KR 102162537B1
Authority
KR
South Korea
Prior art keywords
layer
palladium
noble metal
metal electrodes
gold
Prior art date
Application number
KR1020157014861A
Other languages
English (en)
Other versions
KR20150092152A (ko
Inventor
안드레아스 발터
Original Assignee
아토테크더치랜드게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아토테크더치랜드게엠베하 filed Critical 아토테크더치랜드게엠베하
Publication of KR20150092152A publication Critical patent/KR20150092152A/ko
Application granted granted Critical
Publication of KR102162537B1 publication Critical patent/KR102162537B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1824—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
    • C23C18/1837—Multistep pretreatment
    • C23C18/1844—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/42—Coating with noble metals
    • C23C18/44—Coating with noble metals using reducing agents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54—Contact plating, i.e. electroless electrochemical plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0341—Manufacturing methods by blanket deposition of the material of the bonding area in liquid form
    • H01L2224/03424—Immersion coating, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H01L2224/27464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2782—Applying permanent coating, e.g. in-situ coating
    • H01L2224/27823—Immersion coating, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Chemically Coating (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

본 발명은 귀금속 전극들에 와이어 본딩 및 솔더링 가능한 표면들을 제조하기 위한 방법에 관한 것이다. 귀금속 전극들은 60 ~ 90 ℃ 에서 무전해 도금에 의해 팔라듐 또는 팔라듐 합금 층의 시드층을 성막함으로써 활성화된다. 다음에, 중간층이 시드층에 성막된 후 중간층에 와이어 본딩 및/또는 솔더링 가능한 표면 마감층(들)의 성막이 뒤따른다. 이 방법은 발광 다이오드들 (LEDs) 과 같은 광전자 기기들의 제조에 특히 적합하다.

Description

귀금속 전극들에 와이어 본딩 및 솔더링 가능한 표면들을 제조하는 방법{METHOD FOR MANUFACTURE OF WIRE BONDABLE AND SOLDERABLE SURFACES ON NOBLE METAL ELECTRODES}
본 발명은 귀금속 전극들을 포함하는 발광 다이오드들과 같은 광전자 기기들의 제조, 및 전극들 상에 와이어 본딩 및 솔더링 가능한 표면 마감부들의 형성에 관한 것이다.
발광 다이오드들 (LEDs) 과 같은 광전자 기기들은, 전류가 인가될 때 발광하는 반도체 물질들로 만들어진 영역들을 포함한다. 현재 LED 들은 화합물 반도체들, Ga-N, Ga-P 및 Ga-As 와 같은 특히 소위 lll-V 화합물 반도체들, 또는 사파이어 웨이퍼들 및 실리콘 웨이퍼들과 같은 기판 재료들에 성막 (deposite) 되는 Ga-N/ln-Ga-N 과 같은 다층 어셈블리들을 기반으로 한다.
상기 화합물 반도체들은 전극들에 의해 전력 소스에 전기적으로 연결될 필요가 있다. 전극들과 화합물 반도체층(들) 사이의 바람직하지 않은 확산 프로세스들로 인해, 알루미늄 또는 구리와 같은 종래의 전극 재료들이 LED 들에서 사용될 수 없다. 그 대신, 백금 또는 금과 같은 귀금속들로 만들어진 전극들이 전극 재료들로서 사용된다.
전극들은 구리 와이어와 같은 도체를 전극들에 솔더링 또는 본딩함으로써 동력 소스에 연결된다. 그러므로, 솔더링 및/또는 와이어 본딩 가능한 표면은, 도체와 전극 사이에서 충분한 전기 접촉 및 기계적 신뢰성을 얻기 위해서 귀금속 전극들에 부착될 필요가 있다. 또한, 전극들과 도체 사이에 형성된 조인트들이 신뢰성이 있을 필요가 있다.
본 발명의 목적은, (광)전자 기기들의 제조시 예컨대, 백금 또는 금으로 만들어진 귀금속 전극들에 와이어 본딩가능한 표면 및/또는 솔더링 가능한 표면을 형성하기 위한 방법을 제공하는 것이다.
상기 목적은 하기 단계들을 이 순서로 포함하는 귀금속 전극들에 와이어 본딩 및/또는 솔더링 가능한 표면들을 제조하기 위한 방법에 의해 해결된다.
i. 적어도 하나의 귀금속 전극이 부착된 기판을 제공하는 단계,
ⅱ. 상기 적어도 하나의 귀금속 전극을 세정하는 단계,
ⅲ. 수성 도금욕으로부터 무전해 도금에 의해 팔라듐 및 팔라듐 합금들에서 선택된 시드층 (seed layer) 을 상기 적어도 하나의 귀금속 전극에 성막하는 단계로서, 상기 도금욕은 상기 시드층의 성막 중 60 ~ 90 ℃ 범위의 온도를 가지는, 상기 시드층을 상기 적어도 하나의 귀금속 전극에 성막하는 단계,
ⅳ. 무전해 도금에 의해 니켈 합금들 및 코발트 합금들을 포함하는 군에서 선택된 중간층을 상기 시드층에 성막하는 단계,
v. 무전해 도금에 의해 상기 중간층에 적어도 하나의 표면 마감층을 성막하는 단계로서, 상기 적어도 하나의 표면 마감층은 팔라듐, 팔라듐 합금들, 금, 금 합금들로 구성된 군에서 선택되는, 상기 무전해 도금에 의해 상기 중간층에 적어도 하나의 표면 마감층을 성막하는 단계.
본 발명에 따른 방법은 충분한 솔더링성 및/또는 와이어-본딩성을 제공하는 귀금속들로 만들어진 전극들에 표면 마감부를 제공한다. 또한, 전극들과 표면 마감층(들) 사이에 성막된 중간층은 전체 어셈블리에 높은 기계적 내구성을 제공한다. 그리하여, LED 의 밑에 있는 화합물 반도체층(들) 과 기판 재료는, 기계적 힘이 전체 어셈블리에 인가되는 솔더링 및/또는 와이어 본딩 작동 중 보호된다.
LED 들과 같은 (광)전자 기기들에서 화합물 반도체층(들)은, 상기 화합물 반도체층(들)에 부착된 전극들에 접촉되는 와이어링과 같은 전기 도체에 의해 동력 소스와 전기적으로 접촉될 필요가 있다. 전기 도체는 바람직하게 솔더링 및/또는 와이어 본딩에 의해 전극들과 접촉한다. 전극들 및 화합물 반도체층(들)은 사파이어 웨이퍼들, 실리콘 웨이퍼들, 및 산화 인듐 주석 웨이퍼들을 포함하는 군에서 바람직하게 선택된 기판에 부착된다.
화합물 반도체층(들)에 부착된 전극들은 귀금속으로 만들어질 필요가 있는데 왜냐하면 알루미늄 또는 구리와 같은 종래의 전극 재료들은 LED 들 및 관련 기기들에서 전자 발광 재료들로서 보통 사용되는 화합물 반도체 재료들과 접촉할 때 바람직하지 않은 확산 프로세스들에 이바지하기 때문이다.
적합한 전극들은 백금, 금, 및 팔라듐을 포함하는 군에서 바람직하게 선택된 하나 이상의 귀금속들을 포함한다.
귀금속 전극들로 성막된 표면 마감부는 연속 솔더링 및/또는 와이어 본딩을 위해 요구되고 이 방법들에 의해 전극들은 동력 소스와 전기적으로 접촉된다.
바람직하게, 표면 마감부는 단지 무전해 도금 및/또는 침지식 도금에 의해 성막되고 이 방법들은 원칙적으로 충분히 활성화된 금속 표면들로 금속 및 금속 합금 층들의 선택적 성막을 허용한다. 그러므로, 이러한 경우에 표면 마감부는 예컨대 시드층에 의해 충분히 활성화되지 않은 기판 표면의 다른 영역들에 성막되지 않을 것이다.
종래의 표면 마감부들의 성막은 인쇄 회로 기판들 등의 제조에서 공지되어 있고, 전극 재료는 구리이고 덜 통상적인 알루미늄은 또한 백금, 금, 및 팔라듐을 포함하는 군에서 바람직하게 선택된 귀금속들로 만들어진 전극들에 적용가능하지 않다.
전극 재료로서 알루미늄의 경우에, 아연산염 전처리는 전극상의 니켈 합금들 및 코발트 합금들에서 선택된 중간층의 무전해 성막을 허용한다.
전극 재료로서 구리의 경우에, 침지 도금된 팔라듐 층과 같은 침지 도금된 귀금속층은 전극상의 니켈 합금들 및 코발트 합금들에서 선택된 중간층의 무전해 성막을 허용한다.
침지 도금된 팔라듐 층과 같은 귀금속층의 침지 도금은 백금 또는 금 전극과 같은 귀금속 전극의 표면을 충분히 활성화시키지 못한다 (비교예 2 및 비교예 3).
바람직하게, 전극 표면은 표면 마감층(들)의 성막 전 유기 잔류물 등을 제거하기 위해서 세정된다. 바람직하게, 산을 포함하고 계면활성제 및/또는 산화제를 선택적으로 추가로 포함하는 에칭 세정제 조성물들이 귀금속 전극들의 표면을 세정하는데 이용된다. 특히 적합한 에칭 세정제 조성물은 물, 황산, 및 과산화수소를 포함한다.
선택적으로, 에칭 세정 후 황산과 같은 산성 수용액에서 린스가 뒤따른다.
본 발명의 다른 실시형태에서, 귀금속 전극들의 표면을 세정하는데 플라즈마 처리가 적용된다.
귀금속 전극들의 표면을 세정하는데 에칭 세정 및 플라즈마 처리의 조합들이 적용될 수도 있다.
선택적으로, 에칭 세정 및/또는 플라즈마 처리 이외에 귀금속 전극들의 표면으로부터 바람직하지 않은 파티클들을 제거하기 위한 처리가 적용된다. 이런 종류의 특히 적합한 처리는 수산화알루미늄과 과산화수소를 포함하는 수용액으로 귀금속 전극들의 표면을 처리하는 단계를 포함하는 표준 세정 1 (SC1) 처리이다. 이 종류의 조성물들 및 처리 조건들은 본 기술분야에 공지되어 있다.
전극들은 예컨대 적어도 하나의 전극을 포함하는 기판을 세정제에 디핑하거나 세정제를 전극들에 분무함으로써 세정제와 접촉된다. 본 발명의 일 실시형태에서, 세정 프로세스는 초음파 적용에 의해 지지된다.
다음에, 팔라듐 이온들을 위한 소스, 환원제, 및 팔라듐 이온들을 위한 착화제를 포함하는 무전해 (자가 촉매) 팔라듐 도금욕과 전극들을 접촉시킴으로써 전극들의 세정된 표면이 활성화된다. 이용된 환원제의 종류에 따라, 얇은 층의 팔라듐 또는 팔라듐 합금이 세정된 전극들로 성막되고 연속 도금 작동들을 위한 시드층으로서 역할을 한다.
상기 전극들의 표면으로 팔라듐 또는 팔라듐 합금을 성막하기 위한 무전해 도금욕은 상기 전극들로 팔라듐 또는 팔라듐 합금을 성막하기 위해서 60 ~ 90 ℃ 범위의 온도에서 유지되어야 하는 것을 발명자가 발견하였다. 보다 바람직하게, 무전해 도금욕은 60 ~ 80 ℃ 의 온도 범위에서 상기 전극들로 팔라듐 또는 팔라듐 합금을 성막하는 동안 유지된다. 가장 바람직하게, 온도는 60 ~ 70 ℃ 의 온도 범위에서 성막하는 동안 유지된다. 상기 팔라듐 또는 팔라듐 합금 층은 본원에서 시드층으로 지칭된다.
전극상에 팔라듐 또는 팔라듐 합금의 시드층을 성막함으로써, 즉, 중간층의 연속 성막을 위해 전극의 충분한 활성화를 획득하는데 60 ℃ 의 최소 도금욕 온도가 요구된다 (비교예 4). 시드층의 상기 성막을 위한 무전해 도금욕들은 바람직하게 수성 도금욕들이기 때문에 최대 온도는 주로 물의 비점 (대기압에서 100 ℃) 으로 인해 제한된다. 본 발명에 따른 방법의 산업상 적용에서 실제적 이유들 때문에, 사용 중 가열된 무전해 도금욕으로부터 증발된 물의 양을 제한하기 위해서, 시드층의 성막 중 무전해 도금욕의 최대 온도는 바람직하게 90 ℃, 보다 바람직하게 80 ℃, 가장 바람직하게 70 ℃ 이다.
귀금속 전극의 세정된 표면으로 시드층을 성막하기 위해 이용된 무전해 도금욕에서 팔라듐 이온들의 소스는 바람직하게 황산 팔라듐, 염화 팔라듐, 및 팔라듐 아세테이트와 같은 수용성 팔라듐 화합물들로부터 선택된다. 팔라듐 이온들을 위한 대안적인 소스들은 예컨대 황산염 또는 염화물 반대 이온들을 가지는 양이온 팔라듐-에틸렌디아민 착물들과 같은 하나 이상의 질소 함유 착화제와 이러한 팔라듐 염들의 반응 생성물들이다.
귀금속 전극에 시드층을 성막하기 위한 무전해 도금욕에서 팔라듐 이온들의 농도는 바람직하게 0.5 ~ 500 mmol/ℓ 의 범위에 있고, 보다 바람직하게 1 ~ 100 mmol/ℓ 의 범위에 있다.
팔라듐을 성막하기 위한 환원제는 포름산, 그것의 유도체 또는 염을 포함하는 군에서 바람직하게 선택된다. 적합한 포름산 유도체들은 예를 들어 포름산 메틸에스테르, 포름산 에틸에스테르, 및 포름산 프로필에스테르와 같은 포름산 에스테르들이다. 다른 적합한 포름산 유도체들은 예를 들어 포름아미드 및 Ν,Ν-디메틸포름아미드와 같은 치환 및 비치환 아미드들이다. 포름산 염들을 위한 적합한 반대 이온들은 예를 들어 리튬, 나트륨, 칼륨, 및 암모늄으로부터 선택된다.
순수 팔라듐 층은 이러한 도금욕으로부터 성막된다.
팔라듐 합금을 성막하기 위한 환원제는 차아인산나트륨과 같은 차아인산염 화합물들 (Pd-P 합금들의 성막) 및 디알킬아민 보란과 같은 보란 화합물들 (Pd-B 합금들의 성막) 로 구성된 군에서 바람직하게 선택된다.
가장 바람직하게, 팔라듐 합금을 성막하기 위한 환원제는 차아인산나트륨이다.
무전해 도금욕에서 환원제의 농도는 바람직하게 10 ~ 1,000 mmol/ℓ 의 범위에 있다.
귀금속 전극에 시드층을 성막하기 위한 무전해 도금욕에서 팔라듐 이온들을 위한 적어도 하나의 착화제는 바람직하게 질소 함유 착화제이다. 보다 바람직하게, 팔라듐 이온들을 위한 착화제는 일차 아민류, 이차 아민류, 및 삼차 아민류로 구성된 군에서 선택된다. 적합한 아민류로는 예를 들어 에틸렌-디아민, 1,3-디아미노-프로판, 1,2-비스(3-아미노-프로필-아미노)-에탄, 2-디에틸-아미노-에틸-아민, 디에틸렌-트리아민, 디에틸렌-트리아민-펜타-아세트산, 니트로-아세트산, N-(2-하이드록시-에틸)-에틸렌-디아민, 에틸렌-디아민-Ν,Ν-디아세트산, 2-(디메틸-아미노)-에틸-아민, 1,2-디아미노-프로필-아민, 1,3-디아미노-프로필-아민, 3-(메틸-아미노)-프로필-아민, 3-(디메틸-아미노)-프로필-아민, 3-(디에틸-아미노)-프로필-아민, 비스-(3-아미노-프로필)-아민, 1,2-비스-(3-아미노-프로필)-알킬-아민, 디에틸렌-트리아민, 트리에틸렌-테트라민, 테트라-에틸렌-펜타민, 펜타-에틸렌-헥사민 및 그것의 혼합물들이 있다.
무전해 도금욕에서 적어도 하나의 착화제와 팔라듐 이온들의 몰비는 2 : 1 ~ 50 : 1 의 범위에 있다.
도금욕은 4 미만의 pH 값에서 불안정해지는 경향이 있으므로 무전해 팔라듐 또는 팔라듐 합금 도금욕의 pH 값은 바람직하게 4 ~ 7 의 범위에 있다. 보다 바람직하게, 도금욕의 pH 값은 5 ~ 6 의 범위에 있다.
본 발명의 일 실시형태에서, 무전해 도금욕은 바람직하게 0.001 ~ 0.1 mol/ℓ, 보다 바람직하게 0.001 ~ 0.01 mol/ℓ 의 양으로 적어도 하나의 부가적 안정제를 추가로 포함한다.
이러한 부가적 안정제들은 상승된 도금욕 온도에서 귀금속 전극들에 시드층을 성막하는데 사용되는 무전해 팔라듐 또는 팔라듐 합금 도금욕의 수명을 연장할 수도 있다.
부가적 안정제들은 바람직하게 술피미드들 (sulfimides) 이다. 바람직한 술피미드는 사카린 및 사카린 유도체들이다. 가장 바람직한 술피미드는 사카린이다.
무전해 팔라듐 또는 팔라듐 합금 도금욕에서 다른 선택적 첨가제들은 폴리페닐술피드들, 피리미딘들, 폴리알콜들, 로단화물과 같은 무기 착화제들을 포함하는 군에서 선택된다. 바람직한 피리미딘들은 니코틴 아미드, 피리미딘-3-술폰산, 니코틴산, 2-하이드록시 피리딘, 및 니코틴이 있다. 바람직한 폴리알콜들은 폴리에틸렌글리콜, 폴리프로필렌글리콜, 폴리에틸렌글리콜-폴리프로필렌글리콜 공중합체들 및 그것의 유도체들이 있다.
다음에, 중간층은 무전해 도금에 의해 시드층에 성막된다. 중간층은 바람직하게 니켈 합금들 및 코발트 합금들로 구성된 군에서 선택된다. 적합한 니켈 합금들은 Ni-P 합금들 및 Ni-B 합금과 같은 이원 니켈 합금들, 및 Ni-Mo-P 합금들 및 Ni-W-P 합금들과 같은 삼원 니켈 합금들이 있다. 적합한 코발트 합금들은 예를 들어 Co-P 합금들 및 Co-B 합금들과 같은 이원 코발트 합금들, 및 Co-Mo-P 합금 및 Co-W-P 합금과 같은 삼원 코발트 합금들이 있다.
시드층에 중간층을 성막하기 위한 적합한 무전해 도금욕들은 니켈 또는 코발트 이온들을 위한 소스, 제 2 금속 이온들의 선택적 소스, 인 함유 합금이 성막될 경우 차아인산 나트륨 또는 붕소 함유 합금이 성막될 경우 알킬아민 보란과 같은 보란 화합물과 같은 환원제를 포함한다.
니켈 이온들 및 차아인산염 이온들의 소스를 포함하는 무전해 도금욕은 Ni-P 합금들의 성막에 적합하다. 비슷하게, 코발트 이온들 및 차아인산염 이온들의 소스는 Co-P 합금의 성막을 유발한다. 보란 화합물이 환원제로서 차아인산염 이온들 대신에 사용되는 경우, 각각의 Ni-B 합금 또는 Co-B 합금이 얻어진다. 도금욕으로 제 2 금속 이온들의 소스를 부가하는 것은 각각의 삼원 합금들의 성막을 허용한다.
적합한 무전해 도금욕들은 폴리카르복실산들 및/또는 하이드록시카르복실산들과 같은 적어도 하나의 착화제, 및 안티몬 이온들, 납 이온들, 비스무트 이온들, 및/또는 티오우레아와 같은 황 함유 유기 화합물들 또는 그것의 유도체와 같은 선택적으로 적어도 하나의 안정화제를 추가로 포함한다.
적합한 무전해 도금욕 조성물들, 및 시드층에 중간층을 성막하기 위한 성막 중 도금욕 온도와 같은 도금 파라미터들은 본 기술분야에 공지되어 있다.
니켈 합금들 및 코발트 합금들에서 선택된 중간층은 귀금속으로 만들어진 전극층 및 중간층에 도금된 표면 마감층(들)보다 상당히 더 단단하다. 그러므로, 중간층은 솔더링 및/또는 와이어 본딩 작동들 중 기판 재료 및 발광 다이오드부 자체와 같은 LED 기기의 민감한 부분들에 기계적 안정성을 제공한다. 와이어는, 중간층으로서 역할을 하는 니켈 합금 또는 코발트 합금의 고유 경도로 인해 이 힘의 대부분을 분배/포착하는 중간층 위의 표면 마감층(들)에 와이어 본딩하는 동안 상당한 힘으로 가압된다.
중간층의 두께는 바람직하게 0.1 ~ 5 ㎛ 의 범위에 있고, 보다 바람직하게 0.15 ~ 3 ㎛ 의 범위에 있다.
다음에, 솔더링 및/또는 와이어 본딩가능한 층 (본원에서 "표면 마감층(들)" 으로 나타냄) 이 중간층에 성막된다.
표면 마감층(들)은, 동력 소스와 전극들을 연결하기 위해서 후에 사용될 기술 및/또는 상기 연결의 안정성/신뢰성 요구에 따라, 중간층에 성막된 단일층 또는 2 개의 개별 층들로 구성될 수도 있다.
단일 표면 마감층은 중간층에 침지식 도금에 의해 성막된 금 층이다. 표면 마감부로서 이러한 금 층들은 전극들로 예컨대 금 와이어를 솔더링 및 본딩하는데 사용될 수 있다. 금 층의 두께는 바람직하게 0.01 ~ 0.5 ㎛ 의 범위에 있고, 보다 바람직하게 0.05 ~ 0.3 ㎛ 의 범위에 있다.
다른 유형의 적합한 단일 표면 마감층은 무전해 도금에 의해 중간층에 성막된 팔라듐 또는 팔라듐 합금 층이다. 귀금속으로 만들어진 전극들을 활성화하는데 사용되는 것과 같은 동일한 종류의 도금욕 조성물들이 이 작업에 적용될 수 있다. 이에 따라, 팔라듐 또는 Pd-P 합금 및 Pd-B 합금과 같은 팔라듐 합금들은 팔라듐 이온들을 위한 소스, 환원제, 및 팔라듐 이온들을 위한 적어도 하나의 착화제를 포함하는 도금욕으로부터 성막된다.
가장 바람직하게, 도금욕은 황산 팔라듐과 같은 팔라듐 이온들을 위한 소스, 포름산, 그것의 염들 및 유도체들로부터 선택된 환원제, 및 적어도 하나의 질소 함유 착화제를 포함하는 팔라듐을 성막하기 위한 수성 도금욕이다.
단일 표면 마감층으로서 팔라듐 또는 팔라듐 합금은 구리, 팔라듐으로 만들어진 와이어들, 또는 팔라듐 코팅된 구리 와이어들을 전극들에 본딩하기에 특히 적합하다.
단일 표면 마감층으로서 역할을 하는 팔라듐 또는 팔라듐 합금의 두께는 바람직하게 0.02 ~ 1 ㎛, 보다 바람직하게 0.2 ~ 0.5 ㎛ 의 범위에 있다.
본 발명에 따른 적합한 다층 표면 마감부는 무전해 도금에 의해 중간층에 성막된 팔라듐 또는 팔라듐 합금 층, 및 침지식 도금 또는 무전해 도금 중 어느 하나에 의해 상기 팔라듐 또는 팔라듐 합금 층에 성막된 금 층 또는 금 합금 층으로 구성된다.
팔라듐 또는 팔라듐 합금 층은 전술한 바와 같은 무전해 도금욕 조성물로 성막될 수도 있다.
중간층과 금 층 사이에 성막된 팔라듐 또는 팔라듐 합금 층의 두께는 바람직하게 0.1 ~ 0.5 ㎛ 의 범위에 있고, 보다 바람직하게 0.15 ~ 0.3 ㎛ 의 범위에 있다.
상기 팔라듐 또는 팔라듐 합금 층에 성막된 금 층의 두께는 바람직하게 0.01 ~ 0.5 ㎛ 의 범위에 있고, 보다 바람직하게 0.05 ~ 0.3 ㎛ 의 범위에 있다.
이 목적을 위해, 종래 기술에 공지된 침지식 또는 무전해 금 도금 전해질들이 사용될 수 있다. 이러한 도금욕 조성물들은 또한 중간층에 직접 금을 성막하기에 적합하다.
중간층에, 또는 팔라듐이나 팔라듐 합금 층에 금을 성막하기 위한 적합한 침지식 도금욕들은 금 이온들을 위한 소스, 및 아황산 이온들과 같은 적어도 하나의 착화제를 포함한다. 사용 중 도금욕의 온도 및 도금 시간과 같은 도금 파라미터들은 본 기술분야에 공지되어 있고 라우팅 (routing) 실험들에서 달성될 원하는 도금률 및 금 층 두께로 적합화될 수 있다.
바람직하게, 금을 성막하기 위한 침지식 도금욕은 수성 조성물이다.
중간층에, 또는 팔라듐이나 팔라듐 합금 층에 금을 성막하기 위한 적합한 무전해 도금욕들은 금 이온들을 위한 소스, 환원제 및 적어도 하나의 착화제를 포함한다.
가장 바람직하게, 금을 성막하기 위한 도금욕은 수성 침지식 도금욕이다.
실시예
이하, 본 발명은 하기 비제한적인 실시예들을 참조하여 설명될 것이다.
기판 재료로서 실리콘 웨이퍼들에 부착된 100 ㎛ 의 직경을 가지는 백금으로 만들어진 전극들이 모든 실시예들에서 사용되었다. 개별 전극들 사이 거리는 400 ㎛ 이었다.
전극들의 표면은 계면활성제와 산을 포함하는 수용액으로 세정되었다.
다음에, 중간층으로서 Ni-P 합금의 성막 전 전극 표면을 활성화하기 위한 다른 방법들이 테스트되었다.
Ni-P 합금 층에 팔라듐 층을 성막하기 위한 수성 무전해 팔라듐 도금욕은 황산 팔라듐, 환원제로서 포름산 나트륨, 및 팔라듐 이온들을 위한 착화제로서 에틸렌 디아민을 포함하였다.
팔라듐 층에 금 층을 성막하기 위한 수성 침지식 도금욕은 금 이온들 및 아황산 이온들을 위한 소스를 포함하였다.
비교예 1
백금 전극들을 포함하는 실리콘 웨이퍼는, 물로 세정 및 린스 직후 무전해 니켈 도금욕으로 디핑되었다.
세정된 전극 표면에서 Ni-P 합금 (중간층) 의 도금은 개시되지 않았다.
비교예 2
백금 전극들을 포함하는 실리콘 웨이퍼는, 황산 팔라듐 및 황산을 포함하는 침지식 팔라듐 도금욕에서 세정 후 활성화되었다. 침지식 도금욕은 사용 중 20 ℃ 로 유지되었다.
세정된 전극 표면에서 Ni-P 합금 (중간층) 의 도금은 개시되지 않았다.
비교예 3
백금 전극들을 포함하는 실리콘 웨이퍼는, 황산 팔라듐 및 황산을 포함하는 침지식 팔라듐 도금욕에서 세정 후 활성화되었다. 침지식 도금욕은 사용 중 70 ℃ 로 유지되었다.
세정된 전극 표면에서 Ni-P 합금 (중간층) 의 도금은 개시되지 않았다.
비교예 4
백금 전극들을 포함하는 실리콘 웨이퍼는, 황산 팔라듐, 환원제로서 포름산 나트륨, 및 질소 함유 착화제를 포함하는 무전해 팔라듐 도금욕에서 세정 후 활성화되었다. 도금욕은 사용 중 55 ℃ 로 유지되었다.
세정된 전극 표면에서 Ni-P 합금 (중간층) 의 도금이 개시되지 않았다.
실시예 1
백금 전극들을 포함하는 실리콘 웨이퍼는, 황산 팔라듐, 환원제로서 포름산 나트륨, 및 질소 함유 착화제를 포함하는 무전해 팔라듐 도금욕에서 세정 후 활성화되었다. 도금욕은 사용 중 65 ℃ 로 유지되었다.
원하는 대로 세정된 전극 표면에서 Ni-P 합금 (중간층) 의 도금은 개시되었다.
실시예 2
백금 전극들을 포함하는 실리콘 웨이퍼는, 황산 팔라듐, 환원제로서 포름산 나트륨, 및 질소 함유 착화제를 포함하는 무전해 팔라듐 도금욕에서 세정 후 활성화되었다. 도금욕은 사용 중 85 ℃ 로 유지되었다.
원하는 대로 세정된 전극 표면에서 Ni-P 합금 (중간층) 의 도금이 개시되었다.

Claims (12)

  1. 귀금속 전극들에 와이어 본딩 및 솔더링 가능한 표면들을 제조하기 위한 방법으로서,
    상기 방법은,
    i. 적어도 하나의 귀금속 전극이 부착된 기판을 제공하는 단계,
    ⅱ. 상기 적어도 하나의 귀금속 전극을 세정하는 단계,
    ⅲ. 수성 도금욕으로부터 무전해 도금에 의해 팔라듐 및 팔라듐 합금들에서 선택된 시드층 (seed layer) 을 상기 적어도 하나의 귀금속 전극에 성막하는 단계로서, 상기 수성 도금욕은 상기 시드층의 성막 중 60 ~ 90 ℃ 범위의 온도를 가지고 상기 수성 도금욕은 팔라듐 이온들을 위한 소스, 환원제, 및 팔라듐 이온들을 위한 착화제를 포함하는, 상기 시드층을 상기 적어도 하나의 귀금속 전극에 성막하는 단계,
    ⅳ. 무전해 도금에 의해 니켈 합금들 및 코발트 합금들을 포함하는 군에서 선택된 중간층을 상기 시드층에 성막하는 단계,
    v. 무전해 도금에 의한 상기 중간층에, 적어도 하나의 표면 마감층을 성막하는 단계로서, 금으로 구성된 단일 표면 마감층이 침지식 (immersion type) 도금에 의해 성막되거나, 팔라듐 또는 팔라듐 합금 층으로 구성된 단일 표면 마감층이 무전해 도금에 의해 성막되거나, 다층 표면 마감층은 금 층과 팔라듐 또는 팔라듐 합금 층으로 구성되고, 상기 금 층은 침지식 도금 또는 무전해 도금 중 어느 하나에 의해, 무전해 도금에 의해 성막되는 상기 팔라듐 또는 팔라듐 합금 층에 성막된다는 조건에서, 상기 적어도 하나의 표면 마감층은 팔라듐, 팔라듐 합금들, 금 및 금 합금들로 구성된 군에서 선택되는, 상기 무전해 도금에 의한 상기 중간층에, 적어도 하나의 표면 마감층을 성막하는 단계를 이 순서로 포함하고,
    상기 단계 ⅲ 에서 적용된 상기 수성 도금욕은 술피미드 (sulfimide) 화합물을 더 포함하는, 귀금속 전극들에 와이어 본딩 및 솔더링 가능한 표면들을 제조하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 적어도 하나의 귀금속 전극은 백금, 금, 및 팔라듐 중 하나 이상을 포함하는, 귀금속 전극들에 와이어 본딩 및 솔더링 가능한 표면들을 제조하기 위한 방법.
  3. 제 1 항에 있어서,
    상기 술피미드 화합물은 사카린인, 귀금속 전극들에 와이어 본딩 및 솔더링 가능한 표면들을 제조하기 위한 방법.
  4. 제 1 항에 있어서,
    상기 술피미드 화합물의 농도는 0.001 ~ 0.1 mol/ℓ 의 범위에 있는, 귀금속 전극들에 와이어 본딩 및 솔더링 가능한 표면들을 제조하기 위한 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 수성 도금욕은 상기 시드층의 성막 중 60 ~ 80 ℃ 범위의 온도를 가지는, 귀금속 전극들에 와이어 본딩 및 솔더링 가능한 표면들을 제조하기 위한 방법.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 시드층은 팔라듐으로 만들어지는, 귀금속 전극들에 와이어 본딩 및 솔더링 가능한 표면들을 제조하기 위한 방법.
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 시드층의 성막을 위한 상기 수성 도금욕 중 상기 환원제는, 포름산, 포름산 에스테르, 포름아미드, Ν,Ν-디메틸포름아미드 및 상기 포름산의 염으로 구성된 군에서 선택되는, 귀금속 전극들에 와이어 본딩 및 솔더링 가능한 표면들을 제조하기 위한 방법.
  8. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    적어도 하나의 전극을 포함하는 상기 기판은 사파이어 웨이퍼들, 실리콘 웨이퍼들, 및 산화 인듐 주석 웨이퍼들을 포함하는 군에서 선택되는, 귀금속 전극들에 와이어 본딩 및 솔더링 가능한 표면들을 제조하기 위한 방법.
  9. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 표면 마감층은 팔라듐 층인, 귀금속 전극들에 와이어 본딩 및 솔더링 가능한 표면들을 제조하기 위한 방법.
  10. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 표면 마감층은 금 층인, 귀금속 전극들에 와이어 본딩 및 솔더링 가능한 표면들을 제조하기 위한 방법.
  11. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 다층 표면 마감층은 팔라듐 층, 및 상기 팔라듐 층 위에 도금된 금 층으로 구성되는, 귀금속 전극들에 와이어 본딩 및 솔더링 가능한 표면들을 제조하기 위한 방법.
  12. 삭제
KR1020157014861A 2012-12-05 2013-11-14 귀금속 전극들에 와이어 본딩 및 솔더링 가능한 표면들을 제조하는 방법 KR102162537B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP12195672.6 2012-12-05
EP12195672.6A EP2740818B1 (en) 2012-12-05 2012-12-05 Method for manufacture of wire bondable and solderable surfaces on noble metal electrodes
PCT/EP2013/073841 WO2014086567A2 (en) 2012-12-05 2013-11-14 Method for manufacture of wire bondable and solderable surfaces on noble metal electrodes

Publications (2)

Publication Number Publication Date
KR20150092152A KR20150092152A (ko) 2015-08-12
KR102162537B1 true KR102162537B1 (ko) 2020-10-08

Family

ID=47294763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157014861A KR102162537B1 (ko) 2012-12-05 2013-11-14 귀금속 전극들에 와이어 본딩 및 솔더링 가능한 표면들을 제조하는 방법

Country Status (7)

Country Link
US (1) US9401466B2 (ko)
EP (1) EP2740818B1 (ko)
JP (1) JP6231124B2 (ko)
KR (1) KR102162537B1 (ko)
CN (1) CN104854260B (ko)
TW (1) TWI591687B (ko)
WO (1) WO2014086567A2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10385458B2 (en) * 2014-12-17 2019-08-20 Atotech Deutschland Gmbh Plating bath composition and method for electroless plating of palladium
JP6358469B2 (ja) * 2015-02-23 2018-07-18 三菱マテリアル株式会社 無電解Ｎｉめっき方法
US9603258B2 (en) 2015-08-05 2017-03-21 Uyemura International Corporation Composition and method for electroless plating of palladium phosphorus on copper, and a coated component therefrom
TWI707061B (zh) * 2015-11-27 2020-10-11 德商德國艾托特克公司 鈀之電鍍浴組合物及無電電鍍方法
TWI649449B (zh) * 2015-11-27 2019-02-01 德國艾托特克公司 鈀之電鍍浴組合物及無電電鍍方法
CN106037719B (zh) * 2016-06-28 2021-02-26 深圳先进技术研究院 一种铂纳米线修饰的微电极阵列及其制备方法
JP6743289B2 (ja) 2016-08-23 2020-08-19 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングＡｔｏｔｅｃｈ Ｄｅｕｔｓｃｈｌａｎｄ ＧｍｂＨ 窒化ガリウム半導体の活性化されていない表面上へのパラジウムの直接的な堆積方法
WO2019097979A1 (ja) * 2017-11-16 2019-05-23 Ｊｘ金属株式会社 半導体基板、及びその製造方法
JP6494899B1 (ja) 2017-11-16 2019-04-03 Ｊｘ金属株式会社 半導体基板、及びその製造方法
CN107858718A (zh) * 2017-11-28 2018-03-30 江苏澳光电子有限公司 一种用于塑料表面电镀的钯镀液及其应用
CN109999801B (zh) * 2019-04-28 2022-02-11 中国烟草总公司郑州烟草研究院 M-B@Pd-B@Al2O3催化剂及其制备方法、应用
JP7407644B2 (ja) * 2020-04-03 2024-01-04 上村工業株式会社 パラジウムめっき液及びめっき方法
CN115011953A (zh) * 2022-06-21 2022-09-06 深圳芯源新材料有限公司 一种复杂结构自适应的可焊接柔性金属垫片及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231970A (ja) * 2001-01-31 2002-08-16 Kanto Chem Co Inc ショットキーダイオードの電極形成方法及びその製品
JP2006196648A (ja) * 2005-01-13 2006-07-27 Hitachi Metals Ltd 外部接合電極付き電子部品およびその製造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04218919A (ja) * 1990-04-17 1992-08-10 Seiko Epson Corp 電極及びその製造方法
JPH06325974A (ja) * 1993-05-11 1994-11-25 Murata Mfg Co Ltd 電子部品の電極形成方法
US5576053A (en) * 1993-05-11 1996-11-19 Murata Manufacturing Co., Ltd. Method for forming an electrode on an electronic part
US5882736A (en) * 1993-05-13 1999-03-16 Atotech Deutschland Gmbh palladium layers deposition process
JP3350152B2 (ja) * 1993-06-24 2002-11-25 三菱電機株式会社 半導体装置およびその製造方法
JPH08130227A (ja) * 1994-10-31 1996-05-21 World Metal:Kk 半導体チップ、半導体チップの端子の形成方法及び半導体チップの接合方法
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
JP3208348B2 (ja) * 1997-03-10 2001-09-10 有限会社オーシャン 回路電極部の製造方法及び回路電極部
AU762686B2 (en) * 1998-12-03 2003-07-03 Rt Microwave Limited Process for depositing conducting layer on substrate
US6361823B1 (en) * 1999-12-03 2002-03-26 Atotech Deutschland Gmbh Process for whisker-free aqueous electroless tin plating
US6953986B2 (en) * 1999-12-10 2005-10-11 Texas Instruments Incorporated Leadframes for high adhesion semiconductor devices and method of fabrication
JP2002076229A (ja) * 2000-07-13 2002-03-15 Texas Instruments Inc 銀めっきを含む半導体のリードフレームおよびその製造方法
JP2002167676A (ja) * 2000-11-24 2002-06-11 Millenium Gate Technology Co Ltd 無電解金メッキ方法
US6445069B1 (en) * 2001-01-22 2002-09-03 Flip Chip Technologies, L.L.C. Electroless Ni/Pd/Au metallization structure for copper interconnect substrate and method therefor
US6616967B1 (en) * 2002-04-15 2003-09-09 Texas Instruments Incorporated Method to achieve continuous hydrogen saturation in sparingly used electroless nickel plating process
DE10251658B4 (de) * 2002-11-01 2005-08-25 Atotech Deutschland Gmbh Verfahren zum Verbinden von zur Herstellung von Mikrostrukturbauteilen geeigneten, mikrostrukturierten Bauteillagen sowie Mikrostrukturbauteil
US7078796B2 (en) * 2003-07-01 2006-07-18 Freescale Semiconductor, Inc. Corrosion-resistant copper bond pad and integrated device
US20050001316A1 (en) * 2003-07-01 2005-01-06 Motorola, Inc. Corrosion-resistant bond pad and integrated device
US20080138528A1 (en) * 2005-01-12 2008-06-12 Umicore Galvanotechnik Gmbh Method for Depositing Palladium Layers and Palladium Bath Therefor
US7964961B2 (en) * 2007-04-12 2011-06-21 Megica Corporation Chip package
JP5585080B2 (ja) * 2007-12-04 2014-09-10 日立金属株式会社 電極構造及びその製造方法、回路基板、半導体モジュール
US20090166858A1 (en) * 2007-12-28 2009-07-02 Bchir Omar J Lga substrate and method of making same
JP5042894B2 (ja) * 2008-03-19 2012-10-03 松田産業株式会社 電子部品およびその製造方法
ATE503037T1 (de) * 2008-10-17 2011-04-15 Atotech Deutschland Gmbh Spannungsreduzierte ni-p/pd-stapel für waferoberfläche
KR20100132823A (ko) * 2009-06-10 2010-12-20 삼성전기주식회사 플립칩용 기판 및 그 제조방법
JP5428667B2 (ja) * 2009-09-07 2014-02-26 日立化成株式会社 半導体チップ搭載用基板の製造方法
JP5663886B2 (ja) * 2010-02-08 2015-02-04 三菱電機株式会社 半導体装置の製造方法
EP2405468A1 (en) * 2010-07-05 2012-01-11 ATOTECH Deutschland GmbH Method to form solder deposits on substrates
US20140251502A1 (en) * 2010-07-06 2014-09-11 Atotech Deutschland Gmbh Methods of Treating Metal Surfaces and Devices Formed Thereby
US20120061710A1 (en) * 2010-09-10 2012-03-15 Toscano Lenora M Method for Treating Metal Surfaces
US8148257B1 (en) * 2010-09-30 2012-04-03 Infineon Technologies Ag Semiconductor structure and method for making same
EP2469992B1 (en) * 2010-12-23 2015-02-11 Atotech Deutschland GmbH Method for obtaining a palladium surface finish for copper wire bonding on printed circuit boards and IC-substrates
US8889995B2 (en) * 2011-03-03 2014-11-18 Skyworks Solutions, Inc. Wire bond pad system and method
US8801914B2 (en) * 2011-05-26 2014-08-12 Eastman Kodak Company Method of making wear-resistant printed wiring member
EP2535929A1 (en) * 2011-06-14 2012-12-19 Atotech Deutschland GmbH Wire bondable surface for microelectronic devices
KR101224667B1 (ko) * 2011-06-28 2013-01-21 삼성전기주식회사 접속 단자의 와이어 본딩 결합 구조체 및 이의 제조 방법
US8536573B2 (en) * 2011-12-02 2013-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Plating process and structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231970A (ja) * 2001-01-31 2002-08-16 Kanto Chem Co Inc ショットキーダイオードの電極形成方法及びその製品
JP2006196648A (ja) * 2005-01-13 2006-07-27 Hitachi Metals Ltd 外部接合電極付き電子部品およびその製造方法

Also Published As

Publication number Publication date
WO2014086567A3 (en) 2014-09-12
KR20150092152A (ko) 2015-08-12
EP2740818A1 (en) 2014-06-11
CN104854260B (zh) 2018-02-09
JP2016506449A (ja) 2016-03-03
TW201430901A (zh) 2014-08-01
US20150287898A1 (en) 2015-10-08
TWI591687B (zh) 2017-07-11
US9401466B2 (en) 2016-07-26
EP2740818B1 (en) 2016-03-30
JP6231124B2 (ja) 2017-11-15
WO2014086567A2 (en) 2014-06-12
CN104854260A (zh) 2015-08-19

Similar Documents

Publication Publication Date Title
KR102162537B1 (ko) 귀금속 전극들에 와이어 본딩 및 솔더링 가능한 표면들을 제조하는 방법
KR101610780B1 (ko) 접합용 웨이퍼 표면을 위한 응력-감소 니켈-인/팔라듐 스택
TWI479049B (zh) 金屬表面處理方法
US8338954B2 (en) Semiconductor apparatus and fabrication method thereof
US20120061705A1 (en) Method for Treating Metal Surfaces
CN102482781B (zh) 锡和锡合金的无电镀覆方法
JP2017123466A (ja) マイクロエレクトロニクスデバイスのためのワイヤボンディング可能な表面
US9441299B2 (en) Method for activating a copper surface for electroless plating
JP2020105543A (ja) 置換金めっき液および置換金めっき方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant