JPH04218919A - 電極及びその製造方法 - Google Patents

電極及びその製造方法

Info

Publication number
JPH04218919A
JPH04218919A JP3079220A JP7922091A JPH04218919A JP H04218919 A JPH04218919 A JP H04218919A JP 3079220 A JP3079220 A JP 3079220A JP 7922091 A JP7922091 A JP 7922091A JP H04218919 A JPH04218919 A JP H04218919A
Authority
JP
Japan
Prior art keywords
layer
electrode
plating
substrate
manufactured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3079220A
Other languages
English (en)
Inventor
Yasushi Karasawa
康史 柄沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3079220A priority Critical patent/JPH04218919A/ja
Publication of JPH04218919A publication Critical patent/JPH04218919A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体回路基板の外部
端子で、実装に用いられる電極及び電極の製造方法に関
する。
【0002】
【従来の技術】半導体回路基板の実装において、半導体
回路基板の電極へ電気的な接続を与えるため各種接続技
術が開発された。例えば、ワイヤーボンディング(WB
)のようにAlを主成分とする電極と外部配線をAuワ
イヤーなどで接続する方法や、導電粒子を分散させた樹
脂と接続部に圧力を加え接続する異方性導電接続法やテ
ープオートメイテッドボンディング(TAB)などのよ
うに、電極上に突起した金属を電解メッキ法によりAu
を10から30ミクロン形成し、直接外部回路や回路を
形成したテープへ熱厚着する方法が知られていた。
【0003】ところがWB法は、Al酸化膜を破壊しな
がらAuを接続させるため、接続条件をきびしく管理す
る必要があった。また接続後外部から熱が加わると、A
l・Auの脆い合金が形成され、接続部分が容易に剥離
するという信頼特性上の課題を有した。一方TAB法は
、Al上へAuを厚付けメッキするため製造コストが高
くなり、かつ、WB法と同様の課題であるAl、Auの
合金化を防ぐ目的で、AlとAuの間にTi、Crなど
を挟む必要があるため、製造プロセスは長くなり、接続
強度の劣化という課題を有した。
【0004】これらの課題を解決するため従来、特開昭
63−305532のようにAl電極上へPdを吸着さ
せ、その上に無電解メッキ法を用い、突起の高さを得る
ためNi・Pを形成し、その上に接続金属としてAuを
メッキする電極やSn等の低融点金属を溶融メッキする
電極の製造方法が考案され、WBやTAB実装に用いら
れていた。尚、異方性導電接続法では、Ni・Pまでの
電極構造で外部回路と接続することができた。
【0005】
【発明が解決しようとする課題】しかしながら従来の技
術は、次のような課題を有した。
【0006】まずAuを接続金属として用いた技術は、
接続信頼性が高く、無電解メッキ製造プロセスが短縮で
きた。しかし、この技術は接続信頼性を得るためAuを
約1ミクロン以上メッキする必要があり、製造コストを
下げることができなかった。またSnを接続金属として
用いた技術は、Ni・P上にSnを均一な高さにメッキ
できないため、接続部分の強度が低いという課題を有し
た。
【0007】またNi・Pのみで接続する技術は、Ni
・Pが接触抵抗の高い材料なので、電気信号の減衰や電
力のロスが発生するという課題を有した。
【0008】本発明は以上の課題を解決するものでその
目的は、接続金属を低コスト、高接続信頼性、低接触抵
抗の材料で形成した電極及び製造方法を提供するもので
ある。
【0009】
【課題を解決するための手段】本発明の電極は、基板と
該基板上へ被覆した導電層と該導電層上へ被覆した接続
金属がPd、Rh、Ru、Irまたはそれらの金属を含
む合金であることを特徴とする。
【0010】本発明の基板は、例えばSiやGa・As
などの半導体や焼結体や樹脂などのような絶縁体があり
、導電層は、例えばAl、W、Mo、Ta、Cu、Ag
、Auや超電導体などがある。また接続金属層としては
、接続時の接触抵抗が低く、接続強度も高い、低コスト
の材料が好ましく、Pd合金、Ir合金、Ru合金、R
h合金がある。また接続金属層の膜厚は、0.05ミク
ロン以上20ミクロン以下が接続強度及び製造コストの
点で好ましい範囲である。もし接続金属層の膜厚が0.
05ミクロンより薄い場合、厚付けメッキの可能な電解
メッキでも、製造コストを上げてしまうという課題が生
じる。このような理由で上述した接続金属層の膜厚が望
ましい。
【0011】また電極の製造方法は、Pd、Rh、Ru
、Irまたはそれらの金属を含む合金をメッキ法により
被覆することを特徴とする。
【0012】このメッキ法は、電解メッキ、無電解メッ
キ、蒸着、スパッタリング、CVD(ケミカルベーパー
デポジション)などがある。
【0013】
【実施例】以下実施例に基づいて、本発明の効果を説明
する。
【0014】(実施例1)図1は、本実施例の電極の断
面図である。この図に沿って説明する。
【0015】まず回路の形成を終えたSi基板1へ、A
l層2をスパッタリング法で形成した。次にシリコン有
機化合物の溶液を使ったスピンコート法でSiO2層3
をAi層2上へ積層し、フォトリソグラフィー法とエッ
チング法でAl層2の露出した電極予定部分を100ミ
クロン角の形状を形成した。
【0016】続いてこのSi基板1をアルコールで脱脂
、希硫酸で洗浄した後、市販のPd活性化剤例えばワー
ルドメタル社製のAT−100でPd層4をAl層2上
に吸着させた。次に市販の無電解Ni・Pメッキ液でN
i・P層5を約2ミクロンメッキし、最後に下記の無電
解Pd・Pメッキ液でPd・P層6を約1ミクロンメッ
キし電極を製造した。
【0017】 <無電解Pd・Pメッキ組成と条件> (組成)     Pd(NO3)2             
                   0.01mo
l/l    亜りん酸ナトリウム         
                     0.02
mol/l    エチレンジアミン        
                        0
.08mol/l    チオジグリコール酸    
                         
 30    ppm(条件)     pH                   
                         
      6    温度            
                         
           70度(摂氏)(実施例2)図
2は、本実施例の電極の断面図である。
【0018】まず実施例1と同様に100ミクロン角の
Al層22が露出したSi基板21をアルコールで脱脂
し、希硫酸で洗浄した。次に市販のPd活性化剤例えば
ワールドメタル社製のAT−100でPd層24をAl
層22上に吸着させ、実施例1と同様の無電解Pd・P
メッキ液でPd・P層25を約2ミクロンメッキし電極
を製造した。
【0019】(実施例3)実施例1のPd・P層6の厚
みを約0.05ミクロンに変えた以外、実施例1と同様
の方法で電極を製造した。
【0020】(実施例4)実施例1のPd・P層6の厚
みを約20ミクロンに変えた以外、実施例1と同様の方
法で電極を製造した。
【0021】(実施例5)実施例2のPd・P層25の
厚みを約0.05ミクロンに変えた以外、実施例1と同
様の方法で電極を製造した。
【0022】(実施例6)実施例2のPd・P層25の
厚みを約20ミクロンに変えた以外、実施例1と同様の
方法で電極を製造した。
【0023】(実施例7)図3は、本実施例の電極の断
面図である。
【0024】まず実施例1と同様に100ミクロン角の
Al層33が露出したSi基板31上へ、電解メッキの
アノード用にTi層34を約1000オングストローム
蒸着する。この後、100ミクロン角のAl層33上に
選択的にメッキするため、フォトリソグラフィー法など
によりパターンを形成する。次に下記の電解Pdめっき
液を用いて、Pd層35をTi層34の上へ約20ミク
ロンメッキした。
【0025】 <電解Pdメッキ組成とメッキ条件> (組成) Pd(NO3)2                 
   10g/lスルファミン酸アンモニウム    
    112g/l(メッキ条件) 温度                       
         26度(摂氏)電流密度     
                     0.2A
/dm2続いて、Ti層34をアンモニア、過酸化水素
水の混合溶液とフォトリソグラフィー法を用い、選択的
にエッチングして電極を製造した。
【0026】(実施例8)実施例1と同様に100ミク
ロン角のAl層が露出したSi基板31上へ、メタルマ
スクを用いてスパッタリング法でPd層を約5ミクロン
メッキし電極を製造した。
【0027】(実施例9)実施例8のスパッタリング法
を蒸着法に変えた以外、実施例8と同様の方法により電
極を製造した。
【0028】(実施例10)実施例1と同様に100ミ
クロン角のAl層が露出したSi基板31上へ、光選択
CVDによりPd層を約5ミクロンメッキし電極を製造
した。
【0029】(実施例11)実施例1の無電解Pd・P
メッキ液の組成およびメッキ条件を下記のように変えた
以外、実施例1と同様の方法により電極を製造した。
【0030】 <無電解Pd・Pメッキ液組成及びその条件>(組成)     Pd(NO3)2             
       0.01mol/l    エチレンジ
アミン                    0.
08mol/l    次亜リン酸ナトリウム    
            0.06mol/l    
チオジグリコール酸                
      20ppm(条件)     pH                   
                   8    温
度                        
            50度(摂氏)(実施例12
)図4は、本実施例の電極の断面図である。
【0031】この図のようにCuなどの導電層41で回
路を形成した焼結体基板40上へ、電極予定部分以外は
レジストで被覆した。次に実施例1と同様の方法により
Pdメッキ電極42を形成し、レジストを剥離した。最
後に電子部品43を焼結体基板40上へはんだ44によ
り実装し、電極付き基板を完成させた。
【0032】(実施例13)実施例12の焼結体基板を
エポキシ樹脂基板に変えた以外、実施例12と同様の方
法により電極を製造し、電極付き基板を完成させた。
【0033】(実施例14)実施例1のNi・P層5の
膜厚を約20ミクロンに変えた以外、実施例1と同様の
方法により電極を製造した。
【0034】(実施例15)実施例1のNi・P層5を
下記の無電解Ni・Bメッキ液でNi・B層に変えた以
外、実施例1と同様の方法により電極を製造した。
【0035】 <Ni・Bメッキ液組成及びメッキ条件>(組成)     NiSO4                
              30  g/l    
ジエチルアミンボラザン              
      3ml/l    クエン酸3ナトリウム
                    10  g
/l    コハク酸ナトリウム          
            20  g/l    酢酸
ナトリウム                    
      20  g/l    メタノール   
                         
  50ml/l    チオ尿素         
                         
2  ppm(メッキ条件)     pH                   
                   6    温
度                        
            70  度(摂氏)(実施例
16)実施例15のNi・B層の膜厚を約20ミクロン
に変えた以外、実施例15と同様の方法により電極を製
造した。
【0036】(実施例17)実施例1のPd・P層6を
奥野製薬製無電解Rhメッキ液Rh−1を用いてRhを
約0.5ミクロンメッキした以外、実施例1と同様の方
法により電極を製造した。
【0037】(実施例18)実施例1のPd・P層6を
奥野製薬製無電解Ruメッキ液を用いてRuを約0.5
ミクロンメッキした以外、実施例1と同様の方法により
電極を製造した。
【0038】(実施例19)実施例1のPd・P層6を
下記の組成の無電解Irメッキ液を用いてIrを約0.
5ミクロンメッキした以外、実施例1と同様の方法によ
り電極を製造した。 <メッキ組成及びメッキ条件> (組成)     ヘキサクロロイリジウム酸カリウム     
             0.5  g/l    
塩化アンモニウム                 
                 0.2  g/l
    ヒドラジン                
                        0
.04g/l(メッキ条件)     pH                   
                         
  8    温度                
                         
   70度(摂氏)(比較例1)実施例1のPd・P
層6を約1ミクロンのAu層に変えた以外、実施例1と
同様の方法で電極を製造した。
【0039】(比較例2)比較例1のAu層を溶融した
Sn液に浸漬することによりSn層を形成した以外、比
較例1と同様の方法により電極を製造した。
【0040】(比較例3)比較例1のAu層を形成せず
Ni・P層を接続金属とした以外、比較例1と同様の方
法により電極を製造した。
【0041】以上実施例1から19および比較例1から
2の電極を用い、公知のAuワイヤーのWB実装やSn
やハンダをメッキしたリード線へTAB実装を行なった
。そして接続直後と200度(摂氏)、500時間放置
後に、接続強度をプルテストにより評価した。またTA
B実装サンプルは、121度(摂氏)、100%(相対
湿度)、2気圧、25時間放置するプレッシャークッカ
ーテスト(PCT)により信頼性を調べた。プルテスト
の評価基準は、ワイヤーやリード線から切れた場合、電
極の接続強度が原因でないので良とし、それ以外の切断
現象を不良とした。またPCTは、テスト後に電極部分
の導電が確認される場合を良とし、それ以外を不良とし
た。以上の結果を表1に示す。
【0042】
【表1】
【0043】このように本発明の電極は、高温放置して
も接続強度が劣化しなかった。さらにPCTでも良好な
結果がえられた。これはPd、Rh、Ru、Irまたは
それらを含む合金のピンホールが少ないことや、それら
の金属の耐環境特性が良好であったことが原因であった
と考えられる。またこれらの合金はAuよりも低コスト
でメッキができるという効果も有した。またTABのリ
ード線は、はんだやSn以外にAu、Au−Pdでも効
果の点で変わりがなかった。
【0044】また実施例1から19及び比較例3の電極
を用い、異方性導電接続を外部回路と行い、電気接続状
況を調べた。そして実施例1から19の電極は、オシロ
スコープにより信号の減衰及び電力のロスが確認されな
かったが、比較例3は信号の減衰及び電力のロスが確認
された。これは、Pd、Rh、Ru、Irなどが、低接
触抵抗の材料であることや、メッキ膜自身が低抵抗であ
ることが原因の一つであると考えられる。
【0045】尚、本発明中のNi・PやNi・B層は、
接続金属とAlとの熱拡散を防ぐ働きや電極の突起を安
価に形成する働きがあり、他にNi・W・P、Ni・M
o・P、Ni・Sn・P、Ni・Zn・P、Ni・Co
・P、Co・Pなどであっても本発明の効果に変わりが
なかった。
【0046】また接続金属であるPd合金、Rh合金、
Ru合金、Ir合金の膜厚が、0.05ミクロンから2
0ミクロンまで変化しても本発明の効果に変わりがなく
、メッキ法が変わっても同様の効果が得られた。
【0047】また導電層は、Al以外にW、Mo、Ta
、Cu、Ni、Au、Ag、超電導材料でもよく、基板
がSiや焼結体やエポキシ樹脂以外に、Ga・As、I
n・Pやフェノール樹脂、ポリイミド樹脂などでも本発
明の効果に変わりがなかった。
【0048】
【発明の効果】以上説明したように本発明によれば、接
続金属層をPd、Rh、Ru、Irまたはそれらの金属
を含む合金とすることにより、低コストで安定な接続と
耐環境性のよい電極が製造できるという効果を有する。
【図面の簡単な説明】
【図1】本発明の電極の実施例1を示す断面図。
【図2】本発明の電極の実施例2を示す断面図。
【図3】本発明の電極の実施例7を示す断面図。
【図4】本発明の電極の実施例12を示す断面図。
【符号の説明】
1      Si基板 2      Al膜 3      SiO2層 4      Pd層 5      Ni・P層 6      Pd・P層 21      Si基板 22      Al膜 23      SiO2層 24      Pd層 26      Pd・P層 31      Si基板 32      SiO2層 33      Al膜 34      Ti層 35      Pd層 40      焼結体基板 41      Cu層 42      Pdメッキ電極 43      電子部品 44      はんだ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  基板と該基板上へ被覆した導電層と該
    導電層上へ被覆した接続金属がPd、Rh、Ru、Ir
    またはそれらの金属を含む合金であることを特徴とする
    電極。
  2. 【請求項2】  Pd、Rh、Ru、Irまたはそれら
    の金属を含む合金をメッキ法により被覆することを特徴
    とする電極の製造方法。
JP3079220A 1990-04-17 1991-04-11 電極及びその製造方法 Pending JPH04218919A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3079220A JPH04218919A (ja) 1990-04-17 1991-04-11 電極及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10112190 1990-04-17
JP2-101121 1990-04-17
JP3079220A JPH04218919A (ja) 1990-04-17 1991-04-11 電極及びその製造方法

Publications (1)

Publication Number Publication Date
JPH04218919A true JPH04218919A (ja) 1992-08-10

Family

ID=26420267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3079220A Pending JPH04218919A (ja) 1990-04-17 1991-04-11 電極及びその製造方法

Country Status (1)

Country Link
JP (1) JPH04218919A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013530311A (ja) * 2010-07-07 2013-07-25 ラム リサーチ コーポレーション メタライゼーションのための方法、装置、および、材料
JP2016506449A (ja) * 2012-12-05 2016-03-03 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングAtotech Deutschland GmbH 貴金属電極上でワイヤボンディング可能且つはんだ付け可能な表面の製造方法
DE102014103448B4 (de) 2013-03-15 2020-07-30 Infineon Technologies Austria Ag Metallabscheidung auf Halbleiterwafern

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013530311A (ja) * 2010-07-07 2013-07-25 ラム リサーチ コーポレーション メタライゼーションのための方法、装置、および、材料
JP2016506449A (ja) * 2012-12-05 2016-03-03 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングAtotech Deutschland GmbH 貴金属電極上でワイヤボンディング可能且つはんだ付け可能な表面の製造方法
DE102014103448B4 (de) 2013-03-15 2020-07-30 Infineon Technologies Austria Ag Metallabscheidung auf Halbleiterwafern

Similar Documents

Publication Publication Date Title
US4935312A (en) Film carrier having tin and indium plated layers
JP2005158887A (ja) 回路基板及びその製造方法
US6140583A (en) Lead member with multiple conductive layers and specific grain size
JP4008388B2 (ja) 半導体キャリア用フィルムおよびそれを用いた半導体装置、液晶モジュール
US20040155321A1 (en) Method for fabricating preplated nickel/palladium and tin leadframes
JP5034206B2 (ja) 導電性接着剤
KR100362866B1 (ko) 반도체장치의 제조방법
JPH10135607A (ja) 配線基板及びその製造方法
US11049838B2 (en) Conductive bump and electroless Pt plating bath
JPH04218919A (ja) 電極及びその製造方法
US8933336B2 (en) Coating and electronic component
JPS59180908A (ja) 銀被覆導体とその製造方法
JP3066201B2 (ja) 回路基板及びその製造方法
JP2627509B2 (ja) 導電層を有する電子部品
JPH11140659A (ja) 半導体搭載用基板とその製造方法
US20030156395A1 (en) Electronic component and method of manufacturing same
JP3244102B2 (ja) Icパッケージ
JPH04318935A (ja) 電極およびその製造方法およびその接続方法
JPS6318695A (ja) 配線基板
KR20100070998A (ko) 돌기 전극의 형성 방법 및 치환 금 도금액
JP3801334B2 (ja) 半導体素子搭載用基板とその製造方法
JPH07130790A (ja) 半導体装置の電極構造
JPH05129761A (ja) プリント配線板
JP3242827B2 (ja) 半導体装置の製造方法
JP2002212782A (ja) 電気メッキ構造及び当該電気メッキ構造を有する配線基板