JPS6318695A - 配線基板 - Google Patents

配線基板

Info

Publication number
JPS6318695A
JPS6318695A JP61161823A JP16182386A JPS6318695A JP S6318695 A JPS6318695 A JP S6318695A JP 61161823 A JP61161823 A JP 61161823A JP 16182386 A JP16182386 A JP 16182386A JP S6318695 A JPS6318695 A JP S6318695A
Authority
JP
Japan
Prior art keywords
solder
electrode
alloy
film
wettability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61161823A
Other languages
English (en)
Other versions
JPH0783172B2 (ja
Inventor
康則 成塚
森 佳治
薮下 明
亀井 常彰
守 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61161823A priority Critical patent/JPH0783172B2/ja
Priority to KR1019870007289A priority patent/KR900003849B1/ko
Priority to US07/071,325 priority patent/US4806725A/en
Publication of JPS6318695A publication Critical patent/JPS6318695A/ja
Publication of JPH0783172B2 publication Critical patent/JPH0783172B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は配線基板に係り、特にマイクロソルダリングさ
呼ばれる微小電極のはんだ付に好適な電極をそなえた配
線基板に関する。
〔従来の技術〕
従来の配線基板におけるはんだ接続のための電極は、第
5図の如く配線層1上に接着用金属2(主としてクロム
)、拡散防止用金属3(例えばCLL、 Cw+Cr 
、 Ni 、 Pd 、 Al 、 Rh  )を順次
積層し、場合によってはAu等の酸化防止層も積層して
形成されている。この中で、拡散防止用金属の性質によ
って、電極の厚さやはんだ濡れ性が決まる。
例えば、Cuは1回のはんだ付で1〜数μm程度が溶融
はんだ中に溶は込むため、少くとも、この厚さ以上のC
u層が必要であり、接続のやり直しを行う場合は、はが
す時と再度のはんだ付で2回のはんだ溶融を生じ、それ
に応じてCuがはんだ中に溶は込む。従って、実際に必
要な拡散防止用金属の厚さは1回のはんだ付で溶は出す
厚さの3〜4倍の厚さとなり、Cuの場合では3〜4μ
m以上が必要とされる。
このよう番こ厚い金属層を基板上に形成した場合、熱膨
張率の違いに基く熱応力による基板の破壊や金属層自身
の割れが生じ易い。また、電極を保護する物質を電極上
に形成する場合、基板と電極の段差に起因する欠陥が生
じ易い。ら以外の材料では、必要な厚さはCuの数分の
1であるが、はんだの濡れ性が悪いためにしばしば接続
不良を生じる。
また、PdやRhは非常に高価でもある。
このような問題に対して、特開昭57−235035の
ように線材上にCu、 Ni 、 S、をこの順番に順
次形成し、Niの濡れ性を5.で覆うことにより改善し
ている例が見られる。この例のように、N1等の拡散防
止機能の高い金属の表面にAμl S” lはんだ等の
薄層を形成することにより、濡れ性を改善する例が知ら
れているが、工程数が増すことや、このような薄層の材
料がはんだ成分金属との間に脆い化合物を作る例が見ら
れ、接続信頼性の点でも問題がある。
また、薄膜回路への適用においてはSnやはんだの層を
形成する手段が限られ、真空蒸着法の類いは適用が困難
である。このため、従来はCI&を拡散防止用金属とし
て厚く形成することが多い。
〔発明が解決しようとする問題点〕
上記従来技術は微細回路への適用が考慮されておらず、
はんだ付けを行う電極だけは非常に厚く形成する必要が
あるため、微細回路へのはんだ付の障害の1つとなって
いる。また、製造コストもその分高くなっている。
本発明の目的は、はんだが良く付くにもかかわらず、電
極としての厚さが薄くて済むような電極の材料を提供す
ることにより、微細回路へのはんだ付を可能とし、更に
製造コストを低減することにある。
C問題点を解決するための手段〕 上記目的は溶融はんだに対する濡れ性が良好な上に、は
んだ成分金属(例えばSn 、 Pb 、 In等)の
拡散速度の遅い金属を電極全体又はi!極の中でもはん
だが接触し、かつはんだの拡散を留めておきたい部分(
1!極の一部)に用いることにより達成される。上記は
んだの主成分金属と、一般的電極構成金属との拡散係数
および拡散に要する活性化エネルギーを第1表に示す。
第1麦の値および酸化層の性質等の物性や価格の点から
、電極の材料としてAt 、 CLL、 Niが最も使
用される。しかし、これらの材料は種々の問題点を有し
、例えばAtは強固な酸化層を瞬時に形成するため、し
ばしばはんだの濡れ不良を起こす。また、Cμは酸化に
非常に弱く、熱工程に細心の注意を要する上、はんだの
拡散速度が大きいため、電極を厚く形成する必要がある
。Niは、はんだ拡散速度は小さいが、はんだ濡れ性が
小さくはんだ付の条件が限られることが多い。従って、
端子の材料は対象によって最も条件に適合する材料を選
ぶことが必要であり、単体の金属で濡れ性と拡散防止性
を同時に満たす材料は見当たらないのが現状であった。
そこで、電極材料として合金を用いることを検討した結
果、脆い中間相(金属間化合物)の生成が無いこと、は
んだの主成分金属(Sn、Ph。
In等)についても脆い化合物を生成しないこと、はん
だに対して濡れ性が良好であること、耐食性に優れるこ
と、電極としての形状の形成が容易であること等の条件
を満たす合金として、本発明のN1−Cμ金合金見い出
した。
本合金は一般的にはコンスタンタン等の名称で知られ、
第1図の状態図の如(全率固溶合金である。また、Ni
より耐酸性に優れ、強度も高いため各種化学工業で多量
に使用される。また、電流調整用抵抗材料として用いら
れることもある。従って、材料の供給や価格の点で問題
はない。
〔作用〕
NiとCuの合金を用いることにより耐食性が向上し、
300−350℃程度の大気中においても酸化の進行は
非常に遅く、通常の製造プロセスやはんだ付のプロセス
において特に問題を起こすことがない。
このような利点が生ずるのは、主としてNiの酸化物か
ら成る薄い皮膜が表面を覆うためであるが、はんだ接1
読時に数チ濃度の希硫酸によって洗浄することにより、
Viの酸化物からなる薄い皮膜を除去することで清浄な
光面が簡単に得られる。また、はんだに対する濡れ性も
非常に良好であり、はんだ肘用フラックスを用いれば全
く問題なく瞬時に濡れる。
従って、Cμ電極並みのはんだ濡れ性を有し、MLと同
等の耐食性を有していることが明らかになった。更に、
はんだの拡散速度の検討を行なった結果を第2図および
第2衣に示す。この実験は、所定の厚さの金属膜をどの
程度の時間ではんだが通過するかを評価した結果である
。拡散速度が早い635 rLA7P hのはんだを用
い、例えば250℃で接続する場合は、はんだの拡散速
度はCuに比べて百分の1程度であるこきが明らかであ
る。
従って、上記条件でのはんだ付を行う場合、JVi−C
,合金の電iであればCLLの場合の数十分の1の厚み
の電極で済むことになる。実際には、余裕を見込んで1
/10以下程度とするのが良い。
第2表 〔実施例〕 以下、本発明の実施例を図により説明する。
実施例1 実際にNi−Cu合金を電極として形成するには、種々
の方法が考えられる。以下に、これらの方法と特徴につ
いて述べる。
■溶融めっき 基板を溶融したN L−Cu合金中につける。厚さの制
御や基板の耐熱性の点で適用が難しい。
■溶射 溶融状態のNi−Cuを霧状に基板に吹きつける。
基板の耐熱性の制約およびN7−cμ膜の厚さの制約が
大きい。
■気相めっき 蒸着、スパッタリングが代表的な方法であり、基板上へ
均一にN1−Cμ膜を形成でき、また基板温度も低くて
済むため有利である。
上記のように考察した結果、気相めっきが最も有望であ
るため、本方法によってN1−Cμ電極の形成を行なっ
た。中でも薄い膜を均一に形成する手法として、スパッ
タリングが有力である。しかし、合金のスパッタリング
は、一般に組成の変動が大きいとされている。
変動が大きい原因を考察した結果、スパッタリングに用
いるターゲットの冷却を十分に行えば安定して合金膜の
形成ができると考え、これに基いてN1−Cμ合金のタ
ーゲットを製作し、マグネトロン方式による基板上への
成膜を行なった。その時の放電特性及び組成分析の結果
を第3図および第3表に示す。第3図、第3表の結果か
ら、ターゲットの組成がそのまま基板上のNi−Cu薄
膜において再現されることが明らかとなり、本方法でN
1−Cμ合金膜が形成できることが立証された。
本実施例によって得られたNi  Cu合金薄膜は、比
抵抗が40〜501LQ・cm程度であり、この値は5
rbとCμの金属間化合物(Cμ電極におけるはんだ接
続時に生成される)と同等であることから、接続部分で
の抵抗上昇も従来と同等であると考えられる。
(注) 分析法 EPMA(Electron Probe M
icro AfLalysis)条 件 加速電圧 2
SkV、吸収電流 10nAビーム径 朕μmφ1分光
結晶 LiF合金ターゲット組成 60tx1%Ni  40at%Cμ 実施例2 まず、第4図(1)に示す如く基板5上にAt 、 C
等の配線となるべき金属膜1を、真空蒸着、メッキ、箔
の貼付等により形成し、実施例1に示した真空蒸着、ス
パッタ等の手法により第4図(2)のように本発明に係
るN1−Cu合金膜3を0.01ハ〜数ハ程度形成する
。この時、配線となる金属膜1表面に酸化層が形成され
ないよう注意する必要がある。このような酸化層は、時
としてはんだ付の接続強度の低下や電気的接続に悪影響
を与える。
上記成膜工程終了後、第4図(3)の如くフォトエツチ
ング等の手法を用いて所望の配線パターンを形成する。
この時N1−Cμ合金のエツチング液としては、ヨウ素
系の液又は塩化第2銅系の液を用い室温で容易に除去で
きる。更に、配線層1がCLLの場合には、これらの液
で2層が同時にエツチングされるために、工程が大幅に
短縮される。また、この場合には耐酸化性が殆んど無い
CuをN1−Cμ合金で保護する構造となり、信頼性の
点でも有利となる。
Ni Cu表面のはんだに対する濡れを確実にするため
に、第4図(4)の如くこの段階で九6を無電解めっき
をしても良い。Ni−Cu合金表面には、市販の金のめ
っき液により問題無くAμの抜膜を形成できる。
このようにして形成した電極に、はんだ接続を行なって
接続強度を調べた結果、電極の組成が6ONi/4Cc
′w  で635 n、/371’ bはんだを用いた
場合、平均破断強度5.2ψ讐を得た。さらに、破断は
全て(まんだ部分で起こっており、理想的な接続強度に
近い値を得た。この値をC1&電極にはんだ付した場合
き比べると、破断強度は13倍以上である。従ってN1
−Cu合金電極は電極厚さが小さくてすみ、はんだに良
く濡れるという所期の目的を達成した上に、接続強度も
高いという優れた特性を有することが明らかになった。
〔発明の効果〕
本発明によればはんだ付を行う電極の厚さが従来の数分
の1〜10分の1以下で済むため、微細回路へのはんだ
付が容易となる上、製造コストも低減できる。また、接
続強度、はんだ濡れ性共に従来の電極材料以上の特性を
有し、はんだ接続部の信頼性が高まる。
このような良好な特性は8QI’/ i/’20Cu 
(a t % )  から2ON 1yt3CCa (
a t %)の範囲で顕著であり、この範囲でCuが多
い程はんだ濡れ性が良<、NLが多い程はんだの拡散が
運い傾向がある。この他に接続強度の点を考慮すると、
7ONiAOCLLCat%)  カら40M1%CC
W (7) 範囲が最も良好な特性を有している。
【図面の簡単な説明】
第1図は本発明のN1−C,合金の状態図、第2図はは
んだ拡散防止金属中のはんだ拡散性を示す図、第3図は
実施例に基(N1−Cμ合金膜の形成条件を示す図、第
4図は実施列による配線基板製造工程を示す図、第5図
は従来のはんだ肘用電極の断面図である。 1・・配線層      2・・・接着用金属3・・・
拡散防止用金属 3′・・・拡散防止用金属(N1−CLL合金)4・・
・はんだ      5・・・基板6・・・濡れ性改善
層   7・・・液相線8・・・固相線 代理人 弁理士  小 川 、勝゛ゝ−男稟  1 記 7 流用糸昆 B 固オ引碌 Σ 2 口 Iコルて;2高敷)1度 罠  3 又 ターワ′ント 弯ffj−VT  (V )弔  4 
 図 6 焉れ、ば改蟲ッl

Claims (1)

    【特許請求の範囲】
  1. 1、所望の配線を具備せる基板において、少くともはん
    だ付けを行う電極の一部又は全部がNi(ニッケル)と
    Cu(銅)から成る合金によって形成されたことを特徴
    とする配線基板。
JP61161823A 1986-07-11 1986-07-11 配線基板 Expired - Lifetime JPH0783172B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP61161823A JPH0783172B2 (ja) 1986-07-11 1986-07-11 配線基板
KR1019870007289A KR900003849B1 (ko) 1986-07-11 1987-07-08 배선 기판과 이를 사용한 서말 프린팅 헤드
US07/071,325 US4806725A (en) 1986-07-11 1987-07-09 Circuit substrate and thermal printing head using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61161823A JPH0783172B2 (ja) 1986-07-11 1986-07-11 配線基板

Publications (2)

Publication Number Publication Date
JPS6318695A true JPS6318695A (ja) 1988-01-26
JPH0783172B2 JPH0783172B2 (ja) 1995-09-06

Family

ID=15742587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61161823A Expired - Lifetime JPH0783172B2 (ja) 1986-07-11 1986-07-11 配線基板

Country Status (1)

Country Link
JP (1) JPH0783172B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012124424A1 (ja) * 2011-03-14 2012-09-20 Jx日鉱日石金属株式会社 電子回路形成方法、電子回路及び電子回路形成用銅張積層板
JP2014007227A (ja) * 2012-06-22 2014-01-16 Murata Mfg Co Ltd 電子部品モジュールおよびその製造方法
JP5497911B2 (ja) * 2010-11-12 2014-05-21 Jx日鉱日石金属株式会社 フレキシブルラミネート基板への回路形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55122666A (en) * 1979-03-16 1980-09-20 Hitachi Ltd Solder fusion-connecting method
JPS59145553A (ja) * 1983-01-13 1984-08-21 オリン・コ−ポレ−シヨン 複合構造体及びその形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55122666A (en) * 1979-03-16 1980-09-20 Hitachi Ltd Solder fusion-connecting method
JPS59145553A (ja) * 1983-01-13 1984-08-21 オリン・コ−ポレ−シヨン 複合構造体及びその形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5497911B2 (ja) * 2010-11-12 2014-05-21 Jx日鉱日石金属株式会社 フレキシブルラミネート基板への回路形成方法
WO2012124424A1 (ja) * 2011-03-14 2012-09-20 Jx日鉱日石金属株式会社 電子回路形成方法、電子回路及び電子回路形成用銅張積層板
JP2014007227A (ja) * 2012-06-22 2014-01-16 Murata Mfg Co Ltd 電子部品モジュールおよびその製造方法
US9113571B2 (en) 2012-06-22 2015-08-18 Murata Manufacturing Co., Ltd. Electronic component module and method for manufacturing the same

Also Published As

Publication number Publication date
JPH0783172B2 (ja) 1995-09-06

Similar Documents

Publication Publication Date Title
US4016050A (en) Conduction system for thin film and hybrid integrated circuits
JP3210547B2 (ja) 電気めっきはんだ端子およびその製造方法
KR100482721B1 (ko) 배선 기판 및 그 제조 방법, 반도체 장치 및 그 제조방법, 및 전자 기기
US4087314A (en) Bonding pedestals for semiconductor devices
JP3004959B2 (ja) 半導体装置のフリップチップ実装型ソルダーバンプの製造方法及びこれにより製造されるソルダーバンプ
Minor Growth of a Au-Ni-Sn intermetallic compound on the solder-substrate interface after aging
EP0337064A2 (en) Alloy layer and metallurgy structure for establishing electrical contact
JPS59145553A (ja) 複合構造体及びその形成方法
JPH0853781A (ja) C4製造のためのTiWの選択的エッチング
JPS586143A (ja) 半導体装置
JP2801793B2 (ja) 錫めっき銅合金材およびその製造方法
US5800726A (en) Selective chemical etching in microelectronics fabrication
JP2008028112A (ja) 半導体装置の製造方法
JP3730120B2 (ja) 無鉛基板の製法
KR900003849B1 (ko) 배선 기판과 이를 사용한 서말 프린팅 헤드
JPS6318695A (ja) 配線基板
JPH09205096A (ja) 半導体素子およびその製造方法および半導体装置およびその製造方法
JP2000012605A (ja) 半導体チップの電極部の形成方法
WO2001056081A1 (en) Flip-chip bonding arrangement
JP2002327279A (ja) 電子部品の接合方法
JPH11135533A (ja) 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法
JPH07321114A (ja) 半導体装置のハンダバンプ形成の方法および構造
JPH0845938A (ja) 半導体装置及びその製造方法
JPH04218919A (ja) 電極及びその製造方法
JP2002141456A (ja) 電子装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term