TWI715261B - 晶片尺寸封裝結構及其製作方法 - Google Patents

晶片尺寸封裝結構及其製作方法 Download PDF

Info

Publication number
TWI715261B
TWI715261B TW108138231A TW108138231A TWI715261B TW I715261 B TWI715261 B TW I715261B TW 108138231 A TW108138231 A TW 108138231A TW 108138231 A TW108138231 A TW 108138231A TW I715261 B TWI715261 B TW I715261B
Authority
TW
Taiwan
Prior art keywords
electrode
metal
layer
pad
electrical insulator
Prior art date
Application number
TW108138231A
Other languages
English (en)
Other versions
TW202117964A (zh
Inventor
何中雄
Original Assignee
強茂股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 強茂股份有限公司 filed Critical 強茂股份有限公司
Priority to TW108138231A priority Critical patent/TWI715261B/zh
Application granted granted Critical
Publication of TWI715261B publication Critical patent/TWI715261B/zh
Publication of TW202117964A publication Critical patent/TW202117964A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明提供一種晶片尺寸封裝結構，包括一基座、一半導體元件及一電氣絕緣體。該基座包括一第一平面、一相反於該第一平面的第二平面及一自該第一平面朝該第二平面凹陷並定義出一填置空間的凹面，且該第一平面、凹面與第二平面彼此電性導通。該半導體元件設置於該填置空間中以受該基座的凹面所圍繞，並包括一晶片及彼此相反設置於該晶片的一第一電極與一第二電極，且該第二電極與該基座的凹面電性連接。該電氣絕緣體填充於該填置空間中以覆蓋該基座的凹面與該半導體元件並裸露出該第一電極。本發明亦提供前述晶片尺寸封裝結構的製作方法。

Description

晶片尺寸封裝結構及其製作方法
本發明是有關於一種封裝結構(package structure)，特別是指一種晶片尺寸封裝(chip scale package；簡稱CSP)結構及其製作方法。
一般的二極體(diode)或電晶體(transistor)等半導體元件多半是經由導線架(lead frame)來承載，並利用焊線(wire bonding)將半導體元件中的電極電性連接至導線架後，再經由封膠包覆半導體元件、焊線與導線架以局部裸露出導線架來構成一封裝結構。該封裝結構是利用焊線將半導體元件所產生的電訊號連接至裸露於封膠外的導線架，以透過裸露在封膠外的導線架將其電訊號傳遞至外界。此外，目前業界也可見有如圖1所示，其是經省略掉焊線改以焊料(solder)來取代的做法所構成的封裝結構。
參閱圖1，一種現有的封裝結構1，其包括一導線架11、一半導體元件12、兩焊料13，及一封膠14。該導線架11具有彼此相向延伸的一承載懸臂111及一跨接懸臂112。該半導體元件12設 置在該導線架11的承載懸臂111上，並具有一晶片120、一位於該晶片120上的上電極121及一位於該晶片120下的下電極122。該兩焊料13分別夾置於該承載懸臂111與該下電極122及該跨接懸臂112與該上電極121間。該封膠14包覆該半導體元件12、焊料13與導線架11以局部裸露出該承載懸臂111與跨接懸臂112。
雖然該現有的封裝結構1可利用該兩焊料13來取代焊線。然而，該兩焊料13在焊接至該上電極121及跨接懸臂112間與該下電極122及承載懸臂111間的過程中是採用熱壓技術。基於該導線架11屬於懸臂樑的結構，當該承載懸臂111與該跨接懸臂112在實施熱壓技術時勢必得承受熱壓機構的單向壓力迫使其產生彈性撓曲(elastic deflection)，且在實施熱壓技術的同時，該兩焊料13也會產生迴流(reflow)，因而導致該半導體元件12歪斜不正。此外，該現有的封裝結構1中的封膠14是眾所周知的高分子材料，更不利於削減外界對該半導體元件12所造成的電磁波干擾(electromagnetic interference；簡稱EMI)。再者，該現有的封裝結構1整體外觀尺寸，也難以符合可攜式電子裝置相關業界對輕薄短小化的需求。
經上述說明可知，改良封裝結構以解決半導體晶片歪斜不正與半導體晶片受電磁波干擾等問題，並縮減封裝結構的整體外觀尺寸，是所屬技術領域中的相關技術人員有待解決的課題。
因此，本發明的第一目的，即在提供一種能解決半導體晶片歪斜不正與受電磁波干擾等問題並縮減整體外觀尺寸的晶片尺寸封裝結構。
於是，本發明晶片尺寸封裝結構，包括一基座、一半導體元件，及一電氣絕緣體。該基座包括一第一平面、一相反於該第一平面的第二平面，及一自該第一平面朝該第二平面凹陷並定義出一填置空間的凹面，且該第一平面、凹面與第二平面彼此電性導通。該半導體元件設置於該填置空間中以受該基座的凹面所圍繞，並包括一晶片及彼此相反設置於該晶片的一第一電極與一第二電極，且該第二電極與該基座的凹面電性連接。該電氣絕緣體填充於該填置空間中以覆蓋該基座的凹面與該半導體元件，並裸露出該半導體元件的第一電極。
此外，本發明的第二目的，即在提供一種晶片尺寸封裝結構的製作方法。
本發明晶片尺寸封裝結構的製作方法，其包括以下步驟：(a1)於一由一絕緣層及兩第一金屬層所構成的複合板材成形出一貫穿該複合板材的內環面，以令該內環面定義出一具有兩相反設置的開口的貫孔，其中，該兩第一金屬層的其中一者覆蓋該絕緣層的一下表面，該兩第一金屬層的其中另一者覆蓋該絕緣層的一上表 面；(a2)於該內環面覆蓋一第二金屬層，以令該第二金屬層連接該兩第一金屬層；(a3)於該其中一第一金屬層附著一膠膜以封閉該貫孔的該兩開口的其中一者；(b)於該貫孔內設置一包括一晶片及彼此相反設置於該晶片的一第一電極及一第二電極的半導體元件，且該第二電極位於該膠膜；(c)於該貫孔內填充一電氣絕緣體以覆蓋該第二金屬層及該半導體元件並封閉該貫孔的該兩開口的其中另一者；(a4)移除該膠膜以開放該貫孔的該其中一開口，並裸露出該複合板材的該其中一第一金屬層且自該電氣絕緣體裸露出該第二金屬層與該半導體元件的第二電極；(d)移除該電氣絕緣體的一第一部分以裸露出該半導體元件的第一電極；及(a5)於移除該電氣絕緣體的第一部分與該膠膜後，形成一第三金屬層以覆蓋該半導體元件的第二電極令該第三金屬層連接裸露於外的該其中一第一金屬層與該第二金屬層。
又，本發明的第三目的，即在提供另一種晶片尺寸封裝結構的製作方法。
本發明晶片尺寸封裝結構的另一種製作方法，其包括以下步驟：(a)於一金屬板材成形出一自該金屬板材的一上表面朝其一下表面凹陷並定義出一填置空間的凹面；(b)於該填置空間內設置一包括一晶片及彼此相反設置於該晶片的一第一電極及一第二電極的半導體元件，且該第二電極接觸該凹面；(c)於該填置空間 內填充一電氣絕緣體以覆蓋該凹面及該半導體元件；及(d)移除該電氣絕緣體的一第一部分以裸露出該半導體元件的第一電極。
本發明的功效在於：無須使用到懸臂結構的導線架，且該半導體元件的第二電極透過該凹面電性導通至該第一平面，無須經由焊料熱壓至懸臂結構的導線架，除了可避免晶片歪斜的問題外，該半導體元件更受電性導通的凹面所包圍，能避免外界的電磁波干擾。
2:基座
20:填置空間
200:絕緣層
2000:貫孔
2001:上表面
2002:下表面
2003:內環面
201:複合板材
2010:貫孔
2011:內環面
2012:膠膜
202:金屬板材
3:半導體元件
30:晶片
31:第一電極
32:第二電極
4:電氣絕緣體
400:高分子半固化片
401:第一部分
402:第二部分
5:電極墊單元
500:金屬箔
502:凹坑
503:凹坑
2021:上表面
2022:下表面
2023:凹面
2024:裸露區
21:第一金屬層
211:裸露區
22:第二金屬層
23:第三金屬層
24:第一平面
241:裸露區
25:第二平面
26:凹面
51:第一電極墊
510:金屬箔
511:第一焊墊層
512:第二焊墊層
513:差階
52:第二電極墊
520:金屬箔
521:第一焊墊層
522:第二焊墊層
523:差階
6:膜層結構
7:光阻層
本發明的其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中：圖1是一正視示意圖，說明一種現有的封裝結構；圖2是一正視示意圖，說明本發明晶片尺寸封裝結構的一第一實施例；圖3是一元件製作流程示意圖，說明圖2所示的第一實施例的製作方法的部分流程；圖4是一元件製作流程示意圖，說明延續圖3所示的第一實施例的製作方法的後續流程；圖5是一元件製作流程示意圖，說明延續圖4所示的第一實施例的製作方法的後續流程； 圖6是一元件製作流程示意圖，說明延續圖5所示的第一實施例的製作方法的剩餘流程；圖7是一正視示意圖，說明本發明晶片尺寸封裝結構的一第二實施例；圖8是一元件製作流程示意圖，說明圖7所示的第二實施例的製作方法的部分流程；圖9是一元件製作流程示意圖，說明延續圖8所示的第二實施例的製作方法的後續流程；及圖10是一元件製作流程示意圖，說明延續圖9所示的第二實施例的製作方法的剩餘流程。
參閱圖2，本發明晶片尺寸封裝結構的一第一實施例，包括一基座2、一半導體元件3，及一電氣絕緣體4。
該基座2包括一第一平面24、一相反於該第一平面24的第二平面25，及一自該第一平面24朝該第二平面25凹陷並定義出一填置空間20的凹面26，且該第一平面24、凹面26與第二平面25彼此電性導通。
該半導體元件3設置於該填置空間20中以受該基座2的凹面26所圍繞，並包括一晶片30及彼此相反設置於該晶片30的一 第一電極31與一第二電極32，且該第二電極32與該基座2的凹面26電性連接。
該電氣絕緣體4填充於該填置空間20中以覆蓋該基座2的凹面26與該半導體元件3，並裸露出該半導體元件3的第一電極31。
較佳地，該基座2的第一平面24於鄰近該凹面26處具有一用於對外電性連接的裸露區241；該電氣絕緣體4還覆蓋該基座2的第一平面24並裸露出該第一平面24的裸露區241。
較佳地，本發明該第一實施例還包含一電極墊單元5。該電極墊單元5包括彼此間隔開的一第一電極墊51及一第二電極墊52。該第一電極51墊覆蓋該電氣絕緣體4與該半導體元件3的第一電極31，該第二電極墊52覆蓋該電氣絕緣體4與該裸露區241。
在本發明該第一實施例中，該基座2是由一複合板材201所構成。該複合板材201具有一絕緣層200及兩第一金屬層21，且該基座2具有一第二金屬層22及一第三金屬層23。該絕緣層200具有一貫穿該絕緣層200的一上表面2001及一下表面2002並定義出一貫孔2000的內環面2003。該兩第一金屬層21的其中一者(即，下層第一金屬層21)覆蓋該絕緣層200的下表面2002並定義出該基座2的第二平面25，該兩第一金屬層21的其中另一者(即，上層第一金屬層21)覆蓋該絕緣層200的上表面2001並定義出該基座2的第 一平面24。該第二金屬層22覆蓋該絕緣層200的內環面213以連接該兩第一金屬層22。該第三金屬層23連接該第二金屬層22與該其中一第一金屬層21(即，下層第一金屬層21)，並覆蓋該半導體元件3的第一電極31、鄰接於該第一電極31處的電氣絕緣體4、該裸露區241與鄰接於該裸露區241處的電氣絕緣體4，以令該第二金屬層22與連接該其中一第一金屬層21(即，下層第一金屬層21)處的該第三金屬層23共同定義出該基座2的凹面26，致使該基座2的第一平面24、凹面26與該第二平面25彼此電性導通，並令覆蓋住該半導體元件3的第一電極31與鄰接於該第一電極31處的電氣絕緣體4處的該第三金屬層23受該第一電極墊51所覆蓋，且令覆蓋住該裸露區241與鄰接於該裸露區241處的電氣絕緣體4處的該第三金屬層23受該第二電極墊52所覆蓋。
此外，該第一電極墊51與該第二電極墊52各自具有一金屬箔510、520、一疊置於各自所對應的金屬箔510、520的第一焊墊層511、521，及一疊置於各自所對應的第一焊墊層511、521的第二焊墊層512、522，且該第一電極墊51的金屬箔510銜接於覆蓋住該半導體元件3的第一電極31與鄰接於該第一電極31處的電氣絕緣體4處的該第三金屬層23，該第二電極墊52的金屬箔520銜接於覆蓋住該裸露區241與鄰接於該裸露區241處的電氣絕緣體4處的該第三金屬層23。在本發明該第一實施例中，各金屬箔510、 520與各第一焊墊層511、521是由銅(Cu)所構成，且各第二焊墊層512、522是由錫(Sn)所構成。
更佳地，位於該基座2填置空間20的一外圍處的該第一電極墊51與該第二電極墊52上分別朝該基座2的第二平面25凹陷有一差階513、523。
參閱圖3與圖4，本發明該第一實施例的晶片尺寸封裝結構的製作方法，其包括以下步驟：一步驟(a1)、一步驟(a2)、一步驟(a3)、一步驟(b)、一步驟(c)、一步驟(a4)、一步驟(d)與一步驟(a5)。
如圖3所示，該步驟(a1)是於由該絕緣層200及該兩第一金屬層21所構成的該複合板材201成形出一貫穿該複合板材201的內環面2011，以令該內環面2011定義出一具有兩相反設置的開口的貫孔2010；其中，該兩第一金屬層21的其中一者(即，下層第一金屬層21)覆蓋該絕緣層200的下表面2002，該兩第一金屬層21的其中另一者(即，上層第一金屬層21)覆蓋該絕緣層200的上表面2001。更具體地說，本發明該第一實施例的製作方法在該複合板材201成形出該貫孔2010是經實施一第一雷射燒除技術來完成。該步驟(a2)是於該內環面2011覆蓋該第二金屬層22，以令該第二金屬層22連接該兩第一金屬層21。該步驟(a3)是於該其中一第一金屬層21(即，下層第一金屬層21)附著一膠膜2012以封閉該貫孔2010 的該兩開口的其中一者(即，下方開口)。該步驟(b)是於該貫孔2010內設置該包括該晶片30及彼此相反設置於該晶片30的第一電極31及第二電極32的該半導體元件3，且該第二電極32位於該膠膜2012。
如圖4所示，該步驟(c)是於該貫孔2010內填充該電氣絕緣體4以覆蓋該第二金屬層22及該半導體元件3並封閉該貫孔2010的該兩開口的其中另一者(即，上方開口)。較佳地，該電氣絕緣體4是經實施熱壓或膠注一高分子組成所製得。更佳地，該電氣絕緣體4是經熱壓一具有一高分子半固化片(prepreg)400，及一疊置於該高分子半固化片400以背向該複合板材201設置的金屬箔(銅箔)500的膜層結構6，以令該高分子固化片400在熱壓後產生形變並從而填入該貫孔2010內以固化成形出該電氣絕緣體4，且該電氣絕緣體4還覆蓋該複合板材201的該其中另一第一金屬層21(即，上層第一金屬層21)。
再參閱圖4，該步驟(a4)是移除該膠膜2012以開放該貫孔2010的該其中一開口(即，下方開口)，並裸露出該複合板材201的該其中一第一金屬層21(即，下層第一金屬層21)且自該電氣絕緣體4裸露出該第二金屬層22與該半導體元件3的第二電極32。該步驟(d)是移除該電氣絕緣體4的一第一部分401以裸露出該半導體元件3的第一電極31。
具體來說，該步驟(d)所述的移除該電氣絕緣體4的該第一部分401是經實施一第二雷射燒除技術來完成，且該第二雷射燒除技術還移除該電氣絕緣體4的一位於覆蓋住該複合板材201的該其中另一第一金屬層21(即，上層第一金屬層21)之鄰近於該貫孔2010處的第二部分402，以藉此對應裸露出該其中另一第一金屬層21(即，上層第一金屬層21)之鄰近於該貫孔2010處的一裸露區211。
如圖4所示，該步驟(a5)是於移除該電氣絕緣體4的第一部分401、第二部分402與該膠膜2012後，形成該第三金屬層23以覆蓋該半導體元件3的第二電極32令該第三金屬層23連接裸露於外的該其中一第一金屬層21(即，下層第一金屬層21)與該第二金屬層22。具體來說，該第三金屬層23是經實施無電鍍技術(chemical plating)或濺鍍技術(sputtering)所製得，且該第三金屬層23還覆蓋該半導體元件3的第一電極31與鄰接於該第一電極31處的電氣絕緣體4以銜接於該金屬箔500，更覆蓋該其中另一第一金屬層21(即，上層第一金屬層21)的裸露區211與鄰接於該裸露區211處的電氣絕緣體4以銜接於該金屬箔500。
參閱圖5與圖6，本發明該第一實施例的製作方法於實施完該步驟(a5)所述的形成完該第三金屬層23後，還依序包含一步驟(e)、一步驟(f)、一步驟(g)、一步驟(h)、一步驟(i)、一步驟(j)， 與一步驟(k)。
如圖5所示，該步驟(e)是一微影步驟，且是於位在該半導體元件3的第一電極31與該複合板材201之裸露區211兩者間處的金屬箔500上形成一光阻層7。該光阻層7裸露出覆蓋住該半導體元件3之第一電極31處的第三金屬層23及其所銜接的金屬箔500，並裸露出覆蓋住該複合板材201之裸露區211處的第三金屬層23及其所銜接的金屬箔500。具體來說，如圖5所示的該步驟(e)是先於該金屬箔500與第三金屬層23上覆蓋一正型光阻層(圖未示)後，於該正型光阻層上方設置一光罩(圖未示)以對該正型光阻層依序進行曝光及顯影，並於顯影後於位在該半導體元件3的第一電極31與該複合板材201之裸露區211兩者間處的金屬箔500上留下該光阻層7，從而裸露出覆蓋住該半導體元件3之第一電極31處的第三金屬層23及其所銜接的金屬箔500，並裸露出覆蓋住該複合板材201之裸露區211處的第三金屬層23及其所銜接的金屬箔500。
再參閱圖5，該步驟(f)是一第一焊墊層形成步驟，且是經電鍍法(electroplating)在裸露出覆蓋住該半導體元件3之第一電極31處的第三金屬層23上及其所銜接的金屬箔500上形成該第一電極墊51的第一焊墊層511，並在裸露出覆蓋住該複合板材201之裸露區211處的第三金屬層23上及其所銜接的金屬箔500上形成該第二電極墊52的第一焊墊層521；其中，該等第一焊墊層511、 521之厚度皆至少大於8μm。該步驟(g)是一光阻剝除(strip)步驟，且是移除該光阻層7以裸露出位於該半導體元件3的第一電極31與該複合板材201之裸露區211兩者間處的該金屬箔500。該步驟(h)是一蝕刻步驟，且是移除位於該第一電極31與該複合板材201之裸露區211兩者間處的該金屬箔500，以斷開位於該第一電極31與該複合板材201之裸露區211兩者間處的該金屬箔500，並對應裸露出位於該第一電極31與該複合板材201之裸露區211兩者間處的該電氣絕緣體4，從而定義出該第一電極墊51的金屬箔510及該第二電極墊52的金屬箔520。
參閱圖6，該步驟(i)是一局部薄化第一焊墊層步驟；即，該局部薄化第一焊墊層步驟是利用一鑽石研磨刀具(圖未示)對位於該複合板材201的貫孔2010的一外圍處的該等第一焊墊層511、521施予薄化處理，以在位於該複合板材201之貫孔2010的外圍處的各第一焊墊層511、521上各自對應形成一凹坑502。該步驟(j)是一形成第二焊墊層步驟。具體來說，該形成第二焊墊層步驟是於各第一焊墊層511、521上透過電鍍法各自對應形成該第二焊墊層512、522，以令各第二焊墊層512、522因各自所對應的第一焊墊層511、521的凹坑502對應形成其一凹坑503。如圖6所示，該步驟(k)是一縱向裁切步驟。該縱向裁切步驟是自該等第二焊墊層512、522的凹坑503處縱向裁切該複合板材201，以令各第二焊墊 層512、522的凹坑503成為各自所對應的該差階513、523，並從而製得如圖2所示的第一實施例的晶片尺寸封裝結構。
此處值得一提的是，本發明經該第一實施例的製作方法所完成的封裝結構外觀尺寸小於等於該半導體元件3的外觀尺寸的1.2倍，遠小於該現有的封裝結構1的外觀尺寸，屬於晶片尺寸封裝結構(CSP)，能滿足可攜式電子元件的輕薄短小化需求。此外，本發明該第一實施例的半導體元件3設置於該填置空間20中受該基座2的凹面26所圍繞(即，設置於該複合板材201的貫孔2010內的半導體元件3是受該第二電極32與該下層第一金屬層21所包圍)；因此，該凹面26可用來做為阻擋來自外界的電磁波干擾的遮蔽層使用，以藉此防止EMI。再者，該半導體元件3的第一電極31與第二電極32分別經由位在該第一平面24側的第一電極墊51與第二電極墊52以對外電性連接，無須如同先前技術所述的該現有的封裝結構1般，必須使用到懸臂結構的導線架11以透過焊料13將其半導體元件12熱壓至該承載懸臂111與跨接懸臂112間，能避免晶片不正的問題。特別值得一提的是，當本發明該第一實施例的封裝結構翻轉180度以利用位在該第一電極墊51的差階513下與位在第二電極墊52的差階523下的焊料焊接至一電路板(圖未示)時，該第一電極墊51的差階513與第二電極墊52的差階523更有利於其下方的焊料在迴流時朝上攀爬，能提升該第一電極墊51及該第二電極墊52與該 電路板間的電性接著性。
參閱圖7，本發明晶片尺寸封裝結構的一第二實施例，大致上是相同於該第一實施例，其不同處是在於，該基座2是由一金屬板材202所構成，且該第二實施例缺少該第一實施例的第二金屬層22，其第三金屬層23的連接關係也略有別於該第一實施例。
具體來說，本發明該第二實施例的金屬板材202具有一定義出該基座2的第一平面24的上表面2021、一相反於該金屬板材202的上表面2021且定義出該基座2的第二平面25的下表面2022，及一由該金屬板材202的上表面2021朝其下表面2022凹陷且定義出該基座2的凹面26的凹面2023。此外，本發明該第二實施例的第三金屬層23僅覆蓋該半導體元件3的第一電極31、鄰接於該第一電極31處的電氣絕緣體4、該裸露區241與鄰接於該裸露區241處的電氣絕緣體4，以令覆蓋住該半導體元件3的第一電極31與鄰接於該第一電極31處的電氣絕緣體4處的該第三金屬層23受該第一電極墊51所覆蓋，且令覆蓋住該裸露區241與鄰接於該裸露區241處的電氣絕緣體4處的該第三金屬層23受該第二電極墊52所覆蓋。
參閱圖8、圖9與圖10，本發明該第二實施例的晶片尺寸封裝結構的製作方法，大致上是相同於該第一實施例，其不同處是在於，本發明該第二實施例的製作方法改由一步驟(a)來取代該第 一實施例的步驟(a1)、步驟(a2)、步驟(a3)與步驟(a4)，且該第二實施例的步驟(b)、步驟(c)、步驟(d)、步驟(a5)、步驟(e)、步驟(f)、步驟(g)、步驟(h)、步驟(i)與步驟(k)也略微不同於該第一實施例。
如圖8所示，本發明該第二實施例的晶片尺寸封裝結構的製作方法的步驟(a)是於該金屬板材202成形出自該金屬板材202的上表面2021朝其下表面2022凹陷並定義出該填置空間20的凹面2023。在本發明該第二實施例的製作方法中，該步驟(a)所述的在該金屬板材202成形出該凹面2023同樣是經實施該第一雷射燒除技術來完成。該步驟(b)是於該填置空間20內設置包括該晶片30及彼此相反設置於該晶片30的第一電極31及第二電極32的該半導體元件3，且該第二電極32接觸該凹面2023。該步驟(c)是於該填置空間20內填充該電氣絕緣體4以覆蓋該凹面2023及該半導體元件3。此處需補充說明的是，本發明該第二實施例的製作方法在實施該步驟(c)所述的熱壓所採用的膜層結構6的金屬箔500是疊置於該高分子半固化片400以背向該金屬板材202設置，該高分子半固化片400經熱壓後產生形變是填入該填置空間20內以固化成形出該電氣絕緣體4，且該電氣絕緣體4還覆蓋該金屬板材202的上表面2021。
再參閱圖8，本發明該第二實施例的製作方法的步驟(d) 所述的移除該電氣絕緣體4的該第一部分401同樣是經實施該第二雷射燒除技術來完成，且該第二雷射燒除技術還移除該電氣絕緣體4的該第二部分402，該第二部分402是位於覆蓋住該金屬板材202的上表面2021之鄰近於該填置空間20處，以藉此對應裸露出該金屬板材202上表面2021之鄰近於該填置空間20處的一裸露區2024。
參閱圖9，本發明該第二實施例的步驟(a5)同樣是於實施完該第二雷射燒除技術後經實施無電鍍技術或濺鍍技術形成該第三金屬層23，且該第三金屬層23僅覆蓋該半導體元件3的第一電極31與鄰接於該第一電極31處的電氣絕緣體4以銜接於該金屬箔500，及該金屬板材202的裸露區2024與鄰接於該裸露區2024處的電氣絕緣體4以銜接於該金屬箔500。該步驟(e)所述的微影步驟是於位在該半導體元件3的第一電極31與該金屬板材202之裸露區2024兩者間處的金屬箔500上形成該光阻層7。該光阻層7裸露出覆蓋住該半導體元件3之第一電極31處的第三金屬層23及其所銜接的金屬箔500，並裸露出覆蓋住該金屬板材202之裸露區2024處的第三金屬層23及其所銜接的金屬箔500。該步驟(f)所述的第一焊墊層形成步驟同樣是利用電鍍法在裸露出覆蓋住該半導體元件3之第一電極31處的第三金屬層23上及其所銜接的金屬箔500上形成該第一電極墊51的第一焊墊層511，並在裸露出覆蓋住該金屬板材 202之裸露區2024處的第三金屬層23上及其所銜接的金屬箔500上形成該第二電極墊52的第一焊墊層521。該步驟(g)所述之光阻剝除步驟，是移除該光阻層7以裸露出位於該半導體元件3的第一電極31與該金屬板材202之裸露區2024兩者間處的該金屬箔500。
參閱圖10，該步驟(h)所述之蝕刻步驟是移除位於該第一電極31與該金屬板材202之裸露區2024兩者間處的該金屬箔500，以斷開位於該第一電極31與該金屬板材202之裸露區2024兩者間處的該金屬箔500，並對應裸露出位於該第一電極31與該金屬板材202之裸露區2024兩者間處的該電氣絕緣體4，從而定義出該第一電極墊51的金屬箔510及該第二電極墊52的金屬箔520。
本發明該第二實施例的製作方法的步驟(i)所述之局部薄化第一焊墊層步驟，是對位於該金屬板材202的填置空間20的外圍處的該等第一焊墊層511、521施予薄化處理，以在位於該金屬板材202之填置空間20之外圍處的各第一焊墊層511、521上各自對應形成該凹坑502。該步驟(j)所述的該形成第二焊墊層步驟同樣是於各第一焊墊層511、521上透過電鍍法各自對應形成該第二焊墊層512、522，以令各第二焊墊層512、522因各自所對應的第一焊墊層511、521的凹坑502對應形成其凹坑503。該步驟(k)所述的該縱向裁切步驟是自該等第二焊墊層512、522的凹坑503處縱向裁切該金屬板材202，以令各第二焊墊層512、522的凹坑503成為 各自所對應的該差階513、523，並從而製得如圖7所示的該晶片尺寸封裝結構。
本發明經該第二實施例的製作方法所完成的封裝結構的外觀尺寸同樣小於等於該半導體元件3的外觀尺寸的1.2倍，遠小於該現有的封裝結構1的外觀尺寸，屬於晶片尺寸封裝結構(CSP)，足以滿足可攜式電子元件的輕薄短小化需求。此外，本發明該第二實施例的半導體元件3是被設置於該金屬板材202的填置空間20內受該凹面2023所包圍；因此，金屬材質的該凹面2023同樣可以阻擋來自外界的電磁波干擾，以藉此防止EMI。又，該半導體元件3的第一電極31與第二電極32分別經由位在該金屬板材202的上表面2021側的第一電極墊51與第二電極墊52以對外電性連接，無須使用到懸臂結構的導線架11，能避免晶片不正的問題。又，當該第二實施例的封裝結構在翻轉180度以焊接至該電路板(圖未示)時，該第一電極墊51的差階513與該第二電極墊52的差階523亦有利於該其差階513、523下的焊料(圖未示)在迴流時朝上攀爬，能提升該第一電極墊51及該第二電極墊52與該電路板間的電性接著性。
綜上所述，本發明晶片尺寸封裝結構及其製作方法，其封裝結構的整體外觀尺寸屬於晶片尺寸封裝(CSP)能滿足可攜式電子裝置對輕薄短小化的需求，且該半導體元件3經該電性導通的凹面26所圍繞有利於阻擋外界的電磁波干擾，而該半導體元件3的 第二電極32更經由該凹面26導通至該第一平面24，無需使用到懸臂結構的導線架可解決晶片不正的問題，且該第一電極墊51的差階513與該第二電極墊52的差階523更有利於提升其與該電路板間的電性接著性，故確實能達成本發明的目的。
惟以上所述者，僅為本發明的實施例而已，當不能以此限定本發明實施的範圍，凡是依本發明申請專利範圍及專利說明書內容所作的簡單的等效變化與修飾，皆仍屬本發明專利涵蓋的範圍內。
2:基座
20:填置空間
202:金屬板材
2021:上表面
2022:下表面
2023:凹面
24:第一平面
241:裸露區
32:第二電極
4:電氣絕緣體
5:電極墊單元
51:第一電極墊
510:金屬箔
511:第一焊墊層
512:第二焊墊層
513:差階
25:第二平面
26:凹面
3:半導體元件
30:晶片
31:第一電極
52:第二電極墊
520:金屬箔
521:第一焊墊層
522:第二焊墊層
523:差階

Claims (16)

  1. 一種晶片尺寸封裝結構，包含：一基座，包括一第一平面、一相反於該第一平面的第二平面，及一自該第一平面朝該第二平面凹陷並定義出一填置空間的凹面，且該第一平面、凹面與第二平面彼此電性導通，該基座的第一平面於鄰近該凹面處具有一用於對外電性連接的裸露區；一半導體元件，設置於該填置空間中以受該基座的凹面所圍繞，並包括一晶片及彼此相反設置於該晶片的一第一電極與一第二電極，且該第二電極與該基座的凹面電性連接；一電氣絕緣體，填充於該填置空間中以覆蓋該基座的凹面與該半導體元件，並裸露出該半導體元件的第一電極，該電氣絕緣體還覆蓋該基座的第一平面並裸露出該第一平面的裸露區；及一電極墊單元，包括彼此間隔開的一第一電極墊及一第二電極墊，該第一電極墊覆蓋該電氣絕緣體與該半導體元件的第一電極，該第二電極墊覆蓋該電氣絕緣體與該裸露區。
  2. 如請求項1所述的晶片尺寸封裝結構，其中，該基座是由一複合板材所構成，該複合板材具有一絕緣層及兩第一金屬層，且該基座具有一第二金屬層及一第三金屬層；該絕緣層具有一貫穿該絕緣層的一上表面及一下表面並定義出一貫孔的內環面，該兩第一金屬層的其中一者 覆蓋該絕緣層的下表面並定義出該基座的第二表面，該兩第一金屬層的其中另一者覆蓋該絕緣層的上表面並定義出該基座的第一表面；該第二金屬層覆蓋該絕緣層的內環面以連接該兩第一金屬層；及該第三金屬層連接該第二金屬層與該其中一第一金屬層，並覆蓋該半導體元件的第一電極、鄰接於該第一電極處的電氣絕緣體、該裸露區與鄰接於該裸露區處的電氣絕緣體，以令該第二金屬層與連接該其中一第一金屬層處的該第三金屬層共同定義出該基座的凹面致使該基座的第一表面、凹面與該第二表面彼此電性導通，並令覆蓋住該半導體元件的第一電極與鄰接於該第一電極處的電氣絕緣體處的該第三金屬層受該第一電極墊所覆蓋，且令覆蓋住該裸露區與鄰接於該裸露區處的電氣絕緣體處的該第三金屬層受該第二電極墊所覆蓋。
  3. 如請求項1所述的晶片尺寸封裝結構，其中，該基座是由一金屬板材所構成，且該基座具有一第三金屬層；該金屬板材具有一定義出該基座的第一表面的上表面、一相反於該上表面且定義出該基座的第二表面的下表面，及一由該金屬板材的上表面朝其下表面凹陷且定義出該基座的凹面的凹面；及該第三金屬層覆蓋該半導體元件的第一電極、鄰接於該第一電極處的電氣絕緣體、該裸露區與鄰接於該裸露區處的電氣絕緣體，以令覆蓋住該半導體元件的第一電極與 鄰接於該第一電極處的電氣絕緣體處的該第三金屬層受該第一電極墊所覆蓋，且令覆蓋住該裸露區與鄰接於該裸露區處的電氣絕緣體處的該第三金屬層受該第二電極墊所覆蓋。
  4. 如請求項2或3所述的晶片尺寸封裝結構，其中，該第一電極墊與該第二電極墊各自具有一金屬箔、一疊置於各自所對應的金屬箔的第一焊墊層，及一疊置於各自所對應的第一焊墊層的第二焊墊層，且該第一電極墊的金屬箔銜接於覆蓋住該半導體元件的第一電極與鄰接於該第一電極處的電氣絕緣體處的該第三金屬層，該第二電極墊的金屬箔銜接於覆蓋住該裸露區與鄰接於該裸露區處的電氣絕緣體處的該第三金屬層。
  5. 如請求項4所述的晶片尺寸封裝結構，其中，位於該基座填置空間的一外圍處的該第一電極墊與該第二電極墊上分別朝該基座的第二表面凹陷有一差階。
  6. 一種晶片尺寸封裝結構的製作方法，包含以下步驟：於一由一絕緣層及兩第一金屬層所構成的複合板材成形出一貫穿該複合板材的內環面，以令該內環面定義出一具有兩相反設置的開口的貫孔，其中，該兩第一金屬層的其中一者覆蓋該絕緣層的一下表面，該兩第一金屬層的其中另一者覆蓋該絕緣層的一上表面；於該內環面覆蓋一第二金屬層，以令該第二金屬層連接該兩第一金屬層；於該其中一第一金屬層附著一膠膜以封閉該貫孔的 該兩開口的其中一者；於該貫孔內設置一包括一晶片及彼此相反設置於該晶片的一第一電極及一第二電極的半導體元件，且該第二電極位於該膠膜；於該貫孔內填充一電氣絕緣體以覆蓋該第二金屬層及該半導體元件並封閉該貫孔的該兩開口的其中另一者；移除該膠膜以開放該貫孔的該其中一開口，並裸露出該複合板材的該其中一第一金屬層且自該電氣絕緣體裸露出該第二金屬層與該半導體元件的第二電極；移除該電氣絕緣體的一第一部分以裸露出該半導體元件的第一電極；及於移除該電氣絕緣體的第一部分與該膠膜後，形成一第三金屬層以覆蓋該半導體元件的第二電極令該第三金屬層連接裸露於外的該其中一第一金屬層與該第二金屬層。
  7. 如請求項6所述的晶片尺寸封裝結構的製作方法，其中，該電氣絕緣體是經實施熱壓或膠注一高分子組成所製得。
  8. 如請求項7所述的晶片尺寸封裝結構的製作方法，其中，該電氣絕緣體是經熱壓一具有一高分子半固化片的膜層結構，以令該高分子固化片在熱壓後產生形變並從而填入該貫孔內以固化成形出該電氣絕緣體，且該電氣絕緣體還覆蓋該複合板材的該其中另一第一金屬層。
  9. 如請求項8所述的晶片尺寸封裝結構的製作方法，其中，該膜層結構還具有一疊置於該高分子半固化片以背向該 複合板材設置的金屬箔。
  10. 如請求項9所述的晶片尺寸封裝結構的製作方法，其中，在該複合板材成形出該貫孔是經實施一第一雷射燒除技術來完成；移除該電氣絕緣體的該第一部分是經實施一第二雷射燒除技術來完成，且該第二雷射燒除技術還移除該電氣絕緣體的一位於覆蓋住該複合板材的該其中另一第一金屬層之鄰近於該貫孔處的第二部分，以藉此對應裸露出該其中另一第一金屬層之鄰近於該貫孔處的一裸露區；該第三金屬層是經實施無電鍍技術或濺鍍技術所製得，且該第三金屬層還覆蓋該半導體元件的第一電極與鄰接於該第一電極處的電氣絕緣體以銜接於該金屬箔，更覆蓋該裸露區與鄰接於該裸露區處的電氣絕緣體以銜接於該金屬箔。
  11. 如請求項10所述的晶片尺寸封裝結構的製作方法，於形成完該第三金屬層後還依序包含一微影步驟、一第一焊墊層形成步驟、一光阻剝除步驟及一蝕刻步驟；該微影步驟是於位在該半導體元件的第一電極與該裸露區兩者間處的金屬箔上形成一光阻層，該光阻層裸露出覆蓋住該半導體元件之第一電極處的第三金屬層及其所銜接的金屬箔，並裸露出覆蓋住該裸露區處的第三金屬層及其所銜接的金屬箔；該第一焊墊層形成步驟是在裸露出覆蓋住該半導體元件之第一電極處的第三金屬層上及其所銜接的金屬箔上形成一第一電極墊的一第一焊墊層，並在裸露出覆蓋住 該裸露區處的第三金屬層上及其所銜接的金屬箔上形成一第二電極墊的一第一焊墊層；該光阻剝除步驟是移除該光阻層以裸露出位於該半導體元件的第一電極與該裸露區兩者間處的該金屬箔；及該蝕刻步驟是移除位於該第一電極與該裸露區兩者間處的該金屬箔，以斷開位於該第一電極與該裸露區兩者間處的該金屬箔並對應裸露出位於該第一電極與該裸露區兩者間處的該電氣絕緣體，從而定義出該第一電極墊的一金屬箔及該第二電極墊的一金屬箔。
  12. 如請求項11所述的晶片尺寸封裝結構的製作方法，於該蝕刻步驟後還依序包含一局部薄化第一焊墊層步驟、一形成第二焊墊層步驟，及一縱向裁切步驟；該局部薄化第一焊墊層步驟是對位於該複合板材的貫孔的一外圍處的該等第一焊墊層施予薄化處理，以在位於該複合板材之貫孔的外圍處的各第一焊墊層上各自對應形成一凹坑；該形成第二焊墊層步驟是於各第一焊墊層上各自對應形成一第二焊墊層，以令各第二焊墊層因各自所對應的第一焊墊層的凹坑對應形成其一凹坑；及該縱向裁切步驟是自該等第二焊墊層的凹坑處縱向裁切該複合板材，以令各第二焊墊層的凹坑對應成為一差階並從而製得一晶片尺寸封裝結構。
  13. 一種晶片尺寸封裝結構的製作方法，包含以下步驟：於一金屬板材成形出一自該金屬板材的一上表面朝 其一下表面凹陷並定義出一填置空間的凹面，其中，在該金屬板材成形出該凹面是經實施一第一雷射燒除技術來完成；於該填置空間內設置一包括一晶片及彼此相反設置於該晶片的一第一電極及一第二電極的半導體元件，且該第二電極接觸該凹面；於該填置空間內填充一電氣絕緣體以覆蓋該凹面及該半導體元件，其中，該電氣絕緣體是經熱壓一具有一高分子半固化片的膜層結構，以令該高分子固化片在熱壓後產生形變並從而填入該填置空間內以固化成形出該電氣絕緣體，且該電氣絕緣體還覆蓋該金屬板材的上表面，該膜層結構還具有一疊置於該高分子半固化片以背向該金屬板材設置的金屬箔；及移除該電氣絕緣體的一第一部分以裸露出該半導體元件的第一電極，其中，移除該電氣絕緣體的該第一部分是經實施一第二雷射燒除技術來完成，且該第二雷射燒除技術還移除該電氣絕緣體的一位於覆蓋住該金屬板材的上表面之鄰近於該填置空間處的第二部分，以藉此對應裸露出該上表面之鄰近於該填置空間處的一裸露區。
  14. 如請求項13所述的晶片尺寸封裝結構的製作方法，於實施完該第二雷射燒除技術後還包含形成一第三金屬層，且該第三金屬層是經實施無電鍍技術或濺鍍技術所製得，該第三金屬層覆蓋該半導體元件的第一電極與鄰接於該第一電極處的電氣絕緣體以銜接於該金屬箔，還覆蓋該裸露區 與鄰接於該裸露區處的電氣絕緣體以銜接於該金屬箔。
  15. 如請求項14所述的晶片尺寸封裝結構的製作方法，於形成完該第三金屬層後還依序包含形成一微影步驟、一第一焊墊層形成步驟、一光阻剝除步驟及一蝕刻步驟；該微影步驟是於位在該半導體元件的第一電極與該裸露區兩者間處的金屬箔上形成一光阻層，該光阻層裸露出覆蓋住該半導體元件之第一電極處的第三金屬層及其所銜接的金屬箔，並裸露出覆蓋住該裸露區處的第三金屬層及其所銜接的金屬箔；該第一焊墊層形成步驟是在裸露出覆蓋住該半導體元件之第一電極處的第三金屬層上及其所銜接的金屬箔上形成一第一電極墊的一第一焊墊層，並在裸露出覆蓋住該裸露區處的第三金屬層上及其所銜接的金屬箔上形成一第二電極墊的一第一焊墊層；該光阻剝除步驟是移除該光阻層以裸露出位於該半導體元件的第一電極與該裸露區兩者間處的該金屬箔；及該蝕刻步驟是移除位於該第一電極與該裸露區兩者間處的該金屬箔，以斷開位於第一電極與該裸露區兩者間處的該金屬箔並對應裸露出位於該第一電極與該裸露區兩者間處的該電氣絕緣體，從而定義出該第一電極墊的一金屬箔及該第二電極墊的一金屬箔。
  16. 如請求項15所述的晶片尺寸封裝結構的製作方法，於該蝕刻步驟後還依序包含一局部薄化第一焊墊層步驟、一形成第二焊墊層步驟，及一縱向裁切步驟； 該局部薄化第一焊墊層步驟是對位於該金屬板材的填置空間的一外圍處的該等第一焊墊層施予薄化處理，以在位於該金屬板材之填置空間之外圍處的各第一焊墊層上各自對應形成一凹坑；該形成第二焊墊層步驟是於各第一焊墊層上各自對應形成一第二焊墊層，以令各第二焊墊層因各自所對應的第一焊墊層的凹坑對應形成其一凹坑；及該縱向裁切步驟是自該等第二焊墊層的凹坑處縱向裁切該金屬板材，以令各第二焊墊層的凹坑對應成為一差階並從而製得一晶片尺寸封裝結構。
TW108138231A 2019-10-23 2019-10-23 晶片尺寸封裝結構及其製作方法 TWI715261B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108138231A TWI715261B (zh) 2019-10-23 2019-10-23 晶片尺寸封裝結構及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108138231A TWI715261B (zh) 2019-10-23 2019-10-23 晶片尺寸封裝結構及其製作方法

Publications (2)

Publication Number Publication Date
TWI715261B true TWI715261B (zh) 2021-01-01
TW202117964A TW202117964A (zh) 2021-05-01

Family

ID=75237302

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108138231A TWI715261B (zh) 2019-10-23 2019-10-23 晶片尺寸封裝結構及其製作方法

Country Status (1)

Country Link
TW (1) TWI715261B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813139B (zh) * 2022-01-21 2023-08-21 強茂股份有限公司 可提高側面可焊性之半導體封裝元件及其製法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
TW201126619A (en) * 2009-09-07 2011-08-01 Hitachi Chemical Co Ltd Substrate for mounting semiconductor chip and method for producing same
TW201603660A (zh) * 2014-07-02 2016-01-16 南亞電路板股份有限公司 內埋元件的基板結構與其製造方法
TW201935643A (zh) * 2018-02-09 2019-09-01 薩摩亞商茂邦電子有限公司 垂直式晶片與水平式晶片之嵌入型封裝結構及其製造方法
TW201939688A (zh) * 2018-03-15 2019-10-01 南韓商三星電子股份有限公司 半導體封裝及製造半導體封裝的方法
TW201941672A (zh) * 2018-03-20 2019-10-16 欣興電子股份有限公司 內埋式元件結構及其製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
TW201126619A (en) * 2009-09-07 2011-08-01 Hitachi Chemical Co Ltd Substrate for mounting semiconductor chip and method for producing same
TW201603660A (zh) * 2014-07-02 2016-01-16 南亞電路板股份有限公司 內埋元件的基板結構與其製造方法
TW201935643A (zh) * 2018-02-09 2019-09-01 薩摩亞商茂邦電子有限公司 垂直式晶片與水平式晶片之嵌入型封裝結構及其製造方法
TW201939688A (zh) * 2018-03-15 2019-10-01 南韓商三星電子股份有限公司 半導體封裝及製造半導體封裝的方法
TW201941672A (zh) * 2018-03-20 2019-10-16 欣興電子股份有限公司 內埋式元件結構及其製造方法

Also Published As

Publication number Publication date
TW202117964A (zh) 2021-05-01

Similar Documents

Publication Publication Date Title
JP5324051B2 (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP4361826B2 (ja) 半導体装置
TWI301660B (en) Structure of embedding chip in substrate and method for fabricating the same
TWI426587B (zh) 晶片尺寸封裝件及其製法
KR20080092851A (ko) 배선 기판의 제조 방법, 반도체 장치의 제조 방법 및 배선기판
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
TWI323934B (en) Pcb structre having embedded semiconductor chip and fabrication method thereof
JP2011009686A5 (zh)
TW201220446A (en) Package structure of embedded semiconductor component and manufacturing method thereof
TWI446508B (zh) 無核心式封裝基板及其製法
CN102376678B (zh) 芯片尺寸封装件的制法
CN102412208B (zh) 芯片尺寸封装件及其制法
TWI506758B (zh) 層疊封裝結構及其製作方法
TWI715261B (zh) 晶片尺寸封裝結構及其製作方法
KR101573281B1 (ko) 재배선층을 이용한 적층형 반도체 패키지 및 이의 제조 방법
TW201620100A (zh) 封裝基板、半導體封裝件及其製法
CN102376592B (zh) 芯片尺寸封装件及其制法
JP2021034600A (ja) 半導体装置
JP2020004926A (ja) 配線基板及び配線基板の製造方法
JP5525793B2 (ja) 半導体装置
TWI394250B (zh) 封裝結構及其製法
JP2009099730A (ja) パッケージ基板の半田ボール配置側表面構造およびその製造方法
JP7347440B2 (ja) 半導体パッケージ用配線基板の製造方法
US11049781B1 (en) Chip-scale package device
JP2002231765A (ja) 半導体装置