TWI445843B - Copper surface treatment and copper - Google Patents

Copper surface treatment and copper Download PDF

Info

Publication number
TWI445843B
TWI445843B TW098120656A TW98120656A TWI445843B TW I445843 B TWI445843 B TW I445843B TW 098120656 A TW098120656 A TW 098120656A TW 98120656 A TW98120656 A TW 98120656A TW I445843 B TWI445843 B TW I445843B
Authority
TW
Taiwan
Prior art keywords
treatment
copper
wiring
surface treatment
substrate
Prior art date
Application number
TW098120656A
Other languages
English (en)
Other versions
TW201016890A (en
Inventor
Tomoaki Yamashita
Sumiko Nakajima
Sadao Itou
Fumio Inoue
Shigeharu Arike
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of TW201016890A publication Critical patent/TW201016890A/zh
Application granted granted Critical
Publication of TWI445843B publication Critical patent/TWI445843B/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/18Acidic compositions for etching copper or alloys thereof
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/02Local etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1157Using means for chemical reduction
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/4998Combined manufacture including applying or shaping of fluent material
    • Y10T29/49982Coating
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12431Foil or filament smaller than 6 mils
    • Y10T428/12438Composite
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemical Treatment Of Metals (AREA)
  • ing And Chemical Polishing (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Chemically Coating (AREA)

Description

銅的表面處理方法及銅
本發明係關於銅之表面處理方法及藉由該表面處理方法施予表面處理的銅。
近年來情報化社會之發展受到注目,於情報處理機器之領域中,不管大型、小型皆要求機器功能提高。例如於民生機器之領域中,個人電腦、手機等機器小型化、輕量化、高性能化及高功能化正進行者。另一方面,產業用機器之領域中,對於無線基地台、光通信裝置、及伺服器、選路器等網路關連機器等,與前述同樣地正被檢討者。又,隨著情報傳達量之增加,以情報處理機器處理的信號高周波化則年年有增長之傾向,故亦進行高速處理及高速傳送技術之開發。例如於實裝關係中,與CPU、DSP或各種記憶體等LSI的高速化及高功能化同時作為新穎高密度實裝技術,系統單晶片(SoC)、系統封裝(SiP)等開發正盛行。如此狀況下,對於半導體晶片載持基板或主機板,必須對應高周波化、高密度配線化及高功能化。作為這些基板之代表性材料,近年使用形成線/間隔(L/S)=15μm/15μm以下的微細配線之增進(buildup)方式的多層配線基板。
基板上微細配線之形成,一般藉由相減法、或半加成法而進行。藉由相減法之一般配線形成步驟中,最初於銅 表面形成蝕刻光阻,其後進行曝光及顯像形成光阻圖型。其次,蝕刻不需要的銅,藉由進行光阻剝離而形成配線。另一方面,藉由半加成法之一般配線形成步驟中,最初於銅(種晶層)表面形成鍍敷光阻,其後進行曝光及顯像,形成光阻圖型。其次,藉由進行電鍍、光阻剝離及蝕刻形成配線。即使使用於上述方法之任何情況,於配線形成後,欲保護外部連接端子或半導體晶片連接端子等端子部以外之配線,視必要於配線上可形成阻焊劑(Solder Resist)或覆蓋膜(coverlay)。
使用上述方法任一方法,欲提高對於L/S幅之設計值的微細配線之形成率,必須使光阻圖型按照設計般形成。然而,L/S=15μm/15μm以下之微細配線的形成中,曝光時於具有光澤性之銅表面上,因光之反射而引起暈光現象之影響,使得光阻圖型之精度難以提高。又,銅表面與光阻圖型之密著力降低,於配線形成時之光阻圖型容易剝落。且,配線(銅)與阻焊劑(Solder Resist)間或配線與覆蓋膜(coverlay)間,有著無法得到充分接著性之傾向。欲解決這些問題,銅表面之無光澤化及銅表面與光阻之密著力的強化為重要。
另一方面,增進(buildup)方式之多層配線基板為,藉由相互重複層間絕緣層形成步驟與配線形成步驟而製造。適用此製造方法之情況時,確保配線與絕緣樹脂之接著強度、配線間之絕緣信賴性、及配線精度為重要。作為提高這些各種特性為目的,自過去已有關於銅之表面處理 之幾項方法被檢討。
第1種方法係關於於銅表面賦予微米級(micron order)之粗化形狀而使銅表面無光澤化,再經定錨效應,得到銅表面與光阻或銅表面與其他絕緣樹脂之接著力的方法。作為其一例,專利文獻1中揭示,使用由無機酸及銅之氧化劑所成之主劑、與含有至少一種唑類及至少一種蝕刻抑制劑所成之助劑的水溶液,於銅表面賦予微米級(micron order)之粗化形狀的方法。又,作為其他例,專利文獻2中揭示藉由微蝕刻形成高度1.5~5.0μm之連續凹凸後,施予鉻酸鹽處理及偶合劑處理之方法。
第2種方法係關於於銅表面藉由微細氧化銅之針狀結晶而形成凹凸後,經進行還原處理,賦予微細金屬銅之針狀結晶,再將銅表面進行無光澤化,進一步藉由定錨效應,得到銅表面與光阻或銅表面與絕緣樹脂之接著力的方法。作為其一例,專利文獻3中揭示,使用含有亞氯酸鈉等氧化劑之鹼性水溶液,於該水溶液中將金屬銅以80℃前後進行浸漬而於表面賦予氧化銅之微細針狀結晶,接著繼續使用將胺硼烷類的至少一種類與硼系藥品進行混合所得之酸性溶液施予還原處理後,賦予金屬銅之微細針狀結晶的方法。
第3種方法係關於於銅表面上,將比銅電位更高之貴金屬以離散方式形成後,將銅進行氧化,經氧化銅的針狀結晶而形成凹凸後,進行還原處理後,經金屬銅的針狀結晶而賦予奈米等級凹凸,藉由定錨效應,得到銅表面與絕 緣樹脂之接著力的方法。如此方法於專利文獻4中已揭示。
[先行技術文獻] [專利文獻]
[專利文獻1]日本國特開2000-282265號公報
[專利文獻2]日本國特開平9-246720號公報
[專利文獻3]日本國專利第2656622號公報
[專利文獻4]日本國特開2006-249519號公報
上述第1之方法為,於銅表面以Rz(十點平均粗糙度)形成1.5~5μm的凹凸,而見到經定錨效應之接著強度的改善。然而,於微細配線形成中,若形成L/S較狹窄且與光阻密著的銅界面之凹凸超過1μm之粗化形狀時,於顯像時,難以將光阻由銅表面完全除去。因此,於接著繼續實施蝕刻處理時,於銅配線間有著短路容易產生之傾向。又,剝離光阻時亦同樣地,難以將光阻由銅表面完全除去,藉此其後之銅表面與絕緣樹脂或銅表面與阻焊劑(Solder Resist)之間的密著性有著無法得到充分之傾向。其他於外部連接端子等金鍍敷處理時,有著容易產生鍍敷的未析出或鍍敷不均之傾向。
又,藉由半加成法之微細配線形成中,因銅之種晶層膜厚較為薄,特別是藉由濺鍍所形成之銅的種晶層膜厚為0.1μm~1.0μm,故於如此銅表面上難以形成凹凸。且, 上述第1方法為,配線表面之凹凸為超過1μm之粗化形狀,故於如此配線是流入高速電信號時,因表皮效果而使電信號集中流動於配線之表面附近,而有著傳送損失變大之傾向。又,若使為未達L/S=15μm/15μm之配線時,有著難以維持配線精度之傾向。
上述第2方法與第1方法同樣地,於配線表面上形成表面粗糙度Rz為0.1~1.5μm之凹凸,藉由該定錨效應可確保接著強度之技術。然而,微細電路形成中,與光阻密著之銅表面的凹凸成為針狀形狀時,與上述第1方法同樣地,因光阻殘留而使得配線間容易產生短路,銅表面與絕緣樹脂或銅表面與阻焊劑(Solder Resist)之間的密著性難以得到、及金鍍敷之未析出或金鍍敷不均容易產生的種種課題存在者。又,藉由半加成法之微細配線形成中,於經濺鍍等所形成之銅的種晶層上可形成凹凸。然而,與上述同樣地,難以將光阻由銅表面完全除去,對種晶層上之配線形成成為困難,於配線間產生短路,無法得到銅表面與絕緣樹脂或銅表面與阻焊劑(Solder Resist)間之密著性,產生金鍍敷之未析出或金鍍敷不均的種種課題存在者。
又,上述第2方法中,於表面所形成之凹凸高度偏差較大,於Rz<0.5μm時,與絕緣樹脂之高溫及高濕時的接著信賴性會有降低之傾向。另一方面,Rz>1.0μm時,與第1方法同樣地,有著傳送損失變大的傾向。又,因形成凹凸之針狀結晶呈複雜交錯,故藉由樹脂之黏度特性等 物性,於針狀結晶之凹凸難以埋入樹脂,高溫及高濕時之接著信賴性有著降低之傾向。且,Rz≧0.1μm的金屬銅之針狀結晶容易折斷,無法進行藉由水平線之處理,故薄板處理的相關作業性較差。
且,上述第2方法中,於處理時使用高溫鹼性溶液,絕緣樹脂表面容易被侵入,因離子污染或絕緣劣化,容易降低絕緣信賴性。其他於氧化處理後之水洗時,因氧化銅之針狀結晶所成之複雜凹凸,針狀結晶之凹凸間的水洗會變的不充分,因凹凸間之殘存離子,容易降低絕緣信賴性。又,因還原處理後之放置時間的影響,金屬銅之針狀結晶會再氧化,穿孔式連接之鍍敷步驟中,因該氧化銅的溶解,於穿孔周邊容易產生粉紅色環(粉紅環)。粉紅環之產生因會引起配線間之絕緣距離較短部分的絕緣信賴性之降低、或銅表面與絕緣樹脂間之剝離等,故不佳。
本發明者們,欲解決上述第1及第2方法中之問題點,提出於銅表面以離散方式形成貴金屬,其後以含有氧化劑之鹼溶液進行氧化處理形成氧化銅,藉由於表面形成Rz為0.001~1μm之微細凹凸,提高銅表面與絕緣樹脂之接著強度的第3方法。該方法中,欲防止於穿孔式連接的鍍敷步驟中氧化銅之針狀結晶的溶解,於氧化處理後進一步使用含有還原劑之鹼溶液進行還原處理為佳。然而,與上述第2方法同樣地,因還原處理後之放置條件的影響,金屬銅之針狀結晶進行再氧化,容易產生粉紅環。又,因藉由針狀結晶形成凹凸,部分結晶彼此會重疊,因樹脂 之黏度特性等物性,有著藉由針狀結晶的凹凸中難以埋入樹脂的傾向。因此,雖未到達如上述第2方法之程度,但高溫及高濕時之接著信賴性容易降低之問題而期待可改善。
因此,本發明係為改善上述過去方法所見到的問題點而成者,其目的在於提供,於銅表面不會形成超過1μm之凹凸,確保銅表面與光阻或銅表面與絕緣樹脂之接著強度,可提高各種信賴性之銅的表面處理方法、以及藉由該表面處理方法進行處理之各種信賴性優良的銅及配線基板。
欲達成上述目的,本發明係以以下所記載之事項為特徵。
本發明的第1種方法的另一面係關於銅之表面處理方法,其特徵為含有於銅表面將比上述銅電位更高之貴金屬以離散方式形成的第1步驟、繼續藉由使用含有氧化劑之鹼性溶液的氧化,於上述銅表面形成氧化銅之第2步驟、再藉由將上前氧化銅進行溶解而除去,於上述銅表面上形成凹凸的第3步驟。
上述表面處理方法為,上述第3步驟後,進一步具有進行欲提高對於上述銅表面的接著強度的處理的第4步驟,上述第4步驟為,選自於上述銅表面形成比銅的電位更低之卑金屬的處理、使用含有唑化合物之溶液的處理、及使用偶合劑之處理所成群的至少1種為佳。上述第4步驟為含有於上述表面形成比銅的電位更低之金屬的處理、使 用含有唑化合物之溶液的處理之雙方為佳。又,上述第4步驟為於上述銅表面形成比銅的電位還低之金屬的處理後,含有加熱至90℃以上的溫度之加熱處理為佳。
上述表面處理方法中,上述氧化劑可選自氯酸鹽、亞氯酸鹽、次氯酸鹽、過氯酸鹽、過氧二硫酸鹽、及過錳酸鹽所成群之1種以上為佳。
比上述銅的電位更高之金屬為選自金、銀、鉑、鈀、銠、錸、釕、鋨、及銥所成群之金屬、或含有彼等金屬之合金為佳。比上述銅的電位更高之金屬的形成量以0.001μmol/dm2以上且5μmol/dm2以下為佳。
上述第3步驟中之上述氧化銅的溶解,可使用含有選自無機酸及有機酸所成群的1種以上之酸性溶液進行為佳。上述第3步驟後的上述銅表面之粗糙度以Rz為1nm以上且1000nm以下者為佳。
本發明的另一面為關於使用上述表面處理方法對表面進行處理之銅。本發明之更另一面為關於具有銅配線之配線基板,將上述銅配線的表面使用上述表面處理方法進行處理為特徵。
本發明為提供一種於銅表面不會形成超過1000nm之凹凸,確保銅表面與光阻或銅表面與絕緣樹脂之接著強度的同時,可提高各種信賴性之銅的表面處理方法。藉由本發明之表面處理方法進行處理之銅,可適合作為多層印刷配線板、增進(buildup)印刷配線板等主機板、以及剛性基板及增進(buildup)基板等半導體晶片載持基板等 ,各種配線基板的配線部材使用。
且,本發明係以同申請人於2008年10月27日所申請之日本國專利申請案2008-275493號為準主張優先權,參考該說明書,並作為本說明書的一部份而記載。
以下對於本發明做更具體說明。
本發明的第1面係關於銅之表面處理方法。以下說明中,對於本發明之銅表面處理方法,舉出適用於半導體晶片載持基板中之銅配線的表面處理之狀況時的例子。然而,以下說明僅為本發明之一實施形態,其他作為利用於多層印刷配線板、及增進(buildup)印刷配線板等主機板等的銅之表面處理方法,亦可適用本發明。
本發明之銅表面處理方法的特徵為,含有於銅表面將比上述銅的電位更高之貴金屬以離散方式形成的第1步驟、繼續藉由使用含有氧化劑的鹼性溶液之氧化,於上述銅表面形成氧化銅之第2步驟、與繼續藉由將上述氧化銅進行溶解而除去,於上述銅表面形成凹凸之第3步驟。本發明之處理方法為藉由實施於銅表面將貴金屬以離散方式形成的第1步驟、與其後將銅表面以含有氧化劑之鹼性溶液進行氧化處理的第2步驟,於銅表面,可形成緻密且均勻氧化銅的針狀結晶所成之微細凹凸。又,藉由上述氧化處理後以含有酸性溶液或銅錯化劑之溶液進行處理的第3步驟,可將氧化銅之針狀結晶經選擇性除去,形成非針狀之金屬銅的微細凹凸。
本發明之上述第3步驟後所得之銅的表面粗糙度以 Rz為1nm以上且1,000nm以下為佳。又,Rz為1nm以上且300nm以下為較佳,Rz為1nm以上且100nm以下時為更佳,1nm以上且50nm以下時為特佳。Rz未達1nm時,有著與絕緣樹脂等之接著力會降低之傾向。另一方面,Rz超過1,000nm時,有著容易產生傳送損失變大之問題的傾向,對於微細配線,有著產生處理後的配線精度偏差大之問題的傾向。且,Rz可使用接觸式表面粗糙度計或、原子間力顯微鏡(AFM)等進行測定。
其中,本說明書所使用之「緻密且均勻」之意思,為將銅表面之形狀藉由掃描型電子顯微鏡(SEM)進行觀察時,或藉由聚焦離子束加工觀察裝置(FIB)進行加工後,將該截面使用掃描離子顯微鏡(SIM)進行觀察時,位於金屬銅表面的結晶所形成的凹凸為密集,凹凸高度之偏差較小之狀態。藉由本發明之表面處理方法所形成的凹凸,與藉由過去表面處理方法所得之凹凸形狀做比較,其具有緻密且均勻之優點。對於此可參照以下圖式,與過去方法做比較下進行詳細說明。
首先,對於將銅表面進行氧化處理之過去方法做說明。第1方法中,以含有氧化劑之酸性溶液進行氧化處理。該方法中,如下式(1)所示,與藉由氧化劑之氧化銅(CuO)的生成之同時,經酸使銅進行溶解(蝕刻)。
(式1)Cu+Oxi → CuO+Red CuO+acid → Cu2++H2O
圖1表示說明上述第1方法之圖,其為(a)及(b)表示各步驟中的銅表面狀態之模式截面圖。如圖1(a)所示,銅之粒界部200比其他部位更早被蝕刻,形成如圖1(b)所示之獨特凹凸形狀。因此,進行式(1)所示反應下,亦進行銅之蝕刻,使得凹凸形狀變大。該方法之問題為,形成微細配線時,與絕緣樹脂之接著與配線精度之維持難以兩立。
另一方面,第2方法為使用含有氧化劑之鹼性溶液進行氧化處理。該方法可藉由下式(2)所示氧化劑而生成CuO。
(式2)Cu+Oxi → CuO+Red CuO+Red → Cu+Oxi
又,與上述第1方法相異,上述第2方法中因使用鹼性溶液而進行處理,故由電位-pH之關係來看,CuO之狀態下幾乎為安定。圖2係關於上述第2方法之(a1)~(c1)表示各步驟之模式截面圖,其中(a2)~(c2)為各步驟中之銅表面狀態以模式表示的部分擴大圖。如圖2(b2)所示,上述方法中,首先藉由CuO之針狀結晶形成凹凸201。其後進行還原處理,而形成如圖2(c2)所示之經金屬銅的針狀結晶之凹凸202。
藉由上述式(2)之氧化處理為,反應進行至銅表面 全面以CuO覆蓋為止。因此,若短時間下銅表面由CuO覆蓋時,即隨著氧化反應速度的加速,所形成之CuO的針狀結晶為均勻且微細凹凸。相反地,若氧化反應速度過慢時,會形成不均勻且部分較長之針狀結晶,形成具有偏差的凹凸。一般於第2方法中,因氧化反應速度較為慢,會形成如圖2(b2)及(c2)所示之不均勻且部分較長之針狀結晶的凹凸201、202。因此,作為該方法之問題點,凹凸之高度偏差較大,且因針狀結晶呈複雜交錯,故會有因樹脂黏度等特性而難埋入樹脂之問題。
對於如此第2方法,第3方法為,藉由於氧化處理前設定於銅表面將貴金屬以離散方式形成的步驟,提高氧化反應速度。如上述方法,將標準電極電位相異的金屬以電使其互相接觸時,更具體為,於銅表面將貴金屬以離散方式形成時,容易氧化的金屬(銅:Cu)作為陽極,不易氧化之金屬(貴金屬)作為陰極而分擔。藉此,接著實施的氧化處理中之反應速度會增加,與單獨以銅進行處理時相比,氧化被加速。
圖3係關於上述第3方法,(a1)~(c1)為表示各步驟的模式截面圖、(a2)~(c2)為各步驟中之銅表面狀態以模式表示的部分擴大圖。將銅以單獨方式進行氧化處理時,如圖2(b2)所示形成不均勻且部分較長之CuO針狀結晶之凹凸。另一方面,如圖3(a1)所示,於銅表面將貴金屬203以離散方式形成後進行氧化處理時,如圖3(b2)所示形成均勻且微細CuO針狀結晶之凹凸204。 再繼續藉由進行CuO針狀結晶之還原處理,如圖3(c2)所示形成金屬銅之微細針狀結晶的凹凸205。然而,藉由該方法所得之凹凸係由針狀結晶所形成,故部分結晶彼此會重疊,雖未達到如第2方法之程度,但依舊有藉由樹脂之黏度特性等而使樹脂難以埋入針狀結晶之凹凸的問題。
對於上述過去方法,本發明為連續進行於氧化處理前,於銅表面將貴金屬以離散方式形成之步驟、再使用含有氧化劑之鹼溶液進行氧化處理的步驟、其次藉由含有酸性溶液或銅之錯化劑的溶液進行處理之步驟為特徵。圖4係關於本發明之表面處理方法,(a1)~(c1)為表示各步驟的模式截面圖,(a2)~(c2)為各步驟中之銅表面狀態以模式表示的部分擴大圖。若依照本發明之處理方法,最初與第3方法同樣地,如圖4(a2)所示,於銅表面將貴金屬203以離散方式形成。其次藉由進行上述銅表面之氧化處理,形成如圖4(b2)所示均勻且微細CuO針狀結晶之凹凸204。而後藉由酸性溶液或含有銅之錯化劑的溶液進行處理,藉由將CuO經選擇性溶解後,可形成如圖4(c2)所示非針狀之均勻金屬銅的微細凹凸206。
其次,對於本發明之表面處理方法的每一步驟作更詳細說明。且,進行本願發明之各步驟的處理前,進行銅表面清淨化的脫脂處理、酸洗處理、或適宜地組合這些而進行前處理為佳。
(第1步驟)
本發明之第1步驟係關於將比銅電位更高之貴金屬以離散方式形成的步驟。作為將比銅電位更高之貴金屬以離散方式形成於銅表面的方法,並無特別限定,若不會完全覆蓋成為基質的銅表面,於銅表面將上述金屬以均勻地分散狀態下附著即可,可使用任何方法。例如可舉出無電解鍍敷、電鍍、取代鍍敷、噴霧、塗佈、濺鍍、蒸鍍等方法。其中亦以藉由取代鍍敷之方法為較佳。取代鍍敷為,利用銅與比銅電位更高之貴金屬的離子化傾向之相異性的方法,藉由適用如此方法,可將比銅更貴的金屬容易且便宜地於銅表面以離散方式形成。
所謂比銅電位更高之貴金屬,表示具有比銅之電位更高電位之金屬。作為如此貴金屬,並無特別限定,可使用選自金、銀、鉑、鈀、銠、錸、釕、鋨、銥之金屬或含有這些金屬之合金。
又,於銅表面上以離散方式形成之上述比銅電位更高之貴金屬的形成量,並無特別限定。然而,由可容易得到緻密且微細下均勻之較佳凹凸形狀、又可確保與絕緣樹脂具有充分接著強度來看,一實施形態中,上述形成量以0.001μmol/dm2以上且40μmol/dm2以下為佳。又,上述形成量以0.01μmol/dm2以上且10μmol/dm2以下為較佳,以0.1μmol/dm2以上且4μmol/dm2以下為更佳。且,於銅表面實際上所形成之比銅電位更高之貴金屬量,可藉由王水溶解銅表面上之貴金屬後,該溶解液以原子吸光光度計進行定量分析而求得。然而,本說明書所記載之用語 「離散方式」,表示於銅表面上貴金屬不會完全被覆,貴金屬於銅表面上呈分散狀態,其意味著無法以具體形成量加以限定。
(第2步驟)
本發明之第2步驟係關於銅表面之氧化處理。本發明為,將如上述貴金屬以離散方式於銅表面形成後,將該銅表面於含有氧化劑之鹼性溶液中進行氧化處理。作為含有上述氧化劑之鹼性溶液,並無特別限定。例如於含有鹼金屬或鹼土類金屬等之鹼性溶液中,進一步追加氯酸鹽、亞氯酸鹽、次氯酸鹽、過氯酸鹽、過氧二硫酸鹽、過錳酸鹽等氧化劑所得之鹼性溶液為佳。又,亦可進行除污跡(Desmear)處理。
一般而言,除污跡(Desmear)處理為除去於基板鑽孔步驟時所產生之污跡(smear)、及以提高樹脂與銅之密著強度的樹脂粗化作為目的而進行。作為具體製程,依序進行,提高污跡除去能力,進行作為前處理之膨潤步驟、其次以含有過錳酸鹽之鹼溶液蝕刻樹脂之過錳酸步驟、及將過錳酸經還原及除去之中和處理步驟。其中,上述過錳酸步驟中所使用之過錳酸鹽為氧化劑。因此,含有過錳酸鹽之鹼性溶液可於銅表面形成氧化銅。因此,所謂本說明書之用語「除污跡(Desmear)處理」,為進行上述過錳酸步驟、或進行膨潤步驟後進行過錳酸步驟而言。
含有上述鹼金屬或鹼土類金屬等之鹼性溶液,例如將 氫氧化鈉、氫氧化鉀、碳酸鈉等鹼金屬化合物或鹼土類金屬化合物,添加於藉由水或離子交換樹脂進行處理的水等溶劑而得者為佳。
作為上述氧化劑之具體例,可舉出次氯酸鈉、亞氯酸鈉、氯酸鈉、過氯酸鈉、次氯酸鉀、亞氯酸鉀、氯酸鉀、過氯酸鉀、過氧二硫酸銨、過氧二硫酸鉀、過氧二硫酸鈉等,特別由保存安定性、安全性等處理性或價格等觀點來看,以亞氯酸鈉為佳。又,於上述鹼性溶液中添加磷酸鹽為更佳。作為本發明所使用之磷酸鹽,雖無特別限定,例如使用磷酸三鈉、磷酸三鉀、磷酸三鋰等為佳。且,於上述鹼性溶液中添加公知有機酸或螯合劑為較佳。
含有上述氧化劑之鹼性溶液中之氧化劑濃度,雖無特別限定,以1~100g/L者為佳。又,於該溶液添加磷酸鹽時,添加至該濃度為1~40g/L為佳。又,該溶液之pH僅為顯示鹼性者即可,並無特別限定,以9~13為佳,以11~13為較佳,以12~12.8為更佳。且,pH之調整可適宜地使用鹽酸、硫酸、硝酸或氫氧化鈉、氫氧化鉀等水溶液進行。
又,於銅表面所生成之氧化銅的結晶量以0.001mg/cm2以上且0.3mg/cm2以下為佳,以0.01mg/cm2以上且0.2mg/cm2以下為較佳,以0.03mg/cm2以上且0.1mg/cm2以下為特佳。氧化銅結晶量若未達0.001mg/cm2時,具有與絕緣樹脂等之接著力降低之傾向,若超過0.3mg/cm2時,容易產生傳送損失變大之問題。 且,於銅表面所形成之氧化銅結晶量可藉由測定電解還原量而調查。例如,將施予氧化處理的銅作為作用極(陰極),通過0.5mA/cm2之一定電量,銅表面電位由氧化銅電位完全轉換成金屬銅電位為止,即測定變至-1.0V以下之安定電位的時間,由該電解還原量求得氧化銅結晶量。
又,藉由含有上述氧化劑之鹼性溶液進行氧化處理時的該溶液溫度並無特別限定。然而,若考慮到充分氧化處理之實現、或因鹼性溶液所引起的對基材之傷害的減低等,上述溶液之溫度以20~95℃為佳,30~80℃為較佳,以40~60℃為特佳。又,氧化處理時間若考慮到氧化處理液之濃度或液溫等,僅依據期望量之氧化銅結晶可生成之情況下適宜決定。且藉由上述氧化處理液之銅表面的氧化處理中,銅表面於短時間內被覆蓋氧化銅針狀結晶,而使氧化反應停止。因此,與先前說明之第2方法的情況作比較,可更減短氧化處理之時間。
(第3步驟)
本發明中之第3步驟係關於氧化銅之溶解及除去。第3步驟中,前步驟中所形成之銅表面的氧化銅結晶藉由使用酸性溶液或銅之錯化劑而溶解及除去後,可形成緻密且均勻之凹凸。
作為上述酸性溶液,含有選自無機酸、有機酸之1種以上的酸性溶液為佳。雖無特別限定,例如以含有作為無機酸之硫酸、鹽酸、硝酸的酸性溶液進行處理為佳。第2 步驟中進行除污跡(Desmear)處理時,可進行第3步驟,作為經除污跡處理之藉由過錳酸處理後的中和處理。特別為將氧化銅以選擇性地除去,以含有硫酸之酸性溶液進行處理為佳。上述無機酸之濃度,雖無特別限定,以0.1~100g/L為佳。
作為有機酸之一例,可舉出乳酸或其鹽、羥基丁酸或其鹽、甘油酸或其鹽、酒石酸或其鹽、蘋果酸或其鹽、檸檬酸或其鹽、L-茶胺酸或其鹽、焦麩胺酸或其鹽、吡咯烷-2,4-二羧酸或其鹽、葉酸或其鹽、DL-蘇胺酸或其鹽、L-蘇胺酸或其鹽、L-色胺酸或其鹽、L-苯基丙胺酸或其鹽、喹啉甲酸或其鹽、甲酸或其鹽、乙酸或其鹽、丙酸或其鹽、辛酸或其鹽、乙醇酸或其鹽、n-丁酸或其鹽、異丁酸或其鹽、丙烯酸或其鹽、巴豆酸或其鹽、異巴豆酸或其鹽、草酸或其鹽、丙二酸或其鹽、琥珀酸或其鹽、己二酸或其鹽、馬來酸或其鹽、乙炔二羧酸或其鹽、單氯乙酸或其鹽、三氯乙酸或其鹽、單溴乙酸或其鹽、伸乙二胺四乙酸或其鹽、乙二胺,以含有這些有機酸之酸性溶液進行處理為佳。特別以含有乳酸或其鹽、蘋果酸或其鹽、檸檬酸或其鹽、酒石酸或其鹽之酸性溶液進行處理為佳。上述有機酸之濃度,雖無特別限定,以0.1~100g/L為佳。
又,該溶液的pH顯示酸性即可,雖無特別限定,以pH2以下為佳,更佳為pH1以下。且,含有選自無機酸、有機酸之1種以上的酸性溶液之pH調整,可使用無機酸、有機酸之外,亦可適當地使用氫氧化鈉、氫氧化鉀等水 溶液進行。
又,藉由上述酸性溶液進行處理時的該溶液溫度,雖無特別限定,考慮到使用上之安全性,且將氧化銅之結晶以選擇性地除去時,以10~40℃為佳,以15~35℃為較佳,以20~30℃為特佳。又,藉由酸性溶液之處理時間,考慮到酸性溶液之濃度或液溫等,依據氧化銅之結晶可選擇性地除去而適宜決定。上述酸性溶液可藉由將上述各成分溶解於水而容易地調整。作為上述水,使用離子交換水、純水、超純水等離子性物質或除去雜質之水為佳。
本說明書中,所謂上述銅之錯化劑意指含有與銅配位鍵結之化學種類或化合物的溶液、或含有與銅形成錯體之化學種類或化合物的溶液。例如可藉由含有溴化物、氯化物、氰化合物、氟化物、銨鹽、磷酸鹽、硫氰酸化合物、硫酸鹽、硫代硫酸鹽、腺嘌呤、5’-腺苷三磷酸、2-胺基乙醇、2-胺基乙硫醇、咪唑、乙胺、乙二胺、伸乙二胺四乙酸、兒茶酚、檸檬酸、蘋果酸、乳酸、甘胺醯替甘胺酸、甘胺酸、L-麩胺酸、乙酸、L-半胱胺酸、草酸、三伸乙基四胺、吡啶甲酸、組胺酸、2,2-聯二吡啶、吡啶、1,10-啡啉(1,10-phenanthroline)、L-苯基丙胺酸、o-苯二羧酸、丙二酸等之溶液進行處理。
(第4步驟)
本發明中之第3步驟,進行藉由酸性溶液或含有銅之錯化劑的溶液之處理後,繼續實施欲提高銅表面接著強度 之處理為佳。具體為,作為第4步驟,藉由實施1)於銅表面形成比銅電位更低之金屬的處理、2)使用含有唑化合物之溶液處理銅表面、及3)使用偶合劑處理銅表面等後處理,可提高與絕緣樹脂之接著強度。亦可組合這些處理而進行。其中,進行上述1)處理時,對阻焊劑(Solder Resist)之接著性有提高之傾向。又,進行上述2)之處理時,對增進(buildup)材之接著性有提高之傾向。且實施組合上述1)及上述2)之處理時,可提高對阻焊劑及增進材之雙方接著性。關於此可由後述實施例得到證實。進行組合處理時,進行上述1)、2)、3)之處理中,將上述1)的處理於最初進行為佳,具體為進行上述1)之處理後再進行上述2)或上述3)之處理為較佳。
(1. 於銅表面形成卑金屬之處理)
上述第3步驟後,藉由於銅表面賦予比銅電位更低之卑金屬,銅表面上形成上述卑金屬。但,並非表示銅表面必須完全被覆蓋。於此所謂卑金屬為,具有比銅之電位更低電位之金屬而言。理論上雖未受到限定,但推測藉由進行以上述卑金屬之處理,可抑制銅表面之再氧化,且可提高與絕緣樹脂之接著性。
作為將卑金屬形成銅表面之方法,雖無特別限定,可藉由無電解鍍敷、電鍍、濺鍍、蒸鍍等而形成為佳。較佳為以無電解鍍敷形成,更佳為藉由無電解鍍敷將銅表面以 卑金屬完全被覆為佳。
上述卑金屬,雖無特別限定,可使用選自Cr、Co、Ni、Zn、Sn、Mo、W所成群之金屬、或含有這些金屬之合金為佳。特別以可由無電解鍍敷析出之Sn、Ni、Co為佳,其中以Sn為最佳。且,於銅表面可形成複數卑金屬,此時於最表面形成Sn為佳。
含有無電解鍍敷中可使用之Sn的溶液以含有錫鹽及硫化合物之酸性溶液為佳。作為錫鹽,僅可溶解於酸性溶液者即可,以有機磺酸、氯化物為佳。作為硫化合物以硫脲、有機硫化物等為佳。作為上述酸性溶液,以含有選自無機酸、有機酸之1種以上的酸性溶液為佳。雖無特別限定,例如以含有硫酸、鹽酸、硝酸、酒石酸、甲磺酸、對甲苯磺酸之酸性溶液為佳。其他亦可含有磷化合物。
又,於銅表面上所形成之卑金屬的形成量,雖無特別限定,以考慮到銅表面之Rz下,調節卑金屬之形成量為佳。銅表面之Rz為1~1,000nm以下時,1~500nm之厚度為佳,銅表面之Rz為1~300nm以下時,1~150nm之厚度為佳,銅表面的Rz為1~100nm以下時,1~50nm之厚度為佳,銅表面之Rz為1~50nm以下時,以1~25nm之厚度為佳。卑金屬之形成量若未達下限值時,再氧化之抑制效果會有過小之傾向。卑金屬的形成量若超過上限值時,藉由微細凹凸之定錨效應會降低,與絕緣樹脂之接著強度會有降低之傾向。且,將卑金屬以離散方式形成於銅表面的量為,藉由王水溶解銅表面上之卑金屬後, 將該溶解液以原子吸光光度計進行定量分析而求得。
且,形成上述卑金屬後,藉由進行加熱處理,可進一步提高銅表面與絕緣樹脂之接著性。加熱處理於90℃~200℃之溫度下實施為佳。較佳為110℃~170℃,更佳為130℃~150℃之加熱溫度下進行處理。藉由於90℃以上之溫度下進行加熱,可使藉由加熱處理之接著性提高效果更容易表示。另一方面,藉由將加熱處理之溫度抑制至200℃以下,可防止含有有機材料之基板的劣化。
然而,加熱處理時之溫度,僅對有機材料等之基板材料不會產生劣化等影響之範圍即可,亦可於超過200℃之較高溫度條件下進行處理。加熱處理之時間僅為可得到如期效果,對於材料不會有劣化等影響之範圍即可,並無特別限定。例如,加熱處理時間以20分鐘~120分鐘為佳,40分鐘~90分鐘為較佳。雖無特別限定,本發明之一實施形態中,形成Sn後,以110℃~170℃之溫度下實施20分鐘~120分鐘的加熱處理為佳,以130℃~150℃之溫度下實施40分鐘~90分鐘的加熱處理為較佳。如此加熱處理後,可進行銅表面清淨化之脫脂處理、酸洗處理、或適宜地組合彼等之處理。且,與於銅表面形成卑金屬的處理進行組合,藉由含有唑化合物之溶液進行處理或偶合處理時,亦以於加熱處理後進行為佳。
(2. 藉由含有唑化合物之溶液進行處理)
上述第3步驟後,藉由以含有唑化合物之溶液處理銅 表面,於銅表面形成唑化合物所成之層。依據理論雖無須限制,但藉由進行如此處理,推測抑制銅表面之再氧化,可提高與絕緣樹脂之接著性。使用於含有唑化合物之溶液的唑化合物,其為含有1個以上氮之雜5員環化合物。例如為唑、二唑、三唑、四唑,所謂含有唑化合物之溶液為至少含有1種以上的彼等唑化合物者即可。由提高接著性之觀點來看,特別以二唑為佳。且二唑中亦以吡唑(1,2-二唑)為佳。且,欲提高接著性,含有唑化合物中之氮的雜5員環結構係為重要,對於取代基之有無並無特別限定。
又,特別作為唑化合物使用吡唑進行上述處理時,使用pH為7至12的含有唑化合物之溶液進行處理為佳。且,使用pH8至11之上述溶液的處理為佳,使用pH9至10的上述溶液之處理為最佳。
又,特別作為唑化合物使用咪唑進行上述處理時,使用pH為3至9的含有唑化合物之溶液進行處理為佳。以使用pH4至8的上述溶液進行處理為更佳,以使用pH5至7的上述溶液進行處理為最佳。
又,特別作為唑化合物使用三唑及四唑進行上述處理時,使用pH為0.1至3的含有唑化合物之溶液進行處理為佳。以使用pH0.1至2的上述溶液進行處理為更佳,以使用pH0.1至1的上述溶液進行處理為最佳。
上述含有唑化合物之溶液的pH可適宜地使用氫氧化鈉溶液、氫氧化鉀溶液、鹽酸、硫酸溶液等進行調整。於 調整pH時,可加入緩衝劑。
上述含有唑化合物之溶液中的唑化合物之濃度以0.1~5000ppm的濃度為佳,以0.5~3000ppm為較佳,以1~1000ppm為特佳。藉由含有唑化合物之溶液的處理時間雖無特別限定,以配合唑化合物之種類及濃度而適宜調整為佳。
(3. 偶合處理)
上述第3步驟後藉由使用偶合劑處理銅表面,可提高與絕緣樹脂之接著性。本發明之一實施形態中,上述1)使用含有卑金屬之溶液進行處理後、或2)以含有唑化合物之溶液進行處理後再進行偶合處理為佳。藉由如此進行上述1)及2)雙方,可更有效地提高接著性。
作為使用於偶合處理之偶合劑,例如可舉出矽烷系偶合劑、鋁系偶合劑、鈦系偶合劑、鋯系偶合劑,這些可使用1種或併用2種以上。其中亦以矽烷系偶合劑為佳,作為矽烷系偶合劑,例如以分子中具有環氧基、胺基基、氫硫基、咪唑基、乙烯基、或甲基丙烯基等官能基者為佳。又,上述偶合劑可使用含有此之溶液,使用於該偶合劑溶液之調整的溶劑雖無特別限定,可使用水、醇、酮類等。又,欲促進偶合劑之水解,可添加少量乙酸或鹽酸等酸。又,偶合劑之含有量對於偶合劑溶液全體而言,以0.01質量%~5質量%為佳,以0.1質量%~1.0質量%為較佳。
藉由偶合劑之處理為,於調整成如上述之偶合劑溶液中浸漬成為處理對象之銅的方法,將偶合劑溶液對銅施予噴霧或塗佈之方法等進行。又,以上述矽烷系偶合劑處理之銅,藉由自然乾燥、加熱乾燥、或真空乾燥進行乾燥,但依照所使用之偶合劑種類,可於乾燥前進行水洗或超音波洗淨。
若藉由先前說明之本發明的銅表面處理方法,可於銅表面形成緻密且均勻之凹凸,故可提供於多層印刷配線板、增進印刷配線板等主機板,以及剛性基板及增進基板等半導體晶片載持基板等種種用途上適當之銅。雖無特別限定,將本發明的銅表面處理方法適用於各種配線基板中之銅配線形成步驟時,可提供信賴性高之配線基板。以下對於使用本發明之銅表面處理方法的實施形態舉例說明。
(半導體晶片載持基板)
圖5表示本發明一實施形態之半導體晶片載持基板一例的截面模式圖。圖5為將2層增進層(層間絕緣層)僅於核心基板100單面上形成時的例子。然而,增進層並未僅限定於如圖5所示構成,視必要如圖6所示亦可於核心基板100之兩面形成。
本發明的半導體晶片載持基板如圖5所示,於半導體晶片載持側的絕緣層之核心基板100上,形成含有半導體晶片連接端子(未圖示)及第1層間連接端子101的第1配線106a。核心基板之另一側上,形成含有第2層間連 接端子103之第2配線106b,第1層間連接端子與第2層間連接端子介著核心基板之第1層間連接用IVH(Interstitial Via-Hole,局部層間導通孔)102以電性連接。於核心基板之第2配線側上,形成增進層104,於增進層上形成含有第3層間連接端子之第3配線106c。第2層間連接端子與第3層間連接端子介著第2層間連接用IVH108以電來連接。
增進層為複數形成時,層合同樣結構,於最外層之增進層上,形成與主機板連接之外部連接端子107,且外部連接端子與第3層間連接端子介著第3層間連接用IVH105以電連接。配線之形狀或各連接端子之配置等並無特別限制,於製造載持之半導體晶片或作為目的之半導體封裝上,可適宜設計。又,亦可共用半導體晶片連接端子與第1層間連接端子等。且,最外層之增進層上視必要可設置阻焊劑(Solder Resist)等絕緣被覆109。以下對於半導體晶片載持基板之代表性構成部材及物性進行說明,但並非特別限定者。
(核心基板)
核心基板之材質雖無特別限定,可使用有機基材、陶瓷基材、矽基材、玻璃基材等。考慮到熱膨脹係數或絕緣性時,使用陶瓷、或玻璃為佳。作為玻璃中之非感光性玻璃,可舉出鈉鈣玻璃(成分例:SiO2 65~75wt%、Al2O3 0.5~4wt%、CaO 5~15wt%、MgO 0.5~4wt%、Na2O 10 ~20wt%)、硼矽酸玻璃(成分例:SiO2 65~80wt%、B2O3 5~25wt%、Al2O3 1~5wt%、CaO 5~8wt%、MgO 0.5~2wt%、Na2O 6~14wt%、K2O 1~6wt%)等。又作為感光性玻璃可舉出於Li2O-SiO2系結晶化玻璃含有作為感光劑之金離子及銀離子者。
作為有機基板,可使用於玻璃布上,層合含浸樹脂之材料的基板或樹脂薄膜。作為所使用之樹脂,可使用熱硬化性樹脂、熱可塑性樹脂、或彼等混合樹脂,以熱硬化性之有機絕緣材料為佳。作為熱硬化性樹脂,可使用酚樹脂、尿素樹脂、三聚氰胺樹脂、醇酸樹脂、丙烯酸樹脂、不飽和聚酯樹脂、鄰苯二甲酸二烯丙基酯樹脂、環氧樹脂、聚苯並咪唑樹脂、聚醯胺樹脂、聚醯胺亞胺樹脂、矽樹脂、由環戊二烯合成之樹脂、含有參(2-羥基乙基)三聚異氰酸酯之樹脂、由芳香族腈合成之樹脂、3聚合化芳香族二氰亞胺樹脂、含有三丙烯基三(甲基丙烯酸酯)之樹脂、呋喃樹脂、酮樹脂、二甲苯樹脂、含有縮合多環芳香族之熱硬化性樹脂、苯並環丁烯樹脂等。作為熱可塑性樹脂,可舉出聚亞胺樹脂、聚氧化二甲苯樹脂、聚苯硫醚樹脂、醯胺樹脂、液晶聚合物等。這些樹脂中可添加填充材。作為填充材,可舉出二氧化矽、滑石、氫氧化鋁、硼酸鋁、氮化鋁、氧化鋁等。核心基板之厚度為100~800μm,但由IVH形成性的觀點來看以150~500μm為更佳。
(增進層)
層間絕緣層(增進層)104係由絕緣材料所成,作為絕緣材料,可使用熱硬化性樹脂、熱可塑性樹脂、或彼等混合樹脂。又,增進層係以熱硬化性有機絕緣材料為主成分為佳。作為熱硬化性樹脂,可舉出酚樹脂、尿素樹脂、三聚氰胺樹脂、醇酸樹脂、丙烯酸樹脂、不飽和聚酯樹脂、鄰苯二甲酸二烯丙基酯樹脂、環氧樹脂、聚苯並咪唑樹脂、聚醯胺樹脂、聚醯胺亞胺樹脂、矽樹脂、由環戊二烯合成之樹脂、含有參(2-羥基乙基)三聚異氰酸酯之樹脂、由芳香族腈合成之樹脂、3聚合化芳香族二氰亞胺樹脂、含有三丙烯基三(甲基丙烯酸酯)之樹脂、呋喃樹脂、酮樹脂、二甲苯樹脂、含有縮合多環芳香族之熱硬化性樹脂、苯並環丁烯樹脂等。作為熱可塑性樹脂,可舉出聚亞胺樹脂、聚氧化二甲苯樹脂、聚苯硫醚樹脂、醯胺樹脂、液晶聚合物等。於絕緣材料亦可添加填充材。作為填充材,可舉出二氧化矽、滑石、氫氧化鋁、硼酸鋁、氮化鋁、氧化鋁等。
(熱膨脹係數)
半導體晶片之熱膨脹係數與核心基板之熱膨脹係數相近,且核心基板之熱膨脹係數與增進層之熱膨脹係數相近為佳,但並未限定於此。且,將半導體晶片、核心基板、增進(buildup)層之各熱膨脹係數作為α 1、α 2、α 3(ppm/℃)時,α1≦α2≦α3為佳。具體為核心基板之熱膨脹係數α2以7~13ppm/℃為佳,更佳為9~11ppm/℃。增 進層之熱膨脹係數α3以10~40ppm/℃為佳,更佳為10~20ppm/℃,11~17ppm/℃為特佳。
(楊氏模數)
增進層的楊氏模數為1~5GPa時,對於熱壓之應力可緩和故較佳。增進層中之填充材的添加量可適宜地調整至增進層的熱膨脹係數為10~40ppm/℃,楊氏模數為1~5GPa為佳。
(光阻)
作為本發明所使用的光阻,可舉出蝕刻光阻、鍍敷光阻、阻焊劑(Solder Resist)、覆蓋膜(coverlay)等。蝕刻光阻及鍍敷光阻因配線形成配合目的使用,故於配線形成後經剝離,不會殘留於基板等。阻焊劑(Solder Resist)或覆蓋膜(coverlay)因係以保護外部連接端子或半導體晶片連接端子等以外的配線為目的,故作為絕緣包覆形成於基板表面。這些光阻可使用液狀或薄膜狀,以感光性者為佳。
(半導體晶片載持基板之製造方法)
上述半導體晶片載持基板,可適宜地組合以下說明之方法而製造。製造步驟之順序以不脫離本發明目的之範圍即可,並無特別限定。
(配線形成方法)
作為配線之形成方法,有於核心基板表面或增進(buildup)層上形成金屬箔,將無須金屬箔之部位經蝕刻除去的方法(相減法)、核心基板表面或增進層上之必要部分僅藉由鍍敷形成配線的方法(加成法)、於核心基板表面或增進層上形成薄金屬層(種晶層),其後以電解鍍敷形成必要配線後,將薄金屬層以蝕刻除去之方法(半加成法)。
(藉由相減法之配線形成)
於金屬箔上作為配線之部位上形成蝕刻光阻,可於自蝕刻光阻露出部位以化學蝕刻液進行噴霧,將不要之金屬箔經蝕刻除去後形成配線。例如,作為金屬箔使用銅箔時,蝕刻光阻可使用用於一般配線板的蝕刻光阻材料。例如將光阻墨水經絲網法(silk screening)印刷後形成蝕刻光阻。作為另一方法,將蝕刻光阻用負型感光性乾薄膜層合於銅箔上,於上重疊以配線形狀透過光之光罩,以紫外線進行曝光,將未曝光之部分以顯像液除去形成蝕刻光阻。化學蝕刻液可使用氯化亞銅與鹽酸之溶液、氯化亞鐵溶液、硫酸與過氧化氫之溶液、過硫酸銨溶液等一般使用於配線板之化學蝕刻液。
(藉由加成法之配線形成)
又,配線可為僅於核心基板或增進層上的必要部位進 行鍍敷而形成,可使用藉由一般鍍敷之配線形成技術。例如於核心基板附著無電解鍍敷用觸媒後,於未進行鍍敷之表面部分形成鍍敷光阻,浸漬於無電解鍍敷液中,僅於未覆蓋鍍敷光阻之部位,進行無電解鍍敷而形成配線。
(藉由半加成法之配線形成)
於核心基板表面或增進層上形成使用於半加成法之種晶層的方法為,藉由蒸鍍或鍍敷之方法、與貼合金屬箔之方法。又以同樣方法下,可形成相減法之金屬箔。
(藉由蒸鍍或鍍敷之種晶層的形成)
於核心基板表面或增進層上可藉由蒸鍍或鍍敷形成種晶層。例如作為種晶層,形成藉由濺鍍之基質金屬與薄膜銅層時,使用於形成薄膜銅層之濺鍍裝置,可使用2極濺鍍、3極濺鍍、4極濺鍍、磁控濺鍍、MIRRORTRON濺鍍等。使用於濺鍍之標的則欲確保密著,例如可將Cr、Ni、Co、Pd、Zr、Ni/Cr、Ni/Cu等金屬作為基質金屬使用,施予厚度5~50nm之濺鍍。其後,可將銅作為標的,施予厚度200~500nm之濺鍍而形成種晶層。又,於核心基板表面或增進層上可藉由無電解銅鍍敷形成0.2~3μm厚度之鍍敷銅。
(貼合金屬箔之方法)
於核心基板或增進層具有接著功能時,可藉由將金屬 箔加壓或層合進行貼合而形成種晶層。然而,因直接貼合薄金屬層係為非常困難的事,亦有張貼厚金屬箔後藉由蝕刻等使其薄化之方法、或貼合附有載體之金屬箔後剝離載體層之方法等。例如作為前者有載體銅/鎳/薄膜銅之三層銅箔,可將載體銅以鹼蝕刻液除去,可將鎳以鎳蝕刻液除去。作為後者,可使用將鋁、銅、絕緣材料等作為載體的可剝式銅箔等,可形成厚度5μm以下之種晶層。又,貼合厚度9~18μm之銅箔,藉由蝕刻均勻地薄化至厚度5μm以下,即使形成種晶層亦可。以前述方法所形成之種晶層上,將鍍敷光阻形成為必要圖型,介著種晶層藉由電解銅鍍敷形成配線。其後,剝離鍍敷光阻,最後可將種晶層藉由蝕刻等除去而形成配線。
(配線之形狀)
配線的形狀雖無特別限定,至少載持半導體晶片之側係由半導體晶片連接端子16(打線接合端子等)、該反面上,與主機板以電連接的外部連接端子(載持焊接球等之部位)及聯繫彼等之展開配線、層間連接端子等所構成。又,雖配線之配置亦無特別限定,但如圖7所示(省略內層配線、層間連接端子等),比半導體晶片連接端子16更內側形成外部連接端子19的扇入型(fan-in type)之半導體晶片載持基板、或如圖8所示,於半導體晶片連接端子16之外側形成外部連接端子19的扇出型(fan-out type)之半導體晶片載持基板、或這些組合之形式亦可。 且,圖7及圖8中,13表示半導體封裝區域、14表示黏晶(Die Bond)薄膜接著區域(倒裝晶片型)、15表示半導體晶片載持區域(倒裝晶片型)、17表示黏晶(Die Bond)薄膜接著區域(打線接合型)、18表示半導體晶片載持區域(打線接合型)、20表示展開配線。又,半導體晶片連接端子16之形狀,若可用打線接合連接或倒裝晶片(Flip Chip)連接等即可,並無特別限定。又,扇出、扇入任一形式皆可,可為打線接合連接或倒裝晶片連接等。且視必要,亦可形成未與半導體晶片以電連接之測試(Dummy)圖型21(圖8參照)。測試圖型的形狀或配置亦無特別限定,可於半導體晶片載持區域中均勻地配置者為佳。藉此,以黏晶(Die Bond)接著劑載持半導體晶片時,空隙難以產生,而可提高信賴性。
(通路孔)
多層半導體晶片載持基板因具有複數配線層,故可將各層配線設置可電性連接之通路孔。通路孔為,於核心基板或增進(buildup)層設置連接用孔穴,將該孔穴可由導電膠(conductive paste)或鍍敷等經填充而形成。作為孔穴之加工方法,可舉出衝孔法(Punch)或鑽孔法(Drilled)等機械加工、雷射加工、藉由藥液之化學蝕刻加工、使用電漿之乾蝕刻法等。又,作為增進層之通路孔形成方法,亦有預先於增進層以導電膠或鍍敷等形成導電層,將此導電層加壓於核心基板進行層合之方法等。
(絕緣被覆之形成)
半導體晶片載持基板的外部連接端子側上可形成絕緣被覆。圖型形成僅為清漆狀材料,即可進行印刷,但欲確保更精準,使用感光性阻焊劑(Solder Resist)、覆蓋膜(coverlay)薄膜、薄膜狀光阻為佳。作為材質,可使用環氧系、聚亞胺系、環氧丙烯酸酯系、茀系材料。如此絕緣被覆因有著硬化時之收縮,僅於單面形成時,於基板容易產生較大翹曲。因此視必要,於半導體晶片載持基板兩面上可形成絕緣被覆。且,翹曲因為依據絕緣被覆厚度而變化,故兩面絕緣被覆之厚度,調整成不會產生翹曲為更佳。此時,進行預先測試決定兩面絕緣被覆之厚度為佳。又,作為薄型半導體封裝,以絕緣被覆厚度為50μm以下時為佳,以30μm以下為較佳。
(配線之鍍敷)
於必須電路之部分可依序施予鎳、金鍍敷。且視必要亦可進行鎳、鈀、金鍍敷。這些鍍敷為使用於配線之半導體晶片連接端子、與主機板或其他半導體封裝以電連接時的外部連接端子。該鍍敷可使用無電解鍍敷、或電解鍍敷之任一種。
以下作為本發明一實施形態,舉例說明半導體晶片載持基板之製造方法。圖9表示本發明之半導體晶片載持基板的製造方法之一例圖,(a)~(g)為對應各步驟之模 式截面圖。但,圖所示各步驟順序以不脫離本發明目的之範圍下,並無特別限定。
(步驟a)
步驟(a)為如圖9(a)所示,於核心基板100上製作第1配線106a的步驟。第1配線106a之形成中,例如於單面形成銅層的核心基板之銅層上,進行脫脂處理後,進行鹽酸或硫酸洗淨。其次,將含有選自比銅電位更高的貴金屬之金、銀、鉑、鈀、銠、錸、釕、鋨及銥的金屬、或含有彼等金屬之合金以離散方式形成,藉由含浸於含有氧化劑之鹼性水溶液而進行氧化處理。其後,再藉由酸性溶液或含有銅之錯化劑的溶液進行處理。其後,進一步進行偶合處理及藉由含有唑化合物之溶液的處理中至少1種。或以含有比銅電位更低之卑金屬的溶液進行處理,亦可再進行偶合處理及藉由含有唑化合物之溶液的處理中至少1種。進行處理至任一配線表面的Rz為1nm以上且1,000nm以下。其後,於經處理之銅層上,以第1配線形狀形成蝕刻光阻,可藉由氯化銅或氯化鐵、硫酸-過氧化氫及硝酸-過氧化氫等蝕刻液蝕刻銅層後,除去蝕刻光阻後製作。於核心基板100上形成銅層時,藉由濺鍍、蒸鍍、鍍敷等形成銅薄膜後,進行銅電鍍至所望厚度為止。且第1配線106a為含有第1層間連接端子101及半導體晶片連接端子(與半導體晶片進行電連接之部分),作為微細配線之形成方法亦可使用半加成法。
(步驟b)
步驟(b)為如圖9(b)所示,其為形成欲連接上述第1層間連接端子101、與後述第2配線之第1層間連接用IVH102(通路孔)的步驟。成為通路孔孔穴中,核心基板100為非感光性基材時,可將CO2雷射、YAG雷射、準分子雷射等雷射光照射於成為通路孔之部位而形成。由生產性及孔穴品質之觀點來看,使用CO2雷射為佳,IVH徑未達30μm時,可使用集中雷射光之YAG雷射。且,作為非感光性基材,可舉出前述非感光性玻璃等,但並未限定於此。又,核心基板100為感光性基材時,罩住成為通路孔部位以外之區域,照射紫外光後,藉由熱處理與蝕刻形成作為通路孔之孔穴。且,作為感光性基材,可舉出前述感光性玻璃等,但並未限定於此。又,核心基板100為可藉由有機溶劑等藥液進行化學蝕刻加工之基材時,可藉由化學蝕刻而形成作為通路孔之孔穴。形成如上述成為通路孔之孔穴後,欲使層間進行電連接,視必要進行除污跡處理後,將該孔穴藉由導電性之膠漿或鍍敷等進行導電化成為通路孔。
(步驟c)
步驟(c)為如圖9(c)所示,其為形成核心基板100之第1配線106a與反面上第2配線106b之步驟。第2配線106b為核心基板100的第1配線與反面上可形成 與上述步驟(a)中之相同第1配線。作為銅層之形成方法,與步驟(a)同樣地,可藉由濺鍍、蒸鍍、鍍敷等形成銅薄膜後,進行銅電鍍至所望厚度。且,第2配線106b含有第2層間連接端子103,作為微細配線之形成方法可使用半加成法。
(步驟d)
步驟(d)為如圖9(d)所示,於形成上述第2配線106b之面上,形成增進層(層間絕緣層)104之步驟。其中,首先將第2配線106b表面進行脫脂處理,再進行鹽酸或硫酸洗淨為佳。其次,將選自比銅電位更高的貴金屬,例如、金、銀、鉑、鈀、銠、錸、釕、鋨、銥的金屬或含有彼等金屬之合金以離散方式形成於銅配線表面(第2配線106b上),藉由浸漬於含有氧化劑之鹼性溶液中進行氧化處理,其後再藉由酸性溶液或含有銅的錯化劑之溶液中進行處理。其後再進行偶合處理及藉由含有唑化合物之溶液之處理中至少1種。或以含有比銅電位更低之金屬的溶液進行處理,可再進行偶合處理及藉由含有唑化合物之溶液的處理中至少1種,使銅配線表面之粗糙度Rz為1nm以上且1,000nm以下。
其次,於核心基板100表面及第2配線106b表面上,形成增進層104。作為增進層104之絕緣材料,如上述可使用熱硬化性樹脂、熱可塑性樹脂、或彼等混合樹脂,但以熱硬化性材料為主成分者為佳。增進層104之形成於 絕緣材料為清漆狀時,可藉由印刷或旋轉塗佈等進行,絕緣材料為薄膜狀時可藉由層合或加壓等方式進行。又,藉由層合進行時,與加壓同樣地,可使用鏡板進行上下夾持。絕緣材料為含有熱硬化性材料時,再進行加熱硬化為佳。
(步驟e)
步驟(e)為如圖9(e)所示,其為於上述增進層104形成第2層間連接用之IVH(通路孔)108的步驟,作為該形成手段可進行與上述步驟(b)中之第1層間連接用IVH102的相同步驟。
(步驟f)
步驟(f)為如圖9(f)所示,其為於形成上述第2的IVH108之增進層上形成第3配線106c之步驟。第3配線106c可與上述(步驟a)中之第1配線106a的相同方式形成。作為形成為L/S=15μm/15μm以下之微細配線的製程,以上述半加成法為佳。又,於增進層104上藉由蒸鍍或鍍敷的方法或貼合金屬箔之方法等方法下形成前述種晶層為佳。此時,於該種晶層上將鍍敷光阻形成必要圖型,介著種晶層,藉由電解銅鍍敷形成配線後,剝離鍍敷光阻,最後蝕刻種晶層等而除去,而可形成微細配線。且,重複步驟(d)至步驟(f)時,可製作出2層以上的圖9(g)所示增進層104。此時,最外面的增進層上所形 成之層間連接端子成為外部連接端子107。
(步驟g)
步驟(g)為如圖9(g)所示,形成保護外部連接端子107以外之配線等的絕緣被覆109之步驟。作為絕緣被覆材,使用阻焊劑(Solder Resist),可使用熱硬化型或紫外線硬化型者,但以可使光阻形狀之精度提高的紫外線硬化型者為佳。首先將外部連接端子107及此以外之配線等進行脫脂處理後,進行鹽酸或硫酸洗淨。其次,將選自比銅電位更高的貴金屬的金、銀、鉑、鈀、銠、錸、釕、鋨及銥之金屬、或含有彼等金屬的合金以離散方式形成,浸漬於含有氧化劑之鹼性水溶液中進行氧化處理。其後,再藉由酸性溶液或含有銅之錯化劑的溶液進行處理。其後再進行偶合處理及藉由含有唑化合物之溶液的處理至少1種。或以含有比銅電位更低之金屬的溶液進行處理,再進行偶合處理及藉由含有唑化合物之溶液的處理至少1種。任何處理皆進行至配線表面的Rz成為1nm以上且1,000nm以下。其後,於外部連接端子107以外的部分形成阻焊劑,使外部連接端子107露出。外部連接端子為介著第3層間連接用IVH105而與第3配線電連接。
作為本發明之一實施形態,依據圖9所示對於半導體晶片載持基板之製造方法一例作說明,但半導體晶片載持基板之形狀並無特別限定。本發明的一實施形態中,如圖10所示的框架形狀為佳。將半導體晶片載持基板22的形 狀成為框架形狀時,可有效地進行半導體封裝的組裝。以下對於框架形狀之半導體晶片載持基板的製造作詳細說明。
如圖10所示,最初將半導體封裝區域13(成為1個半導體封裝之部分)於行及列上以各複數個等間隔配置成格子狀而形成方塊23。且,將如此方塊形成為複數個行及列。圖10中,雖僅記載2個方塊,但視必要可將方塊配置為格子狀。其中,半導體封裝區域間之空間部寬度以50~500μm為佳,以100~300μm為較佳。且,與其後切斷半導體封裝時所使用的切割器的葉片寬相同者為最佳。
如此配置半導體封裝區域下,可有效利用半導體晶片載持基板。又,於半導體晶片載持基板之端部上,形成決定位置之標識11等為佳,藉由貫通孔穴之針孔為較佳。針孔之形狀或配置可配合形成方法或半導體封裝之組成裝置而選擇即可。
且,於上述半導體封裝區域間之空間部或上述方塊外側上形成補強圖型24者為佳。補強圖型可與另外製作的半導體晶片載持基板進行貼合,與於半導體封裝區域所形成之配線同時形成之金屬圖型者為佳。且,於該表面上,施予與配線之同樣的鎳、金等鍍敷、或施予絕緣被覆為較佳。補強圖型為如此金屬時,可作為電解鍍敷時的電鍍條而利用。又,於方塊外側上,配合以切割器進行切斷時的切斷位置形成標識25為佳。如此可製造框架形狀半導體 晶片載持基板。
(半導體封裝)
圖11表示本發明之倒裝晶片型半導體封裝的一例模式截面圖。如圖11所示,本發明的半導體封裝為,於先前說明之本發明半導體晶片載持基板上,進一步載持半導體晶片111。半導體晶片與半導體晶片連接端子為使用連接凸塊112連接倒裝晶片(Flip Chip)而被電連接。且,這些半導體封裝如圖示,將半導體晶片與半導體晶片載持基板之間以底膠填充材113封止者為佳。底膠填充材之熱膨脹係數與半導體晶片111及核心基板100的熱膨脹係數相近為佳,但並未限定於此。更佳為(半導體晶片之熱膨脹係數)≦(底膠填充材之熱膨脹係數)≦(核心基板之熱膨脹係數)。且,半導體晶片之載持上可使用異方導電性薄膜(ACF)或不含導電性粒子的接著薄膜(NCF)進行。此時,因不必以底膠填充材進行封止故較佳。且,載持半導體晶片時,若併用超音波,電連接可於低溫且於短時間下進行,故特佳。
圖12表示本發明的打線接合型半導體封裝一例模式截面圖。半導體晶片之載持中,雖可使用一般黏晶(Die Bond)膠漿,但以使用黏晶(Die Bond)薄膜117為較佳。半導體晶片與半導體晶片連接端子之電連接可使用金線圈115進行打線接合。半導體晶片之封止可於轉移半導體用封止樹脂116而進行。此時,封止區域僅封止必要部分 ,例如僅封止半導體晶片之表面即可。然而,如圖12所示,封止半導體封裝區域全體為較佳。此為將半導體封裝區域於行及列上進行複數個配列的半導體晶片載持基板中,同時以切割器切斷基板與封止樹脂116時特別有效的方法。
又,欲進行與主機板之電連接,於外部連接端子107,例如可載持焊接球114。焊接球中可使用共晶焊料或無Pb焊料。作為將焊接球固著於外部連接端子107之方法,例如可使用N2迴焊裝置等,但未限定於此等。製造於上述半導體晶片載持基板上載持複數半導體晶片所成之複數半導體封裝時,最後使用切割器等對各半導體封裝進行切斷。
[實施例]
以下對於本發明依據實施例進行詳細說明,但本發明並未限定於此。
(實施例1)
製造出適用於本發明之銅表面處理方法的半導體封裝,評估該半導體封裝之信賴性。以下,參照如圖9所示各步驟圖下,說明半導體封裝之評估用樣品的製作方法。
(步驟a)
作為核心基板100,準備0.4mm厚之鈉玻璃基板(熱膨脹係數11ppm/℃),於單面藉由濺鍍形成200nm之銅薄膜後,以銅電鍍至10μm之厚度。且,濺鍍係使用日本真空技術股份有限公司製裝置型號MLH-6315,以以下所示條件1下進行。
條件1
電流:3.5A
電壓:500V
氬氣流量:35SCCM(0.059Pa‧m3/s)
壓力:5×10-3Torr(6.6×10-1Pa)
成膜速度:5nm/秒
其後,於成為第1配線106a之部分上形成蝕刻光阻,使用氯化亞鐵蝕刻液進行蝕刻,除去蝕刻光阻後,形成第1配線106a(含有第1層間連接端子101及半導體晶片連接端子)。
(步驟b)
由形成第1配線106a之玻璃基板上的第1配線106a的相反面開始,到達第1層間連接端子101為止,以雷射形成孔穴徑50μm的IVH之孔穴。雷射使用YAG雷射LAVIA-UV2000(住友重機械工業股份有限公司製,商品名),周波數4kHz、射擊數50、遮罩徑0.4mm之條件下 形成成為IVH之孔穴。繼續,進行孔穴內之除污跡處理。其後,於該孔穴填充導電膠MP-200V(日立化成工業股份有限公司製,商品名),再於160℃30分鐘下進行硬化,與玻璃基板上之第1層間連接端子101進行電連接,形成第1層間連接用IVH102(通路孔)。
(步驟c)
欲與以(步驟b)所形成之第1層間連接用IVH102(第1通路孔)進行電連接,於與玻璃基板之第1配線106a為相反的面上,進行濺鍍而形成200nm之銅薄膜後,以銅電鍍進行至10μm之厚度。濺鍍為進行與(步驟a)之相同者。其後,與(步驟a)同樣地,形成第2配線106b之形狀的蝕刻光阻,使用氯化亞鐵蝕刻液進行蝕刻,藉由除去蝕刻光阻,形成第2配線106b(含有第2層間連接端子103)。
(步驟d)
(步驟d-1)
將(步驟c)所形成之第2配線106b側的配線表面,於調整為200ml/L之酸性脫脂液Z-200(World metal公司製,商品名)中,以液溫50℃下進行2分鐘浸漬後,於液溫50℃之水中藉由2分鐘浸漬以溫水清洗,再進行1分鐘水洗。其次,於3.6N之硫酸水溶液進行1分鐘浸漬,再進行1分鐘水洗。
(步驟d-2)
將經由上述前處理步驟之第2配線106b,於SA-100(日立化成工業股份有限公司,製品名)中,以30℃下進行3分鐘浸漬,施予比銅電位更高之貴金屬的鈀鍍敷1.0μmol/dm2,經1分鐘水洗後,再於含有磷酸三鈉10g/L及氫氧化鉀25g/L之鹼性溶液添加亞氯酸鈉15g/L的氧化處理液中,於50℃下進行3分鐘浸漬後,於第2配線106b表面形成0.07mg/cm2之氧化銅結晶。其後,進行1分鐘水洗後,於硫酸20g/L之酸性溶液中於25℃下進行30秒浸漬後,選擇性除去所形成之氧化銅結晶,於銅表面形成微細凹凸。其後,進行5分鐘水洗後於85℃進行30分鐘乾燥。
(步驟d-3)
其次,於第2配線106b側之面上,如以下形成層間絕緣層(增進層)104。即,藉由將增進材AS-ZII(日立化成工業股份有限公司,製品名)進行真空層合,於抽真空時間30秒、加壓40秒、0.5MPa之條件下,於第2配線106b側的面上層合增進層,形成厚度45μm之樹脂層後,藉由以烤箱乾燥機於180℃下進行90分鐘保存而熱硬化,形成增進層。
(步驟e)
由上述(步驟d-3)所形成之增進(buildup)層104表面到達第2層間連接用端子103為止,以雷射形成孔穴徑50μm為IVH的孔穴。雷射使用YAG雷射LAVIA-UV2000(住友重機械工業股份有限公司製,商品名),周波數4kHz、射擊數20、遮罩徑0.4mm的條件下,進行成為IVH之孔穴的形成。其後,進行除污跡處理。作為除污跡處理方法,於膨潤液CircupositTM Hole Prep4125(Rohm and Haas電子材料股份有限公司,製品名)以80℃下進行3分鐘浸漬後,再進行3分鐘水洗。其後,於除污跡液Circuposit MLBPromoter 213(Rohm and Haas電子材料股份有限公司,製品名)以80℃下進行5分鐘浸漬後,進行3分鐘水洗。其次,於還原液Circuposit MLB216-4(Rohm and Haas電子材料股份有限公司,製品名),以40℃下進行3分鐘浸漬後,進行3分鐘水洗,於85℃下進行30分鐘乾燥。
(步驟f)
欲於上述(步驟d-3)所形成之增進層104上,形成第3配線106c及第2的IVH108,藉由於增進層104上進行濺鍍,形成厚度20nm之Ni層(基質金屬),再於該Ni層上形成厚度200nm之薄膜銅層後形成種晶層。濺鍍為使用日本真空技術股份有限公司製MLH-6315,以以下所示條件2進行。
條件2
(Ni層)
電流:5.0A
電流:350V
電壓氬氣流量:35SCCM(0.059Pa‧m3/s)
壓力:5×10-3Torr(6.6×10-1Pa)
成膜速度:0.3nm/秒
(薄膜銅層)
電流:3.5A
電壓:500V
氬氣流量:35SCCM(0.059Pa‧m3/s)
壓力:5×10-3Torr(6.6×10-1Pa)
成膜速度:5nm/秒
其次,於種晶層上(薄膜銅層上)以旋轉塗佈法塗佈鍍敷光阻PMER P-LA900PM(東京應化工業股份有限公司製,商品名),形成膜厚10μm之鍍敷光阻層。繼續,將鍍敷光阻層於1000mJ/cm2之條件下進行曝光後,於PMER顯像液P-7G進行23℃之6分鐘浸漬,形成L/S=10μm/10μm之光阻圖型。其後,使用硫酸銅鍍敷液進行銅電鍍,形成厚度約5μm之第3配線106c。鍍敷光阻的剝離為使用甲基乙基酮於室溫(25℃)下進行1分鐘浸漬。又,種晶層之快速蝕刻中,使用CPE-700(三菱瓦斯化學 股份有限公司製,商品名)的5倍稀釋液,於30℃下進行30秒浸漬搖動後,將此以蝕刻除去,形成配線圖型。
(步驟g)
將上述(步驟d)~(步驟f)再次重複,進一步形成一層含有增進層及外部連接端子107的最外層之配線。最後形成阻焊劑(Solder Resist)109,其後於外部連接端子107及半導體晶片連接端子施予金鍍敷處理,製作出圖5(1封裝分之截面圖)、圖7(1封裝分之平面圖)、及圖10(半導體晶片載持基板全體圖)所示之扇入型(fan-in type)BGA用半導體晶片載持基板。
(步驟h)
於藉由上述(步驟a)~(步驟g)所製作之半導體晶片載持基板的半導體晶片載持區域中,將形成連接凸塊112之半導體晶片111,使用倒裝晶片接合器外加超音波下,載持期望數目(參照圖10)。且,於半導體晶片載持基板與半導體晶片之隙間,由半導體晶片端部注入底膠填充材113,使用烤箱進行於80℃下之1小時的1次硬化及於150℃下的4小時之2次硬化。其次,於外部連接端子107上,將直徑0.45mm的鉛‧錫共晶焊接球114,使用N2迴流裝置進行熔著。最後以裝上寬度200μm之葉片的切割器來切割半導體晶片載持基板,製造出如圖11所示半導體封裝。
(實施例2)
(步驟d-2)中,於第2配線106b表面上,於硫酸20g/L之酸性溶液,進行於25℃下之30秒浸漬後,選擇性地除去所形成之氧化銅的結晶,於銅表面形成凹凸後,於形成(步驟d-3)中之增進層104前,進行將該第2配線106b表面進行1分鐘水洗,於γ-胺基丙基三乙氧基矽烷0.5質量%水溶液,進行30℃之1分鐘浸漬,再進行1分鐘水洗後,於85℃下進行30分鐘乾燥的偶合處理步驟以外,與實施例1同樣地製造扇入型(fan-in type)BGA用半導體晶片載持基板及半導體封裝。
(實施例3)
(步驟d-2)中對於第2配線106b表面,於硫酸20g/L的酸性溶液中進行25℃下的30秒浸漬後,將所形成之氧化銅結晶經選擇性地除去,於銅表面形成凹凸後,於形成(步驟d-3)中之增進層104前,將該第2配線106b表面進行1分鐘水洗,以硫酸溶液調整至pH6.5的2-甲基咪唑0.5質量%水溶液中,以30℃進行1分鐘浸漬,再進行1分鐘水洗,以85℃進行30分鐘乾燥的唑處理步驟以外,與實施例1同樣地製造出扇入型(fan-in type)BGA用半導體晶片載持基板及半導體封裝。
(實施例4)
(步驟d-2)中對於第2配線106b表面,於硫酸20g/L的酸性溶液中,進行25℃下的30秒浸漬後,將所形成之氧化銅結晶經選擇性地除去,於銅表面形成凹凸後,於形成(步驟d-3)中之增進層104前,將該第2配線106b表面進行1分鐘水洗,以氫氧化鈉溶液調整至pH9.5之3,5-二甲基吡唑0.5質量%水溶液中,以30℃進行1分鐘浸漬,再進行1分鐘水洗,以85℃進行30分鐘乾燥的唑處理步驟以外,與實施例1同樣地製造出扇入型(fan-in type)BGA用半導體晶片載持基板及半導體封裝。
(實施例5)
(步驟d-2)中對於第2配線106b表面,於硫酸20g/L的酸性溶液中,進行25℃下的30秒浸漬後,將所形成之氧化銅結晶經選擇性地除去,於銅表面形成凹凸後,於形成(步驟d-3)中之增進層104前,將該第2配線106b表面進行1分鐘水洗,於含有氯化亞錫3g/L、硫脲25g/L、酒石酸25g/L之無電解錫鍍敷液中以30℃進行15秒浸漬,再進行1分鐘水洗,進行85℃下之30分鐘乾燥的比銅電位更低的卑金屬形成處理步驟以外,與實施例1同樣地製造出扇入型(fan-in type)BGA用半導體晶片載持基板及半導體封裝。
(實施例6)
(步驟d-2)中對於第2配線106b表面,於硫酸 20g/L的酸性溶液中進行25℃下的30秒浸漬後,將所形成之氧化銅結晶經選擇性地除去,於銅表面形成凹凸後,於形成(步驟d-3)中之增進層104前,將該第2配線106b表面進行1分鐘水洗,於硫酸鎳‧6水和物0.2g/L、檸檬酸鈉3g/L、硼酸3g/L、次磷酸鈉10g/L、pH9之無電解鎳鍍敷液中,於50℃下進行120秒浸漬後,進行1分鐘水洗,於含有氯化亞錫3g/L、硫脲25g/L、酒石酸25g/L之無電解錫鍍敷液中30℃下進行15秒浸漬,再進行1分鐘水洗,進行85℃下之30分鐘乾燥的比銅電位更低的卑金屬形成處理步驟以外,與實施例1同樣地製造出扇入型(fan-in type)BGA用半導體晶片載持基板及半導體封裝。
(實施例7)
(步驟d-2)中對於第2配線106b表面,於硫酸20g/L的酸性溶液中進行25℃下的30秒浸漬後,將所形成之氧化銅結晶經選擇性地除去,於銅表面形成凹凸後,於形成(步驟d-3)中之增進層104前,將該第2配線106b表面進行1分鐘水洗,於硫酸鈷‧7水和物0.2g/L、檸檬酸鈉3g/L、硼酸3g/L、次磷酸鈉10g/L、pH8的無電解鈷鍍敷液中50℃下進行120秒浸漬後,進行1分鐘水洗,於含有氯化亞錫3g/L、硫脲25g/L、酒石酸25g/L之無電解錫鍍敷液中30℃下進行15秒浸漬,再進行1分鐘水洗,進行85℃下之30分鐘乾燥的比銅電位更低的卑金屬 形成處理步驟以外,與實施例1同樣地製造出扇入型(fan-in type)BGA用半導體晶片載持基板及半導體封裝。
(實施例8)
(步驟d-2)中對於第2配線106b表面,於硫酸20g/L的酸性溶液中,進行25℃下的30秒浸漬後,將所形成之氧化銅結晶經選擇性地除去,於銅表面形成凹凸後,於形成(步驟d-3)中之增進層104前,將該第2配線106b表面進行1分鐘水洗,含有氯化亞錫3g/L、硫脲25g/L、酒石酸25g/L之無電解錫鍍敷液中30℃下進行15秒浸漬,進一步進行1分鐘水洗之比銅電位更低之卑金屬形成處理步驟後,再於γ-胺基丙基三乙氧基矽烷0.5質量%水溶液中,30℃下進行3分鐘浸漬,再進行1分鐘水洗,進行於85℃下的30分鐘乾燥的偶合處理步驟以外,與實施例1同樣地製造出扇入型(fan-in type)BGA用半導體晶片載持基板及半導體封裝。
(實施例9)
(步驟d-2)中對於第2配線106b表面,於硫酸20g/L的酸性溶液中,進行25℃下的30秒浸漬後,將所形成之氧化銅結晶經選擇性地除去,於銅表面形成凹凸後,於形成(步驟d-3)中之增進層104前,將該第2配線106b表面進行1分鐘水洗,於含有氯化亞錫3g/L、硫脲25g/L、酒石酸25g/L之無電解錫鍍敷液中,30℃下進行 15秒浸漬,進一步進行1分鐘水洗之比銅電位更低之卑金屬形成處理步驟後,再於以氫氧化鈉溶液調整至pH9.5之3,5-二甲基吡唑0.5質量%水溶液中,以30℃進行1分鐘浸漬,再進行1分鐘水洗,以85℃進行30分鐘乾燥的唑處理步驟以外,與實施例1同樣地製造出扇入型(fan-in type)BGA用半導體晶片載持基板及半導體封裝。
(實施例10)
(步驟d-2)中對於第2配線106b表面,於硫酸20g/L的酸性溶液中,進行25℃下的30秒浸漬後,將所形成之氧化銅結晶經選擇性地除去,於銅表面形成凹凸後,於形成(步驟d-3)中之增進層104前,將該第2配線106b表面進行1分鐘水洗,於含有氯化亞錫3g/L、硫脲25g/L、酒石酸25g/L之無電解錫鍍敷液中,30℃下進行15秒浸漬,再進行1分鐘水洗,於85℃中進行30分鐘乾燥,再進行150℃下60分鐘加熱處理的比銅電位更低之卑金屬形成處理步驟以外,與實施例1同樣地製造出扇入型(fan-in type)BGA用半導體晶片載持基板及半導體封裝。
(比較例1)
進行(步驟d)的(步驟d-1)中之前處理後,未進行(步驟d-2)中之鈀置換電鍍下,於第2配線106b表面形成凹凸以外,與實施例1同樣地製造出扇入型(fan- in type)BGA用半導體晶片載持基板及半導體封裝。
(比較例2)
進行(步驟d)的(步驟d-1)中之前處理後,未進行(步驟d-2)中之鈀置換電鍍下,將第2配線106b表面於氧化處理液進行85℃之3分鐘浸漬,於該配線106b表面形成0.50mg/cm2的氧化銅結晶。此後進行1分鐘水洗後,藉由於硫酸20g/L之酸性溶液中進行25℃下30秒浸漬,將所形成之氧化銅結晶以選擇性除去形成凹凸。此後進行5分鐘水洗,進行85℃之30分鐘乾燥的步驟以外,與實施例1同樣地製造出扇入型(fan-in type)BGA用半導體晶片載持基板及半導體封裝。
(比較例3)
進行(步驟d)的(步驟d-1)中之前處理後,未進行(步驟d-2)中之鈀置換鍍敷下,將第2配線106b表面於氧化處理液進行85℃之3分鐘浸漬,於該配線106b表面形成0.50mg/cm2的氧化銅結晶。此後進行5分鐘水洗,於還原處理液HIST-100D(日立化成工業股份有限公司製,商品名)中進行40℃之3分鐘浸漬,再進行10分鐘水洗,進行85℃下之30分鐘乾燥的還原處理步驟以外,與實施例1同樣地製造出扇入型(fan-in type)BGA用半導體晶片載持基板及半導體封裝。
(比較例4)
進行(步驟d)的(步驟d-1)中之前處理後,不進行(步驟d-2)中藉由鈀置換鍍敷、氧化處理、酸性溶液之處理,將第2配線106b表面以微蝕刻劑之Mech-Etch Bond CZ8100(Mech股份有限公司製,商品名)進行40℃之1分30秒浸漬,水洗後,常溫下於3.6N之硫酸水溶液中進行60秒浸漬,再進行水洗1分鐘,以85℃進行30分鐘乾燥以外,與實施例1同樣地製造出扇入型(fan-in type)BGA用半導體晶片載持基板及半導體封裝。
(比較例5)
進行(步驟d)的(步驟d-1)中之前處理後,未進行(步驟d-2)之步驟。即,未進行凹凸形成處理。除此以外,與實施例1同樣地製造出扇入型(fan-in type)BGA用半導體晶片載持基板及半導體封裝。
(比較例6)
進行(步驟d)的(步驟d-1)中之前處理後,以(步驟d-2)之步驟下,於含有氯化亞錫3g/L、硫脲25g/L、酒石酸25g/L之無電解錫鍍敷液中30℃下進行15秒浸漬,再進行1分鐘水洗,進行於85℃之30分鐘乾燥的比銅電位更低之卑金屬形成處理步驟。除此以外,與實施例1同樣地製造出扇入型(fan-in type)BGA用半導體晶片載持基板及半導體封裝。
(比較例7)
進行(步驟d)的(步驟d-1)中之前處理後,以(步驟d-2)之步驟下,於含有氯化亞錫3g/L、硫脲25g/L、酒石酸25g/L之無電解錫鍍敷液中30℃下進行15秒浸漬,再進行1分鐘水洗,進行以85℃之30分鐘乾燥的比銅電位更低之卑金屬形成處理步驟、與其後進一步於γ-胺基丙基三乙氧基矽烷0.5質量%水溶液中30℃下進行3分鐘浸漬,再進行1分鐘水洗,進行以85℃之30分鐘乾燥的偶合處理步驟。除此以外,與實施例1同樣地製造出扇入型(fan-in type)BGA用半導體晶片載持基板及半導體封裝。
(比較例8)
進行(步驟d)的(步驟d-1)中之前處理後,以(步驟d-2)之步驟下,於含有氯化亞錫3g/L、硫脲25g/L、酒石酸25g/L之無電解錫鍍敷液中30℃下進行15秒浸漬,再進行1分鐘水洗,以85℃進行30分鐘乾燥的比銅電位更低之卑金屬形成處理步驟,與此後進一步進行於3,5-二甲基吡唑0.5質量%水溶液中30℃下進行3分鐘浸漬,再進行1分鐘水洗,進行以85℃之30分鐘乾燥的唑處理步驟。除此以外,與實施例1同樣地製造出扇入型(fan-in type)BGA用半導體晶片載持基板及半導體封裝。
(比較例9)
進行(步驟d)的(步驟d-1)中之前處理後,以(步驟d-2)之步驟下,於γ-胺基丙基三乙氧基矽烷0.5質量%水溶液中30℃下進行3分鐘浸漬,再進行1分鐘水洗,進行以85℃之30分鐘乾燥的偶合處理步驟。除此以外,與實施例1同樣地製造出扇入型(fan-in type)BGA用半導體晶片載持基板及半導體封裝。
(比較例10)
進行(步驟d)的(步驟d-1)中之前處理後,以(步驟d-2)之步驟下,於以氫氧化鈉溶液調整至pH9.5的3,5-二甲基吡唑0.5質量%水溶液中,30℃下進行3分鐘浸漬,再進行1分鐘水洗,進行以85℃之30分鐘乾燥的唑處理步驟。除此以外,與實施例1同樣地製造出扇入型(fan-in type)BGA用半導體晶片載持基板及半導體封裝。
(比較例11)
進行(步驟d)的(步驟d-1)中之前處理後,不進行(步驟d-2)中藉由鈀置換鍍敷、氧化處理、酸性溶液之處理,將第2配線106b表面以微蝕刻劑之Mech-Etch Bond CZ8100(Mech股份有限公司製,商品名)進行40℃之1分30秒浸漬,水洗後,50℃中於50g/L的氫氧化鈉溶液中進行60秒浸漬,再進行水洗1分鐘,此後常溫 下於3.6N之硫酸水溶液中進行60秒浸漬,再進行水洗1分鐘,此後於含有氯化第一錫3g/L、硫脲25g/L、酒石酸25g/L之無電解錫鍍敷液中30℃下進行15秒浸漬,再進行1分鐘水洗,進行以85℃之30分鐘乾燥的比銅電位更低之卑金屬形成處理步驟。除此以外,與實施例1同樣地製造出扇入型(fan-in type)BGA用半導體晶片載持基板及半導體封裝。
(比較例12)
進行(步驟d)的(步驟d-1)中之前處理後,不進行(步驟d-2)中藉由鈀置換鍍敷、氧化處理、酸性溶液之處理,將第2配線106b表面以微蝕刻劑之Mech-Etch Bond CZ8100(Mech股份有限公司製,商品名)進行40℃之1分30秒浸漬,水洗後,50℃中於50g/L的氫氧化鈉溶液中進行60秒浸漬,再進行水洗1分鐘,常溫下於3.6N之硫酸水溶液中進行60秒浸漬,再進行水洗1分鐘,此後於含有氯化亞錫3g/L、硫脲25g/L、酒石酸25g/L之無電解錫鍍敷液中30℃下進行15秒浸漬,再進行1分鐘水洗,以85℃進行30分鐘乾燥的比銅電位更低之卑金屬形成處理步驟、與此後於γ-胺基丙基三乙氧基矽烷0.5質量%水溶液中30℃下進行3分鐘浸漬,再進行1分鐘水洗,進行以85℃之30分鐘乾燥的偶合處理步驟。除此以外,與實施例1同樣地製造出扇入型(fan-in type)BGA用半導體晶片載持基板及半導體封裝。
(比較例13)
進行(步驟d)的(步驟d-1)中之前處理後,不進行(步驟d-2)中藉由取代鈀鍍敷、氧化處理、酸性溶液之處理,將第2配線106b表面以微蝕刻劑之Mech-Etch Bond CZ8100(Mech股份有限公司製,商品名)進行40℃之1分30秒浸漬,水洗後,50℃中於50g/L的氫氧化鈉溶液中進行60秒浸漬,再進行水洗1分鐘,常溫下於3.6N之硫酸水溶液中進行60秒浸漬,再進行水洗1分鐘,此後於含有氯化亞錫3g/L、硫脲25g/L、酒石酸25g/L之無電解錫鍍敷液中30℃下進行15秒浸漬,再進行1分鐘水洗,進行以85℃進行30分鐘乾燥之比銅電位更低的卑金屬形成處理步驟、與此後再於3,5-二甲基吡唑0.5質量%水溶液中30℃下進行3分鐘浸漬,再進行1分鐘水洗,進行以85℃之30分鐘乾燥的唑處理步驟。除此以外,與實施例1同樣地製造出扇入型(fan-in type)BGA用半導體晶片載持基板及半導體封裝。
(比較例14)
進行(步驟d)的(步驟d-1)中之前處理後,以(步驟d-2)之步驟下,於含有氯化第一錫3g/L、硫脲25g/L、酒石酸25g/L之無電解錫鍍敷液中30℃下進行15秒浸漬,再進行1分鐘水洗,以85℃進行30分鐘乾燥,再於150℃下僅進行60分鐘加熱處理之比銅電位更低的卑 金屬形成處理步驟。除此以外,與實施例1同樣地製造出扇入型(fan-in type)BGA用半導體晶片載持基板及半導體封裝。
(比較例15)
進行(步驟d)的(步驟d-1)中之前處理後,(步驟d-2)中,將第2配線106b於鈀置換鍍敷液SA-100(日立化成工業股份有限公司,製品名)進行30℃之3分鐘浸漬,施予比銅電位更高之貴金屬的鈀鍍敷1.0μmol/dm2,經1分鐘水洗後,再於含有磷酸三鈉10g/L及氫氧化鉀25g/L之鹼性溶液中,添加亞氯酸鈉15g/L的氧化處理液中,進行50℃之3分鐘浸漬後,於第2配線106b表面上形成0.07mg/cm2之氧化銅結晶。此後,進行1分鐘水洗,不進行藉由硫酸20g/L之酸性溶液的處理,改於還原處理液HIST-100D(日立化成工業股份有限公司製,商品名)中進行40℃之3分鐘浸漬,再進行10分鐘水洗,進行85℃下之30分鐘乾燥的還原處理步驟以外,與實施例1同樣地製造出扇入型(fan-in type)BGA用半導體晶片載持基板及半導體封裝。
(比較例16)
進行(步驟d)的(步驟d-1)中之前處理後,(步驟d-2)中,將第2配線106b於鈀置換鍍敷液SA-100(日立化成工業股份有限公司,製品名)以30℃進行3分鐘 浸漬,施予比銅電位更高之貴金屬的鈀鍍敷1.0μmol/dm2,進行1分鐘水洗後,再於含有磷酸三鈉10g/L及氫氧化鉀25g/L之鹼性溶液中,添加亞氯酸鈉15g/L之氧化處理液中,以50℃進行3分鐘浸漬後,於第2配線106b表面形成0.07mg/cm2之氧化銅結晶。此後,進行1分鐘水洗,未進行藉由硫酸20g/L之酸性溶液的處理,改於還原處理液HIST-100D(日立化成工業股份有限公司製,商品名)以40℃進行3分鐘浸漬之還原處理步驟。此後進行1分鐘水洗,於以氫氧化鈉溶液調整至pH9.5之3,5-二甲基吡唑0.5質量%水溶液中,30℃下進行3分鐘浸漬,進一步進行1分鐘水洗,以85℃進行30分鐘乾燥的唑處理步驟以外,與實施例1同樣地製造出扇入型(fan-in type)BGA用半導體晶片載持基板及半導體封裝。
(比較例17)
進行(步驟d)的(步驟d-1)中之前處理後,(步驟d-2)中,將第2配線106b於鈀置換鍍敷液SA-100(日立化成工業股份有限公司,製品名)中,以30℃進行3分鐘浸漬,施予比銅電位更高之貴金屬的鈀鍍敷1.0μmol/dm2,進行1分鐘水洗後,再於含有磷酸三鈉10g/L及氫氧化鉀25g/L之鹼性溶液中,添加亞氯酸鈉15g/L之氧化處理液中,以50℃進行3分鐘浸漬後,於第2配線106b表面形成0.07mg/cm2的氧化銅之結晶。此後,進行1分鐘水洗,未進行藉由硫酸20g/L之酸性溶液的處理, 改於還原處理液HIST-100D(日立化成工業股份有限公司製,商品名)中,以40℃進行3分鐘浸漬之還原處理步驟。此後進行1分鐘水洗,於含有氯化亞錫3g/L、硫脲25g/L、酒石酸25g/L之無電解錫鍍敷液中30℃下進行15秒浸漬,再進行1分鐘水洗,進行85℃下之30分鐘乾燥的比銅電位更低的卑金屬形成處理步驟以外,與實施例1同樣地製造出扇入型(fan-in type)BGA用半導體晶片載持基板及半導體封裝。
(比較例18)
進行(步驟d)的(步驟d-1)中之前處理後,(步驟d-2)中,將第2配線106b於鈀置換鍍敷液SA-100(日立化成工業股份有限公司,製品名)中,以30℃進行3分鐘浸漬,施予比銅電位更高之貴金屬的鈀鍍敷1.0μmol/dm2,進行1分鐘水洗後,再於含有磷酸三鈉10g/L及氫氧化鉀25g/L之鹼性溶液中,添加亞氯酸鈉15g/L之氧化處理液中,以50℃進行3分鐘浸漬後,於第2配線106b表面形成0.07mg/cm2的氧化銅結晶。此後,進行1分鐘水洗,未進行藉由硫酸20g/L之酸性溶液的處理,改於還原處理液HIST-100D(日立化成工業股份有限公司製,商品名)以40℃進行3分鐘浸漬之還原處理步驟。此後進行1分鐘水洗,於含有氯化亞錫3g/L、硫脲25g/L、酒石酸25g/L之無電解錫鍍敷液中30℃下進行15秒浸漬,再進行1分鐘水洗,於85℃進行30分鐘乾燥,再進行以 150℃的60分鐘加熱處理之比銅電位更低的卑金屬形成處理步驟以外,與實施例1同樣地製造出扇入型(fan-in type)BGA用半導體晶片載持基板及半導體封裝。
(實施例11)
欲評估本發明之銅表面處理後中的增進樹脂與銅表面之接著性、阻焊劑(Solder Resist)與銅表面之接著性、清淨度、平滑度、光澤性、表面形狀時,於18μm之電解銅箔GTS-18(Furukawa Circuit Foil股份有限公司製,商品名)的光面進行電鍍,製作出厚度50μm之電解銅箔。此後切出5cm×8cm(接著試驗用、銅表面清淨度評估用、銅表面平滑度評估用、銅表面形狀評估用、銅表面光澤評估用),於各電解銅箔之電鍍面藉由實施例1之(步驟d),對於(步驟d-1)及(步驟d-2)所記載之配線表面施予各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理),製作出電解銅箔之試驗片。
(實施例12)
作為對於電解銅箔之表面處理,施予與對於實施例2所記載的配線表面之表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、偶合處理)之同樣表面處理以外,與實施例11同樣地製作出電解銅箔之試驗片。
(實施例13)
作為對於電解銅箔之表面處理,施予與對於實施例3所記載的配線表面之表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、唑處理:咪唑)之同樣表面處理以外,與實施例11同樣地製作出電解銅箔之試驗片。
(實施例14)
作為對於電解銅箔之表面處理,施予與對於實施例4所記載的配線表面之表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、唑處理:吡唑)之同樣表面處理以外,與實施例11同樣地製作出電解銅箔之試驗片。
(實施例15)
作為對於電解銅箔之表面處理,施予與對於實施例5所記載的配線表面之表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、無電解錫鍍敷處理)之同樣表面處理以外,與實施例11同樣地製作出電解銅箔之試驗片。
(實施例16)
作為對於電解銅箔之表面處理,施予與對於實施例6所記載的配線表面之表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、無電解鎳鍍敷處理、無電解錫鍍敷處理)之同樣表面處理以外,與實施例11同樣地製作出電解銅箔之試驗片。
(實施例17)
作為對於電解銅箔之表面處理,施予與對於實施例7所記載的配線表面之表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、無電解鈷鍍敷處理、無電解錫鍍敷處理)之同樣表面處理以外,與實施例11同樣地製作出電解銅箔之試驗片。
(實施例18)
作為對於電解銅箔之表面處理,施予與對於實施例8所記載的配線表面之表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、無電解錫鍍敷處理、偶合處理)之同樣表面處理以外,與實施例11同樣地製作出電解銅箔之試驗片。
(實施例19)
作為對於電解銅箔之表面處理,施予與對於實施例9所記載的配線表面之表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、無電解錫鍍敷處理、唑處理:吡唑)之同樣表面處理以外,與實施例11同樣地製作出電解銅箔之試驗片。
(實施例20)
作為對於電解銅箔之表面處理,施予與對於實施例 10所記載的配線表面之表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、無電解錫鍍敷處理、150℃加熱處理)之同樣表面處理以外,與實施例11同樣地製作出電解銅箔之試驗片。
(比較例19)
作為對於電解銅箔之表面處理,施予與對於比較例1所記載的配線表面之表面處理(前處理、氧化處理、酸性溶液處理)之同樣表面處理以外,與實施例11同樣地製作出電解銅箔之試驗片。
(比較例20)
作為對於電解銅箔之表面處理,施予與對於比較例2所記載的配線表面之表面處理(前處理、氧化處理85℃、酸性溶液處理)之同樣表面處理以外,與實施例11同樣地製作出電解銅箔之試驗片。
(比較例21)
作為對於電解銅箔之表面處理,施予與對於比較例3所記載的配線表面之表面處理(前處理、氧化處理85℃、還原處理)之同樣表面處理以外,與實施例11同樣地製作出電解銅箔之試驗片。
(比較例22)
作為對於電解銅箔之表面處理,施予與對於比較例4所記載的配線表面之表面處理(前處理、蝕刻處理)之同樣表面處理以外,與實施例11同樣地製作出電解銅箔之試驗片。
(比較例23)
作為對於電解銅箔之表面處理,施予與對於比較例5所記載的配線表面之表面處理(未經前處理、凹凸形成處理)之同樣表面處理以外,與實施例11同樣地製作出電解銅箔之試驗片。
(比較例24)
作為對於電解銅箔之表面處理,施予與對於比較例6所記載的配線表面之表面處理(前處理、無電解錫鍍敷處理)之同樣表面處理以外,與實施例11同樣地製作出電解銅箔之試驗片。
(比較例25)
作為對於電解銅箔之表面處理,施予與對於比較例7所記載的配線表面之表面處理(前處理、無電解錫鍍敷處理、偶合處理)之同樣表面處理以外,與實施例11同樣地製作出電解銅箔之試驗片。
(比較例26)
作為對於電解銅箔之表面處理,施予與對於比較例8所記載的配線表面之表面處理(前處理、無電解錫鍍敷處理、唑處理:吡唑)之同樣表面處理以外,與實施例11同樣地製作出電解銅箔之試驗片。
(比較例27)
作為對於電解銅箔之表面處理,施予與對於比較例9所記載的配線表面之表面處理(前處理、偶合處理)之同樣表面處理以外,與實施例11同樣地製作出電解銅箔之試驗片。
(比較例28)
作為對於電解銅箔之表面處理,施予與對於比較例10所記載的配線表面之表面處理(前處理、唑處理:吡唑)之同樣表面處理以外,與實施例11同樣地製作出電解銅箔之試驗片。
(比較例29)
作為對於電解銅箔之表面處理,施予與對於比較例11所記載的配線表面之表面處理(前處理、蝕刻處理、無電解錫鍍敷)之同樣表面處理以外,與實施例11同樣地製作出電解銅箔之試驗片。
(比較例30)
作為對於電解銅箔之表面處理,施予與對於比較例12所記載的配線表面之表面處理(前處理、蝕刻處理、無電解錫鍍敷、偶合處理)之同樣表面處理以外,與實施例11同樣地製作出電解銅箔之試驗片。
(比較例31)
作為對於電解銅箔之表面處理,施予與對於比較例13所記載的配線表面之表面處理(前處理、蝕刻處理、無電解錫鍍敷、唑處理:吡唑)之同樣表面處理以外,與實施例11同樣地製作出電解銅箔之試驗片。
(比較例32)
作為對於電解銅箔之表面處理,施予與對於比較例14所記載的配線表面之表面處理(前處理、無電解錫鍍敷處理、150℃加熱處理)之同樣表面處理以外,與實施例11同樣地製作出電解銅箔之試驗片。
(比較例33)
作為對於電解銅箔之表面處理,施予與對於比較例15所記載的配線表面之表面處理(前處理、貴金屬處理、氧化處理、還原處理)之同樣表面處理以外,與實施例11同樣地製作出電解銅箔之試驗片。
(比較例34)
作為對於電解銅箔之表面處理,施予與對於比較例16所記載的配線表面之表面處理(前處理、貴金屬處理、氧化處理、還原處理、唑處理:吡唑)之同樣表面處理以外,與實施例11同樣地製作出電解銅箔之試驗片。
(比較例35)
作為對於電解銅箔之表面處理,施予與對於比較例17所記載的配線表面之表面處理(前處理、貴金屬處理、氧化處理、還原處理、無電解錫鍍敷處理)之同樣表面處理以外,與實施例11同樣地製作出電解銅箔之試驗片。
(比較例36)
作為對於電解銅箔之表面處理,施予與對於比較例18所記載的配線表面之表面處理(前處理、貴金屬處理、氧化處理、還原處理、無電解錫鍍敷處理、150℃加熱處理)之同樣表面處理以外,與實施例11同樣地製作出電解銅箔之試驗片。
(實施例21)
欲評估(步驟d)中之藉由本發明銅表面處理之效果,製作出如以下之評估用基板,評估配線間之絕緣電阻值及耐PCT性。圖13及圖14表示將評估用基板之製造步驟以模式表示的步驟圖,(步驟a’)及(步驟d’)各對 應先前依據圖9進行說明之(步驟a)及(步驟d)。
(步驟a’)
作為圖13及圖14所示核心基板100,準備0.4mm厚之鈉玻璃基板(熱膨脹係數11ppm/℃),於單面上將層間絕緣層104如下形成。即,將氰酸酯系樹脂組成物之絕緣清漆藉由旋轉塗佈法,以條件1500rpm下,塗佈於玻璃基板上,形成厚度20μm之樹脂層後,自常溫(25℃)以6℃/min之昇溫速度加熱至230℃,藉由以230℃之80分鐘保持而使其熱硬化,形成層間絕緣層104。此後藉由實施例1之(步驟a)僅形成厚度200nm之銅薄膜118。
其次,於銅箔膜上以旋轉塗佈法塗佈鍍敷光阻PMER P-LA900PM(東京應化工業股份有限公司製,商品名),形成膜厚10μm之鍍敷光阻層。繼續將鍍敷光阻層以1000mJ/cm2的條件下進行曝光後,於PMER顯像液P-7G進行23℃之6分鐘浸漬,形成光阻圖型119。此後使用硫酸銅鍍敷液進行銅電鍍,形成厚度約5μm之配線106。鍍敷光阻之剝離使用甲基乙基酮並於室溫(25℃)下進行1分鐘浸漬。又,於種晶層之快速蝕刻中,使用CPE-700(三菱瓦斯化學股份有限公司製,商品名)的5倍稀釋液,於30℃下進行30秒浸漬搖動,將此以蝕刻除去形成配線106。
(步驟d’)
對於上述(步驟a’)所形成之配線106,藉由實施例1之(步驟d),施予(步驟d-1)及(步驟d-2)所記載的各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理)後,各形成圖13所示層間絕緣層(增進(buildup)層)104與圖14所示阻焊劑(Solder Resist)109,製作出圖15所示L/S=5μm/5μm、圖16所示L/S=10μm/10μm之評估用基板各32片。
(實施例22)
作為上述(步驟d’)中之各表面處理,施予與對於實施例2所記載的配線表面之各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、偶合處理)之同樣表面處理以外,與實施例21同樣地製造出評估用基板。
(實施例23)
作為上述(步驟d’)中之各表面處理,施予與對於實施例3所記載的配線表面之各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、唑處理:咪唑)之同樣表面處理以外,與實施例21同樣地製造出評估用基板。
(實施例24)
作為上述(步驟d’)中之各表面處理,施予與對於實施例4所記載的配線表面之各表面處理(前處理、貴金 屬形成、氧化處理、酸性溶液處理、唑處理:吡唑)之同樣表面處理以外,與實施例21同樣地製造出評估用基板。
(實施例25)
作為上述(步驟d’)中之各表面處理,施予與對於實施例5所記載的配線表面之各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、無電解錫鍍敷處理)之同樣表面處理以外,與實施例21同樣地製造出評估用基板。
(實施例26)
作為上述(步驟d’)中之各表面處理,施予與對於實施例6所記載的配線表面之各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、無電解鎳鍍敷處理、無電解錫鍍敷處理)之同樣表面處理以外,與實施例21同樣地製造出評估用基板。
(實施例27)
作為上述(步驟d’)中之各表面處理,施予與對於實施例7所記載的配線表面之各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、無電解鈷鍍敷處理、無電解錫鍍敷處理)之同樣表面處理以外,與實施例21同樣地製造出評估用基板。
(實施例28)
作為上述(步驟d’)中之各表面處理,施予與對於實施例8所記載的配線表面之各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、無電解錫鍍敷處理、偶合處理)之同樣表面處理以外,與實施例21同樣地製造出評估用基板。
(實施例29)
作為上述(步驟d’)中之各表面處理,施予與對於實施例9所記載的配線表面之各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、無電解錫鍍敷處理、唑處理:吡唑)之同樣表面處理以外,與實施例21同樣地製造出評估用基板。
(實施例30)
作為上述(步驟d’)中之各表面處理,施予與對於實施例10所記載的配線表面之各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、無電解錫鍍敷處理、150℃加熱處理)之同樣表面處理以外,與實施例21同樣地製造出評估用基板。
(比較例37)
作為上述(步驟d’)中之各表面處理,施予與對於 比較例1所記載的配線表面之各表面處理(前處理、氧化處理、酸性溶液處理)之同樣表面處理以外,與實施例21同樣地製造出評估用基板。
(比較例38)
作為上述(步驟d’)中之各表面處理,施予與對於比較例2所記載的配線表面之各表面處理(前處理、氧化處理85℃、酸性溶液處理)之同樣表面處理以外,與實施例21同樣地製造出評估用基板。
(比較例39)
作為上述(步驟d’)中之各表面處理,施予與對於比較例3所記載的配線表面之各表面處理(前處理、氧化處理85℃、還原處理)之同樣表面處理以外,與實施例21同樣地製造出評估用基板。
(比較例40)
作為上述(步驟d’)中之各表面處理,施予與對於比較例4所記載的配線表面之各表面處理(前處理、蝕刻處理)之同樣表面處理以外,與實施例21同樣地製造出評估用基板。
(比較例41)
作為上述(步驟d’)中之各表面處理,施予與對於 比較例5所記載的配線表面之各表面處理(未經前處理、凹凸形成處理)之同樣表面處理以外,與實施例21同樣地製造出評估用基板。
(比較例42)
作為上述(步驟d’)中之各表面處理,施予與對於比較例6所記載的配線表面之各表面處理(前處理、無電解錫鍍敷處理)之同樣表面處理以外,與實施例21同樣地製造出評估用基板。
(比較例43)
作為上述(步驟d’)中之各表面處理,施予與對於比較例7所記載的配線表面之各表面處理(前處理、無電解錫鍍敷處理、偶合處理)之同樣表面處理以外,與實施例21同樣地製造出評估用基板。
(比較例44)
作為上述(步驟d’)中之各表面處理,施予與對於比較例8所記載的配線表面之各表面處理(前處理、無電解錫鍍敷處理、唑處理:吡唑)之同樣表面處理以外,與實施例21同樣地製造出評估用基板。
(比較例45)
作為上述(步驟d’)中之各表面處理,施予與對於 比較例9所記載的配線表面之各表面處理(前處理、偶合處理)之同樣表面處理以外,與實施例21同樣地製造出評估用基板。
(比較例46)
作為上述(步驟d’)中之各表面處理,施予與對於比較例10所記載的配線表面之各表面處理(前處理、唑處理:吡唑)之同樣表面處理以外,與實施例21同樣地製造出評估用基板。
(比較例47)
作為上述(步驟d’)中之各表面處理,施予與對於比較例11所記載的配線表面之各表面處理(前處理、蝕刻處理、無電解錫鍍敷處理)之同樣表面處理以外,與實施例21同樣地製造出評估用基板。
(比較例48)
作為上述(步驟d’)中之各表面處理,施予與對於比較例12所記載的配線表面之各表面處理(前處理、蝕刻處理、無電解錫鍍敷處理、偶合處理)之同樣表面處理以外,與實施例21同樣地製造出評估用基板。
(比較例49)
作為上述(步驟d’)中之各表面處理,施予與對於 比較例13所記載的配線表面之各表面處理(前處理、蝕刻處理、無電解錫鍍敷處理、唑處理:吡唑)之同樣表面處理以外,與實施例21同樣地製造出評估用基板。
(比較例50)
作為上述(步驟d’)中之各表面處理,施予與對於比較例14所記載的配線表面之各表面處理(前處理、無電解錫鍍敷處理、150℃加熱處理)之同樣表面處理以外,與實施例21同樣地製造出評估用基板。
(比較例51)
作為上述(步驟d’)中之各表面處理,施予與對於比較例15所記載的配線表面之各表面處理(前處理、貴金屬處理、氧化處理、還原處理)之同樣表面處理以外,與實施例21同樣地製造出評估用基板。
(比較例52)
作為上述(步驟d’)中之各表面處理,施予與對於比較例16所記載的配線表面之各表面處理(前處理、貴金屬處理、氧化處理、還原處理、唑處理:吡唑)之同樣表面處理以外,與實施例21同樣地製造出評估用基板。
(比較例53)
作為上述(步驟d’)中之各表面處理,施予與對於 比較例17所記載的配線表面之各表面處理(前處理、貴金屬處理、氧化處理、還原處理、無電解錫鍍敷處理)之同樣表面處理以外,與實施例21同樣地製造出評估用基板。
(比較例54)
作為上述(步驟d’)中之各表面處理,施予與對於比較例18所記載的配線表面之各表面處理(前處理、貴金屬處理、氧化處理、還原處理、無電解錫鍍敷處理、150℃加熱處理)之同樣表面處理以外,與實施例21同樣地製造出評估用基板。
(實施例31)
欲評估將本發明之銅表面處理作為光阻圖型形成前處理使用時之光阻圖型形成性及配線形成性時,如以下製作出評估用基板。圖13及圖14為將評估用基板的製造步驟以模式表示的步驟圖,(步驟a’)及(步驟d)各對應先前依據圖9所說明之(步驟a)及(步驟d)。
(步驟a’)
作為圖13及圖14所示核心基板100,準備0.4mm厚之鈉玻璃基板(熱膨脹係數11ppm/℃),於單面將層間絕緣層104如下述形成。即,將氰酸酯系樹脂組成物的絕緣清漆以旋轉塗佈法於條件1500rpm下塗佈於玻璃基板上 ,形成厚度20μm之樹脂層後,自常溫(25℃)以6℃/min之昇溫速度下加熱至230℃,於230℃下保持80分鐘而使其熱硬化,形成層間絕緣層104。此後僅形成藉由實施例1之(步驟a)之銅薄膜118。
且藉由實施例1之(步驟d),施予(步驟d-1)及(步驟d-2)所記載之各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理)。
其次於經銅表面處理之銅箔膜上,以旋轉塗佈法塗佈鍍敷光阻PMER P-LA900PM(東京應化工業股份有限公司製,商品名),形成膜厚10μm之鍍敷光阻層。繼續將鍍敷光阻層於1000mJ/cm2之條件下曝光後,以PMER顯像液P-7G於23℃下進行6分鐘浸漬,形成光阻圖型119。此後使用硫酸銅鍍敷液進行銅電鍍,形成厚度約5μm之配線106。鍍敷光阻之剝離為使用甲基乙基酮於室溫(25℃)下進行1分鐘浸漬。又,種晶層之快速蝕刻中使用CPE-700(三菱瓦斯化學股份有限公司製,商品名)之5倍稀釋液,藉由於30℃之30秒浸漬搖動,將此以蝕刻除去形成配線106,製作出圖15所示L/S=5μm/5μm、圖16所示L/S=10μm/10μm之評估用基板各32片。
(實施例32)
作為上述(步驟a’)中之各表面處理,施予與對於實施例2所記載的配線表面之各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、偶合處理)之同樣表面 處理以外,與實施例31同樣地製作出評估用基板。
(實施例33)
作為上述(步驟a’)中之各表面處理,施予與對於實施例3所記載的配線表面之各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、唑處理:咪唑)之同樣表面處理以外,與實施例31同樣地製作出評估用基板。
(實施例34)
作為上述(步驟a’)中之各表面處理,施予與對於實施例4所記載的配線表面之各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、唑處理:吡唑)之同樣表面處理以外,與實施例31同樣地製作出評估用基板。
(實施例35)
作為上述(步驟a’)中之各表面處理,施予與對於實施例5所記載的配線表面之各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、無電解錫鍍敷處理)之同樣表面處理以外,與實施例31同樣地製作出評估用基板。
(實施例36)
作為上述(步驟a’)中之各表面處理,施予與對於實施例6所記載的配線表面之各表面處理(前處理、貴金屬 形成、氧化處理、酸性溶液處理、無電解鎳鍍敷處理、無電解錫鍍敷處理)之同樣表面處理以外,與實施例31同樣地製作出評估用基板。
(實施例37)
作為上述(步驟a’)中之各表面處理,施予與對於實施例7所記載的配線表面之各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、無電解雇鈷鍍敷處理、無電解錫鍍敷處理)之同樣表面處理以外,與實施例31同樣地製作出評估用基板。
(實施例38)
作為上述(步驟a’)中之各表面處理,施予與對於實施例8所記載的配線表面之各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、無電解錫鍍敷處理、偶合處理)之同樣表面處理以外,與實施例31同樣地製作出評估用基板。
(實施例39)
作為上述(步驟a’)中之各表面處理,施予與對於實施例9所記載的配線表面之各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、無電解錫鍍敷處理、唑處理:吡唑)之同樣表面處理以外,與實施例31同樣地製作出評估用基板。
(實施例40)
作為上述(步驟a’)中之各表面處理,施予與對於實施例10所記載的配線表面之各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、無電解錫鍍敷處理、150℃加熱處理)之同樣表面處理以外,與實施例31同樣地製作出評估用基板。
(比較例55)
作為上述(步驟a’)中之各表面處理,施予與對於比較例1所記載的配線表面之各表面處理(前處理、氧化處理、酸性溶液處理)之同樣表面處理以外,與實施例31同樣地製作出評估用基板。
(比較例56)
作為上述(步驟a’)中之各表面處理,施予與對於比較例2所記載的配線表面之各表面處理(前處理、氧化處理85℃、酸性溶液處理)之同樣表面處理以外,與實施例31同樣地製作出評估用基板。
(比較例57)
作為上述(步驟a’)中之各表面處理,施予與對於比較例3所記載的配線表面之各表面處理(前處理、氧化處理85℃及還原處理)之同樣表面處理以外,與實施例31 同樣地製作出評估用基板。
(比較例58)
作為上述(步驟a’)中之各表面處理,施予與對於比較例4所記載的配線表面之各表面處理(前處理、蝕刻處理)之同樣表面處理以外,與實施例31同樣地製作出評估用基板。
(比較例59)
作為上述(步驟a’)中之各表面處理,施予與對於比較例5所記載的配線表面之各表面處理(未經前處理、凹凸形成處理)之同樣表面處理以外,與實施例31同樣地製作出評估用基板。
(比較例60)
作為上述(步驟a’)中之各表面處理,施予與對於比較例6所記載的配線表面之各表面處理(前處理、無電解錫鍍敷處理)之同樣表面處理以外,與實施例31同樣地製作出評估用基板。
(比較例61)
作為上述(步驟a’)中之各表面處理,施予與對於比較例7所記載的配線表面之各表面處理(前處理、無電解錫鍍敷處理、偶合處理)之同樣表面處理以外,與實施例 31同樣地製作出評估用基板。
(比較例62)
作為上述(步驟a’)中之各表面處理,施予與對於比較例8所記載的配線表面之各表面處理(前處理、無電解錫鍍敷處理、唑處理:吡唑)之同樣表面處理以外,與實施例31同樣地製作出評估用基板。
(比較例63)
作為上述(步驟a’)中之各表面處理,施予與對於比較例9所記載的配線表面之各表面處理(前處理、偶合處理)之同樣表面處理以外,與實施例31同樣地製作出評估用基板。
(比較例64)
作為上述(步驟a’)中之各表面處理,施予與對於比較例10所記載的配線表面之各表面處理(前處理、唑處理:吡唑)之同樣表面處理以外,與實施例31同樣地製作出評估用基板。
(比較例65)
作為上述(步驟a’)中之各表面處理,施予與對於比較例11所記載的配線表面之各表面處理(前處理、蝕刻處理、無電解錫鍍敷處理)之同樣表面處理以外,與實施 例31同樣地製作出評估用基板。
(比較例66)
作為上述(步驟a’)中之各表面處理,施予與對於比較例12所記載的配線表面之各表面處理(前處理、蝕刻處理、無電解錫鍍敷處理、偶合處理)之同樣表面處理以外,與實施例31同樣地製作出評估用基板。
(比較例67)
作為上述(步驟a’)中之各表面處理,施予與對於比較例13所記載的配線表面之各表面處理(前處理、蝕刻處理、無電解錫鍍敷處理、唑處理:吡唑)之同樣表面處理以外,與實施例31同樣地製作出評估用基板。
(比較例68)
作為上述(步驟a’)中之各表面處理,施予與對於比較例14所記載的配線表面之各表面處理(前處理、無電解錫鍍敷處理、150℃加熱處理)之同樣表面處理以外,與實施例31同樣地製作出評估用基板。
(比較例69)
作為上述(步驟a’)中之各表面處理,施予與對於比較例15所記載的配線表面之各表面處理(前處理、貴金屬處理、氧化處理、還原處理)之同樣表面處理以外,與 實施例31同樣地製作出評估用基板。
(比較例70)
作為上述(步驟a’)中之各表面處理,施予與對於比較例16所記載的配線表面之各表面處理(前處理、貴金屬處理、氧化處理、還原處理、唑處理:吡唑)之同樣表面處理以外,與實施例31同樣地製作出評估用基板。
(比較例71)
作為上述(步驟a’)中之各表面處理,施予與對於比較例17所記載的配線表面之各表面處理(前處理、貴金屬處理、氧化處理、還原處理、無電解錫鍍敷處理)之同樣表面處理以外,與實施例31同樣地製作出評估用基板。
(比較例72)
作為上述(步驟a’)中之各表面處理,施予與對於比較例18所記載的配線表面之各表面處理(前處理、貴金屬處理、氧化處理、還原處理、無電解錫鍍敷處理、150℃加熱處理)之同樣表面處理以外,與實施例31同樣地製作出評估用基板。
(實施例41)
欲評估藉由本發明之銅表面處理的粉紅環產生有無, 製作如以下之評估用基板。
對於實施例31所示(步驟a’)於銅薄膜118上進行電鍍。此後進行至(步驟a’)的各表面處理(前處理及貴金屬形成、氧化處理、酸性溶液處理)後,於室溫下放置2小時、76小時、168小時、及150℃下1小時,此後無進行配線形成步驟(光阻塗佈、曝光、顯像、電鍍、光阻剝離、蝕刻)下,於經表面處理之銅表面上,層合將氰酸酯系樹脂組成物浸漬於玻璃布的預浸體之GXA-67N(日立化成工業股份有限公司製,商品名),以3.0MPa之壓力自常溫(25℃)以6℃/min的昇溫速度加熱至230℃,藉由230℃中保持1小時,進行層合接著。
此後以雷射加工,於20個部位鑽出孔穴徑為0.1mm的孔穴,製造出20片的粉紅環產生有無評估用基板。
(實施例42)
作為上述(步驟a’)中之各表面處理,施予與對於實施例2所記載的配線表面之各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、偶合處理)之同樣表面處理以外,與實施例41同樣地製作出評估用基板。
(實施例43)
作為上述(步驟a’)中之各表面處理,施予與對於實施例3所記載的配線表面之各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、唑處理:吡唑)之同樣 表面處理以外,與實施例41同樣地製作出評估用基板。
(實施例44)
作為上述(步驟a’)中之各表面處理,施予與對於實施例4所記載的配線表面之各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、唑處理:吡唑)之同樣表面處理以外,與實施例41同樣地製作出評估用基板。
(實施例45)
作為上述(步驟a’)中之各表面處理,施予與對於實施例5所記載的配線表面之各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、無電解錫鍍敷處理)之同樣表面處理以外,與實施例41同樣地製作出評估用基板。
(實施例46)
作為上述(步驟a’)中之各表面處理,施予與對於實施例6所記載的配線表面之各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、無電解鎳鍍敷處理、無電解錫鍍敷處理)之同樣表面處理以外,與實施例41同樣地製作出評估用基板。
(實施例47)
作為上述(步驟a’)中之各表面處理,施予與對於實 施例7所記載的配線表面之各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、無電解鈷處理、無電解錫鍍敷處理)之同樣表面處理以外,與實施例41同樣地製作出評估用基板。
(實施例48)
作為上述(步驟a’)中之各表面處理,施予與對於實施例8所記載的配線表面之各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、無電解錫鍍敷處理、偶合處理)之同樣表面處理以外,與實施例41同樣地製作出評估用基板。
(實施例49)
作為上述(步驟a’)中之各表面處理,施予與對於實施例9所記載的配線表面之各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、無電解錫鍍敷處理、唑處理:吡唑)之同樣表面處理以外,與實施例41同樣地製作出評估用基板。
(實施例50)
作為上述(步驟a’)中之各表面處理,施予與對於實施例10所記載的配線表面之各表面處理(前處理、貴金屬形成、氧化處理、酸性溶液處理、無電解錫鍍敷處理、150℃加熱處理)之同樣表面處理以外,與實施例41同樣 地製作出評估用基板。
(比較例73)
作為上述(步驟a’)中之各表面處理,施予與對於比較例1所記載的配線表面之各表面處理(前處理、氧化處理、酸性溶液處理)之同樣表面處理以外,與實施例41同樣地製作出評估用基板。
(比較例74)
作為上述(步驟a’)中之各表面處理,施予與對於比較例2所記載的配線表面之各表面處理(前處理、氧化處理85℃、酸性溶液處理)之同樣表面處理以外,與實施例41同樣地製作出評估用基板。
(比較例75)
作為上述(步驟a’)中之各表面處理,施予與對於比較例3所記載的配線表面之各表面處理(前處理、氧化處理85℃及還原處理)之同樣表面處理以外,與實施例41同樣地製作出評估用基板。
(比較例76)
作為上述(步驟a’)中之各表面處理,施予與對於比較例4所記載的配線表面之各表面處理(前處理、蝕刻處理)之同樣表面處理以外,與實施例41同樣地製作出評 估用基板。
(比較例77)
作為上述(步驟a’)中之各表面處理,施予與對於比較例5所記載的配線表面之各表面處理(未經前處理、凹凸形成處理)之同樣表面處理以外,與實施例41同樣地製作出評估用基板。
(比較例78)
作為上述(步驟a’)中之各表面處理,施予與對於比較例6所記載的配線表面之各表面處理(前處理、無電解錫鍍敷處理)之同樣表面處理以外,與實施例41同樣地製作出評估用基板。
(比較例79)
作為上述(步驟a’)中之各表面處理,施予與對於比較例7所記載的配線表面之各表面處理(前處理、無電解錫鍍敷處理、偶合處理)之同樣表面處理以外,與實施例41同樣地製作出評估用基板。
(比較例80)
作為上述(步驟a’)中之各表面處理,施予與對於比較例8所記載的配線表面之各表面處理(前處理、無電解錫鍍敷處理、唑處理:吡唑)之同樣表面處理以外,與實 施例41同樣地製作出評估用基板。
(比較例81)
作為上述(步驟a’)中之各表面處理,施予與對於比較例9所記載的配線表面之各表面處理(前處理、偶合處理)之同樣表面處理以外,與實施例41同樣地製作出評估用基板。
(比較例82)
作為上述(步驟a’)中之各表面處理,施予與對於比較例10所記載的配線表面之各表面處理(前處理、唑處理:吡唑)之同樣表面處理以外,與實施例41同樣地製作出評估用基板。
(比較例83)
作為上述(步驟a’)中之各表面處理,施予與對於比較例11所記載的配線表面之各表面處理(前處理、蝕刻處理、無電解錫鍍敷處理)之同樣表面處理以外,與實施例41同樣地製作出評估用基板。
(比較例84)
作為上述(步驟a’)中之各表面處理,施予與對於比較例12所記載的配線表面之各表面處理(前處理、蝕刻處理、無電解錫鍍敷處理、偶合處理)之同樣表面處理以 外,與實施例41同樣地製作出評估用基板。
(比較例85)
作為上述(步驟a’)中之各表面處理,施予與對於比較例13所記載的配線表面之各表面處理(前處理、蝕刻處理、無電解錫鍍敷處理、唑處理:吡唑)之同樣表面處理以外,與實施例37同樣地製作出評估用基板。
(比較例86)
作為上述(步驟a’)中之各表面處理,施予與對於比較例14所記載的配線表面之各表面處理(前處理、無電解錫鍍敷處理、150℃加熱處理)之同樣表面處理以外,與實施例41同樣地製作出評估用基板。
(比較例87)
作為上述(步驟a’)中之各表面處理,施予與對於比較例15所記載的配線表面之各表面處理(前處理、貴金屬處理、氧化處理、還原處理)之同樣表面處理以外,與實施例41同樣地製作出評估用基板。
(比較例88)
作為上述(步驟a’)中之各表面處理,施予與對於比較例16所記載的配線表面之各表面處理(前處理、貴金屬處理、氧化處理、還原處理、唑處理:吡唑)之同樣表 面處理以外,與實施例41同樣地製作出評估用基板。
(比較例89)
作為上述(步驟a’)中之各表面處理,施予與對於比較例17所記載的配線表面之各表面處理(前處理、貴金屬處理、氧化處理、還原處理、無電解錫鍍敷處理)之同樣表面處理以外,與實施例41同樣地製作出評估用基板。
(比較例90)
作為上述(步驟a’)中之各表面處理,施予與對於比較例18所記載的配線表面之各表面處理(前處理、貴金屬處理、氧化處理、還原處理、無電解錫鍍敷處理、150℃加熱處理)之同樣表面處理以外,與實施例41同樣地製作出評估用基板。
(半導體封裝之信賴性試驗)
對於實施例1~10及比較例1~18所記載的22個之半導體封裝樣品個別進行吸濕處理後,以到達溫度240℃、長度2m之迴焊爐中,0.5m/分之條件下,流入各樣品進行迴焊。此後對於各樣品之龜裂產生有無進行調查,將產生的情況視為NG。結果如表1所示。
又,將22個半導體封裝樣品個別組裝於厚度0.8mm之主機板上,進行-55℃、30分鐘~125℃、30分鐘之條件 下的溫度循環試驗,於500循環數、1000循環數、1500循環數,使用Hewlett-Packard Company製multimeter3457A,測定配線之導通電阻值。測定之電阻值比初期電阻值變化至10%以上時視為NG。結果如表1所示。但,對於比較例4、比較例11、比較例12、比較例13,未能維持配線精度,無法製作試驗基板。
(與增進材之接著性試驗1)
於以實施例11~20及比較例19~36所製作之電解銅箔上,層合膜厚45μm之增進材的AS-ZII(日立化成工業股份有限公司製,商品名),以真空加壓式層合機裝置(名機製作股份有限公司製),於溫度110℃、加壓0.5MPa下進行40秒之假接著。此後藉由乾燥機於180℃保持90分鐘而將銅與增進樹脂進行接著,製作出接著性試驗用基板。且,上述電解銅箔是與施予各種表面處理之面中的絕緣層(增進樹脂)接著。
繼續,對於上述所得之各接著性試驗用基板,測定初期(0小時)之接著性、於150℃下放置120小時及240小時後之接著性、及於121℃下,以0.2MPa進行48小時及96小時之PCT放置後的接著性。且,作為上述接著性之指標的剝離強度(N/m)之測定為,使用RheometerNRM-3002D-H(不動工業股份有限公司製,商品名),將電解銅箔,於相對於基板的垂直方向,以50mm/min之速度進行拉開剝離。結果如表2-1所示。
(與增進材之接著性試驗2)
於以實施例11~20及比較例19~36所製作之電解銅箔上,層合膜厚45μm之增進材的AS-ZII(日立化成工業股份有限公司製,商品名),再以真空加壓裝置(名機製作股份有限公司製),於溫度110℃下,以加壓2.0MPa進行300秒之假接著。此後藉由乾燥機,藉由於180℃保持90分鐘,將銅與增進樹脂進行接著,製作出接著性試驗用基板。且,上述電解銅箔是與施予各種表面處理之面中的絕緣層(增進樹脂)接著。
繼續,對於上述所得之各接著性試驗用基板,測定初期(0小時)之接著性、於150℃下放置120小時及240小時後之接著性。且,成為上述接著性之指標的剝離強度(N/m)之測定為使用RheometerNRM-3002D-H(不動工業股份有限公司製,商品名),將電解銅箔,於相對於基板的垂直方向,以50mm/min的速度進行拉開剝離。結果如表2-2所示。
(與增進材之接著性試驗3)
於以實施例11~20及比較例19~36所製作之電解銅箔上,層合膜厚45μm之增進材的ABF-GX-13(味之素finetechno股份有限公司製,商品名),真空加壓式層合機裝置(名機製作股份有限公司製),於溫度110℃下,以加壓0.5MPa進行40秒之假接著。此後藉由乾燥機於 170℃下保持90分鐘,將銅與增進樹脂進行接著,製作出接著性試驗用基板。且,上述電解銅箔,是與施予各種表面處理之面中的絕緣層(增進樹脂)接著。
繼續,對於如上述所得之各接著性試驗用基板,測定初期(0小時)之接著性、於150℃下放置120小時及240小時後之接著性、及於121℃下以0.2MPa進行48小時及96小時之PCT放置後的接著性。且,成為上述接著性之指標的剝離強度(N/m)之測定為使用RheometerNRM-3002D-H(不動工業股份有限公司製,商品名),將電解銅箔,於相對於基板的垂直方向,以50mm/min之速度進行拉開剝離。結果如表2-3所示。
(與阻焊劑(Solder Resist)之接著性試驗)
於以實施例11~20及比較例19~36所製作之電解銅箔上,塗佈膜厚30μm之阻焊劑的SR-7200(日立化成工業股份有限公司製,商品名),藉由使其硬化將銅與阻焊劑(Solder Resist)進行接著,製作出接著性試驗用基板。且,上述電解銅箔,是與施予各種表面處理之面中的絕緣層(阻焊劑)接著。
繼續,對於上述所得之各接著性試驗用基板,測定初期(0小時)之接著性、以150℃放置120小時及240小時後之接著性,及於121℃以0.2MPa進行48小時及96小時之PCT放置後的接著性。且,成為上述接著性之指標的剝離強度(N/m)之測定,使用RheometerNRM- 3002D-H(不動工業股份有限公司製,商品名),將電解銅箔,於相對於基板的垂直方向,以50mm/min的速度進行拉開剝離。結果如表2-4所示。
(銅表面洗淨度評估試驗)
對於將以實施例11~20及比較19~36所製作之各電解銅箔施予表面處理的那一面,以純水20ml下進行85℃之1小時萃取,萃取液的陽離子及陰離子之定性分析以離子層析儀進行。離子層析儀為使用DX-500(Dionex公司製,商品名),以如以下所示條件3進行。
條件3
陽離子測定條件
溶離液:8mmol/L-甲磺酸
注入量:100μL
分離管柱:2mm×250mm lonPac CS14
檢測器:電傳導度計
陰離子測定條件
溶離液:2.7mmol/L-碳酸鈉與0.3mmol/L-碳酸氫鈉之混合液
注入量:500μL
分離管柱:4mm×200mm lonPac AS12A
檢測器:電傳導度計
且,於上述萃取液添加硝酸,使用感應耦合電漿原子放射光譜分析法(ICP atomic emission spectroscopy)進行金屬離子之定量分析。感應耦合電漿原子放射光譜分析法是使用SPS3000(SII NanoTechnology公司製,商品名)進行。表示洗淨性程度之各陽離子‧陰離子及各金屬離子之檢測量為1μg/片以上的值時視為「+++」,以0.1μg/片以上且未達1μg/片的值時視為「++」,以0.04μg/片以上且未達0.1μg/片的值時視為「+」,未達0.04μg/片的值時視為「-」。結果如表3-1至表3-3所示。
(銅表面平滑度評估試驗)
對以實施例11~20及比較例19~36所製作之電解銅箔,被施予表面處理的那一面之表面粗糙度(Rz),使用簡易式原子間力顯微鏡(AFM)Nanopics2100,以以下所示條件4進行測定。結果如表4所示。
條件4
測定長度:1μm
SCAN SPEED:1.35μm/sec
FORCE REFARENCE:160
(銅表面形狀評估試驗)
對於以實施例11~20及比較例19~36所製作之電解 銅箔,被施予表面處理的那一面之銅表面形狀作調查。以掃描型電子顯微鏡S-4700(日立製作所製,商品名)的10萬倍進行觀察,得到銅表面形狀為緻密且均勻之凹凸,且非針狀者視為「良(○)」、非此者視為「否(×)」。結果如表4所示。但,對於比較例23,因未進行(步驟d-2),於銅表面無法形成凹凸。又,對於比較例27僅進行偶合處理,對於比較例28僅進行唑處理,故於銅表面無法形成凹凸。
(銅表面光澤評估試驗)
對於以實施例11~20及比較例19~36所製作之電解銅箔,被施予表面處理的那一面,藉由目視調查其銅表面光澤之有無。無光澤者視為「良(○)」,有光澤者視為「否(×)」。結果如表4所示。
(配線間之絕緣性試驗)
對於實施例21~30及比較例37~54所記載的各評估用基板,如以下,選出L/S=5/5μm及L/S=10/10μm,無配線間的短路及配線斷線之評估基板4片,測定配線間之絕緣電阻值。但,對於比較例40及比較例47~49之評估基板,因無法維持配線精度,故未進行測定。
首先,使用數位超高電阻微小電流計R-8340A(Advantest公司製,商品名),於L/S配線間,室溫下外加30秒之DC5V電壓,測定L/S配線間之絕緣電阻值。 且,於1GΩ以下之絕緣電阻測定中,使用數位multimeter3457A(Hewlett-Packard Company製,商品名)。
其次於保持溫度85℃‧相對濕度85%之恆溫恆濕層中,於L/S配線間連續地外加DC5V之電壓,於24h、48h、96h、200h、500h、1,000h後如上述,測定L/S配線間之絕緣電阻值。且,恆溫恆濕槽為使用EC-10HHPS(日立製作所製,商品名),測定投入後至1000小時。
對於如以上所測定的評估基板4片,絕緣電阻值之最小值為未達1GΩ時視為「否(×)」,為1.0×109Ω以上時視為「良(○)」。結果如表5及表6所示。
(光阻圖型形成評估試驗)
對於實施例31~40及比較例55~72所記載的(步驟a’),評估光阻圖型119之形成成功率。評估方法為,形成配線之部位無光阻殘留、或所形成之光阻無剝落,且測定形成各L/S之光阻的光阻寬度,對於各L/S光阻寬度之設計值的誤差為±10%以內者為良品,並調查其數目。結果如表6所示。但,對於比較例56、比較例58及比較例65~67之評估基板,藉由銅表面處理,因銅薄膜118會消失,故無法進行測定。
(配線形成評估試驗)
對於實施例31~40及比較例55~72所記載的(步驟 a’),評估配線106之形成成功率。評估方法為,未有配線間之短路或配線的斷線,且對於銅鍍敷厚之設計值5μm之誤差為±10%以內者視為良品,並調查其數目。結果如表7所示。但,對於比較例56、比較例58及比較例65~67之評估基板,因進行銅表面處理而使銅薄膜118消失,故無法進行測定。
(耐PCT性評估試驗)
處理至實施例21~30及比較例37~54所記載的(步驟d’)後,進行耐PCT試驗(121℃、0.2MPa、200h)。評估方法為試驗後之配線106與絕緣層(增進層)104間、絕緣層104與絕緣層(增進層)104間及配線106與阻焊劑109間、絕緣層104與阻焊劑109間,無膨脹及剝落者視為良品,並調查其數目。結果如表8所示。但,對於比較例40及比較例47~49,因所形成配線消失,故無法作成試驗基板。
(粉紅環產生有無評估試驗)
對於實施例41~50及比較例73~90所記載的各評估用基板,於18%鹽酸中浸漬3h,調查於孔穴周邊產生粉紅色環(粉紅環)之數目。結果如表9所示。但,對於比較例73及比較例77~82、比較例86,因與樹脂之接著不佳,故進行雷射加工時樹脂會剝落,無法進行試驗。
本發明中,如表1所示,對於以實施例1~10所製作之半導體封裝的信賴性其為極良好。
又,如表4所示,以實施例11~20所製作之電解銅箔的表面具有Rz為100nm以下之緻密且均勻的非針狀之微細凹凸,故可抑制銅表面之光澤,且如表2所示,與增進樹脂之150℃‧240h放置後的接著強度(剝離強度)因藉由偶合處理及唑處理而提高,藉由吡唑處理可更提高,故較佳。又,即使經由無電解錫鍍敷處理,因進行加熱處理,可更提高並良好。
與阻焊劑之150℃‧240h放置後及PCT放置後之接著強度(剝離強度)因進行無電解錫鍍敷處理而可進一度提高且良好。
又,如表3-1~表3-3所示,由以實施例11~20所製作之電解銅箔的經表面處理之面無法檢測到各種離子,故該表面之洗淨性為良好。
又,如表5及表6所示,以實施例21~30所製作之評估基板中之配線間絕緣信賴性於L/S=5/5μm及L/S=10/10μm之任一中皆為極良好。又,如表6所示,以實施例31~40所製作之評估基板中之光阻圖型形成成功率於L/S=5/5μm及L/S=10/10μm中皆為極良好。又,如表7所示,以實施例31~40所製作之評估基板中之配線形成成功率於L/S=5/5μm及L/S=10/10μm中皆為極良好。又,如表8所示,以實施例21~30所製作之評估基板中之耐PCT性,藉由進行無電解錫鍍敷處理,其增進 層與配線間、增進層與絕緣層間及阻焊劑與配線間、阻焊劑與絕緣層間之任何情況皆為極良好。又,如表9所示,對於以實施例41~50於凹凸形成處理後進行偶合處理、唑處理、金屬形成處理之評估基板,皆為粉紅環產生其為極良好。
另一方面,使用過去表面處理方法時,與本發明比較下,如比較例19~36所示,Rz為100nm以下之表面上,與絕緣樹脂(增進樹脂、阻焊劑)之150℃‧240h放置後及PCT放置後之接著強度(剝離強度)會惡化。而如比較例1~90所示,其平滑性、接著性、銅表面之形狀、銅表面之光澤、銅表面洗淨性、配線間絕緣信賴性、光阻圖型形成、配線形成、耐PCT性之特性全未令人滿意。
因此,若依照本發明的銅之表面處理方法,因為銅表面形成緻密且均勻之非針狀的微細凹凸,可提高該銅表面與絕緣層之接著強度。又,此結果,可製造出配線間絕緣信賴性、微細配線形成優良之配線板及半導體晶片載持基板、且耐迴流性、溫度循環性優良之半導體封裝。
如以上說明得知,不違反本發明之精神與範圍下,可構成廣泛相異之實施態樣,本發明除由申請專利範圍限定以外,並未限定於該特定實施態樣。
200‧‧‧銅之粒界部
201‧‧‧凹凸
202‧‧‧凹凸
203‧‧‧貴金屬
204‧‧‧凹凸
205‧‧‧凹凸
206‧‧‧凹凸
100‧‧‧核心基板
101‧‧‧第1層間連接端子
102‧‧‧第1層間連接用IVH
103‧‧‧第2層間連接端子
104‧‧‧增進(buildup)層
105‧‧‧第3層間連接用IVH
106a,b‧‧‧配線
107‧‧‧外部連接端子
108‧‧‧第2層間連接用IVH
109‧‧‧絕緣被覆
13‧‧‧半導體封裝區域
14‧‧‧黏晶(Die Bond)薄膜接著區域
15‧‧‧半導體晶片載持區域
16‧‧‧半導體晶片連接端子
17‧‧‧黏晶(Die Bond)薄膜接著區域
18‧‧‧半導體晶片載持區域
19‧‧‧外部連接端子
20‧‧‧展開配線
21‧‧‧測試(Dummy)圖型
22‧‧‧半導體晶片載持基板
23‧‧‧方塊(block)
24‧‧‧補強圖型
25‧‧‧標識
111‧‧‧半導體晶片
112‧‧‧連接凸塊
113‧‧‧底膠填充材
114‧‧‧焊接球
115‧‧‧金線圈
116‧‧‧封止樹脂
117‧‧‧黏晶(Die Bond)薄膜
118‧‧‧銅薄膜
119‧‧‧光阻圖型
[圖1]圖1為說明有關過去表面處理技術之第1方法的圖,(a)及(b)為表示各步驟中之銅表面狀態的模式 截面圖。
[圖2]圖2為說明有關過去表面處理技術之第2方法的圖,(a1)~(c1)表示各步驟之模式截面圖、及(a2)~(c2)為各步驟中之銅表面狀態以模式表示的部分擴大圖。
[圖3]圖3為說明有關過去表面處理技術之第3方法的圖,(a1)~(c1)表示各步驟之模式截面圖、及(a2)~(c2)為各步驟中之銅表面狀態以模式表示的部分擴大圖。
[圖4]圖4為說明本發明中之表面處理方法的圖,(a1)~(c1)表示各步驟之模式截面圖、及(a2)~(c2)為各步驟中之銅表面狀態以模式表示的部分擴大圖。
[圖5]表示本發明之半導體晶片載持基板的一模式截面圖例子。
[圖6]表示本發明之半導體晶片載持基板的一模式截面圖例子。
[圖7]表示本發明之扇入型(fan-in type)半導體晶片載持基板的一平面圖例子。
[圖8]表示本發明之扇出型(fan-out type)半導體晶片載持基板的一平面圖例子。
[圖9]表示本發明之半導體晶片載持基板的製造方法之一圖例子,(a)~(g)為對應各步驟之模式截面圖。
[圖10]表示本發明之框架形狀半導體晶片載持基板的一圖例子,(a)為平面圖、(b)為部分擴大圖。
[圖11]表示本發明之倒裝晶片(flip-chip)型半導體封裝的一模式截面圖例子。
[圖12]表示本發明之打線接合(wire bonder)型半導體封裝的一模式截面圖例子。
[圖13]表示本發明之試驗用評估基板的製造方法之一步驟圖例子。
[圖14]表示本發明之試驗用評估基板的製造方法之一步驟圖例子。
[圖15]表示以實施例所製作之電蝕試驗用評估基板的平面圖。
[圖16]表示以實施例所製作之電蝕試驗用評估基板的平面圖。
203‧‧‧貴金屬
204‧‧‧凹凸
206‧‧‧凹凸

Claims (11)

  1. 一種銅之表面處理方法,其特徵為具有:於銅表面上,將比前記銅電位更高之貴金屬以離散方式形成之第1步驟;繼續藉由使用含有氧化劑之鹼性溶液進行氧化,於前記銅表面形成氧化銅之第2步驟;以及接著藉由溶解而除去前記氧化銅,於前記銅表面形成凹凸之第3步驟;前記第3步驟後之第4步驟,其包含在前記銅表面形成比銅電位更低之卑金屬的處理,以及使用含有唑化合物之溶液的處理中至少一種處理;前記第1步驟中,比前記銅的電位更高之前記貴金屬為選自金、銀、鉑、鈀、銠、錸、釕、鋨、及銥所成群中之金屬,或含有彼等金屬之合金;前記第4步驟中,比前記銅電位更低之前記卑金屬為選自Cr、Co、Ni、Zn、Sn、Mo、W所成群中之金屬,或含有彼等金屬之合金。
  2. 如申請專利範圍第1項之表面處理方法,其中,前記第4步驟進一步包含使用偶合處理劑之處理。
  3. 如申請專利範圍第1項之表面處理方法,其中,前記第4步驟為含有於前記表面形成比銅電位更低之卑金屬的處理、與使用含有唑化合物之溶液的處理二者。
  4. 如申請專利範圍第1項之表面處理方法,其中,前記第4步驟中於前記銅表面形成比銅電位更低之卑金屬 的處理,包含於該處理後,加熱至90℃以上之溫度的加熱處理。
  5. 如申請專利範圍第1項之表面處理方法,其中,前記第4步驟中,前記唑化合物含有吡唑。
  6. 如申請專利範圍第1至5項中任一項之表面處理方法,其中前記氧化劑為選自氯酸鹽、亞氯酸鹽、次氯酸鹽、過氯酸鹽、過氧二硫酸鹽、及過錳酸鹽所成群中之1種以上的氧化劑。
  7. 如申請專利範圍第1至5項中任一項之表面處理方法,其中前記比銅電位更高之貴金屬的形成量為0.001μmol/dm2以上且5μmol/dm2以下。
  8. 如申請專利範圍第1至5項中任一項之表面處理方法,其中前記第3步驟中之前記氧化銅的溶解,是使用含有選自無機酸及有機酸所成群中之1種以上的酸性溶液來進行。
  9. 如申請專利範圍第1至5項中任一項之表面處理方法,其中前記第3步驟後之前記銅表面的粗糙度Rz為1nm以上且1000nm以下。
  10. 一種銅,其特徵為使用如申請專利範圍第1至5項中任一項之表面處理方法處理表面者。
  11. 一種配線基板,其為具有銅配線之配線基板,前記銅配線之表面是使用如申請專利範圍第1至5項中任一項之表面處理方法進行處理者。
TW098120656A 2008-10-27 2009-06-19 Copper surface treatment and copper TWI445843B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008275493 2008-10-27

Publications (2)

Publication Number Publication Date
TW201016890A TW201016890A (en) 2010-05-01
TWI445843B true TWI445843B (zh) 2014-07-21

Family

ID=42128636

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098120656A TWI445843B (zh) 2008-10-27 2009-06-19 Copper surface treatment and copper

Country Status (7)

Country Link
US (1) US8809696B2 (zh)
EP (1) EP2341167B1 (zh)
JP (1) JP5402939B2 (zh)
KR (1) KR101268145B1 (zh)
CN (2) CN104988503A (zh)
TW (1) TWI445843B (zh)
WO (1) WO2010050266A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012126815A (ja) * 2010-12-15 2012-07-05 Tosoh Corp 導電性インク組成物及びその製造方法
JP2012216773A (ja) * 2011-03-29 2012-11-08 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
EP2727977B1 (en) * 2011-06-30 2019-02-20 Asahi Kasei Kabushiki Kaisha Etchant and etching method using the same
JP5920972B2 (ja) * 2011-12-26 2016-05-24 メック株式会社 配線形成方法およびエッチング液
JP2013222760A (ja) * 2012-04-13 2013-10-28 Panasonic Liquid Crystal Display Co Ltd 銅配線形成方法、表示装置の製造方法
US20140072706A1 (en) * 2012-09-11 2014-03-13 Ernest Long Direct Electroless Palladium Plating on Copper
US9386701B2 (en) * 2012-11-30 2016-07-05 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printed circuit board
US9330993B2 (en) * 2012-12-20 2016-05-03 Intel Corporation Methods of promoting adhesion between underfill and conductive bumps and structures formed thereby
US8943594B1 (en) 2013-06-24 2015-01-27 Haystack Security LLC Cyber attack disruption through multiple detonations of received payloads
JP5720861B1 (ja) * 2013-08-15 2015-05-20 日立金属株式会社 セラミックス回路基板の製造方法及びセラミックス回路基板
KR101920976B1 (ko) * 2013-09-20 2018-11-21 미쓰이금속광업주식회사 구리박, 캐리어박 부착 구리박, 및 구리 피복 적층판
KR102166450B1 (ko) * 2013-09-25 2020-10-16 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 박막 트랜지스터 기판 형성 방법
JP6264900B2 (ja) * 2014-01-24 2018-01-24 日立化成株式会社 レジストパターンの製造方法、配線パターンの製造方法及び配線基板
US10325876B2 (en) * 2014-06-25 2019-06-18 Nxp Usa, Inc. Surface finish for wirebonding
CN104263938A (zh) * 2014-09-09 2015-01-07 中国电器科学研究院有限公司 从底层电镀铜/镍材料中回收稀贵/惰性金属的试剂
JP2016119396A (ja) * 2014-12-22 2016-06-30 日立化成株式会社 レジストパターンの製造方法、配線パターンの製造方法及び配線基板
JP6393345B2 (ja) * 2015-01-22 2018-09-19 アルプス電気株式会社 圧粉コア、該圧粉コアの製造方法、該圧粉コアを備える電気・電子部品、および該電気・電子部品が実装された電気・電子機器
WO2017208713A1 (ja) * 2016-06-02 2017-12-07 株式会社村田製作所 樹脂多層基板
JP6870245B2 (ja) * 2016-09-06 2021-05-12 昭和電工マテリアルズ株式会社 銅製部材の表面処理方法及び半導体実装用基板の製造方法
JP7013003B2 (ja) * 2017-11-10 2022-01-31 ナミックス株式会社 粗面化処理された銅表面を有する物体
JP7409602B2 (ja) * 2019-05-09 2024-01-09 ナミックス株式会社 複合銅部材
CN111663156A (zh) * 2020-07-09 2020-09-15 惠州市腾达宇科技有限公司 一种用于vcp电镀的光亮剂及其制备方法
CN111979534A (zh) * 2020-07-14 2020-11-24 中国科学院海洋研究所 基于液滴自弹跳效应的超疏水表面的制备方法及应用
CN114385018A (zh) * 2020-10-20 2022-04-22 宸美(厦门)光电有限公司 接触结构、电子装置、和制造接触结构的方法
JP2022099497A (ja) * 2020-12-23 2022-07-05 セイコーエプソン株式会社 電気光学装置及び電子機器
JP7125804B1 (ja) * 2021-06-18 2022-08-25 ドングァン ディーエスピー テクノロジー カンパニー リミテッド ポリマーとマグネシウムの接合体のためのマグネシウム表面処理方法
US20230243041A1 (en) * 2022-01-28 2023-08-03 Texas Instruments Incorporated Etching compositions
CN115433930B (zh) * 2022-07-06 2023-11-28 南通群安电子材料有限公司 用于铜金属网格导电膜的无磷黑化液及其制备和使用方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3372468A (en) * 1965-06-24 1968-03-12 Olin Mathieson Method of coating a copper silver alloy with a silver coat
US3994430A (en) * 1975-07-30 1976-11-30 General Electric Company Direct bonding of metals to ceramics and metals
JPH0636470B2 (ja) * 1989-03-03 1994-05-11 松下電工株式会社 内層用回路板の銅回路の処理方法
JPH0737113B2 (ja) * 1989-03-13 1995-04-26 三菱電機株式会社 銅箔と樹脂との密着性向上方法
JP2656622B2 (ja) 1989-07-19 1997-09-24 株式会社日立製作所 銅と樹脂の接着方法
JPH069309B2 (ja) * 1989-09-22 1994-02-02 株式会社日立製作所 プリント回路板、その製造方法および製造装置
US5382333A (en) * 1990-07-30 1995-01-17 Mitsubishi Gas Chemical Company, Inc. Process for producing copper clad laminate
US5128008A (en) * 1991-04-10 1992-07-07 International Business Machines Corporation Method of forming a microelectronic package having a copper substrate
US5288377A (en) * 1991-06-05 1994-02-22 Macdermid, Incorporated Process for the manufacture of printed circuits using electrophoretically deposited organic resists
US5861076A (en) * 1991-07-19 1999-01-19 Park Electrochemical Corporation Method for making multi-layer circuit boards
JPH0787270B2 (ja) * 1992-02-19 1995-09-20 日鉱グールド・フォイル株式会社 印刷回路用銅箔及びその製造方法
JP3455756B2 (ja) 1993-07-16 2003-10-14 カシオ計算機株式会社 物体画像表示制御装置および物体画像表示制御方法
JP3332047B2 (ja) * 1993-07-22 2002-10-07 三菱瓦斯化学株式会社 内層銅箔の処理方法
US5492595A (en) * 1994-04-11 1996-02-20 Electrochemicals, Inc. Method for treating an oxidized copper film
EP0743812B1 (en) * 1994-12-01 2008-06-11 Ibiden Co, Ltd. Multilayer printed wiring board and process for producing the same
JPH09246720A (ja) 1996-03-08 1997-09-19 Hitachi Aic Inc 多層印刷配線板およびその製造方法
US6331490B1 (en) * 1998-03-13 2001-12-18 Semitool, Inc. Process for etching thin-film layers of a workpiece used to form microelectric circuits or components
JP3404286B2 (ja) * 1998-04-16 2003-05-06 日本パーカライジング株式会社 金属の表面処理方法、および該表面処理方法により得られた表面を有する金属部材
JP2000282265A (ja) 1999-03-31 2000-10-10 Mec Kk 銅または銅合金のマイクロエッチング剤およびそれを用いる表面処理法
JP2002088488A (ja) * 2000-09-13 2002-03-27 Kurita Water Ind Ltd 銅用防食剤組成物
US6821309B2 (en) * 2002-02-22 2004-11-23 University Of Florida Chemical-mechanical polishing slurry for polishing of copper or silver films
US6713407B1 (en) * 2002-10-29 2004-03-30 Taiwan Semiconductor Manufacturing Co., Ltd Method of forming a metal nitride layer over exposed copper
US7078796B2 (en) * 2003-07-01 2006-07-18 Freescale Semiconductor, Inc. Corrosion-resistant copper bond pad and integrated device
JP2006249519A (ja) * 2005-03-11 2006-09-21 Hitachi Chem Co Ltd 銅の表面処理方法及び銅
US7588835B2 (en) * 2005-03-11 2009-09-15 Hitachi Chemical Company, Ltd. Method of treating the surface of copper and copper
JP4973231B2 (ja) 2006-09-05 2012-07-11 日立化成工業株式会社 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
JP2008248269A (ja) * 2007-03-29 2008-10-16 Hitachi Chem Co Ltd 銅表面の処理方法およびこの方法を用いた配線基板
JP2008275493A (ja) 2007-05-01 2008-11-13 Seiko Epson Corp 受信装置、受信方法および電波時計

Also Published As

Publication number Publication date
US20110147072A1 (en) 2011-06-23
CN104988503A (zh) 2015-10-21
JP5402939B2 (ja) 2014-01-29
EP2341167A1 (en) 2011-07-06
CN102124145A (zh) 2011-07-13
JPWO2010050266A1 (ja) 2012-03-29
EP2341167B1 (en) 2018-10-24
US8809696B2 (en) 2014-08-19
EP2341167A4 (en) 2016-07-13
WO2010050266A1 (ja) 2010-05-06
KR101268145B1 (ko) 2013-05-27
KR20110031235A (ko) 2011-03-24
TW201016890A (en) 2010-05-01

Similar Documents

Publication Publication Date Title
TWI445843B (zh) Copper surface treatment and copper
TWI325899B (zh)
KR101368034B1 (ko) 반도체 칩 탑재용 기판 및 그의 제조 방법
JP4973231B2 (ja) 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
TW201215265A (en) A method for manufacturing a base material having gold-coated metallic fine pattern, a base material having gold-coated metallic fine pattern, a printed wiring board, an interposer and a semiconductor device
JP2008248269A (ja) 銅表面の処理方法およびこの方法を用いた配線基板
JP6264900B2 (ja) レジストパターンの製造方法、配線パターンの製造方法及び配線基板
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
JP5978587B2 (ja) 半導体パッケージ及びその製造方法
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
JP2016119396A (ja) レジストパターンの製造方法、配線パターンの製造方法及び配線基板
JP2007262579A (ja) 銅の表面処理方法及び銅
JP5109400B2 (ja) 銅表面処理液セット、これを用いた銅の表面処理方法、銅、配線基板および半導体パッケージ
JP5691527B2 (ja) 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板
JP5938948B2 (ja) 半導体チップ搭載用基板及びその製造方法
JP2013089913A (ja) 半導体チップ搭載用基板及びその製造方法
JP2009147387A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP5682678B2 (ja) 半導体チップ搭載用基板及びその製造方法
JP4334052B2 (ja) 粗化面形成用樹脂組成物およびプリント配線板
JP2004259937A (ja) 多層プリント配線板の製造方法及びそれにより得られる多層プリント配線板