JPWO2010050266A1 - 銅の表面処理方法及び銅 - Google Patents

銅の表面処理方法及び銅 Download PDF

Info

Publication number
JPWO2010050266A1
JPWO2010050266A1 JP2010535702A JP2010535702A JPWO2010050266A1 JP WO2010050266 A1 JPWO2010050266 A1 JP WO2010050266A1 JP 2010535702 A JP2010535702 A JP 2010535702A JP 2010535702 A JP2010535702 A JP 2010535702A JP WO2010050266 A1 JPWO2010050266 A1 JP WO2010050266A1
Authority
JP
Japan
Prior art keywords
treatment
copper
surface treatment
wiring
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010535702A
Other languages
English (en)
Other versions
JP5402939B2 (ja
Inventor
山下 智章
智章 山下
中島 澄子
澄子 中島
定夫 伊藤
定夫 伊藤
井上 文男
文男 井上
茂晴 有家
茂晴 有家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corporation
Showa Denko Materials Co Ltd
Original Assignee
Resonac Corporation
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Resonac Corporation, Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Resonac Corporation
Priority to JP2010535702A priority Critical patent/JP5402939B2/ja
Publication of JPWO2010050266A1 publication Critical patent/JPWO2010050266A1/ja
Application granted granted Critical
Publication of JP5402939B2 publication Critical patent/JP5402939B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/18Acidic compositions for etching copper or alloys thereof
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/02Local etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1157Using means for chemical reduction
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/4998Combined manufacture including applying or shaping of fluent material
    • Y10T29/49982Coating
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12431Foil or filament smaller than 6 mils
    • Y10T428/12438Composite
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemical Treatment Of Metals (AREA)
  • ing And Chemical Polishing (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Chemically Coating (AREA)

Abstract

銅の表面処理によって1μmを超す凹凸を形成することなく、銅表面と絶縁層との接着強度を確保し、配線間の絶縁信頼性を向上できる銅の表面処理方法及び銅を提供することを課題とする。これを解決するために、銅表面に銅よりも貴な金属を離散的に形成する工程と、その後、酸化剤を含むアルカリ性溶液を用いて上記銅表面を酸化処理する工程と、その後、上記酸化銅を溶解して除去する工程とを有する方法によって銅の表面処理を実施する。

Description

本発明は、銅の表面処理方法及び当該表面処理方法により表面処理が施された銅に関する。
近年の情報化社会の発展は目覚しく、情報処理機器の分野では、大型、小型を問わず、機器の機能向上が求められている。例えば、民生機器の分野では、パソコン、携帯電話などの機器の小型化、軽量化、高性能化および高機能化が進められている。一方、産業用機器の分野では、無線基地局、光通信装置、およびサーバ、ルータなどのネットワーク関連機器などについて、先と同様の検討が進められている。また、情報伝達量の増加に伴い、情報処理機器で扱う信号の高周波化が年々進む傾向にあるため、高速処理および高速伝送技術の開発も進められている。例えば、実装関係では、CPU、DSPや各種メモリなどのLSIの高速化および高機能化と共に、新たな高密度実装技術として、システムオンチップ(SoC)、システムインパッケージ(SiP)などの開発が盛んに行われている。このような状況下、半導体チップ搭載基板やマザーボードについても、高周波化、高密度配線化および高機能化に対応する必要がある。それら基板の代表的な材料として、近年、ライン/スペース(L/S)=15μm/15μm以下の微細配線を形成したビルドアップ方式の多層配線基板が使用されている。
基板上の微細配線の形成は、通常、サブトラクティブ法、あるいはセミアディティブ法によって行われる。サブトラクティブ法による一般的な配線形成工程では、最初に、銅表面にエッチングレジストを形成し、その後、露光および現像を行い、レジストパターンを形成する。次に、不要な銅をエッチングし、レジスト剥離を行うことによって配線を形成する。一方、セミアディティブ法による一般的な配線形成工程では、最初に、銅(シード層)表面に、めっきレジストを形成し、その後、露光および現像を行い、レジストパターンを形成する。次に、電気めっき、レジスト剥離及びエッチングを行うことによって配線を形成する。上記方法のいずれを適用した場合であっても、配線形成後に、外部接続端子や半導体チップ接続端子等の端子部以外の配線を保護するために、必要に応じて、配線上にソルダーレジストやカバーレイを形成することができる。
上記方法のいずれかを適用し、L/S幅の設計値に対する微細配線の形成率を上げるためには、レジストパターンを設計通りに形成することが必要である。しかし、L/S=15μm/15μm以下の微細配線の形成においては、露光の際に、光沢性のある銅表面では、光の反射によってハレーションが起こる影響から、レジストパターンの精度を高めることが難しい。また、銅表面とレジストパターンとの密着力が低く、配線形成時にレジストパターンが剥がれやすい。さらに、配線(銅)とソルダーレジスト間や配線とカバーレイ間では、十分な接着性が得られない傾向がある。これらの問題を解決するためには、銅表面の無光沢化および銅表面とレジストとの密着力の強化が重要である。
一方、ビルドアップ方式の多層配線基板は、層間絶縁層形成工程と配線形成工程を相互に繰り返すことによって製造される。この製造方法を適用する場合、配線と絶縁樹脂との接着強度、配線間の絶縁信頼性、および配線精度を確保することが重要である。このような各種特性を向上させることを目的として、従来から銅の表面処理に関するいくつかの方法が検討されている。
第1は、銅表面にミクロンオーダーの粗化形状を付与することによって銅表面を無光沢化し、更にアンカー効果によって、銅表面とレジストまたは銅表面とその他絶縁樹脂との接着力を得る方法に関する。一例として、特許文献1では、無機酸および銅の酸化剤からなる主剤と、少なくとも一種のアゾール類および少なくとも一種のエッチング抑制剤からなる助剤とを含む水溶液を用いて、銅表面にミクロンオーダーの粗化形状を付与する方法を開示している。また、他の例として、特許文献2では、マイクロエッチングによって高さが1.5〜5.0μmの連続的な凹凸を形成した後、クロメート処理およびカップリング剤処理を施す方法を開示している。
第2は、銅表面に微細な酸化銅の針状結晶による凹凸形成後、還元処理を行うことによって、微細な金属銅の針状結晶を付与し、次いで銅表面を無光沢化し、更にアンカー効果によって、銅表面とレジストまたは銅表面と絶縁樹脂との接着力を得る方法に関する。一例として、特許文献3では、亜塩素酸ナトリウムなどの酸化剤を含有するアルカリ性水溶液を用い、その水溶液に金属銅を80℃前後で浸漬することによって表面に酸化銅の微細な針状結晶を付与し、更に、引き続き、アミンボラン類の少なくとも一種類とホウ素系薬品とを混合した酸性溶液を用いて還元処理を施すことによって、金属銅の微細な針状結晶を付与する方法を開示している。
第3は、銅表面に、銅よりも貴な金属を離散的に形成後、銅を酸化して、酸化銅の針状結晶による凹凸を形成した後、還元処理を行うことによって、金属銅の針状結晶によるナノレベルの凹凸を付与し、アンカー効果によって、銅表面と絶縁樹脂との接着力を得る方法に関する。このような方法は、特許文献4で開示されている。
日本国特開2000−282265号公報 日本国特開平9−246720号公報 日本国特許第2656622号公報 日本国特開2006−249519号公報
上記第1の方法によれば、銅表面にRz(十点平均粗さ)で1.5〜5μmの凹凸を形成することで、アンカー効果による接着強度の改善が見られる。しかし、微細配線形成において、L/Sが狭く且つレジストと密着している銅界面の凹凸が1μmを超す粗化形状になると、現像の際に、レジストを銅表面から完全に除去することが困難となる。そのため、引き続き実施されるエッチング処理時に、銅配線間に短絡が発生しやすくなる傾向がある。また、レジストを剥離する際も同様に、レジストを銅表面から完全に除去することが困難となり、そのことによって、その後の銅表面と絶縁樹脂または銅表面とソルダーレジストとの間の密着性が十分に得られない傾向がある。その他、外部接続端子等の金めっき処理時に、めっきの未析出あるいはめっきムラが発生しやすい傾向がある。
また、セミアディティブ法による微細配線形成においては、銅のシード層膜厚が薄いため、特にスパッタリングによって形成された銅のシード層の膜厚は0.1μm〜1.0μmであるため、そのような銅表面に凹凸形成を形成することは困難である。更に、上記第1の方法によれば、配線表面の凹凸は1μmを超す粗化形状であるため、そのような配線に高速の電気信号を流すと、表皮効果によって電気信号は配線の表面付近に集中して流れるようになるため、伝送損失が大きくなる傾向がある。また、更にL/S=15μm/15μm未満の配線になると、配線精度を維持することが困難になる傾向がある。
上記第2の方法は、第1の方法と同様に、配線表面に表面粗さRzが0.1〜1.5μmの凹凸を形成し、そのアンカー効果によって接着強度を確保する技術である。しかし、微細配線形成においては、レジストと密着している銅表面の凹凸が針状形状になると、上記第1の方法と同様に、レジスト残りによって配線間に短絡が発生しやすい、銅表面と絶縁樹脂または銅表面とソルダーレジストとの間の密着性が得られ難い、および金めっきの未析出あるいは金めっきムラが発生しやすい、といった様々な課題が存在する。また、セミアディティブ法による微細配線形成においては、スパッタリング等により形成された銅のシード層上に凹凸を形成することは可能である。しかし、上述と同様に、レジストを銅表面から完全に除去することが困難である、シード層上への配線形成が困難になる、配線間に短絡が発生する、銅表面と絶縁樹脂または銅表面とソルダーレジスト間の密着性が得られない、金めっきの未析出あるいは金めっきムラが発生する、といった様々な課題が存在する。
また、上記第2の方法では、表面に形成される凹凸の高さのバラツキが大きく、Rz<0.5μmである場合は、絶縁樹脂との高温および高湿時の接着信頼性が低下する傾向がある。一方、Rz>1.0μmである場合は、第1の方法と同様に、伝送損失が大きくなる傾向がある。また、凹凸を形成する針状結晶が複雑に絡み合っているため、樹脂の粘度特性等の物性によっては、針状結晶の凹凸に樹脂が埋まりにくく、高温および高湿時の接着信頼性が低下する傾向がある。さらに、Rz≧0.1μmの金属銅の針状結晶は折れやすく、水平ラインによる処理を行うことは不可能であるため、薄板の処理に関する作業性が悪い。
さらに、上記第2の方法では、処理時に高温のアルカリ性溶液を使用するため、絶縁樹脂表面が侵されやすく、イオン汚染あるいは絶縁劣化によって絶縁信頼性が低下しやすい。その他、酸化処理後の水洗の際に、酸化銅の針状結晶による複雑な凹凸のため、針状結晶の凹凸間の水洗が不十分となり、凹凸間の残存イオンによって絶縁信頼性が低下しやすい。また、還元処理後の放置時間の影響によって、金属銅の針状結晶が再酸化し、スルーホール接続のめっき工程においてその酸化銅が溶解することによって、スルーホール周辺にピンク色のリング(ピンクリング)が発生しやすい。ピンクリングの発生は、配線間の絶縁距離が短い部分での絶縁信頼性の低下、又は銅表面と絶縁樹脂間での剥離等を引き起こすため、望ましくない。
本発明者らは、上記第1および第2の方法における問題点を解決するために、銅表面に離散的に貴金属を形成し、その後、酸化剤を含むアルカリ溶液で酸化処理して酸化銅を形成し、表面にRzが0.001〜1μmの微細な凹凸を形成することによって、銅表面と絶縁樹脂との接着強度を向上させる第3の方法を提案している。この方法では、スルーホール接続のめっき工程による酸化銅の針状結晶の溶解を防ぐために、酸化処理後に更に還元剤を含むアルカリ溶液を用いて還元処理を行うことが好ましい。しかし、上記第2の方法と同様に、還元処理後の放置条件の影響によって、金属銅の針状結晶が再酸化し、ピンクリングが発生しやすい。また、針状結晶によって凹凸を形成するために、部分的に結晶同士が重なり、樹脂の粘度特性等の物性によっては、針状結晶による凹凸に樹脂が埋まり難い傾向がある。そのため、上記第2の方法ほどではないが、高温および高湿時の接着信頼性が低下しやすく、改善が望まれている。
したがって、本発明は、上記従来の方法で見られる問題点を改善するためになされたものであり、銅表面に1μmを超す凹凸を形成することなく、銅表面とレジストまたは銅表面と絶縁樹脂との接着強度を確保し、各種信頼性を向上させることができる銅の表面処理方法、ならびに当該表面処理方法により処理された各種信頼性に優れる銅および配線基板を提供することを目的とする。
上記目的を達成するために、本発明は、以下に記載する事項をその特徴とする。
本発明の第1の側面は、銅の表面処理方法に関し、銅表面に、上記銅よりも貴な金属を離散的に形成する第1の工程と、引き続き、酸化剤を含むアルカリ性溶液を用いた酸化によって、上記銅表面に酸化銅を形成する第2の工程と、次いで、上前酸化銅を溶解させることによって除去し、上記銅表面に凹凸を形成する第3の工程とを有することを特徴とする。
上記表面処理方法は、上記第3の工程後、上記銅表面に対して接着強度を向上させるための処理を行う第4の工程をさらに有し、上記第4の工程は、上記銅表面に銅よりも卑な金属を形成する処理、アゾール化合物を含有する溶液を用いた処理、およびカップリング剤を用いた処理からなる群から選択される少なくとも1つの処理を含むことが好ましい。上記第4の工程は、上記表面に銅よりも卑な金属を形成する処理と、アゾール化合物を含有する溶液を用いた処理との双方を含むことがより好ましい。また、上記第4の工程は、上記銅表面に銅よりも卑な金属を形成する処理後に、90℃以上の温度に加熱する加熱処理を含むことが好ましい。
上記表面処理方法において、上記酸化剤は、塩素酸塩、亜塩素酸塩、次亜塩素酸塩、過塩素酸塩、ペルオキソ二硫酸塩、および過マンガン酸塩からなる群から選択される1種以上であることが好ましい。
上記銅よりも貴な金属は、金、銀、白金、パラジウム、ロジウム、レニウム、ルテニウム、オスミウム、およびイリジウムからなる群から選択される金属、またはそれら金属を含む合金であることが好ましい。上記銅よりも貴な金属の形成量は、0.001μmol/dm以上かつ5μmol/dm以下であることが好ましい。
上記第3の工程における上記酸化銅の溶解は、無機酸および有機酸からなる群から選択される1種以上を含む酸性溶液を用いて行われることが好ましい。上記第3の工程後の上記銅表面の粗さは、Rzで1nm以上かつ1000nm以下であることが好ましい。
本発明の別の側面は、上記表面処理方法を用いて表面を処理した銅に関する。本発明のさらに別の側面は、銅配線を有する配線基板に関し、上記銅配線の表面を上記表面処理方法を用いて処理することを特徴とする。
本発明によれば、銅表面に1000nmを超す凹凸を形成することなく、銅表面とレジストまたは銅表面と絶縁樹脂との接着強度を確保するとともに、各種信頼性を向上させることができる、銅の表面処理方法を提供することができる。本発明による表面処理方法によって処理された銅は、多層プリント配線板、ビルドアッププリント配線板等のマザーボード、ならびにリジットサブストレートおよびビルドアップサブストレート等の半導体チップ搭載基板等の各種配線基板の配線部材として好適に使用することができる。
なお、本出願は、同出願人により2008年10月27日に出願された日本国特願2008−275493号に基づく優先権主張を伴うものであり、これらの明細書を参照することによって、本明細書の一部として組み込むものとする。
図1は、従来の表面処理技術に関する第1の方法を説明する図であり、(a)および(b)は各工程における銅表面の状態を示す模式的断面図である。 図2は、従来の表面処理技術に関する第2の方法を説明する図であり、(a1)〜(c1)は各工程を示す模式的断面図、および(a2)〜(c2)は各工程における銅表面の状態を模式的に示す部分拡大図である。 図3は、従来の表面処理技術に関する第3の方法を説明する図であり、(a1)〜(c1)は各工程を示す模式的断面図、および(a2)〜(c2)は各工程における銅表面の状態を模式的に示す部分拡大図である。 図4は、本発明による表面処理方法を説明する図であり、(a1)〜(c1)は各工程を示す模式的断面図、および(a2)〜(c2)は各工程における銅表面の状態を模式的に示す部分拡大図である。 本発明による半導体チップ搭載基板の一例を示す模式的断面図である。 本発明による半導体チップ搭載基板の一例を示す模式的断面図である。 本発明によるファン−インタイプ半導体チップ搭載基板の一例を示す平面図である。 本発明によるファン−アウトタイプ半導体チップ搭載基板の一例を示す平面図である。 本発明による半導体チップ搭載基板の製造方法の一例を示す図であり、(a)〜(g)は各工程に対応する模式的断面図である。 本発明によるフレーム形状の半導体チップ搭載基板の一例を示す図であり、(a)は平面図、(b)は部分拡大図である。 本発明によるフリップチップタイプ半導体パッケージの一例を示す模式的断面図である。 本発明によるワイヤボンドタイプ半導体パッケージの一例を示す模式的断面図である。 本発明による試験用評価基板の製造方法の一例を示す工程図である。 本発明による試験用評価基板の製造方法の一例を示す工程図である。 実施例で作製した電食試験用評価基板を示す平面図である。 実施例で作製した電食試験用評価基板を示す平面図である。
以下、本発明について、より具体的に説明する。
本発明の第1の側面は、銅の表面処理方法に関する。以下の説明では、本発明による銅の表面処理方法について、半導体チップ搭載基板における銅配線の表面処理に適用した場合を例に挙げている。しかし、以下の説明は、本発明の一実施形態に過ぎず、その他、多層プリント配線板、およびビルドアッププリント配線板等のマザーボード等に利用される銅の表面処理方法として、本発明を適用することもできる。
本発明による銅の表面処理方法は、銅表面に、上記銅よりも貴な金属を離散的に形成する第1の工程と、引き続き酸化剤を含むアルカリ性溶液を用いた酸化によって、上記銅表面に酸化銅を形成する第2の工程と、次いで上記酸化銅を溶解させることによって除去し、上記銅表面に凹凸を形成する第3の工程とを有することを特徴とする。本発明による処理方法によれば、銅表面に貴金属を離散的に形成する第1の工程と、その後、銅表面を、酸化剤を含むアルカリ性溶液で酸化処理する第2の工程とを実施することによって、銅表面に、緻密且つ均一な酸化銅の針状結晶による微細な凹凸を形成することができる。また、上記酸化処理後に酸性溶液または銅の錯化剤を含む溶液で処理を行う第3の工程によって、酸化銅の針状結晶が選択的に除去され、針状ではない金属銅の微細な凹凸を形成することができる。
本発明において上記第3の工程後に得られる銅の表面粗さは、Rzで1nm以上かつ1,000nm以下であることが好ましい。また、Rzで1nm以上かつ300nm以下であることがより好ましく、Rzで1nm以上かつ100nm以下であることがより好ましく、1nm以上かつ50nm以下であることがさらに好ましい。Rzが1nm未満では、絶縁樹脂等との接着力が低下する傾向がある。一方、Rzが1,000nmを超えると、伝送損失が大きくなる問題が発生しやすくなる傾向があり、微細配線に対しては、処理後の配線精度が大きくずれる問題が生じる傾向がある。なお、Rzは、接触式表面粗さ計又は、原子間力顕微鏡(AFM)等を用いて測定できる。
ここで、本明細書で使用する表現「緻密且つ均一」とは、銅表面の形状を走査型電子顕微鏡(SEM)によって観察した時、あるいは集束イオンビーム加工観察装置(FIB)により加工を行った後にその断面を走査イオン顕微鏡(SIM)を用いて観察した時、金属銅の表面に位置する結晶によって形成された凹凸が密集し、凹凸の高さのバラツキが小さい状態であることを意味する。本発明による表面処理方法によって形成される凹凸は、従来の表面処理方法によって得られる凹凸の形状と比較して、緻密且つ均一である点で有益である。このことについて、以下、図面を参照し、従来の方法と比較しながら、詳細に説明する。
はじめに、銅表面を酸化処理する従来方法について説明する。第1の方法では、酸化剤を含む酸性溶液で酸化処理を行う。この方法では、下式(1)に示すように、酸化剤により酸化銅(CuO)の生成と同時に、酸によって銅が溶解(エッチング)される。
(式1)
Cu + Oxi → CuO + Red
CuO + acid → Cu2+ + H
図1は、上記第1の方法を説明する図であり、(a)および(b)は各工程における銅表面の状態を示す模式的断面図である。図1(a)に示すように、銅の粒界部200は他の部位よりも早くエッチングされ、図1(b)に示すような独特の凹凸形状が形成される。従って、式(1)に示す反応が進むほど、銅のエッチングも進み、凹凸形状は大きくなる。この方法の問題は、微細配線を形成した場合には、絶縁樹脂との接着と配線精度の維持を両立させることが困難である点である。
一方、第2の方法では、酸化剤を含むアルカリ性溶液を用いて酸化処理を行う。この方法では、下式(2)に示すように酸化剤によってCuOが生成する。
(式2)
Cu + Oxi → CuO + Red
CuO + Red → Cu + Oxi
また、上記第1の方法と異なり、上記第2の方法ではアルカリ性溶液を用いた処理を行うため、電位−pHの関係からすると、CuOの状態でほぼ安定となる。図2は、上記第2の方法に関し、(a1)〜(c1)は各工程を示す模式的断面図であり、(a2)〜(c2)は各工程における銅表面の状態を模式的に示す部分拡大図である。図2(b2)に示すように、上記方法では、先ず、CuOの針状結晶による凹凸201が形成される。その後、還元処理を行うことで、図2(c2)に示すように、金属銅の針状結晶による凹凸202が形成される。
上記式(2)による酸化処理は、銅表面の全てがCuOで覆われるまで反応が進行する。そのため、短時間で銅表面がCuOに覆われるほど、すなわち、酸化反応速度が速くなるにつれて、CuOの針状結晶は均一で微細な凹凸が形成される。逆に、酸化反応速度が遅くなると、不均一で部分的に長い針状結晶が形成され、ばらつきのある凹凸が形成される。通常、第2の方法では、酸化反応速度が遅いために、図2(b2)および(c2)に示すように、不均一で部分的に長い針状結晶の凹凸201,202が形成される。そのため、この方法の問題点としては、凹凸の高さバラツキが大きく、また、針状結晶が複雑に絡み合っているために、樹脂の粘度等の特性によっては樹脂が埋まりにくい問題がある。
このような第2の方法に対して、第3の方法では、酸化処理前に、銅表面に貴金属を離散的に形成する工程を設けることによって、酸化反応速度を高めている。上記方法のように、標準電極電位の異なる金属を電気的に接触させた場合、より具体的には、銅表面に貴金属を離散的に形成した場合、酸化されやすい金属(銅:Cu)がアノードを、酸化されにくい金属(貴金属)がカソードを分担することになる。そのことによって、引き続き実施される酸化処理における反応速度が増加し、銅を単独で処理する場合と比べて、酸化が加速されることになる。
図3は、上記第3の方法に関し、(a1)〜(c1)は各工程を示す模式的断面図であり、(a2)〜(c2)は各工程における銅表面の状態を模式的に示す部分拡大図である。銅を単独で酸化処理する場合、図2(b2)に示すように不均一で部分的に長いCuOの針状結晶の凹凸が形成される。一方、図3(a1)に示すように銅表面に貴金属203を離散的に形成した後に酸化処理を行った場合には、図3(b2)に示すように均一で微細なCuOの針状結晶の凹凸204が形成される。そして、、引き続き、CuOの針状結晶の還元処理を行うことによって、図3(c2)に示すように金属銅の微細な針状結晶の凹凸205が形成される。しかし、このような方法によって得られる凹凸は針状結晶によって形成されるため、部分的に結晶同士が重なり、第2の方法ほどではないが、樹脂の粘度特性等によっては、樹脂がこの針状結晶の凹凸に埋まりにくい問題がある。
上述の従来方法に対して、本発明では、酸化処理前に、銅表面に貴金属を離散的に形成する工程、引き続き酸化剤を含むアルカリ溶液を用いて酸化処理を行う工程、次いで、酸性溶液または銅の錯化剤を含む溶液による処理を行う工程を連続的に行うことを特徴とする。図4は、本発明による表面処理方法に関し、(a1)〜(c1)は各工程を示す模式的断面図であり、(a2)〜(c2)は各工程における銅表面の状態を模式的に示す部分拡大図である。本発明の処理方法によれば、最初に、第3の方法と同様に、図4(a2)に示したように銅表面に貴金属203を離散的に形成する。次いで、上記銅表面の酸化処理を行うことによって、図4(b2)に示したような均一で微細なCuOの針状結晶の凹凸204が形成される。そして、その後、酸性溶液または銅の錯化剤を含む溶液による処理を行い、CuOを選択的に溶解させることによって、図4(c2)に示したような針状ではない均一な金属銅の微細な凹凸206が形成されることになる。
次に、本発明による表面処理方法について、工程ごとに、さらに詳細に説明する。なお、本願発明においては、各工程による処理に先立ち、銅表面の清浄化を行う脱脂処理、酸洗処理、あるいはこれらを適宜組み合わせた前処理を行うことが好ましい。
(第1の工程)
本発明における第1の工程は、銅よりも貴な金属を離散的に形成する工程に関する。銅より貴な金属を離散的に銅表面に形成する方法としては、特に限定されず、下地となる銅表面を完全に覆うことなく、銅表面に上記金属を均一に分散した状態で付与することができれば、如何なる方法であってもよい。例えば、無電解めっき、電気めっき、置換めっき、スプレー噴霧、塗布、スパッタリング、蒸着等の方法が挙げられる。中でも、置換めっきによる方法がより好ましい。置換めっきは、銅と銅よりも貴な金属とのイオン化傾向の違いを利用する方法であり、このような方法を適用することによって、銅よりも貴な金属を容易かつ安価に銅表面に離散的に形成することができる。
銅より貴な金属とは、銅の電位よりも高い電位を有する金属を意図している。そのような貴金属としては、特に限定されないが、金、銀、白金、パラジウム、ロジウム、レニウム、ルテニウム、オスミウム、イリジウムから選択される金属またはこれらの金属を含む合金を用いることができる。
また、銅表面上に離散的に形成する上記銅よりも貴な金属の形成量は、特に限定されない。しかし、緻密且つ微細で均一な望ましい凹凸の形状を得やすいこと、また絶縁樹脂との十分な接着強度を確保することが可能であることから、一実施形態において、上記形成量は、0.001μmol/dm以上かつ40μmol/dm以下であることが好ましい。また、上記形成量は0.01μmol/dm以上かつ10μmol/dm以下であることがより好ましく、0.1μmol/dm以上かつ4μmol/dm以下であることがさらに好ましい。なお、銅表面に実際に形成した銅よりも貴な金属の量は、王水によって銅表面上の貴な金属を溶解させた後、その溶解液を原子吸光光度計で定量分析を行うことにより求めることができる。しかし、本明細書で記載する用語「離散的」とは、銅表面に貴金属が完全に被覆されることなく、貴金属が銅表面に分散している状態を示すものであり、具体的な形成量によって限定されるものではないことを意図している。
(第2の工程)
本発明における第2の工程は、銅表面の酸化処理に関する。本発明では、上記のようにして貴金属を離散的に銅表面に形成した後、当該銅表面を、酸化剤を含むアルカリ性溶液にて酸化処理する。上記酸化剤を含むアルカリ性溶液としては、特に限定されない。例えば、アルカリ金属またはアルカリ土類金属などを含むアルカリ性溶液に、さらに塩素酸塩、亜塩素酸塩、次亜塩素酸塩、過塩素酸塩、ペルオキソ二硫酸塩、過マンガン酸塩等の酸化剤を追加して得られるアルカリ性溶液が好ましい。また、デスミア処理を行ってもよい。
一般的に、デスミア処理は、基板孔開け工程時に発生したスミア除去、および樹脂と銅との密着強度を向上させるための樹脂粗化を目的として行われる。具体的なプロセスとしては、スミア除去能力を高めるために前処理として膨潤工程を行い、次に、過マンガン酸塩を含むアルカリ溶液で樹脂をエッチングする過マンガン酸工程、および過マンガン酸を還元および除去する中和処理工程を順次行う。ここで、上記過マンガン酸工程において使用する過マンガン酸塩は酸化剤である。そのため、過マンガン酸塩を含むアルカリ性溶液は、銅表面に酸化銅を形成することが可能である。したがって、本明細書において用語「デスミア処理」とは、上記過マンガン酸工程を行うこと、又は膨潤工程を行った後に過マンガン酸工程を行うことを意味する。
上記アルカリ金属やアルカリ土類金属などを含むアルカリ性溶液は、例えば、水酸化ナトリウム、水酸化カリウム、炭酸ナトリウム等のアルカリ金属化合物やアルカリ土類金属化合物を水あるいはイオン交換樹脂によって処理した水などの溶媒に添加することで得られるものが好ましい。
上記酸化剤の具体例としては、次亜塩素酸ナトリウム、亜塩素酸ナトリウム、塩素酸ナトリウム、過塩素酸ナトリウム、次亜塩素酸カリウム、亜塩素酸カリウム、塩素酸カリウム、過塩素酸カリウム、ペルオキソ二硫酸アンモニウム、ペルオキソ二硫酸カリウム、ペルオキソ二硫酸ナトリウム等が挙げられる、特に、保存安定性、安全性等の取扱い性や価格などの観点から、亜塩素酸ナトリウムが好ましい。また、上記アルカリ性溶液にリン酸塩を添加することがより好ましい。本発明で使用できるリン酸塩としては、特に限定されないが、例えば、リン酸三ナトリウム、リン酸三カリウム、リン酸三リチウム等を用いるのが好ましい。さらに、上記アルカリ性溶液に公知の有機酸やキレート剤を添加することがより好ましい。
上記酸化剤を含むアルカリ性溶液における酸化剤濃度は、特に限定されないが、1〜100g/Lであることが好ましい。また、当該溶液にリン酸塩を添加する場合には、その濃度が1〜40g/Lとなるように添加することが好ましい。また、当該溶液のpHは、アルカリ性を示す値であればよく、特に限定されないが、9〜13であることが好ましく、11〜13であることがより好ましく、12〜12.8であることが更に好ましい。なお、pHの調整は、塩酸、硫酸、硝酸や水酸化ナトリウム、水酸化カリウム等の水溶液を適宜用いて行うことができる。
また、銅表面に生成する酸化銅の結晶量は、0.001mg/cm以上かつ0.3mg/cm以下であることが好ましく、0.01mg/cm以上かつ0.2mg/cm以下であることがより好ましく、0.03mg/cm以上かつ0.1mg/cm以下であることが特に好ましい。酸化銅結晶量が0.001mg/cm未満では、絶縁樹脂等との接着力が低下する傾向にあり、0.3mg/cmを超えると伝送損失が大きくなるという問題が発生しやすくなる。なお、銅表面に形成した酸化銅結晶量は、電解還元量を測定することにより調べることができる。例えば、酸化処理を施した銅を作用極(陰極)として、0.5mA/cmの一定の電気量を通電し、銅の表面電位が酸化銅の電位から金属銅の電位に完全に変化するまで、即ち、−1.0V以下の安定な電位になるまでの時間を測定し、その電解還元量から酸化銅結晶量を求めることができる。
また、上記酸化剤を含むアルカリ性溶液によって酸化処理を行う際の当該溶液の温度は、特に限定されない。しかし、十分な酸化処理の実現、又はアルカリ性溶液による基材へのダメージの低減等を考慮すると、上記溶液の温度は、20〜95℃であることが好ましく、30〜80℃であることがより好ましく、40〜60℃であることが特に好ましい。また、酸化処理時間は、酸化処理液の濃度や液温等を考慮して、所望量の酸化銅結晶が生成するように適宜決定すればよい。なお、上記酸化処理液による銅表面の酸化処理では、銅表面が短時間で酸化銅の針状結晶に覆われて酸化反応が停止する。そのため、先に説明した第2の方法の場合と比較して、酸化処理の時間をより短くすることができる。
(第3の工程)
本発明における第3の工程は、酸化銅の溶解および除去に関する。第3の工程では、 先の工程において形成された銅表面の酸化銅の結晶を、酸性溶液又は銅の錯化剤を用いて溶解および除去することによって、緻密で均一な凹凸を形成することができる。
上記酸性溶液としては、無機酸、有機酸から選択される1種以上を含む酸性溶液が好ましい。特に限定されないが、例えば、無機酸として硫酸、塩酸、硝酸を含む酸性溶液で処理することが好ましい。第2の工程においてデスミア処理を行う場合には、デスミア処理時の過マンガン酸による処理後の中和処理として、第3の工程を行ってもよい。特に、酸化銅を選択的に除去するために、硫酸が含まれる酸性溶液で処理することが好ましい。上記の無機酸の濃度は、特に限定されないが、0.1〜100g/Lであることが好ましい。
有機酸の一例として、乳酸又はその塩、オキシ酪酸又はその塩、グリセリン酸又はその塩、酒石酸又はその塩、リンゴ酸又はその塩、クエン酸又はその塩、L−テアニン又はその塩、ピログルタル酸又はその塩、ピロリジン−2,4−ジカルボン酸又はその塩、葉酸又はその塩、DL−トレオニン又はその塩、L−トレオニン又はその塩、L−トリプトファン又はその塩、L−フェニルアラニン又はその塩、キナルジン酸又はその塩、ギ酸又はその塩、酢酸又はその塩、プロピオン酸又はその塩、オクチル酸又はその塩、グリコール酸又はその塩、n−酪酸又はその塩、イソ酪酸又はその塩、アクリル酸又はその塩、クロトン酸又はその塩、イソクロトン酸又はその塩、シュウ酸又はその塩、マロン酸又はその塩、コハク酸又はその塩、アジピン酸又はその塩、マレイン酸又はその塩、アセチレンジカルボン酸又はその塩、モノクロロ酢酸又はその塩、トリクロロ酢酸又はその塩、モノブロモ酢酸又はその塩、エチレンジアミン四酢酸又はその塩、エチレンジアミンが挙げられ、これら有機酸を含む酸性溶液で処理することが好ましい。特に、乳酸又はその塩、リンゴ酸又はその塩、クエン酸又はその塩、酒石酸又はその塩が含まれる酸性溶液で処理することが好ましい。上記の有機酸の濃度は、特に限定されないが、0.1〜100g/Lであることが好ましい。
また、当該溶液のpHは、酸性を示す値であればよく、特に限定されないが、pH2以下であることが好ましく、更にはpH1以下であることが好ましい。なお、無機酸、有機酸から選択される1種以上を含む酸性溶液のpHの調整は、無機酸、有機酸の他に水酸化ナトリウム、水酸化カリウム等の水溶液を適宜用いて行うことができる。
また、上記酸性溶液により処理を行う際の当該溶液の温度は、特に限定されないが、使用上の安全性を考慮し且つ酸化銅の結晶を選択的に除去するには、10〜40℃であることが好ましく、15〜35℃であることがより好ましく、20〜30℃であることが特に好ましい。また、酸性溶液による処理時間は、酸性溶液の濃度や液温等を考慮して、酸化銅の結晶を選択的に除去できるよう適宜決定すればよい。上記酸性溶液は、上記の各成分を水に溶解させることにより容易に調整することができる。上記水としては、イオン交換水、純水、超純水などのイオン性物質や不純物を除去した水が好ましい。
本明細書において、上記銅の錯化剤とは、銅と配位結合する化学種あるいは化合物を含む溶液、もしくは銅と錯体を形成する化学種あるいは化合物を含む溶液を意図している。例えば、臭化物、塩化物、シアン化合物、フッ化物、アンモニウム塩、リン酸塩、チオシアン酸化合物、硫酸塩、チオ硫酸塩、アデニン、5’−アデノシン三りん酸、2−アミノエタノール、2−アミノエタンチオール、イミダゾール、エチルアミン、エチレンジアミン、エチレンジアミン四酢酸、カテコール、クエン酸、リンゴ酸、乳酸、グリシルグリシン、グリシン、L−グルタミン酸、酢酸、L−システイン、シュウ酸、トリエチレンテトラミン、ピコリン酸、ヒスチジン、2,2−ビピリジル、ピリジン、1,10−フェナントロリン、L−フェニルアラニン、o−ベンゼンジカルボン酸、マロン酸等を含む溶液で処理することができる。
(第4の工程)
本発明では、第3の工程において酸性溶液または銅の錯化剤を含む溶液による処理を行った後、引き続き、銅表面の接着強度を向上させるための処理を実施することが望ましい。具体的には、第4の工程として、1)銅表面に銅よりも卑な金属を形成する処理、2)アゾール化合物を含む溶液を用いて銅表面を処理する、および3)カップリング剤を用いて銅表面を処理する、といった後処理を実施することによって、絶縁樹脂との接着強度を向上することが可能となる。これらの処理は組み合わせて行うことができる。なかでも、上記1)による処理を行った場合には、ソルダーレジストへの接着性が向上する傾向がある。また、上記2)による処理を行った場合には、ビルドアップ材への接着性が向上する傾向がある。さらに上記1)および上記2)による処理を組み合わせて実施した場合には、ソルダーレジストおよびビルドアップ材の双方に対する接着性を向上することが可能である。これらについては、後述する実施例によって明らかにされている。組み合わせて処理を行う場合、上記1)、2)、3)による処理のうち、上記1)による処理を最初に行うことが好ましく、具体的には、上記1)による処理の後に、上記2)又は上記3)の処理を行うことがより好ましい。
(1.銅表面に卑金属を形成する処理)
上記第3の工程後、銅表面に銅よりも卑な金属を付与することによって、銅表面に上記卑金属が形成される。但し、銅表面は必ずしも完全に覆われるわけではない。ここで、卑金属とは、銅の電位よりも低い電位を有する金属を意図している。理論によって拘束するものではないが、上述の卑金属による処理を行うことによって、銅表面の再酸化が抑制され、絶縁樹脂との接着性の向上が可能になると推察される。
卑金属を銅表面に形成する方法としては、特に限定されないが、無電解めっき、電気めっき、スパッタリング、蒸着等により形成することが好ましい。より好ましくは、無電解めっきで形成することが好ましく、更には、無電解めっきにより銅表面を卑金属で完全に被覆するのが好ましい。
上記卑金属は、特に限定されないが、Cr、Co、Ni、Zn、Sn、Mo、Wからなる群から選択される金属、またはこれらの金属を含む合金を用いることが好ましい。特に、無電解めっきで析出可能なSn,Ni、Coが好ましく、中でもSnが最も好ましい。更に、銅表面に複数の卑金属を形成してもよく、その場合には、最表面にSnを形成することが好ましい。
無電解めっきにおいて使用可能なSnを含む溶液は、錫塩およびイオウ化合物を含む酸性溶液であることが好ましい。錫塩としては、酸性溶液に溶解するものであればよいが、有機スルホン酸、塩化物であることが好ましい。イオウ化合物としては、チオ尿素、有機硫化物等であることが好ましい。上記酸性溶液としては、無機酸、有機酸から選択される1種以上を含む酸性溶液であることが好ましい。特に限定されないが、例えば、硫酸、塩酸、硝酸、酒石酸、メタンスルホン酸、パラトルエンスルホン酸が含まれる酸性溶液であることが好ましい。その他、リン化合物を含有してもよい。
また、銅表面上に形成する卑金属の形成量は、特に限定されないが、銅表面のRzを考慮して、卑金属の形成量を調節することが好ましい。銅表面のRzが1〜1,000nm以下では、1〜500nmの厚さが好ましく、銅表面のRzが1〜300nm以下では、1〜150nmの厚さが好ましく、銅表面のRzが1〜100nm以下では、1〜50nmの厚さが好ましく、銅表面のRzが1〜50nm以下では、1〜25nmの厚さが好ましい。卑金属の形成量が下限値未満では、再酸化の抑制効果が小さい傾向がある。卑金属の形成量が上限値を超えると、微細凹凸によりアンカー効果が低下し、絶縁樹脂との接着強度が低下する傾向がある。なお、卑金属を離散的に銅表面に形成した量は、王水によって銅表面上の卑金属を溶解させた後、その溶解液を原子吸光光度計で定量分析を行うことにより求めることができる。
なお、上記卑金属を形成した後に、加熱処理を行うことによって、銅表面と絶縁樹脂との接着性を更に向上することができる。加熱処理は、90℃〜200℃の温度で実施することが好ましい。より好ましくは110℃〜170℃、更に好ましくは130℃〜150℃の加熱温度で処理を行うことが望ましい。90℃以上の温度に加熱することによって、加熱処理による接着性向上の効果が発現しやすくなる。一方、加熱処理の温度を200℃以下に制御することによって、有機材料を含む基板の劣化を防止することができる。
しかし、加熱処理時の温度は、有機材料などの基板材料に劣化等の影響が出ない範囲であれば、200℃を超えた高い温度条件下で処理を行っても良い。加熱処理の時間は、所期の効果が得られ、材料に劣化等の影響が出ない範囲であれば、特に制限されるものではない。例えば、加熱処理の時間は、20分〜120分が好ましく、40分〜90分がより好ましい。特に限定するものではないが、本発明の一実施形態では、Snを形成した後、110℃〜170℃の温度で、20分〜120分にわたって加熱処理を実施することが好ましく、130℃〜150℃の温度で、40分〜90分にわたって加熱処理をすることがより好ましい。このような加熱処理の後、銅の表面の清浄化を行う脱脂処理、酸洗処理、あるいはこれらを適宜組み合わせた処理を行っても良い。なお、銅表面に卑金属を形成する処理と組み合わせてアゾール化合物を含む溶液による処理やカップリング処理を行う場合も、加熱処理後に行うことが好ましい。
(2.アゾール化合物を含む溶液による処理)
上記第3の工程後、アゾール化合物含有溶液で銅表面を処理することによって、銅表面にアゾール化合物による層が形成される。理論によって拘束するものではないが、このような処理を行うことによって、銅表面の再酸化を抑制され、絶縁樹脂との接着性の向上が可能になると推察される。アゾール化合物含有溶液に使用するアゾール化合物は、窒素を1つ以上含む複素5員環化合物である。例えば、アゾール、ジアゾール、トリアゾール、テトラゾールであり、アゾール化合物含有溶液とは、これらアゾール化合物を少なくとも1種以上含んでいるものであればよい。接着性向上の観点からは、特に、ジアゾールが好ましい。更に、ジアゾールの中でも、ピラゾール(1,2−ジアゾール)が好ましい。なお、接着性を向上させるためには、アゾール化合物における窒素を含む複素5員環構造そのものが重要であり、置換基の有無については特に限定されない。
また、特に、アゾール化合物としてピラゾールを使用して上記処理を行う場合には、pHが7から12のアゾール化合物含有溶液を使用して処理を行うことが好ましい。更には、pH8から11の上記溶液を用いて処理することが好ましく、pH9から10の上記溶液を用いて処理することが最も好ましい。
また、特に、アゾール化合物としてイミダゾールを使用して上記処理を行う場合には、pHが3から9のアゾール化合物含有溶液を使用して処理を行うことが好ましい。更には、pH4から8の上記溶液を使用して処理することが好ましく、pH5から7の上記溶液を使用して処理することが最も好ましい。
また、特に、アゾール化合物としてトリアゾールおよびテトラゾールを使用して上記処理を行う場合には、pHが0.1から3のアゾール化合物含有溶液を使用して処理を行うことが好ましい。更には、pH0.1から2の上記溶液を使用して処理することが好ましく、pH0.1から1の上記溶液を使用して処理することが最も好ましい。
上記のアゾール化合物含有溶液のpHは、水酸化ナトリウム溶液、水酸化カリウム溶液、塩酸、硫酸溶液等を適宜使用して、調整することができる。pHの調整するために、緩衝剤を加えることもできる。
上記アゾール化合物含有溶液におけるアゾール化合物の濃度は、0.1〜5000ppmの濃度が好ましく、0.5〜3000ppmがより好ましく、1〜1000ppmであることが特に好ましい。アゾール化合物を含む溶液による処理時間は、特に限定しないが、アゾール化合物の種類および濃度に応じて適宜調整することが好ましい。
(3.カップリング処理)
上記第3の工程後、カップリング剤を用いて銅表面を処理することによって、絶縁樹脂との接着性の向上が可能になる。本発明の一実施形態では、上記1)卑金属を含む溶液を用いた処理の後、又は2)アゾール化合物を含む溶液での処理の後にカップリング処理を行うことが好ましい。このように上記1)および2)による双方の処理を行うことによって、接着性向上の効果をより高めることができる。
カップリング処理に使用するカップリング剤としては、例えば、シラン系カップリング剤、アルミニウム系カップリング剤、チタン系カップリング剤、ジルコニウム系カップリング剤が挙げられ、これらは1種もしくは2種以上を併用してもよい。中でもシラン系カップリング剤が好ましく、シラン系カップリング剤としては、例えば、エポキシ基、アミノ基、メルカプト基、イミダゾール基、ビニル基、またはメタクリル基等の官能基を分子中に有するものであることが好ましい。また、上記カップリング剤は、これを含む溶液として使用することができ、当該カップリング剤溶液の調整に使用される溶媒は、特に限定されないが、水、アルコール、ケトン類等を用いることが可能である。また、カップリング剤の加水分解を促進させるために、少量の酢酸や塩酸等の酸を添加することもできる。また、カップリング剤の含有量は、カップリング剤溶液全体に対して、0.01質量%〜5質量%であることが好ましく、0.1質量%〜1.0質量%であることがさらに好ましい。
カップリング剤による処理は、上記のように調整したカップリング剤溶液に処理対象となる銅を浸漬する方法、カップリング剤溶液を銅に対しスプレー噴霧もしくは塗布する方法等により行うことができる。また、上記シラン系カップリング剤で処理した銅は、自然乾燥、加熱乾燥、または真空乾燥により乾燥するが、使用するカップリング剤の種類によっては、乾燥前に水洗または超音波洗浄を行うことも可能である。
先に説明した本発明による銅表面の処理方法によれば、銅表面に緻密で均一な凹凸を形成することができるため、多層プリント配線板、ビルドアッププリント配線板等のマザーボード、ならびにリジットサブストレートおよびビルドアップサブストレート等の半導体チップ搭載基板、といった様々な用途に好適な銅を提供することができる。特に限定するものではないが、本発明による銅表面の処理方法を、各種配線基板における銅配線の形成工程に適用することで、信頼性の高い配線基板を提供することが可能となる。以下、本発明による銅表面の処理方法を使用した実施形態について例示する。
(半導体チップ搭載基板)
図5は、本発明の一実施形態である半導体チップ搭載基板の一例を示す断面模式図である。図5では、2層のビルドアップ層(層間絶縁層)をコア基板100の片面にのみ形成した場合を例示している。しかし、ビルドアップ層は、図5に示した構成に限らず、必要に応じて、図6に示すようにコア基板100の両面に形成しても良い。
本発明の半導体チップ搭載基板は、図5に示すように、半導体チップが搭載される側の絶縁層であるコア基板100上に、半導体チップ接続端子(不図示)及び第1の層間接続端子101を含む第1の配線106aが形成される。コア基板の他方の側には、第2の層間接続端子103を含む第2の配線106bが形成され、第1の層間接続端子と第2の層間接続端子は、コア基板の第1の層間接続用IVH(インタースティシャルバイアホール)102を介して電気的に接続される。コア基板の第2の配線側には、ビルドアップ層104が形成され、ビルドアップ層上には第3の層間接続端子を含む第3の配線106cが形成される。第2の層間接続端子と第3の層間接続端子は、第2の層間接続用IVH108を介して電気的に接続される。
ビルドアップ層が複数形成される場合は、同様の構造を積層し、最外層のビルドアップ層上には、マザーボードと接続される外部接続端子107が形成され、さらに外部接続端子と第3の層間接続端子は第3の層間接続用IVH105を介して電気的に接続される。配線の形状や各々の接続端子の配置等は特に制限されず、搭載する半導体チップや目的とする半導体パッケージを製造するために、適宜設計可能である。また、半導体チップ接続端子と第1の層間接続端子等を共用することも可能である。更に、最外層のビルドアップ層上には、必要に応じてソルダーレジスト等の絶縁被覆109を設けることもできる。以下、特に限定するものではないが、半導体チップ搭載基板の代表的な構成部材および物性について説明する。
(コア基板)
コア基板の材質は特に問わないが、有機基材、セラミック基材、シリコン基材、ガラス基材などが使用できる。熱膨張係数や絶縁性を考慮すると、セラミックや、ガラスを用いることが好ましい。ガラスのうち非感光性ガラスとしては、ソーダ石灰ガラス(成分例:SiO 65〜75wt%、Al 0.5〜4wt%、CaO 5〜15wt%、MgO 0.5〜4wt%、NaO 10〜20wt%)、ホウ珪酸ガラス(成分例:SiO 65〜80wt%、B 5〜25wt%、Al 1〜5wt%、CaO 5〜8wt%、MgO 0.5〜2wt%、NaO 6〜14wt%、KO 1〜6wt%)等が挙げられる。また、感光性ガラスとしてはLiO−SiO系結晶化ガラスに感光剤として金イオン及び銀イオンを含むものが挙げられる。
有機基板としては、ガラス布に樹脂を含浸させた材料を積層した基板や樹脂フィルムが使用できる。使用する樹脂としては、熱硬化性樹脂、熱可塑性樹脂、またはそれらの混合樹脂が使用できるが、熱硬化性の有機絶縁材料が好ましい。熱硬化性樹脂としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、ポリベンゾイミダゾール樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、シリコン樹脂、シクロペンタジエンから合成した樹脂、トリス(2−ヒドロキシエチル)イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、3量化芳香族ジシアナミド樹脂、トリアリルトリメタリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂等を用いることができる。熱可塑性樹脂としては、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が挙げられる。これらの樹脂には充填材を添加しても良い。充填材としては、シリカ、タルク、水酸化アルミニウム、ホウ酸アルミニウム、窒化アルミニウム、アルミナ等が挙げられる。コア基板の厚さは100〜800μmであるのが、IVH形成性の点で好ましく、更に150〜500μmであるのがより好ましい。
(ビルドアップ層)
層間絶縁層(ビルドアップ層)104は、絶縁材料からなり、絶縁材料としては、熱硬化性樹脂、熱可塑性樹脂、またはそれらの混合樹脂が使用できる。またビルドアップ層は熱硬化性の有機絶縁材料を主成分とするのが好ましい。熱硬化性樹脂としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、ポリベンゾイミダゾール樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、シリコン樹脂、シクロペンタジエンから合成した樹脂、トリス(2−ヒドロキシエチル)イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、3量化芳香族ジシアナミド樹脂、トリアリルトリメタリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂等を用いることができる。熱可塑性樹脂としては、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が挙げられる。絶縁材料には充填材を添加しても良い。充填材としては、シリカ、タルク、水酸化アルミニウム、ホウ酸アルミニウム、窒化アルミニウム、アルミナ等が挙げられる。
(熱膨張係数)
半導体チップの熱膨張係数とコア基板の熱膨張係数とが近似していて、かつコア基板の熱膨張係数とビルドアップ層の熱膨張係数とが近似していることが好ましいが、これに限定したものではない。さらに、半導体チップ、コア基板、ビルドアップ層の各々の熱膨張係数をα1、α2、α3(ppm/℃)としたとき、α1≦α2≦α3であることがより好ましい。具体的には、コア基板の熱膨張係数α2は、7〜13ppm/℃が好ましく、更に好ましくは9〜11ppm/℃である。ビルドアップ層の熱膨張係数α3は10〜40ppm/℃であるのが好ましく、更に好ましくは10〜20ppm/℃であり、11〜17ppm/℃が特に好ましい。
(ヤング率)
ビルドアップ層のヤング率は、1〜5GPaであるのが熱ストレスに対する応力緩和の点で好ましい。ビルドアップ層中の充填材は、ビルドアップ層の熱膨張係数が10〜40ppm/℃、ヤング率が1〜5GPaになるように添加量を適宜調整して添加するのが好ましい。
(レジスト)
本発明に用いるレジストとしては、エッチングレジスト、めっきレジスト、ソルダーレジスト、カバーレイ等が挙げられる。エッチングレジストおよびめっきレジストは、配線形成を目的に使用するために、配線形成後に剥離され、基板等には残らないものである。ソルダーレジストまたはカバーレイは、外部接続端子や半導体チップ接続端子等以外の配線保護を目的としているために、絶縁被服として基板表面に形成される。これらのレジストは、液状またはフィルム状のものを使用することができ、感光性があることが好ましい。
(半導体チップ搭載基板の製造方法)
上述の半導体チップ搭載基板は、以下の説明する方法を適宜組み合わせることによって製造することができる。製造工程の順番は、本発明の目的を逸脱しない範囲において、特に限定しない。
(配線形成方法)
配線の形成方法としては、コア基板表面またはビルドアップ層上に金属箔を形成し、金属箔の不要な箇所をエッチングで除去する方法(サブトラティブ法)、コア基板表面またはビルドアップ層上の必要な箇所にのみめっきにより配線を形成する方法(アディティブ法)、コア基板表面またはビルドアップ層上に薄い金属層(シード層)を形成し、その後、電解めっきで必要な配線を形成した後、薄い金属層をエッチングで除去する方法(セミアディティブ法)がある。
(サブトラクティブ法よる配線形成)
金属箔上の配線となる箇所にエッチングレジストを形成し、エッチングレジストから露出した箇所に、化学エッチング液をスプレー噴霧して、不要な金属箔をエッチング除去し、配線を形成することができる。例えば、金属箔として銅箔を用いる場合、エッチングレジストは、通常の配線板に用いることのできるエッチングレジスト材料を使用できる。例えば、レジストインクをシルクスクリ−ン印刷してエッチングレジストを形成する。別法として、エッチングレジスト用ネガ型感光性ドライフィルムを銅箔の上にラミネートして、その上に配線形状に光を透過するフォトマスクを重ね、紫外線で露光し、露光しなかった箇所を現像液で除去してエッチングレジストを形成する。化学エッチング液には、塩化第二銅と塩酸の溶液、塩化第二鉄溶液、硫酸と過酸化水素の溶液、過硫酸アンモニウム溶液など、通常の配線板に用いる化学エッチング液を用いることができる。
(アディティブ法による配線形成)
また、配線は、コア基板またはビルドアップ層上の必要な箇所にのみ、めっきを行うことで形成することも可能であり、通常のめっきによる配線形成技術を用いることができる。例えば、コア基板に無電解めっき用触媒を付着させた後、めっきが行われない表面部分にめっきレジストを形成して、無電解めっき液に浸漬し、めっきレジストに覆われていない箇所にのみ、無電解めっきを行い配線形成する。
(セミアディティブ法による配線形成)
コア基板表面またはビルドアップ層上に、セミアディティブ法に用いるシード層を形成する方法は、蒸着またはめっきによる方法と、金属箔を貼り合わせる方法がある。また同様の方法で、サブトラクティブ法の金属箔を形成することもできる。
(蒸着またはめっきによるシード層の形成)
コア基板表面またはビルドアップ層上に蒸着またはめっきによってシード層を形成することができる。例えば、シード層として、スパッタリングにより下地金属と薄膜銅層を形成する場合、薄膜銅層を形成するために使用されるスパッタリング装置は、2極スパッタ、3極スパッタ、4極スパッタ、マグネトロンスパッタ、ミラートロンスパッタ等を用いることができる。スパッタに用いるターゲットは、密着を確保するために、例えば、Cr、Ni、Co、Pd、Zr、Ni/Cr、Ni/Cu等の金属を下地金属として用い、厚み5〜50nmのスパッタリングを施す。その後、銅をターゲットにして厚み200〜500nmのスパッタリングを施しシード層を形成することができる。また、コア基板表面またはビルドアップ層上に無電解銅めっきにより0.2〜3μmの厚みのめっき銅を形成してもよい。
(金属箔を貼り合わせる方法)
コア基板またはビルドアップ層に接着機能がある場合は、金属箔をプレスやラミネートによって貼り合わせることによりシード層を形成することもできる。しかし、薄い金属層を直接貼り合わせるのは非常に困難であるため、厚い金属箔を張り合わせた後にエッチング等により薄くする方法や、キャリア付金属箔を貼り合わせた後にキャリア層を剥離する方法などがある。例えば前者としてはキャリア銅/ニッケル/薄膜銅の三層銅箔があり、キャリア銅をアルカリエッチング液で、ニッケルをニッケルエッチング液で除去できる。後者としては、アルミ、銅、絶縁材料などをキャリアとしたピーラブル銅箔などが使用でき、厚み5μm以下のシード層を形成できる。また、厚み9〜18μmの銅箔を貼り付け、エッチングにより厚み5μm以下になるように均一に薄くし、シード層を形成してもかまわない。前述の方法で形成されたシード層上に、めっきレジストを必要なパターンに形成し、シード層を介して電解銅めっきにより配線を形成する。その後、めっきレジストを剥離し、最後にシード層をエッチング等により除去することで、配線を形成することができる。
(配線の形状)
配線の形状は特に問わないが、少なくとも半導体チップが搭載される側には半導体チップ接続端子16(ワイヤボンド端子等)、その反対面にはマザーボードと電気的に接続される外部接続端子(はんだボール等が搭載される箇所)及びそれらを繋ぐ展開配線、層間接続端子等から構成される。また、配線の配置も特に問わないが、図7に示すような(内層配線、層間接続端子等は省略)、半導体チップ接続端子16より内側に外部接続端子19を形成したファン−インタイプの半導体チップ搭載基板や、図8に示すような半導体チップ接続端子16の外側に外部接続端子19を形成したファン−アウトタイプの半導体チップ搭載基板、またはこれらを組み合わせたタイプでもよい。なお、図7および図8において、13は半導体パッケージ領域、14はダイボンドフィルム接着領域(フリップチップタイプ)、15は半導体チップ搭載領域(フリップチップタイプ)、17はダイボンドフィルム接着領域(ワイヤボンドタイプ)、18は半導体チップ搭載領域(ワイヤボンドタイプ)、20は展開配線を示す。また、半導体チップ接続端子16の形状は、ワイヤボンド接続やフリップチップ接続などが可能であれば、特に問わない。また、ファン−アウト、ファン−インどちらのタイプでも、ワイヤボンド接続やフリップチップ接続などは可能である。さらに必要に応じて、半導体チップと電気的に接続されないダミーパターン21(図8参照)を形成してもかまわない。ダミーパターンの形状や配置も特には問わないが、半導体チップ搭載領域に均一に配置するのが好ましい。これによって、ダイボンド接着剤で半導体チップを搭載する際に、ボイドが発生しにくくなり、信頼性を向上できる。
(バイアホール)
多層の半導体チップ搭載基板は、複数の配線層を有するため、各層の配線を電気的に接続するためのバイアホールを設けることができる。バイアホールは、コア基板またはビルドアップ層に接続用の穴を設け、この穴を導電性ペーストやめっき等で充填し形成することができる。穴の加工方法としては、パンチやドリルなどの機械加工、レーザ加工、薬液による化学エッチング加工、プラズマを用いたドライエッチング法などがある。また、ビルドアップ層のバイアホール形成方法としては、予めビルドアップ層に導電性ペーストやめっきなどで導電層を形成し、これをコア基板にプレス等で積層する方法などもある。
(絶縁被覆の形成)
半導体チップ搭載基板の外部接続端子側には絶縁被覆を形成することができる。パターン形成は、ワニス状の材料であれば印刷で行うことも可能であるが、より精度を確保するためには、感光性のソルダーレジスト、カバーレイフィルム、フィルム状レジストを用いるのが好ましい。材質としては、エポキシ系、ポリイミド系、エポキシアクリレート系、フルオレン系の材料を用いることができる。このような絶縁被覆は硬化時の収縮があるため、片面だけに形成すると基板に大きな反りを生じやすい。そこで、必要に応じて半導体チップ搭載基板の両面に絶縁被覆を形成することもできる。さらに、反りは絶縁被覆の厚みによって変化するため、両面の絶縁被覆の厚みは、反りが発生しないように調整することがより好ましい。その場合、予備検討を行い、両面の絶縁被覆の厚みを決定することが好ましい。また、薄型の半導体パッケージとするには、絶縁被覆の厚みが50μm以下であることが好ましく、30μm以下がより好ましい。
(配線のめっき)
配線の必要な部分にニッケル、金めっきを順次施すことができる。さらに必要に応じてニッケル、パラジウム、金めっきとしても良い。これらのめっきは、配線の半導体チップ接続端子と、マザーボードまたは他の半導体パッケージと電気的に接続するための外部接続端子に施される。このめっきは、無電解めっき、または電解めっきのどちらを用いてもよい。
以下、本発明の一実施形態として半導体チップ搭載基板の製造方法について例示する。図9は、本発明における半導体チップ搭載基板の製造方法の一例を示す図であり、(a)〜(g)は各工程に対応する模式的断面図である。但し、図に示した各工程の順番は、本発明の目的を逸脱しない範囲において、特に限定されるものではない。
(工程a)
工程(a)は、図9(a)に示したように、コア基板100上に第1の配線106aを作製する工程である。第1の配線106aの形成では、例えば、片面に銅層が形成されたコア基板の銅層に、脱脂処理を行い、その後、塩酸あるいは硫酸洗浄を行う。次に、銅よりも貴な金属である金、銀、白金、パラジウム、ロジウム、レニウム、ルテニウム、オスミウム及びイリジウムから選択される金属、またはこれらの金属を含む合金を離散的に形成し、酸化剤を含むアルカリ性水溶液に浸漬することにより酸化処理を行う。その後、更に酸性溶液または銅の錯化剤を含む溶液による処理を行う。その後、更にカップリング処理及びアゾール化合物を含む溶液による処理の少なくとも1つの処理を行う。あるいは、銅よりも卑な金属を含む溶液で処理を行い、更にカップリング処理及びアゾール化合物を含む溶液による処理の少なくとも1つの処理を行ってもよい。いずれにしても配線表面のRzを1nm以上かつ1,000nm以下になるように処理を行う。その後、処理された銅層上に、第1の配線形状にエッチングレジストを形成し、塩化銅や塩化鉄、硫酸−過酸化水素及び硝酸−過酸化水素などのエッチング液により銅層をエッチングした後、エッチングレジストを除去することで作製することができる。コア基板100上に銅層を形成するには、スパッタリング、蒸着、めっき等により銅薄膜を形成した後、所望の厚みになるまで電気銅めっきを行うことで可能である。なお、第1の配線106aは、第1の層間接続端子101及び半導体チップ接続端子(半導体チップと電気的に接続される部分)を含んでおり、微細配線の形成方法としてはセミアディティブ法を用いても良い。
(工程b)
工程(b)は、図9(b)に示したように、上記第1の層間接続端子101と、後述する第2の配線とを接続するための第1の層間接続用IVH102(バイアホール)を形成する工程である。バイアホールとなる穴は、コア基板100が非感光性基材の場合、COレーザ、YAGレーザ、エキシマレーザ等のレーザ光をバイアホールとなる箇所に照射することで形成することができる。生産性及び穴品質の観点からは、CO2レーザを用いることが好ましく、IVH径が30μm未満の場合には、レーザ光を絞ることが可能なYAGレーザが適している。なお、非感光性基材としては、前述した非感光性ガラスなどが挙げられるが、これに限定されない。また、コア基板100が感光性基材の場合、バイアホールとなる箇所以外の領域をマスクし、紫外光を照射した後、熱処理とエッチングによりバイアホールとなる穴を形成する。なお、感光性基材としては、前述した感光性ガラスなどが挙げられるが、これに限定されない。また、コア基板100が、有機溶剤等の薬液による化学エッチング加工が可能な基材の場合は、化学エッチングによってバイアホールとなる穴を形成することもできる。上記のようにバイアホールとなる穴を形成した後は、層間を電気的に接続するために、必要に応じてデスミア処理を行った後、当該穴を導電性のペーストやめっきなどによって導電化し、バイアホールとする。
(工程c)
工程(c)は、図9(c)に示したように、コア基板100の第1の配線106aと反対側の面に第2の配線106bを形成する工程である。第2の配線106bは、コア基板100の第1の配線と反対の面に上記工程(a)における第1の配線と同様にして形成することができる。銅層の形成方法としては、工程(a)と同様、スパッタリング、蒸着、めっき等により銅薄膜を形成した後、所望の厚みになるまで電気銅めっきを行うことで可能である。なお、第2の配線106bは第2の層間接続端子103を含んでおり、微細配線の形成方法としてはセミアディティブ法を用いても良い。
(工程d)
工程(d)は、図9(d)に示すように、上記第2の配線106bを形成した面にビルドアップ層(層間絶縁層)104を形成する工程である。ここでは、まず、第2の配線106b表面を、脱脂処理を行い、塩酸あるいは硫酸洗浄を行うことが望ましい。次に、銅よりも貴な金属、例えば、金、銀、白金、パラジウム、ロジウム、レニウム、ルテニウム、オスミウム、イリジウムから選択される金属またはこれらの金属を含む合金を、離散的に銅配線表面(第2の配線106b上)に形成し、酸化剤を含むアルカリ性溶液に浸漬することにより酸化処理を行い、その後、更に酸性溶液または銅の錯化剤を含む溶液による処理を行う。その後、更にカップリング処理及びアゾール化合物を含む溶液による処理の少なくとも1つの処理を行う。あるいは、銅よりも卑な金属を含む溶液で処理を行い、更にカップリング処理及びアゾール化合物を含む溶液による処理の少なくとも1つの処理を行ってもよく、銅配線表面の粗さRzが1nm以上かつ1,000nm以下となるようにする。
次に、コア基板100表面及び第2の配線106b表面に、ビルドアップ層104を形成する。ビルドアップ層104の絶縁材料としては、上述したように熱硬化性樹脂、熱可塑性樹脂、またはそれらの混合樹脂が使用できるが、熱硬化性材料を主成分とするのが好ましい。ビルドアップ層104の形成は、絶縁材料がワニス状の場合には、印刷やスピンコート等により、絶縁材料がフィルム状の場合には、ラミネートやプレス等により行うことができる。また、ラミネートにより行う際には、プレスと同じように鏡板で上下に挟んで行ってもよい。絶縁材料が熱硬化性材料を含む場合は、さらに加熱硬化させることが望ましい。
(工程e)
工程(e)は、図9(e)に示したように、上記ビルドアップ層104に第2の層間接続用のIVH(バイアホール)108を形成する工程であり、その形成手段としては、上記工程(b)における第1の層間接続用IVH102と同様に行うことができる。
(工程f)
工程(f)は、図9(f)に示したように、上記第2のIVH108が形成されたビルドアップ層上に、第3の配線106cを形成する工程である。第3の配線106cは、上記(工程a)における第1の配線106aと同様にして形成することができる。L/S=15μm/15μm以下の微細な配線を形成するプロセスとしては、上述したセミアディティブ法が好ましい。また、ビルドアップ層104上に、蒸着またはめっきによる方法や金属箔を貼り合わせる方法などにより前述したシード層を形成することが好ましい。この場合、当該シード層上に、めっきレジストを必要なパターンに形成し、シード層を介して電解銅めっきにより配線を形成した後、めっきレジストを剥離し、最後にシード層をエッチング等により除去することで、微細な配線を形成することができる。 なお、工程(d)から工程(f)までを繰り返して、図9(g)に示すようにビルドアップ層104を2層以上作製してもよい。この場合、最外のビルドアップ層に形成された層間接続端子が、外部接続端子107となる。
(工程g)
工程(g)は、図9(g)に示したように、外部接続端子107以外の配線等を保護するための絶縁被覆109を形成する工程である。絶縁被覆材としては、ソルダーレジストが用いられ、熱硬化型や紫外線硬化型のものが使用できるが、レジスト形状を精度良く仕上げることができる紫外線硬化型のものが好ましい。まず、外部接続端子107およびそれ以外の配線等を、脱脂処理を行い、その後、塩酸あるいは硫酸洗浄を行う。次に、銅よりも貴な金属である金、銀、白金、パラジウム、ロジウム、レニウム、ルテニウム、オスミウム及びイリジウムから選択される金属、またはこれらの金属を含む合金を離散的に形成し、酸化剤を含むアルカリ性水溶液に浸漬することにより酸化処理を行う。その後、更に酸性溶液または銅の錯化剤を含む溶液による処理を行う。その後、更にカップリング処理及びアゾール化合物を含む溶液による処理の少なくとも1つの処理を行う。あるいは、銅よりも卑な金属を含む溶液で処理を行い、更にカップリング処理及びアゾール化合物を含む溶液による処理の少なくとも1つの処理を行っても良い。いずれにしても、配線表面のRzを1nm以上かつ1,000nm以下になるように処理を行う。その後、外部接続端子107以外の部分にソルダーレジストを形成し、外部接続端子107を露出させる。外部接続端子は、第3の層間接続用IVH105を介して第3の配線と電気的に接続される。
本発明の一実施形態として、図9に沿って、半導体チップ搭載基板の製造方法の一例について説明したが、半導体チップ搭載基板の形状は、特に限定されるものではい。本発明の一実施形態では、図10に示したようなフレーム形状にすることが好ましい。半導体チップ搭載基板22の形状をフレーム形状にすることで、半導体パッケージの組立てを効率よく行うことができる。以下、フレーム形状の半導体チップ搭載基板の製造について詳細に説明する。
図10に示したように、最初に、半導体パッケージ領域13(1個の半導体パッケージとなる部分)を行及び列に各々複数個等間隔で格子状に配置したブロック23を形成する。さらに、このようなブロックを複数個行及び列に形成する。図10では、2個のブロックしか記載していないが、必要に応じて、ブロックを格子状に配置してもよい。ここで、半導体パッケージ領域間のスペース部の幅は、50〜500μmが好ましく、100〜300μmがより好ましい。さらに、後に半導体パッケージを切断するときに使用するダイサーのブレード幅と同じにするのが最も好ましい。
このように半導体パッケージ領域を配置することで、半導体チップ搭載基板の有効利用が可能になる。また、半導体チップ搭載基板の端部には、位置決めのマーク11等を形成することが好ましく、貫通穴によるピン穴であることがより好ましい。ピン穴の形状や配置は、形成方法や半導体パッケージの組立て装置に合うように選択すればよい。
さらに、上記半導体パッケージ領域間のスペース部や上記ブロックの外側には補強パターン24を形成することが好ましい。補強パターンは、別途作製し半導体チップ搭載基板と貼り合わせてもよいが、半導体パッケージ領域に形成される配線と同時に形成された金属パターンであることが好ましい。さらに、その表面には、配線と同様のニッケル、金などのめっきを施すか、絶縁被覆を施すことがより好ましい。補強パターンが、このような金属の場合は、電解めっきの際のめっきリードとして利用することも可能である。また、ブロックの外側には、ダイサーで切断する際の切断位置合わせマーク25を形成することが好ましい。このようにして、フレーム形状の半導体チップ搭載基板を作製することができる。
(半導体パッケージ)
図11は、本発明によるフリップチップタイプ半導体パッケージの一例を示す模式的断面図である。図11に示したように、本発明の半導体パッケージは、先に説明した本発明の半導体チップ搭載基板に、さらに半導体チップ111が搭載されている。半導体チップと半導体チップ接続端子とは、接続バンプ112を用いてフリップチップ接続することによって、電気的に接続されている。さらに、これらの半導体パッケージには、図示するように、半導体チップと半導体チップ搭載基板の間をアンダーフィル材113で封止することが好ましい。アンダーフィル材の熱膨張係数は、半導体チップ111及びコア基板100の熱膨張係数と近似していることが好ましいがこれに限定したものではない。さらに好ましくは(半導体チップの熱膨張係数)≦(アンダーフィル材の熱膨張係数)≦(コア基板の熱膨張係数)である。さらに、半導体チップの搭載には異方導電性フィルム(ACF)や導電性粒子を含まない接着フィルム(NCF)を用いて行うこともできる。この場合は、アンダーフィル材で封止する必要がないため、より好ましい。さらに、半導体チップを搭載する際に超音波を併用すれば、電気的な接続が低温でしかも短時間で行えるため、特に好ましい。
図12は、本発明によるワイヤボンドタイプ半導体パッケージの一例を示す模式的断面図をである。半導体チップの搭載には、一般のダイボンドペーストを使用してもよいが、ダイボンドフィルム117を使用することがより好ましい。半導体チップと半導体チップ接続端子との電気的な接続は、金ワイヤ115を用いたワイヤボンドで行う。半導体チップの封止は、半導体用封止樹脂116をトランスファモールドで行うことができる。この場合、封止領域は、必要な部分だけ、例えば、半導体チップのフェース面だけを封止すればよい。しかし、図12のように、半導体パッケージ領域全体を封止することがより好ましい。これは、半導体パッケージ領域を行及び列に複数個配列した半導体チップ搭載基板において、基板と封止樹脂116を同時にダイサー等で切断する場合、特に有効な方法となる。
また、マザーボードとの電気的な接続を行うために、外部接続端子107には、例えば、はんだボール114を搭載することができる。はんだボールには、共晶はんだやPbフリーはんだが用いられる。はんだボールを外部接続端子107に固着する方法としては、例えば、Nリフロー装置などを用いることができるが、これに限定されない。上記半導体チップ搭載基板に複数の半導体チップを搭載してなる複数の半導体パッケージを作製した場合には、最後に、ダイサー等を用いて個々の半導体パッケージに切断する。
以下、本発明について実施例に基づいて詳細に説明するが、本発明はこれに限定されるものではない。
(実施例1)
本発明による銅表面の処理方法を適用して半導体パッケージを作製し、半導体パッケージの信頼性を評価した。以下、図9に示した各工程図を参照しながら、半導体パッケージの評価用サンプルの作製方法を説明する。
(工程a)
コア基板100として0.4mm厚のソーダガラス基板(熱膨張係数11ppm/℃)を用意し、片面にスパッタリングにより200nmの銅薄膜を形成した後、電気銅めっきで10μmの厚さまでめっきを行った。なおスパッタリングは、日本真空技術株式会社製装置型番MLH−6315を用いて、以下に示した条件1で行った。
条件1
電流:3.5A
電圧:500V
アルゴン流量:35SCCM(0.059Pa・m/s)
圧力:5×10−3Torr(6.6×10−1Pa)
成膜速度:5nm/秒
その後、第1の配線106aとなる部分にエッチングレジストを形成し、塩化第二鉄エッチング液を用いてエッチングし、エッチングレジストを除去することで、第1の配線106a(第1の層間接続端子101及び半導体チップ接続端子を含む)を形成した。
(工程b)
第1の配線106aが形成されたガラス基板の第1の配線106aと反対面から第1の層間接続端子101に到達するまで、レーザで穴径50μmのIVHとなる穴を形成した。レーザにはYAGレーザLAVIA−UV2000(住友重機械工業株式会社製、商品名)を使用し、周波数4kHz、ショット数50、マスク径0.4mmの条件でIVHとなる穴の形成を行った。ついで、穴内のデスミア処理を行った。その後、当該穴に導電性ペーストMP−200V(日立化成工業株式会社製、商品名)を充填して、160℃30分で硬化し、ガラス基板上の第1の層間接続端子101と電気的に接続し、第1の層間接続用IVH102(バイアホール)を形成した。
(工程c)
(工程b)で形成された第1の層間接続用IVH102(第1のバイアホール)と電気的に接続するために、ガラス基板の、第1の配線106aと反対側の面にスパッタリングにより200nmの銅薄膜を形成した後、電気銅めっきで10μmの厚さまでめっきを行った。スパッタリングは、(工程a)と同様に行った。その後、(工程a)と同様に第2の配線106bの形状にエッチングレジストを形成し、塩化第二鉄エッチング液を用いてエッチングして、エッチングレジストを除去することで、第2の配線106b(第2の層間接続端子103を含む)を形成した。
(工程d)
(工程d−1)
(工程c)で形成した第2の配線106b側の配線表面を、200ml/Lに調整した酸性脱脂液Z−200(ワールドメタル社製、商品名)に、液温50℃で2分間浸漬した後、液温50℃の水に2分間浸漬することにより湯洗し、更に1分間水洗した。次いで、3.6Nの硫酸水溶液に1分間浸漬し、1分間水洗した。
(工程d−2)
上記前処理工程を経た第2の配線106bを、置換パラジウムめっき液SA−100(日立化成工業株式会社、製品名)に30℃で3分間浸漬して、銅よりも貴な金属であるパラジウムめっきを1.0μmol/dm施し、1分間水洗した後、更に、りん酸三ナトリウム10g/Lおよび水酸化カリウム25g/Lを含むアルカリ性溶液に亜塩素酸ナトリウム15g/L添加した酸化処理液に50℃で3分間浸漬することで、第2の配線106b表面に0.07mg/cmの酸化銅の結晶を形成した。この後、1分間水洗した後、硫酸20g/Lの酸性溶液に25℃で30秒浸漬することで、形成された酸化銅の結晶を選択的に除去し、銅表面に微細凹凸を形成した。その後、5分間水洗し、85℃で30分間乾燥させた。
(工程d−3)
次に、第2の配線106b側の面に層間絶縁層(ビルドアップ層)104を次のように形成した。すなわち、ビルドアップ材AS-ZII(日立化成工業株式会社、製品名)を真空ラミネートによって、真空引き時間30秒、加圧40秒、0.5MPaの条件で、第2の配線106b側の面にビルドアップ層をラミネートし、厚み45μmの樹脂層を形成した後、オーブン乾燥機にて180℃で90分間保持することにより熱硬化し、ビルドアップ層を形成した。
(工程e)
上記(工程d-3)で形成したビルドアップ層104の表面から第2の層間接続用端子103に到達するまで、レーザで穴径50μmのIVHとなる穴を形成した。レーザにはYAGレーザLAVIA−UV2000(住友重機械工業株式会社製、商品名)を使用し、周波数4kHz、ショット数20、マスク径0.4mmの条件でIVHとなる穴の形成を行った。その後、デスミア処理を行った。デスミア処理方法としては、膨潤液サーキュポジットホールプリップ4125(ローム・アンド・ハース電子材料株式会社、製品名)に80℃で3分浸漬後、3分間水洗した。その後、デスミア液サーキュポジットMLBプロモーター213(ローム・アンド・ハース電子材料株式会社、製品名)に80℃で5分浸漬後、3分間水洗した。次いで、還元液サーキュポジットMLB216−4(ローム・アンド・ハース電子材料株式会社、製品名)に40℃で3分浸漬後、3分間水洗し、85℃で30分間乾燥させた。
(工程f)
上記(工程d-3)で形成したビルドアップ層104上に第3の配線106c及び第2のIVH108を形成するために、ビルドアップ層104上にスパッタリングにより、厚さ20nmのNi層(下地金属)を形成し、更に当該Ni層上に厚さ200nmの薄膜銅層を形成することで、シード層を形成した。スパッタリングは、日本真空技術株式会社製MLH−6315を用いて以下に示した条件2で行った。
条件2
(Ni層)
電流:5.0A
電流:350V
電圧アルゴン流量:35SCCM(0.059Pa・m/s)
圧力:5×10−3Torr(6.6×10−1Pa)
成膜速度:0.3nm/秒
(薄膜銅層)
電流:3.5A
電圧:500V
アルゴン流量:35SCCM(0.059Pa・m/s)
圧力:5×10−3Torr(6.6×10−1Pa)
成膜速度:5nm/秒
次に、シード層上(薄膜銅層上)に、スピンコート法でめっきレジストPMER P−LA900PM(東京応化工業株式会社製、商品名)を塗布し、膜厚10μmのめっきレジスト層を形成した。ついで、めっきレジスト層を1000mJ/cmの条件で露光した後、PMER現像液P−7Gに23℃で6分間浸漬し、L/S=10μm/10μmのレジストパターンを形成した。その後、硫酸銅めっき液を用いて電気銅めっきを行い、厚さ約5μmの第3の配線106cを形成した。めっきレジストの剥離は、メチルエチルケトンを用いて室温(25℃)で1分間浸漬して行った。また、シード層のクイックエッチングには、CPE−700(三菱瓦斯化学株式会社製、商品名)の5倍希釈液を用いて、30℃で30秒間浸漬揺動することにより、これをエッチング除去し、配線パターンを形成した。
(工程g)
上記(工程d)〜(工程f)までを再度繰り返し、ビルドアップ層及び外部接続端子107を含む最外層の配線を更に一層形成した。 最後にソルダーレジスト109を形成して、その後、外部接続端子107および半導体チップ接続端子に金めっき処理を施し、図5(1パッケージ分の断面図)、図7(1パッケージ分の平面図)、及び図10(半導体チップ搭載基板全体図)に示すようなファン−インタイプBGA用半導体チップ搭載基板を作製した。
(工程h)
上記(工程a)〜(工程g)により作製された半導体チップ搭載基板の半導体チップ搭載領域に、接続バンプ112が形成された半導体チップ111を、フリップチップボンダを用いて超音波を印加しながら、所望とする数を搭載した(図10を参照)。さらに、半導体チップ搭載基板と半導体チップの隙間に、半導体チップ端部からアンダーフィル材113を注入し、オーブンを用いて80℃で1時間の1次硬化及び150℃で4時間の2次硬化を行った。次に、外部接続端子107に直径0.45mmの鉛・錫共晶はんだボール114を、Nリフロー装置を用いて融着した。最後に、幅200μmのブレードを装着したダイサーで半導体チップ搭載基板を切断し、図11に示す半導体パッケージを作製した。
(実施例2)
(工程d−2)において第2の配線106b表面に硫酸20g/Lの酸性溶液に25℃で30秒浸漬することで、形成された酸化銅の結晶を選択的に除去し、銅表面に凹凸を形成した後、(工程d−3)におけるビルドアップ層104を形成する前に、当該第2の配線106b表面を1分間水洗し、γ−アミノプロピルトリエトキシシラン0.5質量%水溶液に30℃で1分間浸漬し、更に1分間水洗し、85℃で30分間乾燥するカップリング処理工程を行った以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(実施例3)
(工程d−2)において第2の配線106b表面に硫酸20g/Lの酸性溶液に25℃で30秒浸漬することで、形成された酸化銅の結晶を選択的に除去し、銅表面に凹凸を形成した後、(工程d−3)におけるビルドアップ層104を形成する前に、当該第2の配線106b表面を1分間水洗し、硫酸溶液でpH6.5に調整した2-メチルイミダゾール0.5質量%水溶液に30℃で1分間浸漬し、更に1分間水洗し、85℃で30分間乾燥するアゾール処理工程を行った以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(実施例4)
(工程d−2)において第2の配線106b表面に硫酸20g/Lの酸性溶液に25℃で30秒浸漬することで、形成された酸化銅の結晶を選択的に除去し、銅表面に凹凸を形成した後、(工程d−3)におけるビルドアップ層104を形成する前に、当該第2の配線106b表面を1分間水洗し、水酸化ナトリウム溶液でpH9.5に調整した3,5-ジメチルピラゾール0.5質量%水溶液に30℃で1分間浸漬し、更に1分間水洗し、85℃で30分間乾燥するアゾール処理工程を行った以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(実施例5)
(工程d−2)において第2の配線106b表面に硫酸20g/Lの酸性溶液に25℃で30秒浸漬することで、形成された酸化銅の結晶を選択的に除去し、銅表面に凹凸を形成した後、(工程d−3)におけるビルドアップ層104を形成する前に、当該第2の配線106b表面を1分間水洗し、塩化第一錫3g/L、チオ尿素25g/L、酒石酸25g/Lを含む無電解錫めっき液に30℃で15秒浸漬し、更に1分間水洗し、85℃で30分間乾燥する銅よりも卑な金属形成処理工程を行った以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(実施例6)
(工程d−2)において第2の配線106b表面に硫酸20g/Lの酸性溶液に25℃で30秒浸漬することで、形成された酸化銅の結晶を選択的に除去し、銅表面に凹凸を形成した後、(工程d−3)におけるビルドアップ層104を形成する前に、当該第2の配線106b表面を1分間水洗し、硫酸ニッケル・6水和物0.2g/L、クエン酸ナトリウム3g/L、ほう酸3g/L、次亜りん酸ナトリウム10g/L、pH9の無電解ニッケルめっき液に50℃、120秒浸漬し、その後、1分間水洗し、塩化第一錫3g/L、チオ尿素25g/L、酒石酸25g/Lを含む無電解錫めっき液に30℃で15秒浸漬し、更に1分間水洗し、85℃で30分間乾燥する銅よりも卑な金属形成処理工程を行った以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(実施例7)
(工程d−2)において第2の配線106b表面に硫酸20g/Lの酸性溶液に25℃で30秒浸漬することで、形成された酸化銅の結晶を選択的に除去し、銅表面に凹凸を形成した後、(工程d−3)におけるビルドアップ層104を形成する前に、当該第2の配線106b表面を1分間水洗し、硫酸コバルト・7水和物0.2g/L、クエン酸ナトリウム3g/L、ほう酸3g/L、次亜りん酸ナトリウム10g/L、pH8の無電解コバルトめっき液に50℃、120秒浸漬し、その後、1分間水洗し、塩化第一錫3g/L、チオ尿素25g/L、酒石酸25g/Lを含む無電解錫めっき液に30℃で15秒浸漬し、更に1分間水洗し、85℃で30分間乾燥する銅よりも卑な金属形成処理工程を行った以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(実施例8)
(工程d−2)において第2の配線106b表面に硫酸20g/Lの酸性溶液に25℃で30秒浸漬することで、形成された酸化銅の結晶を選択的に除去し、銅表面に凹凸を形成した後、(工程d−3)におけるビルドアップ層104を形成する前に、当該第2の配線106b表面を1分間水洗し、塩化第一錫3g/L、チオ尿素25g/L、酒石酸25g/Lを含む無電解錫めっき液に30℃で15秒浸漬し、更に1分間水洗する銅よりも卑な金属形成処理工程を行い、その後更に、γ−アミノプロピルトリエトキシシラン0.5質量%水溶液に30℃で3分間浸漬し、更に1分間水洗し、85℃で30分間乾燥するカップリング処理工程を行った以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(実施例9)
(工程d−2)において第2の配線106b表面に硫酸20g/Lの酸性溶液に25℃で30秒浸漬することで、形成された酸化銅の結晶を選択的に除去し、銅表面に凹凸を形成した後、(工程d−3)におけるビルドアップ層104を形成する前に、当該第2の配線106b表面を1分間水洗し、塩化第一錫3g/L、チオ尿素25g/L、酒石酸25g/Lを含む無電解錫めっき液に30℃で15秒浸漬し、更に1分間水洗する銅よりも卑な金属形成処理工程を行い、その後更に、水酸化ナトリウム溶液でpH9.5に調整した3,5−ジメチルピラゾール0.5質量%水溶液に30℃で1分間浸漬し、更に1分間水洗し、85℃で30分間乾燥するアゾール処理工程を行った以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(実施例10)
(工程d−2)において第2の配線106b表面に硫酸20g/Lの酸性溶液に25℃で30秒浸漬することで、形成された酸化銅の結晶を選択的に除去し、銅表面に凹凸を形成した後、(工程d−3)におけるビルドアップ層104を形成する前に、当該第2の配線106b表面を1分間水洗し、塩化第一錫3g/L、チオ尿素25g/L、酒石酸25g/Lを含む無電解錫めっき液に30℃で15秒浸漬し、更に1分間水洗し、85℃で30分間乾燥し、更に、150℃で60分間加熱処理する銅よりも卑な金属形成処理工程を行った以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(比較例1)
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)における置換パラジウムめっきを行わずに、第2の配線106b表面に凹凸を形成した以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(比較例2)
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)における置換パラジウムめっきを行わずに、第2の配線106b表面を酸化処理液に85℃で3分間浸漬し、当該配線106b表面に0.50mg/cmの酸化銅の結晶を形成した。この後、1分間水洗した後、硫酸20g/Lの酸性溶液に25℃で30秒浸漬することで、形成された酸化銅の結晶を選択的に除去し、凹凸を形成した。その後、5分間水洗し、85℃で30分間乾燥する工程を行った以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(比較例3)
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)における置換パラジウムめっきを行わずに、第2の配線106b表面を酸化処理液に85℃で3分間浸漬し、当該配線106b表面に0.50mg/cmの酸化銅の結晶を形成した。この後、5分間水洗し、還元処理液HIST−100D(日立化成工業株式会社製、商品名)に40℃で3分間浸漬し、更に10分間水洗を行い、85℃で30分間乾燥する還元処理工程を行った以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(比較例4)
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)における置換パラジウムめっき、酸化処理、酸性溶液による処理を行わずに、第2の配線106b表面をマイクロエッチング剤であるメックエッチボンドCZ8100(メック株式会社製、商品名)に40℃で1分30秒間浸漬し、水洗した後、常温にて3.6Nの硫酸水溶液に60秒間浸漬し、更に水洗を1分間行い、85℃で30分間乾燥させた以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(比較例5)
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)の工程を行わなかった。すなわち、凹凸形成処理を行わなかった。それ以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(比較例6)
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)の工程で、塩化第一錫3g/L、チオ尿素25g/L、酒石酸25g/Lを含む無電解錫めっき液に30℃で15秒浸漬し、更に1分間水洗し、85℃で30分間乾燥する銅よりも卑な金属形成処理工程のみ行った。それ以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(比較例7)
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)の工程で、塩化第一錫3g/L、チオ尿素25g/L、酒石酸25g/Lを含む無電解錫めっき液に30℃で15秒浸漬し、更に1分間水洗し、85℃で30分間乾燥する銅よりも卑な金属形成処理工程と、その後更に、γ−アミノプロピルトリエトキシシラン0.5質量%水溶液に30℃で3分間浸漬し、更に1分間水洗し、85℃で30分間乾燥するカップリング処理工程を行った。それ以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(比較例8)
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)の工程で、塩化第一錫3g/L、チオ尿素25g/L、酒石酸25g/Lを含む無電解錫めっき液に30℃で15秒浸漬し、更に1分間水洗し、85℃で30分間乾燥する銅よりも卑な金属形成処理工程と、その後更に、3,5−ジメチルピラゾール0.5質量%水溶液に30℃で3分間浸漬し、更に1分間水洗し、85℃で30分間乾燥するアゾール処理工程を行った。それ以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(比較例9)
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)の工程で、γ−アミノプロピルトリエトキシシラン0.5質量%水溶液に30℃で3分間浸漬し、更に1分間水洗し、85℃で30分間乾燥するカップリング処理工程を行った。それ以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(比較例10)
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)の工程で、水酸化ナトリウム溶液でpH9.5に調整した3,5−ジメチルピラゾール0.5質量%水溶液に30℃で3分間浸漬し、更に1分間水洗し、85℃で30分間乾燥するアゾール処理工程を行った。それ以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(比較例11)
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)における置換パラジウムめっき、酸化処理、酸性溶液による処理を行わずに、第2の配線106b表面をマイクロエッチング剤であるメックエッチボンドCZ8100(メック株式会社製、商品名)に40℃で1分30秒間浸漬し、水洗した後、50℃にて50g/Lの水酸化ナトリウムの溶液に60秒間浸漬し、更に水洗を1分間行い、その後、常温にて3.6Nの硫酸水溶液に60秒間浸漬し、更に水洗を1分間行い、その後、塩化第一錫3g/L、チオ尿素25g/L、酒石酸25g/Lを含む無電解錫めっき液に30℃で15秒浸漬し、更に1分間水洗し、85℃で30分間乾燥する銅よりも卑な金属形成処理工程を行った。それ以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(比較例12)
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)における置換パラジウムめっき、酸化処理、酸性溶液による処理を行わずに、第2の配線106b表面をマイクロエッチング剤であるメックエッチボンドCZ8100(メック株式会社製、商品名)に40℃で1分30秒間浸漬し、水洗した後、50℃にて50g/Lの水酸化ナトリウムの溶液に60秒間浸漬し、更に水洗を1分間行い、常温にて3.6Nの硫酸水溶液に60秒間浸漬し、更に水洗を1分間行い、その後、塩化第一錫3g/L、チオ尿素25g/L、酒石酸25g/Lを含む無電解錫めっき液に30℃で15秒浸漬し、更に1分間水洗し、85℃で30分間乾燥する銅よりも卑な金属形成処理工程と、その後更に、γ−アミノプロピルトリエトキシシラン0.5質量%水溶液に30℃で3分間浸漬し、更に1分間水洗し、85℃で30分間乾燥するカップリング処理工程を行った。それ以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(比較例13)
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)における置換パラジウムめっき、酸化処理、酸性溶液による処理を行わずに、第2の配線106b表面をマイクロエッチング剤であるメックエッチボンドCZ8100(メック株式会社製、商品名)に40℃で1分30秒間浸漬し、水洗した後、50℃にて50g/Lの水酸化ナトリウムの溶液に60秒間浸漬し、更に水洗を1分間行い、常温にて3.6Nの硫酸水溶液に60秒間浸漬し、更に水洗を1分間行い、その後、塩化第一錫3g/L、チオ尿素25g/L、酒石酸25g/Lを含む無電解錫めっき液に30℃で15秒浸漬し、更に1分間水洗し、85℃で30分間乾燥する銅よりも卑な金属形成処理工程と、その後更に、3,5−ジメチルピラゾール0.5質量%水溶液に30℃で3分間浸漬し、更に1分間水洗し、85℃で30分間乾燥するアゾール処理工程を行った。それ以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(比較例14)
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)の工程で、塩化第一錫3g/L、チオ尿素25g/L、酒石酸25g/Lを含む無電解錫めっき液に30℃で15秒浸漬し、更に1分間水洗し、85℃で30分間乾燥し、更に、150℃で60分間加熱処理する銅よりも卑な金属形成処理工程のみ行った。それ以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(比較例15)
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)において、第2の配線106bを、置換パラジウムめっき液SA−100(日立化成工業株式会社、製品名)に30℃で3分間浸漬して、銅よりも貴な金属であるパラジウムめっきを1.0μmol/dm施し、1分間水洗した後、更に、りん酸三ナトリウム10g/Lおよび水酸化カリウム25g/Lを含むアルカリ性溶液に亜塩素酸ナトリウム15g/L添加した酸化処理液に50℃で3分間浸漬することで、第2の配線106b表面に0.07mg/cmの酸化銅の結晶を形成した。この後、1分間水洗し、硫酸20g/Lの酸性溶液による処理を行わずに、その代わりに、還元処理液HIST−100D(日立化成工業株式会社製、商品名)に40℃で3分間浸漬し、更に10分間水洗を行い、85℃で30分間乾燥する還元処理工程を行った以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(比較例16)
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)において、第2の配線106bを、置換パラジウムめっき液SA−100(日立化成工業株式会社、製品名)に30℃で3分間浸漬して、銅よりも貴な金属であるパラジウムめっきを1.0μmol/dm施し、1分間水洗した後、更に、りん酸三ナトリウム10g/Lおよび水酸化カリウム25g/Lを含むアルカリ性溶液に亜塩素酸ナトリウム15g/L添加した酸化処理液に50℃で3分間浸漬することで、第2の配線106b表面に0.07mg/cmの酸化銅の結晶を形成した。この後、1分間水洗し、硫酸20g/Lの酸性溶液による処理を行わずに、その代わりに、還元処理液HIST−100D(日立化成工業株式会社製、商品名)に40℃で3分間浸漬する還元処理工程を行った。その後、1分間水洗し、水酸化ナトリウム溶液でpH9.5に調整した3,5−ジメチルピラゾール0.5質量%水溶液に30℃で3分間浸漬し、更に1分間水洗を行い、85℃で30分間乾燥するアゾール処理工程を行った以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(比較例17)
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)において、第2の配線106bを、置換パラジウムめっき液SA−100(日立化成工業株式会社、製品名)に30℃で3分間浸漬して、銅よりも貴な金属であるパラジウムめっきを1.0μmol/dm施し、1分間水洗した後、更に、りん酸三ナトリウム10g/Lおよび水酸化カリウム25g/Lを含むアルカリ性溶液に亜塩素酸ナトリウム15g/L添加した酸化処理液に50℃で3分間浸漬することで、第2の配線106b表面に0.07mg/cmの酸化銅の結晶を形成した。この後、1分間水洗し、硫酸20g/Lの酸性溶液による処理を行わずに、その代わりに、還元処理液HIST−100D(日立化成工業株式会社製、商品名)に40℃で3分間浸漬する還元処理工程を行った。その後、1分間水洗し、塩化第一錫3g/L、チオ尿素25g/L、酒石酸25g/Lを含む無電解錫めっき液に30℃で15秒浸漬し、更に1分間水洗し、85℃で30分間乾燥する銅よりも卑な金属形成処理工程を行った以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(比較例18)
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)において、第2の配線106bを、置換パラジウムめっき液SA−100(日立化成工業株式会社、製品名)に30℃で3分間浸漬して、銅よりも貴な金属であるパラジウムめっきを1.0μmol/dm施し、1分間水洗した後、更に、りん酸三ナトリウム10g/Lおよび水酸化カリウム25g/Lを含むアルカリ性溶液に亜塩素酸ナトリウム15g/L添加した酸化処理液に50℃で3分間浸漬することで、第2の配線106b表面に0.07mg/cmの酸化銅の結晶を形成した。この後、1分間水洗し、硫酸20g/Lの酸性溶液による処理を行わずに、その代わりに、還元処理液HIST−100D(日立化成工業株式会社製、商品名)に40℃で3分間浸漬する還元処理工程を行った。その後、1分間水洗し、塩化第一錫3g/L、チオ尿素25g/L、酒石酸25g/Lを含む無電解錫めっき液に30℃で15秒浸漬し、更に1分間水洗し、85℃で30分間乾燥し、更に、150℃で60分間加熱処理する銅よりも卑な金属形成処理工程を行った以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(実施例11)
本発明の銅表面処理後におけるビルドアップ樹脂と銅表面の接着性、ソルダーレジストと銅表面の接着性、清浄度、平滑度、光沢性、表面形状を評価するために、18μmの電解銅箔GTS−18(古河サーキットフォイル株式会社製、商品名)のシャイニー面に電気めっきを行い、厚さ50μmの電解銅箔を作製した。その後、5cm×8cm(接着試験用、銅表面清浄度評価用、銅表面平滑度評価用、銅表面形状評価用、銅表面光沢評価用)に切り出し、各電解銅箔の電気めっき面に、実施例1の(工程d)により、(工程d−1)および(工程d−2)に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理)を施し、電解銅箔の試験片を作製した。
(実施例12)
電解銅箔に対する表面処理として、実施例2に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、カップリング処理)と同様の表面処理を施した以外は、実施例11と同様に電解銅箔の試験片を作製した。
(実施例13)
電解銅箔に対する表面処理として、実施例3に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、アゾール処理:イミダゾール)と同様の表面処理を施した以外は、実施例11と同様に電解銅箔の試験片を作製した。
(実施例14)
電解銅箔に対する表面処理として、実施例4に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、アゾール処理:ピラゾール)と同様の表面処理を施した以外は、実施例11と同様に電解銅箔の試験片を作製した。
(実施例15)
電解銅箔に対する表面処理として、実施例5に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、無電解錫めっき処理)と同様の表面処理を施した以外は、実施例11と同様に電解銅箔の試験片を作製した。
(実施例16)
電解銅箔に対する表面処理として、実施例6に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、無電解ニッケルめっき処理、無電解錫めっき処理)と同様の表面処理を施した以外は、実施例11と同様に電解銅箔の試験片を作製した。
(実施例17)
電解銅箔に対する表面処理として、実施例7に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、無電解コバルトめっき処理、無電解錫めっき処理)と同様の表面処理を施した以外は、実施例11と同様に電解銅箔の試験片を作製した。
(実施例18)
電解銅箔に対する表面処理として、実施例8に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、無電解錫めっき処理、カップリング処理)と同様の表面処理を施した以外は、実施例11と同様に電解銅箔の試験片を作製した。
(実施例19)
電解銅箔に対する表面処理として、実施例9に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、無電解錫めっき処理、アゾール処理:ピラゾール)と同様の表面処理を施した以外は、実施例11と同様に電解銅箔の試験片を作製した。
(実施例20)
電解銅箔に対する表面処理として、実施例10に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、無電解錫めっき処理、150℃加熱処理)と同様の表面処理を施した以外は、実施例11と同様に電解銅箔の試験片を作製した。
(比較例19)
電解銅箔に対する表面処理として、比較例1に記載された配線表面に対する各表面処理(前処理、酸化処理、酸性溶液処理)と同様の表面処理を施した以外は、実施例11と同様に電解銅箔の試験片を作製した。
(比較例20)
電解銅箔に対する表面処理として、比較例2に記載された配線表面に対する各表面処理(前処理、酸化処理85℃、酸性溶液処理)と同様の表面処理を施した以外は、実施例11と同様に電解銅箔の試験片を作製した。
(比較例21)
電解銅箔に対する表面処理として、比較例3に記載された配線表面に対する各表面処理(前処理、酸化処理85℃、還元処理)と同様の表面処理を施した以外は、実施例11と同様に電解銅箔の試験片を作製した。
(比較例22)
電解銅箔に対する表面処理として、比較例4に記載された配線表面に対する各表面処理(前処理、エッチング処理)と同様の表面処理を施した以外は、実施例11と同様に電解銅箔の試験片を作製した。
(比較例23)
電解銅箔に対する表面処理として、比較例5に記載された配線表面に対する各表面処理(前処理、凹凸形成処理なし)と同様の表面処理を施した以外は、実施例11と同様に電解銅箔の試験片を作製した。
(比較例24)
電解銅箔に対する表面処理として、比較例6に記載された配線表面に対する各表面処理(前処理、無電解錫めっき処理)と同様の表面処理を施した以外は、実施例11と同様に電解銅箔の試験片を作製した。
(比較例25)
電解銅箔に対する表面処理として、比較例7に記載された配線表面に対する各表面処理(前処理、無電解錫めっき処理、カップリング処理)と同様の表面処理を施した以外は、実施例11と同様に電解銅箔の試験片を作製した。
(比較例26)
電解銅箔に対する表面処理として、比較例8に記載された配線表面に対する各表面処理(前処理、無電解錫めっき処理、アゾール処理:ピラゾール)と同様の表面処理を施した以外は、実施例11と同様に電解銅箔の試験片を作製した。
(比較例27)
電解銅箔に対する表面処理として、比較例9に記載された配線表面に対する各表面処理(前処理、カップリング処理)と同様の表面処理を施した以外は、実施例11と同様に電解銅箔の試験片を作製した。
(比較例28)
電解銅箔に対する表面処理として、比較例10に記載された配線表面に対する各表面処理(前処理、アゾール処理:ピラゾール)と同様の表面処理を施した以外は、実施例11と同様に電解銅箔の試験片を作製した。
(比較例29)
電解銅箔に対する表面処理として、比較例11に記載された配線表面に対する各表面処理(前処理、エッチング処理、無電解錫めっき)と同様の表面処理を施した以外は、実施例11と同様に電解銅箔の試験片を作製した。
(比較例30)
電解銅箔に対する表面処理として、比較例12に記載された配線表面に対する各表面処理(前処理、エッチング処理、無電解錫めっき、カップリング処理)と同様の表面処理を施した以外は、実施例11と同様に電解銅箔の試験片を作製した。
(比較例31)
電解銅箔に対する表面処理として、比較例13に記載された配線表面に対する各表面処理(前処理、エッチング処理、無電解錫めっき、アゾール処理:ピラゾール)と同様の表面処理を施した以外は、実施例11と同様に電解銅箔の試験片を作製した。
(比較例32)
電解銅箔に対する表面処理として、比較例14に記載された配線表面に対する各表面処理(前処理、無電解錫めっき処理、150℃加熱処理)と同様の表面処理を施した以外は、実施例11と同様に電解銅箔の試験片を作製した。
(比較例33)
電解銅箔に対する表面処理として、比較例15に記載された配線表面に対する各表面処理(前処理、貴金属処理、酸化処理、還元処理)と同様の表面処理を施した以外は、実施例11と同様に電解銅箔の試験片を作製した。
(比較例34)
電解銅箔に対する表面処理として、比較例16に記載された配線表面に対する各表面処理(前処理、貴金属処理、酸化処理、還元処理、アゾール処理:ピラゾール)と同様の表面処理を施した以外は、実施例11と同様に電解銅箔の試験片を作製した。
(比較例35)
電解銅箔に対する表面処理として、比較例17に記載された配線表面に対する各表面処理(前処理、貴金属処理、酸化処理、還元処理、無電解錫めっき処理)と同様の表面処理を施した以外は、実施例11と同様に電解銅箔の試験片を作製した。
(比較例36)
電解銅箔に対する表面処理として、比較例18に記載された配線表面に対する各表面処理(前処理、貴金属処理、酸化処理、還元処理、無電解錫めっき処理、150℃加熱処理)と同様の表面処理を施した以外は、実施例11と同様に電解銅箔の試験片を作製した。
(実施例21)
(工程d)における本発明の銅表面処理による効果を評価するために、以下のようにして評価用基板を作製し、配線間の絶縁抵抗値および耐PCT性を評価した。図13および図14は、評価用基板の製造工程を模式的に示す工程図であり、(工程a’)および(工程d’)は、各々、先に図9に沿って説明した(工程a)および(工程d)に対応している。
(工程a’)
図13および図14に示すコア基板100として0.4mm厚のソーダガラス基板(熱膨張係数11ppm/℃)を用意し、片面に層間絶縁層104を次のように形成した。すなわち、シアネートエステル系樹脂組成物の絶縁ワニスをスピンコート法により、条件1500rpmで、ガラス基板上に塗布し、厚み20μmの樹脂層を形成した後、常温(25℃)から6℃/minの昇温速度で230℃まで加熱し、230℃で80分間保持することにより熱硬化し、層間絶縁層104を形成した。その後、実施例1の(工程a)により厚さ200nmの銅薄膜118のみを形成した。
次に、銅箔膜上に、スピンコート法でめっきレジストPMER P−LA900PM(東京応化工業株式会社製、商品名)を塗布し、膜厚10μmのめっきレジスト層を形成した。ついで、めっきレジスト層を1000mJ/cmの条件で露光した後、PMER現像液P−7Gに23℃で6分間浸漬し、レジストパターン119を形成した。その後、硫酸銅めっき液を用いて電気銅めっきを行い、厚さ約5μmの配線106を形成した。めっきレジストの剥離は、メチルエチルケトンを用いて室温(25℃)で1分間浸漬して行った。また、シード層のクイックエッチングには、CPE−700(三菱瓦斯化学株式会社製、商品名)の5倍希釈液を用いて、30℃で30秒間浸漬揺動することにより、これをエッチング除去し、配線106を形成した。
(工程d’)
上記(工程a’)で形成した配線106に対し、実施例1の(工程d)により、(工程d−1)および(工程d−2)に記載された各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理)を施した後、図13に示す層間絶縁層(ビルドアップ層)104と図14に示すソルダーレジスト109をそれぞれ形成し、図15に示すL/S=5μm/5μm、図16に示すL/S=10μm/10μmの評価用基板をそれぞれ32枚作製した。
(実施例22)
上記(工程d’)における各表面処理として、実施例2に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、カップリング処理)と同様の表面処理を施した以外は、実施例21と同様に評価用基板を作製した。
(実施例23)
上記(工程d’)における各表面処理として、実施例3に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、アゾール処理:イミダゾール)と同様の表面処理を施した以外は、実施例21と同様に評価用基板を作製した。
(実施例24)
上記(工程d’)における各表面処理として、実施例4に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、アゾール処理:ピラゾール)と同様の表面処理を施した以外は、実施例21と同様に評価用基板を作製した。
(実施例25)
上記(工程d’)における各表面処理として、実施例5に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、無電解錫めっき処理)と同様の表面処理を施した以外は、実施例21と同様に評価用基板を作製した。
(実施例26)
上記(工程d’)における各表面処理として、実施例6に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、無電解ニッケルめっき処理、無電解錫めっき処理)と同様の表面処理を施した以外は、実施例21と同様に評価用基板を作製した。
(実施例27)
上記(工程d’)における各表面処理として、実施例7に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、無電解コバルトめっき処理、無電解錫めっき処理)と同様の表面処理を施した以外は、実施例21と同様に評価用基板を作製した。
(実施例28)
上記(工程d’)における各表面処理として、実施例8に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、無電解錫めっき処理、カップリング処理)と同様の表面処理を施した以外は、実施例21と同様に評価用基板を作製した。
(実施例29)
上記(工程d’)における各表面処理として、実施例9に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、無電解錫めっき処理、アゾール処理:ピラゾール)と同様の表面処理を施した以外は、実施例21と同様に評価用基板を作製した。
(実施例30)
上記(工程d’)における各表面処理として、実施例10に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、無電解錫めっき処理、150℃加熱処理)と同様の表面処理を施した以外は、実施例21と同様に評価用基板を作製した。
(比較例37)
上記(工程d’)における各表面処理として、比較例1に記載された配線表面に対する各表面処理(前処理、酸化処理、酸性溶液処理)と同様の表面処理を施した以外は、実施例21と同様に評価用基板を作製した。
(比較例38)
上記(工程d’)における各表面処理として、比較例2に記載された配線表面に対する各表面処理(前処理、酸化処理85℃、酸性溶液処理)と同様の表面処理を施した以外は、実施例21と同様に評価用基板を作製した。
(比較例39)
上記(工程d’)における各表面処理として、比較例3に記載された配線表面に対する各表面処理(前処理、酸化処理85℃、還元処理)と同様の表面処理を施した以外は、実施例21と同様に評価用基板を作製した。
(比較例40)
上記(工程d’)における各表面処理として、比較例4に記載された配線表面に対する各表面処理(前処理、エッチング処理)と同様の表面処理を施した以外は、実施例21と同様に評価用基板を作製した。
(比較例41)
上記(工程d’)における各表面処理として、比較例5に記載された配線表面に対する各表面処理(前処理、凹凸形成処理なし)と同様の表面処理を施した以外は、実施例21と同様に評価用基板を作製した。
(比較例42)
上記(工程d’)における各表面処理として、比較例6に記載された配線表面に対する各表面処理(前処理、無電解錫めっき処理)と同様の表面処理を施した以外は、実施例21と同様に評価用基板を作製した。
(比較例43)
上記(工程d’)における各表面処理として、比較例7に記載された配線表面に対する各表面処理(前処理、無電解錫めっき処理、カップリング処理)と同様の表面処理を施した以外は、実施例21と同様に評価用基板を作製した。
(比較例44)
上記(工程d’)における各表面処理として、比較例8に記載された配線表面に対する各表面処理(前処理、無電解錫めっき処理、アゾール処理:ピラゾール)と同様の表面処理を施した以外は、実施例21と同様に評価用基板を作製した。
(比較例45)
上記(工程d’)における各表面処理として、比較例9に記載された配線表面に対する各表面処理(前処理、カップリング処理)と同様の表面処理を施した以外は、実施例21と同様に評価用基板を作製した。
(比較例46)
上記(工程d’)における各表面処理として、比較例10に記載された配線表面に対する各表面処理(前処理、アゾール処理:ピラゾール)と同様の表面処理を施した以外は、実施例21と同様に評価用基板を作製した。
(比較例47)
上記(工程d’)における各表面処理として、比較例11に記載された配線表面に対する各表面処理(前処理、エッチング処理、無電解錫めっき処理)と同様の表面処理を施した以外は、実施例21と同様に評価用基板を作製した。
(比較例48)
上記(工程d’)における各表面処理として、比較例12に記載された配線表面に対する各表面処理(前処理、エッチング処理、無電解錫めっき処理、カップリング処理)と同様の表面処理を施した以外は、実施例21と同様に評価用基板を作製した。
(比較例49)
上記(工程d’)における各表面処理として、比較例13に記載された配線表面に対する各表面処理(前処理、エッチング処理、無電解錫めっき処理、アゾール処理:ピラゾール)と同様の表面処理を施した以外は、実施例21と同様に評価用基板を作製した。
(比較例50)
上記(工程d’)における各表面処理として、比較例14に記載された配線表面に対する各表面処理(前処理、無電解錫めっき処理、150℃加熱処理)と同様の表面処理を施した以外は、実施例21と同様に評価用基板を作製した。
(比較例51)
上記(工程d’)における各表面処理として、比較例15に記載された配線表面に対する各表面処理(前処理、貴金属処理、酸化処理、還元処理)と同様の表面処理を施した以外は、実施例21と同様に評価用基板を作製した。
(比較例52)
上記(工程d’)における各表面処理として、比較例16に記載された配線表面に対する各表面処理(前処理、貴金属処理、酸化処理、還元処理、アゾール処理:ピラゾール)と同様の表面処理を施した以外は、実施例21と同様に評価用基板を作製した。
(比較例53)
上記(工程d’)における各表面処理として、比較例17に記載された配線表面に対する各表面処理(前処理、貴金属処理、酸化処理、還元処理、無電解錫めっき処理)と同様の表面処理を施した以外は、実施例21と同様に評価用基板を作製した。
(比較例54)
上記(工程d’)における各表面処理として、比較例18に記載された配線表面に対する各表面処理(前処理、貴金属処理、酸化処理、還元処理、無電解錫めっき処理、150℃加熱処理)と同様の表面処理を施した以外は、実施例21と同様に評価用基板を作製した。
(実施例31)
本発明の銅表面処理をレジストパターン形成前処理として用いた時のレジストパターン形成性および配線形成性を評価するために、以下のようにして評価用基板を作製した。図13および図14は、評価用基板の製造工程を模式的に示す工程図であり、(工程a’)および(工程d)は、各々、先に図9に沿って説明した(工程a)および(工程d)に対応している。
(工程a’)
図13および図14に示すコア基板100として0.4mm厚のソーダガラス基板(熱膨張係数11ppm/℃)を用意し、片面に層間絶縁層104を次のように形成した。すなわち、シアネートエステル系樹脂組成物の絶縁ワニスをスピンコート法により、条件1500rpmで、ガラス基板上に塗布し、厚み20μmの樹脂層を形成した後、常温(25℃)から6℃/minの昇温速度で230℃まで加熱し、230℃で80分間保持することにより熱硬化し、層間絶縁層104を形成した。その後、実施例1の(工程a)により銅薄膜118のみを形成した。
さらに、実施例1の(工程d)により、(工程d−1)および(工程d−2)記載された各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理)を施した。
次に、銅表面処理された銅箔膜上に、スピンコート法でめっきレジストPMER P−LA900PM(東京応化工業株式会社製、商品名)を塗布し、膜厚10μmのめっきレジスト層を形成した。ついで、めっきレジスト層を1000mJ/cmの条件で露光した後、PMER現像液P−7Gに23℃で6分間浸漬し、レジストパターン119を形成した。その後、硫酸銅めっき液を用いて電気銅めっきを行い、厚さ約5μmの配線106を形成した。めっきレジストの剥離は、メチルエチルケトンを用いて室温(25℃)で1分間浸漬して行った。また、シード層のクイックエッチングには、CPE−700(三菱瓦斯化学株式会社製、商品名)の5倍希釈液を用いて、30℃で30秒間浸漬揺動することにより、これをエッチング除去して配線106を形成し、図15に示すL/S=5μm/5μm、図16に示すL/S=10μm/10μmの評価用基板をそれぞれ32枚作製した。
(実施例32)
上記(工程a’)における各表面処理として、実施例2に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、カップリング処理)と同様の表面処理を施した以外は、実施例31と同様に評価用基板を作製した。
(実施例33)
上記(工程a’)における各表面処理として、実施例3に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、アゾール処理:イミダゾール)と同様の表面処理を施した以外は、実施例31と同様に評価用基板を作製した。
(実施例34)
上記(工程a’)における各表面処理として、実施例4に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、アゾール処理:ピラゾール)と同様の表面処理を施した以外は、実施例31と同様に評価用基板を作製した。
(実施例35)
上記(工程a’)における各表面処理として、実施例5に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、無電解錫めっき処理)と同様の表面処理を施した以外は、実施例31と同様に評価用基板を作製した。
(実施例36)
上記(工程a’)における各表面処理として、実施例6に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、無電解ニッケルめっき処理、無電解錫めっき処理)と同様の表面処理を施した以外は、実施例31と同様に評価用基板を作製した。
(実施例37)
上記(工程a’)における各表面処理として、実施例7に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、無電解雇コバルトめっき処理、無電解錫めっき処理)と同様の表面処理を施した以外は、実施例31と同様に評価用基板を作製した。
(実施例38)
上記(工程a’)における各表面処理として、実施例8に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、無電解錫めっき処理、カップリング処理)と同様の表面処理を施した以外は、実施例31と同様に評価用基板を作製した。
(実施例39)
上記(工程a’)における各表面処理として、実施例9に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、無電解錫めっき処理、アゾール処理:ピラゾール)と同様の表面処理を施した以外は、実施例31と同様に評価用基板を作製した。
(実施例40)
上記(工程a’)における各表面処理として、実施例10に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、無電解錫めっき処理、150℃加熱処理)と同様の表面処理を施した以外は、実施例31と同様に評価用基板を作製した。
(比較例55)
上記(工程a’)における各表面処理として、比較例1に記載された配線表面に対する各表面処理(前処理、酸化処理、酸性溶液処理)と同様の表面処理を施した以外は、実施例31と同様に評価用基板を作製した。
(比較例56)
上記(工程a’)における各表面処理として、比較例2に記載された配線表面に対する各表面処理(前処理、酸化処理85℃、酸性溶液処理)と同様の表面処理を施した以外は、実施例31と同様に評価用基板を作製した。
(比較例57)
上記(工程a’)における各表面処理として、比較例3に記載された配線表面に対する各表面処理(前処理、酸化処理85℃および還元処理)と同様の表面処理を施した以外は、実施例31と同様に評価用基板を作製した。
(比較例58)
上記(工程a’)における各表面処理として、比較例4に記載された配線表面に対する各表面処理(前処理、エッチング処理)と同様の表面処理を施した以外は、実施例31と同様に評価用基板を作製した。
(比較例59)
上記(工程a’)における各表面処理として、比較例5に記載された配線表面に対する各表面処理(前処理、凹凸形成処理なし)と同様の表面処理を施した以外は、実施例31と同様に評価用基板を作製した。
(比較例60)
上記(工程a’)における各表面処理として、比較例6に記載された配線表面に対する各表面処理(前処理、無電解錫めっき処理)と同様の表面処理を施した以外は、実施例31と同様に評価用基板を作製した。
(比較例61)
上記(工程a’)における各表面処理として、比較例7に記載された配線表面に対する各表面処理(前処理、無電解錫めっき処理、カップリング処理)と同様の表面処理を施した以外は、実施例31と同様に評価用基板を作製した。
(比較例62)
上記(工程a’)における各表面処理として、比較例8に記載された配線表面に対する各表面処理(前処理、無電解錫めっき処理、アゾール処理:ピラゾール)と同様の表面処理を施した以外は、実施例31と同様に評価用基板を作製した。
(比較例63)
上記(工程a’)における各表面処理として、比較例9に記載された配線表面に対する各表面処理(前処理、カップリング処理)と同様の表面処理を施した以外は、実施例31と同様に評価用基板を作製した。
(比較例64)
上記(工程a’)における各表面処理として、比較例10に記載された配線表面に対する各表面処理(前処理、アゾール処理:ピラゾール)と同様の表面処理を施した以外は、実施例31と同様に評価用基板を作製した。
(比較例65)
上記(工程a’)における各表面処理として、比較例11に記載された配線表面に対する各表面処理(前処理、エッチング処理、無電解錫めっき処理)と同様の表面処理を施した以外は、実施例31と同様に評価用基板を作製した。
(比較例66)
上記(工程a’)における各表面処理として、比較例12に記載された配線表面に対する各表面処理(前処理、エッチング処理、無電解錫めっき処理、カップリング処理)と同様の表面処理を施した以外は、実施例31と同様に評価用基板を作製した。
(比較例67)
上記(工程a’)における各表面処理として、比較例13に記載された配線表面に対する各表面処理(前処理、エッチング処理、無電解錫めっき処理、アゾール処理:ピラゾール)と同様の表面処理を施した以外は、実施例31と同様に評価用基板を作製した。
(比較例68)
上記(工程a’)における各表面処理として、比較例14に記載された配線表面に対する各表面処理(前処理、無電解錫めっき処理、150℃加熱処理)と同様の表面処理を施した以外は、実施例31と同様に評価用基板を作製した。
(比較例69)
上記(工程a’)における各表面処理として、比較例15に記載された配線表面に対する各表面処理(前処理、貴金属処理、酸化処理、還元処理)と同様の表面処理を施した以外は、実施例31と同様に評価用基板を作製した。
(比較例70)
上記(工程a’)における各表面処理として、比較例16に記載された配線表面に対する各表面処理(前処理、貴金属処理、酸化処理、還元処理、アゾール処理:ピラゾール)と同様の表面処理を施した以外は、実施例31と同様に評価用基板を作製した。
(比較例71)
上記(工程a’)における各表面処理として、比較例17に記載された配線表面に対する各表面処理(前処理、貴金属処理、酸化処理、還元処理、無電解錫めっき処理)と同様の表面処理を施した以外は、実施例31と同様に評価用基板を作製した。
(比較例72)
上記(工程a’)における各表面処理として、比較例18に記載された配線表面に対する各表面処理(前処理、貴金属処理、酸化処理、還元処理、無電解錫めっき処理、150℃加熱処理)と同様の表面処理を施した以外は、実施例31と同様に評価用基板を作製した。
(実施例41)
本発明の銅表面処理によるピンクリング発生有無を評価するために、以下のような評価用基板を作製した。
実施例31に示す(工程a’)において銅薄膜118上に電気めっきを行った。その後、(工程a’)の各表面処理(前処理及び貴金属形成、酸化処理、酸性溶液処理)まで行った後、室温で2時間、76時間、168時間、および150℃で1時間放置し、その後、配線形成工程(レジスト塗布、露光、現像、電気めっき、レジスト剥離、エッチング)を行わずに、表面処理された銅表面に、シアネートエステル系樹脂組成物をガラスクロスに含浸させたプリプレグのGXA−67N(日立化成工業株式会社製、商品名)を積層し、3.0MPaの圧力で常温(25℃)から6℃/minの昇温速度で230℃まで加熱し、230℃において1時間保持することにより積層接着した。
その後、レーザ加工で、穴径0.1mmを20箇所に穴あけを行い、ピンクリング発生有無評価用基板を20枚作製した。
(実施例42)
上記(工程a’)における各表面処理として、実施例2に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、カップリング処理)と同様の表面処理を施した以外は、実施例41と同様に評価用基板を作製した。
(実施例43)
上記(工程a’)における各表面処理として、実施例3に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、アゾール処理:ピラゾール)と同様の表面処理を施した以外は、実施例41と同様に評価用基板を作製した。
(実施例44)
上記(工程a’)における各表面処理として、実施例4に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、アゾール処理:ピラゾール)と同様の表面処理を施した以外は、実施例41と同様に評価用基板を作製した。
(実施例45)
上記(工程a’)における各表面処理として、実施例5に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、無電解錫めっき処理)と同様の表面処理を施した以外は、実施例41と同様に評価用基板を作製した。
(実施例46)
上記(工程a’)における各表面処理として、実施例6に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、無電解ニッケルめっき処理、無電解錫めっき処理)と同様の表面処理を施した以外は、実施例41と同様に評価用基板を作製した。
(実施例47)
上記(工程a’)における各表面処理として、実施例7に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、無電解コバルト処理、無電解錫めっき処理)と同様の表面処理を施した以外は、実施例41と同様に評価用基板を作製した。
(実施例48)
上記(工程a’)における各表面処理として、実施例8に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、無電解錫めっき処理、カップリング処理)と同様の表面処理を施した以外は、実施例41と同様に評価用基板を作製した。
(実施例49)
上記(工程a’)における各表面処理として、実施例9に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、無電解錫めっき処理、アゾール処理:ピラゾール)と同様の表面処理を施した以外は、実施例41と同様に評価用基板を作製した。
(実施例50)
上記(工程a’)における各表面処理として、実施例10に記載された配線表面に対する各表面処理(前処理、貴金属形成、酸化処理、酸性溶液処理、無電解錫めっき処理、150℃加熱処理)と同様の表面処理を施した以外は、実施例41と同様に評価用基板を作製した。
(比較例73)
上記(工程a’)における各表面処理として、比較例1に記載された配線表面に対する各表面処理(前処理、酸化処理、酸性溶液処理)と同様の表面処理を施した以外は、実施例41と同様に評価用基板を作製した。
(比較例74)
上記(工程a’)における各表面処理として、比較例2に記載された配線表面に対する各表面処理(前処理、酸化処理85℃、酸性溶液処理)と同様の表面処理を施した以外は、実施例41と同様に評価用基板を作製した。
(比較例75)
上記(工程a’)における各表面処理として、比較例3に記載された配線表面に対する各表面処理(前処理、酸化処理85℃および還元処理)と同様の表面処理を施した以外は、実施例41と同様に評価用基板を作製した。
(比較例76)
上記(工程a’)における各表面処理として、比較例4に記載された配線表面に対する各表面処理(前処理、エッチング処理)と同様の表面処理を施した以外は、実施例41と同様に評価用基板を作製した。
(比較例77)
上記(工程a’)における各表面処理として、比較例5に記載された配線表面に対する各表面処理(前処理、凹凸形成処理なし)と同様の表面処理を施した以外は、実施例41と同様に評価用基板を作製した。
(比較例78)
上記(工程a’)における各表面処理として、比較例6に記載された配線表面に対する各表面処理(前処理、無電解錫めっき処理)と同様の表面処理を施した以外は、実施例41と同様に評価用基板を作製した。
(比較例79)
上記(工程a’)における各表面処理として、比較例7に記載された配線表面に対する各表面処理(前処理、無電解錫めっき処理、カップリング処理)と同様の表面処理を施した以外は、実施例41と同様に評価用基板を作製した。
(比較例80)
上記(工程a’)における各表面処理として、比較例8に記載された配線表面に対する各表面処理(前処理、無電解錫めっき処理、アゾール処理:ピラゾール)と同様の表面処理を施した以外は、実施例41と同様に評価用基板を作製した。
(比較例81)
上記(工程a’)における各表面処理として、比較例9に記載された配線表面に対する各表面処理(前処理、カップリング処理)と同様の表面処理を施した以外は、実施例41と同様に評価用基板を作製した。
(比較例82)
上記(工程a’)における各表面処理として、比較例10に記載された配線表面に対する各表面処理(前処理、アゾール処理:ピラゾール)と同様の表面処理を施した以外は、実施例41と同様に評価用基板を作製した。
(比較例83)
上記(工程a’)における各表面処理として、比較例11に記載された配線表面に対する各表面処理(前処理、エッチング処理、無電解錫めっき処理)と同様の表面処理を施した以外は、実施例41と同様に評価用基板を作製した。
(比較例84)
上記(工程a’)における各表面処理として、比較例12に記載された配線表面に対する各表面処理(前処理、エッチング処理、無電解錫めっき処理、カップリング処理)と同様の表面処理を施した以外は、実施例41と同様に評価用基板を作製した。
(比較例85)
上記(工程a’)における各表面処理として、比較例13に記載された配線表面に対する各表面処理(前処理、エッチング処理、無電解錫めっき処理、アゾール処理:ピラゾール)と同様の表面処理を施した以外は、実施例37と同様に評価用基板を作製した。
(比較例86)
上記(工程a’)における各表面処理として、比較例14に記載された配線表面に対する各表面処理(前処理、無電解錫めっき処理、150℃加熱処理)と同様の表面処理を施した以外は、実施例41と同様に評価用基板を作製した。
(比較例87)
上記(工程a’)における各表面処理として、比較例15に記載された配線表面に対する各表面処理(前処理、貴金属処理、酸化処理、還元処理)と同様の表面処理を施した以外は、実施例41と同様に評価用基板を作製した。
(比較例88)
上記(工程a’)における各表面処理として、比較例16に記載された配線表面に対する各表面処理(前処理、貴金属処理、酸化処理、還元処理、アゾール処理:ピラゾール)と同様の表面処理を施した以外は、実施例41と同様に評価用基板を作製した。
(比較例89)
上記(工程a’)における各表面処理として、比較例17に記載された配線表面に対する各表面処理(前処理、貴金属処理、酸化処理、還元処理、無電解錫めっき処理)と同様の表面処理を施した以外は、実施例41と同様に評価用基板を作製した。
(比較例90)
上記(工程a’)における各表面処理として、比較例18に記載された配線表面に対する各表面処理(前処理、貴金属処理、酸化処理、還元処理、無電解錫めっき処理、150℃加熱処理)と同様の表面処理を施した以外は、実施例41と同様に評価用基板を作製した。
(半導体パッケージの信頼性試験)
実施例1〜10及び比較例1〜18に記載された各々22個の半導体パッケージサンプルに対して吸湿処理を行った後、到達温度240℃、長さ2mのリフロー炉に0.5m/分の条件で各サンプルを流して、リフローを行った。その後、各サンプルについてクラック発生の有無を調べ、発生した場合をNGとした。結果を表1に示す。
また、各々22個の半導体パッケージサンプルを厚さ0.8mmのマザーボードに実装し、−55℃、30分〜125℃、30分の条件で温度サイクル試験を行い、500サイクル目、1000サイクル目、1500サイクル目に、ヒューレット・パッカード社製マルチメータ3457Aを用い、配線の導通抵抗値を測定した。測定した抵抗値が初期抵抗値より10%以上変化した場合をNGとした。結果を表1に示す。但し、比較例4、比較例11,比較例12,比較例13については、配線精度を維持することができず、試験基板を作製することができなかった。
(ビルドアップ材との接着性試験1)
実施例11〜20及び比較例19〜36で作製した電解銅箔上に、膜厚45μmのビルドアップ材であるAS−ZII(日立化成工業株式会社製、商品名)を積層し、真空加圧式ラミネーター装置(株式会社名機製作所社製)で、温度110℃、加圧0.5MPaで40秒による仮接着を行った。その後、乾燥機により180℃・90分保持することにより銅とビルドアップ樹脂を接着し、接着性試験用基板を作製した。なお、上記電解銅箔は、各種表面処理を施した面側において絶縁層(ビルドアップ樹脂)と接着している。
ついで、上記で得た各接着性試験用基板について、初期(0時間)の接着性、150℃で120時間および240時間放置した後の接着性、および121℃、0.2MPaで48時間および96時間のPCT放置した後の接着性を測定した。なお、上記接着性の指標となるピール強度(N/m)の測定は、レオメータNRM−3002D−H(不動工業株式会社製、商品名)を用い、電解銅箔を基板に対して垂直方向に50mm/minの速度で引き剥がして行った。結果を表2−1に示す。
(ビルドアップ材との接着性試験2)
実施例11〜20及び比較例19〜36で作製した電解銅箔上に、膜厚45μmのビルドアップ材であるAS−ZII(日立化成工業株式会社製、商品名)を積層し、真空プレス装置(株式会社名機製作所社製)で、温度110℃、加圧2.0MPaで300秒による仮接着を行った。その後、乾燥機により180℃・90分保持することにより銅とビルドアップ樹脂を接着し、接着性試験用基板を作製した。なお、上記電解銅箔は、各種表面処理を施した面側において絶縁層(ビルドアップ樹脂)と接着している。
ついで、上記で得た各接着性試験用基板について、初期(0時間)の接着性、150℃で120時間および240時間放置した後の接着性を測定した。なお、上記接着性の指標となるピール強度(N/m)の測定は、レオメータNRM−3002D−H(不動工業株式会社製、商品名)を用い、電解銅箔を基板に対して垂直方向に50mm/minの速度で引き剥がして行った。結果を表2−2に示す。
(ビルドアップ材との接着性試験3)
実施例11〜20及び比較例19〜36で作製した電解銅箔上に、膜厚45μmのビルドアップ材であるABF−GX−13(味の素ファインテクノ株式会社製、商品名)を積層し、真空加圧式ラミネーター装置(株式会社名機製作所社製)で、温度110℃、加圧0.5MPaで40秒による仮接着を行った。その後、乾燥機により170℃・90分保持することにより銅とビルドアップ樹脂を接着し、接着性試験用基板を作製した。なお、上記電解銅箔は、各種表面処理を施した面側において絶縁層(ビルドアップ樹脂)と接着している。
ついで、上記で得た各接着性試験用基板について、初期(0時間)の接着性、150℃で120時間および240時間放置した後の接着性、および121℃、0.2MPaで48時間および96時間のPCT放置した後の接着性を測定した。なお、上記接着性の指標となるピール強度(N/m)の測定は、レオメータNRM−3002D−H(不動工業株式会社製、商品名)を用い、電解銅箔を基板に対して垂直方向に50mm/minの速度で引き剥がして行った。結果を表2−3に示す。
(ソルダーレジストとの接着性試験)
実施例11〜20及び比較例19〜36で作製した電解銅箔上に、膜厚30μmのソルダーレジストであるSR−7200(日立化成工業株式会社製、商品名)を塗布し、硬化することにより銅とソルダーレジストを接着し、接着性試験用基板を作製した。なお、上記電解銅箔は、各種表面処理を施した面側において絶縁層(ソルダーレジスト)と接着している。
ついで、上記で得た各接着性試験用基板について、初期(0時間)の接着性、150℃で120時間および240時間放置した後の接着性および121℃、0.2MPaで48時間および96時間のPCT放置した後の接着性を測定した。なお、上記接着性の指標となるピール強度(N/m)の測定は、レオメータNRM−3002D−H(不動工業株式会社製、商品名)を用い、電解銅箔を基板に対して垂直方向に50mm/minの速度で引き剥がして行った。結果を表2−4に示す。
(銅表面洗浄度評価試験)
実施例11〜20及び比較19〜36で作製した各電解銅箔の表面処理を施した面側について、純水20mlで85℃、1時間の抽出を行い、抽出液の陽イオン及び陰イオンの定性分析をイオンクロマトグラフで行った。イオンクロマトグラフはDX−500(Dionex社製、商品名)を用いて、以下に示した条件3で行った。
条件3
陽イオン測定条件
溶離液:8mmol/L−メタンスルホン酸
注入量:100μL
分離カラム:2mmφ×250mm lonPac CS14
検出器:電気伝導度計
陰イオン測定条件
溶離液:2.7mmol/L−炭酸ナトリウムと0.3mmol/L−炭酸水素ナトリウムの混合液
注入量:500μL
分離カラム:4mmφ×200mm lonPac AS12A
検出器:電気伝導度計
さらに、上記抽出液に硝酸を添加し、金属イオンの定量分析をICP発光分析法で行った。ICP発光分析法はSPS3000(エスアイアイ・ナノテクノロジー社製、商品名)を用いて行った。洗浄性の度合いとなる各陽イオン・陰イオンおよび各金属イオンの検出量が1μg/枚以上の値を示した場合を「+++」、0.1μg/枚以上かつ1μg/枚未満の値を示した場合を「++」、0.04μg/枚以上かつ0.1μg/枚未満の値を示した場合を「+」、0.04μg/枚未満の値を示した場合を「−」とした。結果を表3−1から表3−3に示す。
(銅表面平滑度評価試験)
実施例11〜20及び比較例19〜36で作製した電解銅箔の表面処理を施した面側の表面粗さ(Rz)を簡易式原子間力顕微鏡(AFM)Nanopics2100を用いて、以下に示した条件4で測定した。結果を表4に示す。
条件4
測定長さ:1μm
SCAN SPEED:1.35μm/sec
FORCE REFARENCE:160
(銅表面形状評価試験)
実施例11〜20及び比較例19〜36で作製した電解銅箔の表面処理を施した面側の銅表面形状を調べた。走査型電子顕微鏡S−4700(日立製作所製、商品名)による10万倍の観察で、銅表面形状が緻密且つ均一の凹凸であり、針状でないのものを「良(○)」、そうでないものを「否(×)」とした。結果を表4に示す。但し、比較例23については、(工程d−2)を行っていないため、銅表面に凹凸を形成することができなかった。また、比較例27については、カップリング処理、比較例28については、アゾール処理のみのため、銅表面に凹凸を形成することができなかった。
(銅表面光沢評価試験)
実施例11〜20及び比較例19〜36で作製した電解銅箔の表面処理を施した面側を目視により銅表面光沢の有無を調べた。無光沢のものを「良(○)」、光沢のあるものを「否(×)」とした。結果を表4に示す。
(配線間の絶縁性試験)
実施例21〜30及び比較例37〜54に記載された各評価用基板について、以下のようにして、L/S=5/5μmおよびL/S=10/10μmの配線間の短絡および配線の断線が無い評価基板4枚を選び、配線間の絶縁抵抗値を測定した。但し、比較例40および比較例47〜49の評価基板については、配線精度を維持することができなかったため、測定を行わなかった。
まず、デジタル超高抵抗微小電流計R−8340A(アドバンテスト社製、商品名)を用いて、L/S配線間に室温でDC5Vの電圧を30秒間印加し、L/S配線間の絶縁抵抗値を測定した。なお、1GΩ以下の絶縁抵抗測定には、デジタルマルチメータ3457A(ヒューレット・パッカード社製、商品名)を用いた。
次に、温度85℃・相対湿度85%に保った恒温恒湿層中で、L/S配線間に連続的にDC5Vの電圧を印加し、24h、48h、96h、200h、500h、1,000h後に上記と同様にL/S配線間の絶縁抵抗値を測定した。なお、恒温恒湿槽はEC−10HHPS(日立製作所製、商品名)を用い、投入後1000時間まで測定した。
以上のようにして測定した評価基板4枚について、絶縁抵抗値の最小値が、1GΩ未満の場合には「否(×)とし、1.0×10Ω以上の場合には「良(○)」とした。結果を表5および表6に示す。
(レジストパターン形成評価試験)
実施例31〜40及び比較例55〜72に記載された(工程a’)において、レジストパターン119の形成成功率の評価をした。評価方法は、配線が形成される箇所にレジスト残さ、あるいは形成されたレジストの剥れがなく、且つ、各L/Sのレジストが形成されたレジスト幅を測定し、各L/Sレジスト幅の設計値に対する誤差が±10%以内のものを良品とし、その数を調べた。結果を表6に示す。但し、比較例56、比較例58および比 較例65〜67の評価基板については、銅表面処理を行うことにより、銅薄膜118が消失するため、測定を行わなかった。
(配線形成評価試験)
実施例31〜40及び比較例55〜72に記載された(工程a’)において、配線106の形成成功率の評価をした。評価方法は、配線間の短絡あるいは配線の断線がなく、且つ、銅めっき厚の設計値5μmに対する誤差が±10%以内のものを良品とし、その数を調べた。結果を表7に示す。但し、比較例56、比較例58および比較例65〜67の評価基板については、銅表面処理を行うことにより、銅薄膜118が消失するため、測定を行わなかった。
(耐PCT性評価試験)
実施例21〜30及び比較例37〜54に記載された(工程d’)まで処理した後、耐PCT試験(121℃、0.2MPa、200h)を行った。評価方法は、試験後の配線106と絶縁層(ビルドアップ層)104間、絶縁層104と絶縁層(ビルドアップ層)104間および配線106とソルダーレジスト109間、絶縁層104とソルダーレジスト109間に膨れおよび剥がれが無いものを良品とし、その数を調べた。結果を表8に示す。但し、比較例40および比較例47〜49については、形成した配線が消失するために、試験基板を作成することができなかった。
(ピンクリング発生有無評価試験)
実施例41〜50及び比較例73〜90に記載された各評価用基板について、18%塩酸に3h浸漬し、穴周辺にピンク色のリング(ピンクリング)が発生する数を調べた。結果を表9に示す。但し、比較例73および比較例77〜82、比較例86については、樹脂との接着が良くないために、レーザ加工で樹脂が剥がれ、試験をすることができなかった。
Figure 2010050266
Figure 2010050266
Figure 2010050266
Figure 2010050266
Figure 2010050266
Figure 2010050266
Figure 2010050266
Figure 2010050266
Figure 2010050266
Figure 2010050266
Figure 2010050266
Figure 2010050266
Figure 2010050266
Figure 2010050266
本発明において、表1に示すように、実施例1〜10で作製した半導体パッケージの信頼性については、極めて良好であった。
また、表4に示すように、実施例11〜20で作製した電解銅箔は、Rzが100nm以下の緻密且つ均一な針状でない微細な凹凸をその表面に有することで銅表面の光沢を抑制し、更に、表2に示すように、ビルドアップ樹脂との150℃・240h放置後の接着強度(ピール強度)は、カップリング処理およびアゾール処理をすることで向上し、ピラゾール処理することで、更に向上し良好であった。また、無電解錫めっき処理した場合でも、加熱処理を行うことで、更に向上し良好であった。
ソルダーレジストとの150℃・240h放置後およびPCT放置後の接着強度(ピール強度)は、無電解錫めっき処理をすることで更に向上し良好であった。
また、表3−1〜表3−3に示すように、実施例11〜20で作製した電解銅箔の表面処理した面から各種イオンは検出されなかったことから、当該表面の洗浄性は良好であった。
また、表5および表6に示すように、実施例21〜30で作製した評価基板における配線間絶縁信頼性は、L/S=5/5μmおよびL/S=10/10μmのいずれにおいても極めて良好であった。また、表6に示すように実施例31〜40で作製した評価基板におけるレジストパターン形成成功率は、L/S=5/5μmおよびL/S=10/10μmにおいても極めて良好であった。また、表7に示すように実施例31〜40で作製した評価基板における配線形成成功率は、L/S=5/5μmおよびL/S=10/10μmにおいても極めて良好であった。また、表8に示すように実施例21〜30で作製した評価基板における耐PCT性は、無電解錫めっき処理をすることで、ビルドアップ層と配線間、ビルドアップ層と絶縁層間およびソルダーレジストと配線間、ソルダーレジストと絶縁層間のいずれにおいても極めて良好であった。また、表9に示すように、実施例41〜50で、凹凸形成処理後にカップリング処理、アゾール処理、金属形成処理を行った評価基板については、ピンクリングの発生は無く、極めて良好であった。
一方、従来の表面処理方法を適用した場合、本発明と比較して、比較例19〜36で示したように、Rzが100nm以下の表面では、絶縁樹脂(ビルドアップ樹脂、ソルダーレジスト)との150℃・240h放置後およびPCT放置後の接着強度(ピール強度)は、悪化した。そして、比較例1〜90で示したように、平滑性、接着性、銅表面の形状、銅表面の光沢、銅表面洗浄性、配線間絶縁信頼性、レジストパターン形成、配線形成、耐PCT性による特性の全てを満足することはできなかった。
したがって、本発明の銅の表面処理方法によれば、銅表面に緻密且つ均一な針状でない微細凹凸を形成することができるため、当該銅表面と絶縁層との接着強度を向上させることが可能となる。また、この結果、配線間絶縁信頼性、微細配線形成に優れた配線板及び半導体チップ搭載基板、更に耐リフロー性、温度サイクル性に優れた半導体パッケージを製造することが可能となる。
以上の説明からして、本発明の精神と範囲に反することなしに、広範に異なる実施態様を構成することができることは明白であり、本発明は請求の範囲において限定した以外は、その特定の実施態様によって制約されるものではない。

Claims (11)

  1. 銅の表面処理方法であって、
    銅表面に、前記銅よりも貴な金属を離散的に形成する第1の工程と、引き続き
    酸化剤を含むアルカリ性溶液を用いた酸化によって、前記銅表面に酸化銅を形成する第2の工程と、次いで、
    前記酸化銅を溶解させることによって除去し、前記銅表面に凹凸を形成する第3の工程と
    を有する表面処理方法。
  2. 前記第3の工程後、前記銅表面に対して接着強度を向上させるための処理を行う第4の工程をさらに有し、前記第4の工程が、前記銅表面に銅よりも卑な金属を形成する処理、アゾール化合物を含有する溶液を用いた処理、およびカップリング剤を用いた処理からなる群から選択される少なくとも1つの処理を含む、請求項1に記載の表面処理方法。
  3. 前記第4の工程が、前記表面に銅よりも卑な金属を形成する処理と、アゾール化合物を含有する溶液を用いた処理との双方を含む、請求項2に記載の表面処理方法。
  4. 前記第4の工程が、前記銅表面に銅よりも卑な金属を形成する処理後に、90℃以上の温度に加熱する加熱処理を含む請求項2に記載の表面処理方法。
  5. 前記酸化剤が、塩素酸塩、亜塩素酸塩、次亜塩素酸塩、過塩素酸塩、ペルオキソ二硫酸塩、および過マンガン酸塩からなる群から選択される1種以上である、請求項1〜4のいずれかに記載の表面処理方法。
  6. 前記銅よりも貴な金属が、金、銀、白金、パラジウム、ロジウム、レニウム、ルテニウム、オスミウム、およびイリジウムからなる群から選択される金属、またはそれら金属を含む合金である、請求項1〜5のいずれかに記載の表面処理方法。
  7. 前記銅よりも貴な金属の形成量が、0.001μmol/dm以上かつ5μmol/dm以下である、請求項1〜6のいずれかに記載の表面処理方法。
  8. 前記第3の工程における前記酸化銅の溶解が、無機酸および有機酸からなる群から選択される1種以上を含む酸性溶液を用いて行われる、請求項1〜7のいずれかに記載の表面処理方法。
  9. 前記第3の工程後の前記銅表面の粗さが、Rzで1nm以上かつ1000nm以下である、請求項1〜8のいずれかに記載の表面処理方法。
  10. 請求項1〜9のいずれかに記載の表面処理方法を用いて表面を処理した銅。
  11. 銅配線を有する配線基板であって、前記銅配線の表面が、請求項1〜9のいずれかに記載の表面処理方法を用いて処理された配線基板。
JP2010535702A 2008-10-27 2009-06-17 銅の表面処理方法及び銅 Active JP5402939B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010535702A JP5402939B2 (ja) 2008-10-27 2009-06-17 銅の表面処理方法及び銅

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008275493 2008-10-27
JP2008275493 2008-10-27
JP2010535702A JP5402939B2 (ja) 2008-10-27 2009-06-17 銅の表面処理方法及び銅
PCT/JP2009/061050 WO2010050266A1 (ja) 2008-10-27 2009-06-17 銅の表面処理方法及び銅

Publications (2)

Publication Number Publication Date
JPWO2010050266A1 true JPWO2010050266A1 (ja) 2012-03-29
JP5402939B2 JP5402939B2 (ja) 2014-01-29

Family

ID=42128636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010535702A Active JP5402939B2 (ja) 2008-10-27 2009-06-17 銅の表面処理方法及び銅

Country Status (7)

Country Link
US (1) US8809696B2 (ja)
EP (1) EP2341167B1 (ja)
JP (1) JP5402939B2 (ja)
KR (1) KR101268145B1 (ja)
CN (2) CN102124145A (ja)
TW (1) TWI445843B (ja)
WO (1) WO2010050266A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012126815A (ja) * 2010-12-15 2012-07-05 Tosoh Corp 導電性インク組成物及びその製造方法
JP2012216773A (ja) * 2011-03-29 2012-11-08 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US9121101B2 (en) * 2011-06-30 2015-09-01 Asahi Kasei E-Materials Corporation Etchant and etching method using the same
JP5920972B2 (ja) * 2011-12-26 2016-05-24 メック株式会社 配線形成方法およびエッチング液
JP2013222760A (ja) * 2012-04-13 2013-10-28 Panasonic Liquid Crystal Display Co Ltd 銅配線形成方法、表示装置の製造方法
US20140072706A1 (en) * 2012-09-11 2014-03-13 Ernest Long Direct Electroless Palladium Plating on Copper
US9386701B2 (en) * 2012-11-30 2016-07-05 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printed circuit board
US9330993B2 (en) * 2012-12-20 2016-05-03 Intel Corporation Methods of promoting adhesion between underfill and conductive bumps and structures formed thereby
US8943594B1 (en) 2013-06-24 2015-01-27 Haystack Security LLC Cyber attack disruption through multiple detonations of received payloads
US10057992B2 (en) * 2013-08-15 2018-08-21 Hitachi Metals, Ltd. Ceramic circuit substrate and its production method
KR101920976B1 (ko) * 2013-09-20 2018-11-21 미쓰이금속광업주식회사 구리박, 캐리어박 부착 구리박, 및 구리 피복 적층판
KR102166450B1 (ko) * 2013-09-25 2020-10-16 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 박막 트랜지스터 기판 형성 방법
JP6264900B2 (ja) * 2014-01-24 2018-01-24 日立化成株式会社 レジストパターンの製造方法、配線パターンの製造方法及び配線基板
US10325876B2 (en) * 2014-06-25 2019-06-18 Nxp Usa, Inc. Surface finish for wirebonding
CN104263938A (zh) * 2014-09-09 2015-01-07 中国电器科学研究院有限公司 从底层电镀铜/镍材料中回收稀贵/惰性金属的试剂
JP2016119396A (ja) * 2014-12-22 2016-06-30 日立化成株式会社 レジストパターンの製造方法、配線パターンの製造方法及び配線基板
JP6393345B2 (ja) * 2015-01-22 2018-09-19 アルプス電気株式会社 圧粉コア、該圧粉コアの製造方法、該圧粉コアを備える電気・電子部品、および該電気・電子部品が実装された電気・電子機器
CN209358846U (zh) * 2016-06-02 2019-09-06 株式会社村田制作所 树脂多层基板
JP6870245B2 (ja) * 2016-09-06 2021-05-12 昭和電工マテリアルズ株式会社 銅製部材の表面処理方法及び半導体実装用基板の製造方法
JP7013003B2 (ja) * 2017-11-10 2022-01-31 ナミックス株式会社 粗面化処理された銅表面を有する物体
JP7409602B2 (ja) * 2019-05-09 2024-01-09 ナミックス株式会社 複合銅部材
CN111663156A (zh) * 2020-07-09 2020-09-15 惠州市腾达宇科技有限公司 一种用于vcp电镀的光亮剂及其制备方法
CN111979534A (zh) * 2020-07-14 2020-11-24 中国科学院海洋研究所 基于液滴自弹跳效应的超疏水表面的制备方法及应用
CN114385018A (zh) * 2020-10-20 2022-04-22 宸美(厦门)光电有限公司 接触结构、电子装置、和制造接触结构的方法
JP2022099497A (ja) * 2020-12-23 2022-07-05 セイコーエプソン株式会社 電気光学装置及び電子機器
JP7125804B1 (ja) * 2021-06-18 2022-08-25 ドングァン ディーエスピー テクノロジー カンパニー リミテッド ポリマーとマグネシウムの接合体のためのマグネシウム表面処理方法
US20230243041A1 (en) * 2022-01-28 2023-08-03 Texas Instruments Incorporated Etching compositions
CN115433930B (zh) * 2022-07-06 2023-11-28 南通群安电子材料有限公司 用于铜金属网格导电膜的无磷黑化液及其制备和使用方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3372468A (en) * 1965-06-24 1968-03-12 Olin Mathieson Method of coating a copper silver alloy with a silver coat
US3994430A (en) * 1975-07-30 1976-11-30 General Electric Company Direct bonding of metals to ceramics and metals
JPH0636470B2 (ja) * 1989-03-03 1994-05-11 松下電工株式会社 内層用回路板の銅回路の処理方法
JPH0737113B2 (ja) * 1989-03-13 1995-04-26 三菱電機株式会社 銅箔と樹脂との密着性向上方法
JP2656622B2 (ja) 1989-07-19 1997-09-24 株式会社日立製作所 銅と樹脂の接着方法
JPH069309B2 (ja) * 1989-09-22 1994-02-02 株式会社日立製作所 プリント回路板、その製造方法および製造装置
US5382333A (en) * 1990-07-30 1995-01-17 Mitsubishi Gas Chemical Company, Inc. Process for producing copper clad laminate
US5128008A (en) * 1991-04-10 1992-07-07 International Business Machines Corporation Method of forming a microelectronic package having a copper substrate
US5288377A (en) * 1991-06-05 1994-02-22 Macdermid, Incorporated Process for the manufacture of printed circuits using electrophoretically deposited organic resists
US5861076A (en) * 1991-07-19 1999-01-19 Park Electrochemical Corporation Method for making multi-layer circuit boards
JPH0787270B2 (ja) * 1992-02-19 1995-09-20 日鉱グールド・フォイル株式会社 印刷回路用銅箔及びその製造方法
JP3455756B2 (ja) 1993-07-16 2003-10-14 カシオ計算機株式会社 物体画像表示制御装置および物体画像表示制御方法
JP3332047B2 (ja) 1993-07-22 2002-10-07 三菱瓦斯化学株式会社 内層銅箔の処理方法
US5492595A (en) * 1994-04-11 1996-02-20 Electrochemicals, Inc. Method for treating an oxidized copper film
US5827604A (en) * 1994-12-01 1998-10-27 Ibiden Co., Ltd. Multilayer printed circuit board and method of producing the same
JPH09246720A (ja) 1996-03-08 1997-09-19 Hitachi Aic Inc 多層印刷配線板およびその製造方法
US6331490B1 (en) * 1998-03-13 2001-12-18 Semitool, Inc. Process for etching thin-film layers of a workpiece used to form microelectric circuits or components
JP3404286B2 (ja) * 1998-04-16 2003-05-06 日本パーカライジング株式会社 金属の表面処理方法、および該表面処理方法により得られた表面を有する金属部材
JP2000282265A (ja) 1999-03-31 2000-10-10 Mec Kk 銅または銅合金のマイクロエッチング剤およびそれを用いる表面処理法
JP2002088488A (ja) * 2000-09-13 2002-03-27 Kurita Water Ind Ltd 銅用防食剤組成物
US6821309B2 (en) * 2002-02-22 2004-11-23 University Of Florida Chemical-mechanical polishing slurry for polishing of copper or silver films
US6713407B1 (en) * 2002-10-29 2004-03-30 Taiwan Semiconductor Manufacturing Co., Ltd Method of forming a metal nitride layer over exposed copper
US7078796B2 (en) * 2003-07-01 2006-07-18 Freescale Semiconductor, Inc. Corrosion-resistant copper bond pad and integrated device
KR20070111549A (ko) 2005-03-11 2007-11-21 히다치 가세고교 가부시끼가이샤 구리의 표면 처리 방법 및 구리
JP2006249519A (ja) 2005-03-11 2006-09-21 Hitachi Chem Co Ltd 銅の表面処理方法及び銅
JP4973231B2 (ja) * 2006-09-05 2012-07-11 日立化成工業株式会社 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
JP2008248269A (ja) 2007-03-29 2008-10-16 Hitachi Chem Co Ltd 銅表面の処理方法およびこの方法を用いた配線基板
JP2008275493A (ja) 2007-05-01 2008-11-13 Seiko Epson Corp 受信装置、受信方法および電波時計

Also Published As

Publication number Publication date
JP5402939B2 (ja) 2014-01-29
TWI445843B (zh) 2014-07-21
EP2341167B1 (en) 2018-10-24
EP2341167A4 (en) 2016-07-13
EP2341167A1 (en) 2011-07-06
TW201016890A (en) 2010-05-01
CN104988503A (zh) 2015-10-21
KR20110031235A (ko) 2011-03-24
US20110147072A1 (en) 2011-06-23
WO2010050266A1 (ja) 2010-05-06
CN102124145A (zh) 2011-07-13
KR101268145B1 (ko) 2013-05-27
US8809696B2 (en) 2014-08-19

Similar Documents

Publication Publication Date Title
JP5402939B2 (ja) 銅の表面処理方法及び銅
JP4033237B2 (ja) 銅の表面処理方法及び銅
CN101137768B (zh) 铜的表面处理方法以及铜
JP4973231B2 (ja) 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
JP5105137B2 (ja) 銅箔を有する基板の製造方法及び銅箔を有する基板
JP5109399B2 (ja) 銅の表面処理方法
JP4774844B2 (ja) 銅の表面処理方法及び銅
JP2008248269A (ja) 銅表面の処理方法およびこの方法を用いた配線基板
JP6264900B2 (ja) レジストパターンの製造方法、配線パターンの製造方法及び配線基板
JP5109400B2 (ja) 銅表面処理液セット、これを用いた銅の表面処理方法、銅、配線基板および半導体パッケージ
JP2016119396A (ja) レジストパターンの製造方法、配線パターンの製造方法及び配線基板
JP2007262579A (ja) 銅の表面処理方法及び銅
JP5978587B2 (ja) 半導体パッケージ及びその製造方法
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
JP5691527B2 (ja) 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
JP2013089913A (ja) 半導体チップ搭載用基板及びその製造方法
JP5105162B2 (ja) 銅表面の処理方法
JP2009197304A (ja) 銅表面の処理方法および処理した銅並びに配線基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131014

R151 Written notification of patent or utility model registration

Ref document number: 5402939

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350