JP2008294212A - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP2008294212A
JP2008294212A JP2007137923A JP2007137923A JP2008294212A JP 2008294212 A JP2008294212 A JP 2008294212A JP 2007137923 A JP2007137923 A JP 2007137923A JP 2007137923 A JP2007137923 A JP 2007137923A JP 2008294212 A JP2008294212 A JP 2008294212A
Authority
JP
Japan
Prior art keywords
conductor
region
multilayer wiring
wiring board
area ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007137923A
Other languages
English (en)
Inventor
Takayuki Kobayashi
隆之 小林
Isao Kato
功 加藤
Akane Kobayashi
茜 小林
Satoshi Akimoto
聡 秋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2007137923A priority Critical patent/JP2008294212A/ja
Publication of JP2008294212A publication Critical patent/JP2008294212A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】各配線層において、半導体チップの接合端子が存在する領域で、この領域を微小領域に分割した際に、各微小領域での導体が存在する面積率を揃えることで、基板の厚みを制御し、半導体チップの接合端子が存在する表面の平坦性を高めることを目的とする。
【解決手段】第1の主面に形成された電子部品と接合するための端子と、第1の主面と対向する面に形成された回路基板と接合するための端子と、導体からなる配線層と絶縁体からなる絶縁層とが交互に積層されている多層配線基板において、電子部品と接合するための端子が配置されている領域を5mm角以下の複数の微小領域に分割した際に、微小領域における配線層での導体の存在する面積率を40%〜80%とし、微小領域での基板厚さの差が15μm以下としたことを特徴とする多層配線基板。
【選択図】図4

Description

本発明は、多層配線基板に関し、特に電子部品と回路基板とを接続するための多層配線基板に関する。
近年、半導体関連製品は極小化、高速化の一途をたどっており、これに伴って、プリント基板やパッケージ基板などの周辺部材も極小化、高速化が求められている。極小化、高速化を実現するために、接合面積の狭小化、信号伝達経路の短縮化を目的として、半導体チップとパッケージ基板との接続が従来のワイヤーボンディングから、フリップチップ実装に移り変わりつつある。
パッケージ基板に半導体チップをフリップチップ実装する際には、接合するはんだバンプにフラックスを塗布し、同様のはんだバンプが形成されている半導体チップを搭載した後、リフロー炉で熱をかけることによってはんだ同士を溶融させ、接合させる手法が一般的に行われている。
特に、フリップチップ実装を行うパッケージ基板及び半導体チップは端子数が多く、その数は数百から数千にのぼる。多数の端子を接合不良なく実装するためには、各々の端子において、はんだバンプ同士の距離が均一であり、はんだの量が均一であることが望ましい。
ところで多層配線基板は、絶縁層の上にサブトラクティブ工法、セミアディティブ工法などで導体よりなる配線を形成し、接着剤を用いてその上に更にポリイミドなどの樹脂からなる絶縁層を積層することで形成される。配線間の絶縁は接着剤が流れ込むことによって確保されるため、使用される接着剤は配線間の間隙に完全に充填されなければならない。このため、積層に用いられる接着剤には流動性の高さが要求されている。
局所的に間隙の大きさ、つまりは導体の存在する面積率が異なると、間隙に流れ込む接着剤の量が異なるため、接着剤層の厚みが導体の面積率に依存して変化してしまう。特に多層配線基板において、各層の導体の粗密が同じ傾向をもって重なり合ってしまうと、積層された基板の厚みが、位置によって変化してしまうことになる。
パッケージ基板と半導体チップとをフリップチップ接合するためのはんだバンプは、はんだペーストをスクリーン印刷によって端子上に印刷するか、はんだボールをボールマウンタによって端子上に搭載した後に、リフロー工程を経て形成される。スクリーン印刷によってはんだペーストを端子上に印刷する場合に、基板の厚みが局所的に変化していると、スクリーン板と基板が十分に密着することが出来ず、各端子に均等にはんだペーストを印刷することが出来ない。
また、基板上のはんだバンプの高さを揃えるために、上記リフロー工程を経て形成されたはんだバンプをプレス機によって押しつぶして、はんだバンプ上面を円形状に平坦にするコイニング工程では、基板の厚みが局所的に変化していると、各はんだバンプで押し込まれる量が変わってしまい、円形状平坦部の直径が均一にならない。これは、半導体チップを実装する時のリフロー工程で、熱がかかって液状となったはんだバンプが表面張力によって球状に変形する時の、はんだバンプの高さ変化量が均一でないことを意味しており、実装時に接合不良を引き起こす原因となる。
更には、コイニング工程においてはんだバンプの下に位置する接着剤の量が不均一であると、上記基板の厚さに起因する円形状平坦部の直径が均一にならないこと以外に、プレスによって基板が弾性変形する変位量も、各はんだバンプの部分で不均一となり、コイニング工程後の円形状平坦部が同一平面上に位置せず、実装時に接合不良を引き起こす原因となる。
特開2005-294615
本発明においては、各配線層において、半導体チップの接合端子が存在する領域で、この領域を微小領域に分割した際に、各微小領域での導体が存在する面積率を揃えることで、基板の厚みを制御し、半導体チップの接合端子が存在する表面の平坦性を高めることを目的とする。
本発明の請求項1に係る発明は、第1の主面に形成された電子部品と接合するための端子と、第1の主面と対向する面に形成された回路基板と接合するための端子と、導体からなる配線層と絶縁体からなる絶縁層とが交互に積層されている多層配線基板において、電子部品と接合するための端子が配置されている領域を5mm角以下の複数の微小領域に分割した際に、微小領域における配線層での導体の存在する面積率を40%〜80%とし、微小領域での基板厚さの差が15μm以下としたこと特徴とする多層配線基板としたものである。
本発明の請求項2に係る発明は、微小領域での導体の存在する面積率を40%〜80%にするために追加した導体は電源もしくはグランドに接続されていること特徴とする請求項1に記載の多層配線基板としたものである。
本発明の請求項3に係る発明は、導体からなる配線層と絶縁体からなる絶縁層とが交互に積層され、配線層の少なくとも一層中において配線を構成する導体と、配線を構成しない導体とをそれぞれ配置し、導体の存在する部分の面積率を40%〜80%とし、多層配線基板の表面には、複数の半田バンプが形成されていることを特徴とする多層配線基板としたものである。
本発明の請求項4に係る発明は、複数の半田バンプは、コイニング工程により、その高さが均一化されていることを特徴とする請求項3記載の多層配線基板としたものである。
本発明の請求項5に係る発明は、請求項1乃至請求項4のいずれかに記載の多層配線基板を備えたことを特徴とする電子機器としたものである。
本発明の請求項6に係る発明は、第1の主面に形成された電子部品と接合するための端子と、第1の主面と対向する面に形成された回路基板と接合するための端子と、導体からなる配線層と絶縁体からなる絶縁層とが交互に積層されている多層配線基板を設計するためのデザインツールにおいて、電子部品と接合するための端子が配置されている領域を5mm角以下の複数の微小領域に分割した際に、微小領域における配線層での導体の存在する面積率を40%〜80%とするデザインルールを検証すること特徴とするデザインツールとしたものである。
本発明の請求項7に係る発明は、微小領域での導体の存在する面積率を40%〜80%にするために追加した導体は電源もしくはグランドに接続するよう多層配線基板を設計することを特徴とする請求項6に記載のデザインツールとしたものである。
本発明によれば、各配線層において、半導体チップの接合端子が存在する領域で、この領域を微小領域に分割した際に、各微小領域での導体が存在する面積率を揃えることで、基板の厚みを制御し、半導体チップの接合端子が存在する表面の平坦性を高めることができる。
以下に本発明の本実施の形態を図面に基づいて説明する。図1に示すように、パッケージ基板に半導体チップをフリップチップ実装した様子の模式図である。パッケージ基板と半導体チップとは、はんだバンプ103で接合している。
図2は、はんだバンプ形成した後にコイニング工程を経て、はんだバンプを押しつぶして高さを揃えた様子を示した模式図である。スクリーン印刷で形成された直後のはんだバンプ202は、図2(a)に示すように表面張力によって球形を示しているが、図示しない、プレス機構で押しつぶした後のはんだバンプ203は、図2(b)に示すように、その上面が平坦になる。
ところが、実際の基板では配線の配置により配線が粗の部分と密の部分が生じて、図3(a)に示すように、配線が粗の部分は接着剤が配線間隙に流れ込み、基板厚みが薄くなり、配線が密の部分は接着剤が流れ込む配線間隙が小さいため、基板厚みが厚くなるというように、基板厚みに差異が生じてしまう。また、定常状態で厚みに差異が見られなくても、はんだを潰す際に接着剤がクッションとなり、はんだが潰れる前に基板が弾性変形して、はんだバンプが沈み込むこともある。
その結果として、図3(b)に示すようにはんだ上面をコイニング工程によって平坦にした後の平坦部の直径305が、基板厚さの差によって異なったものとなる。
そこで図4に示すように、電子部品と接合するための端子が存在する領域を1mm角の微小領域に分割し、各々の微小領域における各配線層の導体が存在する面積率を40%〜80%に規定した。これは図3に示すパターンにダミーパターン405を追加したものである。微小領域の大きさは5mm角以下が好適であり、望ましくは1mm角程度となる。
このとき、基板の厚さを測定する際の基準面は、電子部品を搭載するためのはんだバンプが形成される下側に位置するパッド表面と、前記パッドが位置する表面と対向する面に存在する、回路基板と接合するためのパッド表面になる。しかしながら、表面にソルダーレジストが存在する場合は、表裏のソルダーレジスト表面を基準面とすることも可能である。
また電子部品と接合するための端子が存在する領域における各端子の下の導体の存在する面積率を揃えることで、配線間の間隙に流れ込む接着剤の量が均一となり、ひいては接着剤層の厚さが均一となることで、基板の厚さを均一にすることができる。
基板の厚さを均一にすることによって、スクリーン印刷によるはんだバンプの形成時に、各バンプのはんだ量を一定にすることができる。
また、基板の厚さを均一にすることによって、はんだバンプの上面をプレス機によって押しつぶして、各はんだバンプの高さを揃えるコイニング工程において、各はんだバンプの押し込み量が均一になり、はんだバンプ上面の円形状平坦部の直径が均一になると共に、コイニング工程後の各はんだバンプ上面の円形状平坦部が同一平面状に位置するようにできる。
電子部品と接合するための端子が存在する領域を1mm角以下の微小領域に分割し、各々の微小領域における各配線層の導体が存在する面積率を40〜80%に規定するためにパターンを追加して、追加したパターンが電源もしくはグランドに接続している場合を図5に示す。図4に対して、追加したパターン505がビアを通じてグランドに接続すると共に、パターン506が電源ラインと一体になっている。微小領域の大きさは5mm角以下が好適であり、望ましくは1mm角程度となる。なお、追加したパターンを電源もしくはグランドに接続することで、近接する信号配線に対して電気的なノイズの発生源となることを防ぐことができる。
電子部品と接合するための端子が存在する領域における各端子の下の導体に存在する面積率が、規定されている40%〜80%の範囲に収まっているかを簡便にかつ確実に確認することができるデザインツールを備えていることが望ましい。ここにいうデザインツールとは、CAD(Computer Aided Designe)やCAM(Computer Aided Manufacturing)ツール等をいう。
上述した多層配線基板に各種電子部品を実装して電子機器を構成することが可能である。その電子機器としては、ノート型パソコン、携帯電話、PDA、デジタルカメラ及びゲーム機等が例示できる。
図6に示すように、電子部品と接合するための端子が存在する領域の一部を示したものである。枠606は1mm角の領域であり、信号線601、電源パターン603及びダミーパターン604が配線等の導体である。この1mm角の領域606で導体の存在する面積率を算出すると、57.5%となる。
枠606の近傍には、隣接するかたちで図示しない1mm角の領域が存在し、各領域において、導体の存在する面積率は40〜80%の範囲にある。
はんだバンプが形成されるソルダーレジストの開口部を示したものが丸605である。本発明は、基板の厚さを均等にして、はんだバンプの高さを揃えることが目的の一つとなるが、各はんだバンプにおいて、その直下にある導体の面積を規定するものではなく、1mm角の微小領域606で導体の面積率を揃えるものである。そのため、各々のソルダーレジストの開口部605の直下では、導体の存在する面積に差がでるが、5mm角以下、望ましくは1mm角の微小領域606において、各微小領域で導体の存在する面積率に差がなければ問題ない。
また、本実施例では導体層の一つを示したが、他の導体層においても同様に5mm角以下、望ましくは1mm角の微小領域において、各微小領域で導体の存在する面積率が40〜80%の範囲にある。各微小領域における規定は導体の存在する面積率のみであり、パターンの形状はどのようなものであっても、本発明を妨げるものではない。
パッケージ基板に半導体チップをフリップチップ実装した際の説明図である。 コイニング工程によってはんだを潰した際の説明図である。 基板に厚みの差異がある場合のコイニングの差の説明図である。 ダミーパターンによりはんだバンプ下の厚みを揃えたことの説明図である。 追加したパターンが電源もしくはグランドに接続していることの説明図である。 1mm角の微小領域内における配線パターンの配置例である。
符号の説明
101…半導体チップ
102…パッケージ基板
103…はんだバンプ
201…パッケージ基板
202…コイニング前のはんだバンプ
203…コイニングによって表面が平坦になったはんだバンプ
204…ソルダーレジスト
301…導体層
302…絶縁層
303…ソルダーレジスト
304…はんだバンプ
305…コイニングによって平坦になった部分の直径
401…導体層
402…絶縁層
403…ソルダーレジスト
404…はんだバンプ
405…微小領域における導体の面積率を揃えるために追加したダミーパターン
501…導体層
502…絶縁層
503…ソルダーレジスト
504…はんだバンプ
505…ビアを介してグランドに接続している追加パターン
506…電源ラインに接続している追加パターン
601…信号線
602…配線間の間隙
603…電源パターン
604…ダミーパターン
605…はんだバンプが形成されるソルダーレジスト開口位置
606…1mm角の領域

Claims (7)

  1. 第1の主面に形成された電子部品と接合するための端子と、
    前記第1の主面と対向する面に形成された回路基板と接合するための端子と、
    導体からなる配線層と絶縁体からなる絶縁層とが交互に積層されている多層配線基板において、
    前記電子部品と接合するための端子が配置されている領域を5mm角以下の複数の微小領域に分割した際に、前記微小領域における前記配線層での導体の存在する面積率を40%〜80%とし、前記微小領域での基板厚さの差が15μm以下としたことを特徴とする多層配線基板。
  2. 前記微小領域での導体の存在する面積率を40%〜80%にするために追加した導体は電源もしくはグランドに接続されていることを特徴とする請求項1に記載の多層配線基板。
  3. 導体からなる配線層と絶縁体からなる絶縁層とが交互に積層され、
    前記配線層の少なくとも一層中において配線を構成する導体と、配線を構成しない導体とをそれぞれ配置し、導体の存在する部分の面積率を40%〜80%とし、
    前記多層配線基板の表面には、複数の半田バンプが形成されていることを特徴とする多層配線基板。
  4. 前記複数の半田バンプは、コイニング工程により、その高さが均一化されていることを特徴とする請求項3記載の多層配線基板。
  5. 前記請求項1乃至請求項4のいずれかに記載の多層配線基板を備えたことを特徴とする電子機器。
  6. 第1の主面に形成された電子部品と接合するための端子と、前記第1の主面と対向する面に形成された回路基板と接合するための端子と、導体からなる配線層と絶縁体からなる絶縁層とが交互に積層されている多層配線基板を設計するためのデザインツールにおいて、
    前記電子部品と接合するための端子が配置されている領域を5mm角以下の複数の微小領域に分割した際に、前記微小領域における前記配線層での導体の存在する面積率を40%〜80%とするデザインルールを検証することを特徴とするデザインツール。
  7. 前記微小領域での導体の存在する面積率を40%〜80%にするために追加した導体は電源もしくはグランドに接続するよう前記多層配線基板を設計することを特徴とする請求項6に記載のデザインツール。
JP2007137923A 2007-05-24 2007-05-24 多層配線基板 Pending JP2008294212A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007137923A JP2008294212A (ja) 2007-05-24 2007-05-24 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007137923A JP2008294212A (ja) 2007-05-24 2007-05-24 多層配線基板

Publications (1)

Publication Number Publication Date
JP2008294212A true JP2008294212A (ja) 2008-12-04

Family

ID=40168628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007137923A Pending JP2008294212A (ja) 2007-05-24 2007-05-24 多層配線基板

Country Status (1)

Country Link
JP (1) JP2008294212A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312471A (ja) * 1996-05-23 1997-12-02 Toppan Printing Co Ltd 多層配線板及びその製造方法
JP2005190183A (ja) * 2003-12-25 2005-07-14 Ngk Spark Plug Co Ltd 電子回路基板の設計システム及びそれを用いた電子回路基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312471A (ja) * 1996-05-23 1997-12-02 Toppan Printing Co Ltd 多層配線板及びその製造方法
JP2005190183A (ja) * 2003-12-25 2005-07-14 Ngk Spark Plug Co Ltd 電子回路基板の設計システム及びそれを用いた電子回路基板の製造方法

Similar Documents

Publication Publication Date Title
US10283434B2 (en) Electronic device, method for manufacturing the electronic device, and electronic apparatus
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
US20120032337A1 (en) Flip Chip Substrate Package Assembly and Process for Making Same
US10342135B2 (en) Printed circuit board and manufacturing method thereof, and semiconductor package including the printed circuit board
US8785789B2 (en) Printed circuit board and method for manufacturing the same
US20130153266A1 (en) Printed circuit board and method of manufacturing the same
US20130215586A1 (en) Wiring substrate
JP4976840B2 (ja) プリント配線板、プリント配線板の製造方法および電子機器
KR101586495B1 (ko) 인터포저 및 집적회로 칩 내장 인쇄회로기판
JP2011071417A (ja) 配線基板の製造方法
US20090057913A1 (en) Packaging substrate structure with electronic components embedded therein and method for fabricating the same
KR101109261B1 (ko) 인쇄회로기판 및 그 제조방법
US20190254164A1 (en) Circuit board, method of manufacturing circuit board, and electronic device
US20110019379A1 (en) Printed wiring board, semiconductor device, and method for manufacturing printed wiring board
US10332826B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2008294212A (ja) 多層配線基板
US8530754B2 (en) Printed circuit board having adaptable wiring lines and method for manufacturing the same
JP2008205290A (ja) 部品内蔵基板及びその製造方法
WO2013153717A1 (ja) 電子機器及びその製造方法
JP2006253167A (ja) キャビティ構造プリント配線板の製造方法及び実装構造
KR20140047877A (ko) 인쇄회로기판 및 그 제조방법
US20130153275A1 (en) Printed circuit board and method for manufacturing the same
TWI418276B (zh) 導電凸塊無翼部的封裝基板之製法
JP6236841B2 (ja) 多層配線基板及びその製造方法
JP2002164664A (ja) ビルドアップコア基板、ビルドアップ配線基板、及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100423

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130514