JP2018170439A - 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 - Google Patents

貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 Download PDF

Info

Publication number
JP2018170439A
JP2018170439A JP2017067755A JP2017067755A JP2018170439A JP 2018170439 A JP2018170439 A JP 2018170439A JP 2017067755 A JP2017067755 A JP 2017067755A JP 2017067755 A JP2017067755 A JP 2017067755A JP 2018170439 A JP2018170439 A JP 2018170439A
Authority
JP
Japan
Prior art keywords
hole
substrate
electrode substrate
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017067755A
Other languages
English (en)
Inventor
村 崇 史 岡
Takashi Okamura
村 崇 史 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2017067755A priority Critical patent/JP2018170439A/ja
Publication of JP2018170439A publication Critical patent/JP2018170439A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】基板の第1面又は第2面に設けられる配線やパッドを有する基板全体の小型化を可能とする貫通電極基板を提供する。【解決手段】素子50を実装する実装基板60において、貫通電極基板10は、第1面13及び第1面の反対側に位置する第2面14を含むとともに、第1面から第2面に貫通する貫通孔16及び第1面又は第2面に位置する非貫通孔18が設けられた基板12と、基板の貫通孔16に位置する貫通電極17と、基板の非貫通孔18に位置する導電層21と、を備える。【選択図】図2

Description

本開示の実施形態は、貫通電極を備える貫通電極基板に関する。また、本開示は、貫通電極基板を備える実装基板、及び貫通電極基板の製造方法に関する。
第1面及び第2面を含む基板と、基板に設けられた複数の貫通孔と、貫通孔の内部に位置する貫通電極と、を備える部材、いわゆる貫通電極基板が、様々な用途で利用されている。例えば、貫通電極基板は、LSIなどの素子の実装密度を高めるために複数の素子を積層させる際に2つの素子の間に介在させるインターポーザとして利用される。また、貫通電極基板は、素子とマザーボードなどの実装基板との間に介在されることもある。
貫通電極基板は、貫通電極以外にも、基板の第1面又は第2面に設けられた配線を更に備える。配線は、例えば、貫通電極基板に搭載される複数の素子を電気的に接続するように延びる。また、貫通電極基板には、貫通電極基板に搭載される素子に接続されるインダクタやコンデンサなどの電子部品が搭載されることもある。この場合、基板の第1面又は第2面には、電子部品を搭載するためのパッドが形成されている。
特開2016−9821号公報
基板の第1面又は第2面に設けられる配線やパッドの小型化には限界があり、貫通電極基板全体の小型化を進める上でのボトムネックとなり得る。
本開示の実施形態は、このような課題を効果的に解決し得る貫通電極基板を提供することを目的とする。
本開示の一実施形態は、第1面及び前記第1面の反対側に位置する第2面を含むとともに、前記第1面から前記第2面に貫通する貫通孔、及び前記第1面又は前記第2面に位置する非貫通孔が設けられた基板と、前記基板の前記貫通孔に位置する貫通電極と、前記基板の前記非貫通孔に位置する導電層と、を備える、貫通電極基板である。
本開示の一実施形態による貫通電極基板において、前記非貫通孔に位置する導電層は、前記基板の面内方向に沿って延びる配線を含んでいてもよい。
本開示の一実施形態による貫通電極基板において、前記配線は、前記貫通電極基板に搭載される2つの素子の端子を電気的に接続する接続部を構成していてもよい。
本開示の一実施形態による貫通電極基板において、前記配線は、少なくとも部分的にらせん状に延びていてもよい。
本開示の一実施形態による貫通電極基板において、前記配線の上面の少なくとも縁部は、前記基板の前記第1面又は前記第2面と同一平面上に位置していてもよい。
本開示の一実施形態による貫通電極基板において、前記配線の上面の平均粗さが、50nm以上且つ5μm以下であってもよい。
本開示の一実施形態による貫通電極基板において、前記非貫通孔に位置する前記導電層は、前記非貫通孔の内部及び前記非貫通孔の周囲の前記第1面又は前記第2面に位置する積層体の一部を含み、前記積層体は、非貫通孔の底面上及び壁面上に位置し、導電性を有する第1層と、前記第1層に積層され、絶縁性を有する第2層と、前記第2層に積層され、導電性を有する第3層と、を含んでいてもよい。
本開示の一実施形態による貫通電極基板において、前記積層体の前記第1層は、銅、アルミニウム又は白金を含み、前記第2層は、窒化珪素(SiN)、酸化アルミニウム(Al)、チタン酸バリウム(BaTiO)又はチタン酸ジルコン酸鉛(Pb(Zr、Ti1−x))O)を含んでいてもよい。
本開示の一実施形態による貫通電極基板において、前記積層体の前記第1層は、500nm以上且つ25μm以下の厚みを有し、前記積層体の前記第2層は、10nm以上且つ1μm以下の厚みを有していてもよい。
本開示の一実施形態による貫通電極基板において、前記非貫通孔の少なくとも一部は、前記貫通電極基板に搭載される素子とは反対側において前記基板に設けられていてもよい。
本開示の一実施形態による貫通電極基板において、前記非貫通孔に位置する前記導電層は、前記貫通電極基板に搭載される素子とは反対側に位置する前記非貫通孔の底面及び壁面に設けられた伝熱層を含んでいてもよい。
本開示の一実施形態による貫通電極基板において、前記基板が、透明性を有していてもよい。
本開示の一実施形態による貫通電極基板において、前記基板が、ガラスを含んでいてもよい。
本開示の一実施形態による貫通電極基板において、前記貫通孔の幅に対する前記基板の厚みの比率が2以上であってもよい。
本開示の一実施形態による貫通電極基板において、前記貫通孔の壁面の平均粗さが、10nm以上且つ500nm以下であってもよい。
本開示の一実施形態は、第1面及び前記第1面の反対側に位置する第2面を含むとともに、前記第1面から前記第2面に貫通する貫通孔、及び前記第1面又は前記第2面に位置する非貫通孔が設けられた基板と、前記基板の前記貫通孔に位置する貫通電極と、前記基板の前記非貫通孔に位置する導光層と、を備える、貫通電極基板である。
本開示の一実施形態は、上記記載の貫通電極基板と、前記貫通電極基板に搭載された素子と、を備える、実装基板である。
本開示の一実施形態は、第1面及び前記第1面の反対側に位置する第2面を含み、透明性を有する基板を準備する工程と、前記基板の前記第1面に色素溶液を接触させる工程と、前記基板の前記第2面側から前記色素溶液に向けて部分的に光を照射し、前記基板に、前記第1面から前記第2面に貫通する貫通孔、及び前記第1面に位置する非貫通孔を形成する工程と、前記貫通孔に貫通電極を形成し、前記非貫通孔に導電層を形成する工程と、を備える、貫通電極基板の製造方法である。
本開示の一実施形態による貫通電極基板の製造方法において、前記基板が、ガラスを含んでいてもよい。
本開示の一実施形態による貫通電極基板の製造方法において、前記貫通孔の幅に対する前記基板の厚みの比率が2以上であってもよい。
本開示の一実施形態による貫通電極基板の製造方法において、前記貫通孔の壁面の平均粗さが、10nm以上且つ500nm以下であってもよい。
本開示の実施形態によれば、より小型な貫通電極基板を提供することができる。
一実施形態に係る実装基板を示す平面図である。 図1の実装基板を矢印IIの方向から見た断面図である。 基板に孔を形成する工程を示す図である。 基板に孔を形成する工程を示す図である。 基板に孔を形成する工程を示す図である。 貫通電極基板の製造工程を示す図である。 貫通電極基板の製造工程を示す図である。 貫通電極基板の製造工程を示す図である。 第1の変形例に係る実装基板を示す平面図である。 図9の実装基板のインダクタを拡大して示す平面図である。 図10のインダクタを矢印XIの方向から見た断面図である。 第2の変形例に係る実装基板を示す平面図である。 図12の実装基板のコンデンサを拡大して示す平面図である。 図13のコンデンサを矢印XIVの方向から見た断面図である。 コンデンサの一変形例を示す平面図である。 第3の変形例に係る実装基板を示す断面図である。 第4の変形例に係る実装基板を示す断面図である。 第5の変形例に係る実装基板を示す平面図である。 第6の変形例に係る貫通電極基板を示す平面図である。 図19の貫通電極基板を矢印XXの方向から見た断面図である。
以下、本開示の実施形態に係る貫通電極基板の構成及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」など用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
実装基板
図1は、本実施の形態に係る実装基板60を示す平面図である。また、図2は、図1の実装基板60を矢印IIの方向から見た断面図である。実装基板60は、貫通電極基板10と、貫通電極基板10の第1面13側に搭載された素子50とを備える。素子50は、アプリケーションプロセッサ(AP)、CPU、GPU、DRAMなどである。素子50は、素子50の端子に設けられたバンプ51などを介して貫通電極基板10に電気的に接続されている。なお、本願の平面図においては、図が煩雑になるのを防ぐため、後述する第1絶縁層などの一部の層を省略している。
貫通電極基板
貫通電極基板10は、基板12、貫通電極17、配線21、第1配線構造部30及び第2配線構造部40を備える。以下、貫通電極基板10の各構成要素について説明する。
(基板)
基板12は、第1面13、及び、第1面13の反対側に位置する第2面14を含む。また、基板12には、第1面13から第2面14に至る複数の貫通孔16が設けられている。また、基板12には、第2面14には至らないように第1面13に設けられた複数の非貫通孔18が設けられている。
基板12は、一定の絶縁性を有する無機材料を含んでいる。例えば、基板12は、ガラス基板、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ(Al2O3)基板、窒化アルミ(AlN)基板、酸化ジリコニア(ZrO2)基板など、又は、これらの基板が積層されたものである。基板12は、アルミニウム基板、ステンレス基板など、導電性を有する材料から構成された基板を部分的に含んでいてもよい。
基板12は、好ましくは透明性を有する。これにより、後述するように、レーザ誘起背面湿式加工法によって基板12に貫通孔16や非貫通孔18などの孔を形成することが可能になる。「透明性」とは、分光光度計を用いて可視光に対する基板12の透過率を測定した結果が80%以上であることを意味する。分光光度計としては、例えば、JIS K 0115準拠品である株式会社島津製作所製のUV−3100PCを用いることができる。
上述の透明性を有する無機材料の例としては、無アルカリガラスなどのガラスを挙げることができる。無アルカリガラスとは、ナトリウムやカリウムなどのアルカリ成分を含まないガラスである。無アルカリガラスは、例えば、アルカリ成分の代わりにホウ酸を含む。また、無アルカリガラスは、例えば、酸化カルシウムや酸化バリウムなどのアルカリ土類金属酸化物を含む。無アルカリガラスの例としては、旭硝子製のEN−A1や、コーニング製のイーグルXGなどを挙げることができる。
基板12がガラスを含む場合、基板12の厚みT1は、例えば100μm以上且つ2mm以下である。また、基板12の第1面13の面内方向における貫通孔16の幅S1は、例えば20μm以上且つ200μm以下である。また、貫通孔16の幅S1に対する基板12の厚みT1の比率、すなわち貫通孔16のアスペクト比は、例えば2以上且つ15以下である。
本実施の形態において、非貫通孔18の少なくとも一部は、第1面13の面内方向に沿って線状に延びるよう構成されている。「線状に延びる」とは、第1面13の面内方向における非貫通孔18の長さL2が、非貫通孔18の幅W1の5倍以上であることを意味する。非貫通孔18の幅S2は、長さL2の方向に直交する方向において測定される。非貫通孔18の幅S2は、例えば0.1μm以上且つ25μm以下である。なお、本実施の形態において、非貫通孔18の幅S2は配線21の幅に等しく、非貫通孔18の長さL2は配線21の長さに等しい。非貫通孔18の深さT2は、例えば0.1μm以上且つ25μm以下である。
(貫通電極)
貫通電極17は、貫通孔16の内部に少なくとも部分的に位置し、且つ導電性を有する部材である。本実施の形態において、貫通電極17は、第1面13の面内方向において少なくとも部分的に貫通孔16の中心点にまで広がっている。言い換えると、貫通電極17の厚みは、貫通孔16の幅S1にほぼ等しい。すなわち、貫通電極17は、貫通孔16に充填されたフィルドビアである。
貫通電極17を構成する材料としては、銅、アルミニウム、白金、チタン、クロム、ニッケル、金、タングステン、スズ、銀、ロジウムなどの金属又はこれらを用いた合金など、あるいはこれらを積層したものを使用することができる。
なお、図示はしないが、貫通電極17の厚みが貫通孔16の幅S1よりも小さく、このため、貫通孔16の内部には、貫通電極17が存在しない空間があってもよい。すなわち、貫通電極17は、いわゆるコンフォーマルビアであってもよい。
(配線)
配線21は、非貫通孔18に位置する導電層によって構成された部材である。配線21は、非貫通孔18の内部において、基板12の第1面13の面内方向に沿って延びる。図1に示す例において、配線21は、貫通電極基板10に搭載される2つの素子50の端子を電子的に接続する接続部22を構成している。
従来、配線の層構成としては、セミアディティブ法やサブトラクティブ法により基板12の第1面13上に絶縁層、導電層及び絶縁層を順に積層した構成が知られている。このような層構成を有する配線において、絶縁層が有機材料からなる場合、有機材料の誘電率や誘電正接に起因して、配線の高周波伝送特性が低下し易い。一方、絶縁層が無機材料からなる場合、絶縁層の厚みを大きくするのが容易ではなく、このため導電層の厚みも小さくなり、配線の高周波伝送特性を確保し難い。
これに対して、本実施の形態によれば、非貫通孔18に導電層を埋め込むので、絶縁層を用いることなく配線21を構成することができる。このため、良好な高周波伝送特性を有する配線21を形成することができる。従って、2つの素子50の間で大量のデータを高速で伝送することができる。
配線21を構成する材料としては、貫通電極17と同様に、銅、アルミニウム、白金、チタン、クロム、ニッケル、金、タングステン、スズ、銀、ロジウムなどの金属又はこれらを用いた合金など、あるいはこれらを積層したものを使用することができる。
(第1配線構造部)
第1配線構造部30は、基板12の第1面13側に位置し、電気的な回路を構成する構造部である。第1配線構造部30は、第1導電層31及び第1絶縁層32を少なくとも含む。
第1導電層31は、基板12の第1面13上に位置する、導電性を有する層である。第1導電層31は、貫通電極17、配線21、素子50の端子などに電気的に接続されていてもよい。また、第1導電層31は、導電性を有する単一の層から構成されていてもよく、若しくは、導電性を有する複数の層を含んでいてもよい。例えば、第1導電層31は、シード層及び電解めっき層を含んでいてもよい。シード層を構成する材料としては、チタン、クロム、ニッケル、銅などの金属又はこれらを用いた合金など、あるいはこれらを積層したものを使用することができる。電解めっき層を構成する材料としては、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムなどの金属又はこれらを用いた合金を使用することができる。第1導電層31の厚みは、例えば500nm以上且つ25μm以下である。
第1絶縁層32は、第1導電層31を少なくとも部分的に覆い、且つ絶縁性を有する層である。第1絶縁層32の材料としては、ポリイミド、エポキシ、アクリル樹脂、ポリベンゾオキサゾール(PBO)などの有機材料を用いることができる。
(第2配線構造部)
第2配線構造部40は、基板12の第2面14側に位置し、電気的な回路を構成する構造部である。第2配線構造部40は、第2導電層41を少なくとも含む。第2配線構造部40は、第2導電層41を覆う第2絶縁層などのその他の層を更に含んでいてもよい。
第2導電層41は、基板12の第2面14上に位置する、導電性を有する層である。第2導電層41は、貫通電極17などに電気的に接続されていてもよい。第2導電層41を構成する材料は、第1導電層31を構成する材料と同様である。第2導電層41の厚みは、例えば500nm以上且つ25μm以下である。
実装基板の製造方法
以下、実装基板60の製造方法について説明する。まず、基板12に貫通孔16及び非貫通孔18を形成する方法について、図3乃至図5を参照して説明する。ここでは、レーザ誘起背面湿式加工法を用いる例について説明する。
(孔の形成方法)
まず、透明性を有する基板12を準備する。続いて、図3に示すように、基板12の第1面13に色素溶液70を接触させる。続いて、基板12の第2面14側から色素溶液70に向けて部分的にレーザ光L1,L2を照射する。「部分的」とは、基板12の全域にレーザ光L1,L2を照射するのではなく、基板12のうち貫通孔16や非貫通孔18などの孔が形成されるべき部分にレーザ光L1,L2を照射することを意味する。
色素溶液70は、レーザ光を吸収することで基板12と色素溶液70との界面に高エネルギー状態を形成することができる溶液である。基板12の第2面14側から色素溶液70にレーザ光L1,L2を照射すると、第1面13に高エネルギー状態を形成することができ、これにより、図4に示すように、第1面13を加工して第1面13に孔71を形成することができる。なお、第1面13に形成される孔71の深さは、色素溶液70に照射されるレーザ光L1,L2のパルス数などに依存する。この点を考慮し、例えば、基板12のうち非貫通孔18が形成されるべき場所に照射するレーザ光L2のパルス数を、基板12のうち貫通孔16が形成されるべき場所に照射するレーザ光L1のパルス数よりも少なくする。これにより、深さの異なる孔71を同一の工程で形成することができる。
色素溶液70は、レーザ光の波長に応じて選択され得る。例えば、レーザ光の波長が266nmである場合、色素溶液70として、ピレン(pyrene)及びアセトン(acetone)を含む溶液や、トルエン(toluene)を含む溶液を用いることができる。また、レーザ光の波長が355nmである場合、色素溶液70として、ピラニン(pyranine)及び水を含む溶液を用いることができる。また、レーザ光の波長が532nmである場合、色素溶液70として、ローズベンガル(Rose Bengal)及びアセトン(acetone)を含む溶液を用いることができる。
その後、必要に応じて、図5に示すように、基板12の第2面14を研磨してもよい。これにより、貫通孔16が形成されるべき部分に設けられた孔71が第1面13から第2面14に到達していない場合であっても、孔71を第2面14まで貫通させることができる。このようにして、貫通孔16及び非貫通孔18が設けられた基板12を得ることができる。
(貫通電極基板の製造方法)
続いて、貫通孔16及び非貫通孔18が設けられた基板12を用いて貫通電極基板10を製造する方法について、図6乃至図8を参照して説明する。
まず、図6に示すように、貫通孔16及び非貫通孔18に導電層72を設ける。導電層72を設ける方法としては、スパッタリング法などの物理成膜法、CVD法などの化学成膜法、無電解めっき法、電解めっき法、ゾルゲル法及びこれらの組み合わせなど、公知の方法を適宜用いることができる。なお、貫通孔16に導電層72を設ける工程と、非貫通孔18に導電層72を設ける工程とは、同一の工程であってもよく、別個の工程であってもよい。導電層72は、図6に示すように、更に第1面13上にも設けられている。
続いて、図7に示すように、導電層72のうち第1面13上に位置する部分を研磨によって除去する。これによって、貫通孔16に位置する貫通電極17と、非貫通孔18に位置する配線21とを得ることができる。
研磨方法としては、例えばバフ研磨や化学機械研磨を採用することができる。研磨剤としては、基板12に比べて導電層72をより多く削ることができるものを使用することができ、例えばSiO含有スラリーを使用することができる。基板12がガラスを含む場合、バフ研磨によって基板12が削れてしまうことを抑制することができる。
また、バフ研磨などの研磨を実施して配線21を得ることにより、配線21の上面の少なくとも縁部21eが、第1面13と同一平面上に位置するようになる。「同一平面上」とは、第1面13の法線方向における、配線21の上面の縁部21eと第1面13との間の段差が、10μm以下であることを意味する。
また、バフ研磨などの研磨を実施して配線21を得ることにより、配線21の上面をより平坦なものとすることができる。これにより、配線21の上面が荒れている場合に比べて、配線21の高周波特性を高めることができる。配線の上面の平均粗さは、例えば50nm以上且つ5μm以下である。平均粗さは、例えば、JIS B 0601:2001に規定される算術平均粗さである。
続いて、図8に示すように、基板12の第1面13側に、第1導電層31及び第1絶縁層32を含む第1配線構造部30を形成する。また、基板12の第2面14側に、第2導電層41を含む第2配線構造部40を形成する。このようにして、貫通電極基板10を作製することができる。その後、貫通電極基板10に素子50を搭載することにより、図1及び図2に示す実装基板60を得ることができる。
以下、本実施の形態によってもたらされる作用について説明する。
本実施の形態においては、基板12の第1面13に設けられている非貫通孔18に、配線21が埋め込まれる。配線21は、貫通電極基板10に搭載される2つの素子50の端子を電子的に接続する接続部22として機能する。このため、基板12の第1面13上の第1導電層31のみを用いて2つの素子50を電気的に接続する配線を構成する場合に比べて、基板12の第1面13側に形成される配線の密度を増加させることができる。従って、より小型な貫通電極基板10を提供することが可能になる。
また、本実施の形態においては、基板12が透明性を有するガラスを含むことにより、レーザ誘起背面湿式加工法によって基板12に貫通孔16や非貫通孔18などの孔を形成することが可能になる。このため、ボッシュ法などの従来の方法によって貫通孔16を形成する場合に比べて、貫通孔16のアスペクト比を高くすることができる。また、貫通孔16の壁面をより平坦なものとすることができ、これにより、貫通孔16に設けられる貫通電極17の高周波特性を高めることができる。貫通孔16の壁面の平均粗さは、例えば10nm以上且つ500nm以下である。平均粗さは、例えば、JIS B 0601:2001に規定される算術平均粗さである。
また、本実施の形態においては、基板12が透明性を有するガラスを含むことにより、バフ研磨などの研磨によって非貫通孔18の配線21の上面の平坦性を高めることができる。これにより、配線21の高周波特性を高めることができる。
なお、上述した実施の形態に対して様々な変更を加えることが可能である。以下、必要に応じて図面を参照しながら、変形例について説明する。以下の説明および以下の説明で用いる図面では、上述の実施の形態と同様に構成され得る部分について、上述の実施の形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。また、上述の実施の形態において得られる作用効果が変形例においても得られることが明らかである場合、その説明を省略することもある。
(実装基板の第1の変形例)
上述の実施の形態においては、基板12の非貫通孔18に埋め込まれた配線21が、2つの素子50の端子を電気的に接続する接続部22を構成する例を示した。本変形例においては、配線21がインダクタ23を構成する例について説明する。
図9は、本変形例に係る実装基板60を示す平面図である。実装基板60の貫通電極基板10は、基板12の第1面13側に設けられたインダクタ23を備える。
図10は、図9のインダクタ23を拡大して示す平面図である。図10に示すように、非貫通孔18及び非貫通孔18に埋め込まれた配線21は、平面視において少なくとも部分的にらせん状に延びている。例えば、配線21は、平面視において少なくとも2回転以上にわたって旋回している。このため、配線21がインダクタ23として機能することができる。
図11は、図10のインダクタ23を矢印XIの方向から見た断面図である。図11に示すように、らせん状の配線21の、らせんの中心側の一端は、第1導電層31に電気的に接続されていてもよい。また、第1導電層31は、第1絶縁層32の開口部に設けられた第1接続部33に電気的に接続されていてもよい。第1接続部33は、少なくとも部分的に第1絶縁層32上に位置する、導電性を有する部材である。第1接続部33を用いることにより、らせん状の配線21の、らせんの中心側の一端を、らせんの外部の素子や部品などに電気的に接続することができる。また、図示はしないが、らせん状の配線21の、らせんの中心側の一端を、貫通電極17を介してその他の素子、部品、導電層などに電気的に接続してもよい。
本変形例においては、非貫通孔18に埋め込まれた配線21が、インダクタ23として機能する。このため、基板12上に別個の部品としてインダクタを搭載する場合に比べて、貫通電極基板10を小型化することができる。
(実装基板の第2の変形例)
上述の実施の形態においては、基板12の非貫通孔18に位置する導電層が、配線21を構成する例を示した。本変形例においては、非貫通孔18に位置する導電層が、コンデンサ26を構成する積層体25の一部を構成する例について説明する。
図12は、本変形例に係る実装基板60を示す平面図である。実装基板60の貫通電極基板10は、基板12の第1面13側に設けられたコンデンサ26を備える。
図13は、図12のコンデンサ26を拡大して示す平面図である。コンデンサ26は、非貫通孔18の内部及び非貫通孔18の周囲の第1面13に位置する積層体25を有する。
図14は、図13のコンデンサ26を矢印XIVの方向から見た断面図である。積層体25は、非貫通孔18の底面上及び壁面上に位置する第1層251と、第1層251に積層された第2層252と、第2層252に積層された第3層253と、を含む。非貫通孔18の周囲の第1面13にも、非貫通孔18に位置する積層体25と一体の積層体25が設けられている。
第1層251は、導電性を有する。第1層251は、導電性を有する単一の層から構成されていてもよく、若しくは、導電性を有する複数の層を含んでいてもよい。第1層251を構成する材料としては、銅、アルミニウム、白金、チタン、クロム、ニッケル、金、タングステン、スズ、銀、ロジウムなどの金属又はこれらを用いた合金、酸化インジウムスズなどの導電性を有する金属酸化物など、あるいはこれらを積層したものを使用することができる。第1層251の厚みは、例えば50nm以上且つ25μm以下である。
第2層252は、無機材料を含み、且つ絶縁性を有する層である。第2層252の無機材料としては、窒化珪素(SiN)、酸化アルミニウム(Al)、チタン酸バリウム(BaTiO)、チタン酸ジルコン酸鉛(Pb(Zr、Ti1−x))O)などを挙げることができる。xは、0<x<1を満たす値であり、例えば0.525である。第2層252の厚みは、例えば10nm以上且つ1μm以下である。
第3層253は、導電性を有する。第3層253は、導電性を有する単一の層から構成されていてもよく、若しくは、導電性を有する複数の層を含んでいてもよい。第3層253を構成する材料としては、第1層251と同様の材料を用いることができる。
積層体25の第1層251、第2層252及び第3層253設ける方法としては、スパッタリング法などの物理成膜法、CVD法などの化学成膜法、無電解めっき法、電解めっき法、ゾルゲル法及びこれらの組み合わせなど、公知の方法を適宜用いることができる。
本変形例においては、非貫通孔18の底面及び壁面に積層体25を設けることにより、基板12の第1面13上にのみ積層体25を設ける場合に比べて、積層体25の第1層251及び第2層252の面積を増加させることができる。これにより、第1面13の単位面積当たりに形成されるコンデンサ26の静電容量を増加させることができるので、貫通電極基板10を小型化することができる。
なお、図13においては、複数の円形状の非貫通孔18に跨るように積層体25が設けられる例を示したが、これに限られることはない。例えば図15に示すように、線状に延びる複数の非貫通孔18に跨るように積層体25を設けてもよい。
(実装基板の第3の変形例)
上述の実施の形態においては、非貫通孔18が、素子50が搭載される側である第1面13に形成されている例を示した。しかしながら、これに限られることはなく、図16に示すように、非貫通孔18が、素子50が搭載される側の反対側である第2面14に形成されていてもよい。これにより、第2面14側において大気などの気体に接する面積を増加させることができる。このため、素子50などで発生した熱を第2面14側から外部へ効率的に逃がすことができる。
(実装基板の第4の変形例)
図16に示す第2面14側の非貫通孔18の底面及び壁面に、図17に示すように、更に伝熱層27を設けてもよい。伝熱層27は、導電性及び伝熱性を有する層であり、例えば金属を含む層である。伝熱層27を設けることにより、非貫通孔18の内部において熱を分散させることができるので、熱を外部へより効率的に逃がすことができる。
図17に示すように、伝熱層27は、第2導電層41などを介して貫通電極17に電気的に接続されていてもよい。これにより、第1面13側の素子50などで発生した熱を効率的に第2面14側に伝導させることができる。また、図17に示すように、複数の非貫通孔18に設けられた伝熱層27が、第2導電層41などを介して互いに電気的に接続されていてもよい。
(実装基板の第5の変形例)
第3の変形例及び第4の変形例においては、放熱機能を果たす非貫通孔18が、素子50が搭載される側である第1面13とは反対側の第2面14に形成されている例を示した。しかしながら、これに限られることはなく、図17に示すように、放熱機能を果たす非貫通孔18が、素子50が搭載される側である第1面13に形成されていてもよい。
第1面13側の非貫通孔18は、例えば、第1面13の法線方向に沿って見た場合に素子50と重なるよう設けられる。この場合、非貫通孔18には、冷媒などを流してもよい。これにより、素子50で発生した熱を効果的に逃がすことができる。図示はしないが、図18の非貫通孔18の底面や壁面に、図17に示す例の場合と同様の伝熱層27が設けられていてもよい。
(貫通電極基板の第6の変形例)
本変形例においては、基板12の非貫通孔18に埋め込まれた複数の配線21が、X線などの放射線を選択的に透過させる放射線グリッドとして機能する例について説明する。
図19は、本変形例に係る貫通電極基板10を示す平面図である。図20は、図19の貫通電極基板10を矢印XXの方向から見た断面図である。貫通電極基板10の基板12には、線状に延びる複数の非貫通孔18が設けられており、非貫通孔18には配線21が埋め込まれている。非貫通孔18及び配線21は、非貫通孔18及び配線21が延びる方向に直交する方向に一定の間隔で並んでいる。このため、複数の配線21は、特定の方向に進行する放射線を選択的に透過させるグリッド部24として機能することができる。
(貫通電極基板の第7の変形例)
上述の実施の形態及び各変形例においては、基板12の非貫通孔18に導電層を埋め込む例を示した。しかしながら、非貫通孔18に埋め込まれる部材が導電層に限られることはない。例えば、基板12の非貫通孔18に、光を導くことができる導光層を埋め込んでもよい。導光層は、酸化珪素などの、透明且つ基板12とは異なる屈折率を有する材料を含む。このような導光層を非貫通孔18に埋め込むことにより、基板12の面内方向に沿って光を導く路を、すなわち導光路を構成することができる。
なお、上述した実施の形態に対するいくつかの変形例を説明してきたが、当然に、複数の変形例を適宜組み合わせて適用することも可能である。
10 貫通電極基板
12 基板
13 第1面
14 第2面
16 貫通孔
17 貫通電極
18 非貫通孔
20 埋め込み導電層
21 配線
22 接続部
23 インダクタ
24 グリッド部
25 積層体
251 第1層
252 第2層
253 第3層
26 コンデンサ
27 伝熱層
28 放熱部
30 第1配線構造部
31 第1導電層
32 第1絶縁層
33 第1接続部
40 第2配線構造部
41 第2導電層
50 素子
51 バンプ
60 実装基板
70 色素溶液
71 孔
72 導電層

Claims (21)

  1. 第1面及び前記第1面の反対側に位置する第2面を含むとともに、前記第1面から前記第2面に貫通する貫通孔、及び前記第1面又は前記第2面に位置する非貫通孔が設けられた基板と、
    前記基板の前記貫通孔に位置する貫通電極と、
    前記基板の前記非貫通孔に位置する導電層と、を備える、貫通電極基板。
  2. 前記非貫通孔に位置する導電層は、前記基板の面内方向に沿って延びる配線を含む、請求項1に記載の貫通電極基板。
  3. 前記配線は、前記貫通電極基板に搭載される2つの素子の端子を電気的に接続する接続部を構成する、請求項2に記載の貫通電極基板。
  4. 前記配線は、少なくとも部分的にらせん状に延びている、請求項2に記載の貫通電極基板。
  5. 前記配線の上面の少なくとも縁部は、前記基板の前記第1面又は前記第2面と同一平面上に位置する、請求項2乃至4のいずれか一項に記載の貫通電極基板。
  6. 前記配線の上面の平均粗さが、50nm以上且つ5μm以下である、請求項2乃至5のいずれか一項に記載の貫通電極基板。
  7. 前記非貫通孔に位置する前記導電層は、前記非貫通孔の内部及び前記非貫通孔の周囲の前記第1面又は前記第2面に位置する積層体の一部を含み、
    前記積層体は、非貫通孔の底面上及び壁面上に位置し、導電性を有する第1層と、前記第1層に積層され、絶縁性を有する第2層と、前記第2層に積層され、導電性を有する第3層と、を含む、請求項1乃至6のいずれか一項に記載の貫通電極基板。
  8. 前記積層体の前記第1層は、銅、アルミニウム、白金、金、ニッケル又はタングステンを含み、
    前記第2層は、窒化珪素(SiN)、酸化珪素(SiO)酸化アルミニウム(Al)、チタン酸バリウム(BaTiO)又はチタン酸ジルコン酸鉛(Pb(Zr、Ti1−x))O)を含む、請求項7に記載の貫通電極基板。
  9. 前記積層体の前記第1層は、50nm以上且つ25μm以下の厚みを有し、
    前記積層体の前記第2層は、10nm以上且つ1μm以下の厚みを有する、請求項7又は8に記載の貫通電極基板。
  10. 前記非貫通孔の少なくとも一部は、前記貫通電極基板に搭載される素子とは反対側において前記基板に設けられている、請求項1乃至9のいずれか一項に記載の貫通電極基板。
  11. 前記非貫通孔に位置する前記導電層は、前記貫通電極基板に搭載される素子とは反対側に位置する前記非貫通孔の底面及び壁面に設けられた伝熱層を含む、請求項1乃至10のいずれか一項に記載の貫通電極基板。
  12. 前記基板が、透明性を有する、請求項1乃至11のいずれか一項に記載の貫通電極基板。
  13. 前記基板が、ガラスを含む、請求項12に記載の貫通電極基板。
  14. 前記貫通孔の幅に対する前記基板の厚みの比率が2以上である、請求項1乃至13のいずれか一項に記載の貫通電極基板。
  15. 前記貫通孔の壁面の平均粗さが、10nm以上且つ500nm以下である、請求項1乃至14のいずれか一項に記載の貫通電極基板。
  16. 第1面及び前記第1面の反対側に位置する第2面を含むとともに、前記第1面から前記第2面に貫通する貫通孔、及び前記第1面又は前記第2面に位置する非貫通孔が設けられた基板と、
    前記基板の前記貫通孔に位置する貫通電極と、
    前記基板の前記非貫通孔に位置する導光層と、を備える、貫通電極基板。
  17. 請求項1乃至16のいずれか一項に記載の貫通電極基板と、
    前記貫通電極基板に搭載された素子と、を備える、実装基板。
  18. 第1面及び前記第1面の反対側に位置する第2面を含み、透明性を有する基板を準備する工程と、
    前記基板の前記第1面に色素溶液を接触させる工程と、
    前記基板の前記第2面側から前記色素溶液に向けて部分的に光を照射し、前記基板に、前記第1面から前記第2面に貫通する貫通孔、及び前記第1面に位置する非貫通孔を形成する工程と、
    前記貫通孔に貫通電極を形成し、前記非貫通孔に導電層を形成する工程と、を備える、貫通電極基板の製造方法。
  19. 前記基板が、ガラスを含む、請求項18に記載の貫通電極基板の製造方法。
  20. 前記貫通孔の幅に対する前記基板の厚みの比率が2以上である、請求項18又は19に記載の貫通電極基板の製造方法。
  21. 前記貫通孔の壁面の平均粗さが、10nm以上且つ500nm以下である、請求項18乃至20のいずれか一項に記載の貫通電極基板の製造方法。
JP2017067755A 2017-03-30 2017-03-30 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 Pending JP2018170439A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017067755A JP2018170439A (ja) 2017-03-30 2017-03-30 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017067755A JP2018170439A (ja) 2017-03-30 2017-03-30 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法

Publications (1)

Publication Number Publication Date
JP2018170439A true JP2018170439A (ja) 2018-11-01

Family

ID=64020401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017067755A Pending JP2018170439A (ja) 2017-03-30 2017-03-30 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法

Country Status (1)

Country Link
JP (1) JP2018170439A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140954A (ja) * 2006-12-01 2008-06-19 Matsushita Electric Ind Co Ltd 放熱配線基板とその製造方法並びにこれを用いた発光モジュール
JP2008203336A (ja) * 2007-02-16 2008-09-04 Fujikura Ltd 光電気複合基板およびその製造方法、並びに電子機器
JP2011192853A (ja) * 2010-03-16 2011-09-29 Sintokogio Ltd 半導体装置
JP2015153830A (ja) * 2014-02-12 2015-08-24 パナソニックIpマネジメント株式会社 紫外線発光装置及びそれに用いるインタポーザ
JP2016530698A (ja) * 2013-08-29 2016-09-29 クアルコム,インコーポレイテッド 基板用の超微小ピッチおよび間隔相互配線

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140954A (ja) * 2006-12-01 2008-06-19 Matsushita Electric Ind Co Ltd 放熱配線基板とその製造方法並びにこれを用いた発光モジュール
JP2008203336A (ja) * 2007-02-16 2008-09-04 Fujikura Ltd 光電気複合基板およびその製造方法、並びに電子機器
JP2011192853A (ja) * 2010-03-16 2011-09-29 Sintokogio Ltd 半導体装置
JP2016530698A (ja) * 2013-08-29 2016-09-29 クアルコム,インコーポレイテッド 基板用の超微小ピッチおよび間隔相互配線
JP2015153830A (ja) * 2014-02-12 2015-08-24 パナソニックIpマネジメント株式会社 紫外線発光装置及びそれに用いるインタポーザ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
新納弘之,外4名: "レーザー誘起背面湿式加工法による透明材料の加工", レーザー研究, vol. 36巻,Supplement号, JPN6020041670, 2008, pages 108 - 109, ISSN: 0004659980 *

Similar Documents

Publication Publication Date Title
JP6539992B2 (ja) 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
US10790209B2 (en) Wiring circuit substrate, semiconductor device, method of producing the wiring circuit substrate, and method of producing the semiconductor device
JP7363972B2 (ja) 貫通電極基板及びその製造方法、並びに実装基板
WO2018105618A1 (ja) コア基板、多層配線基板、半導体パッケージ、半導体モジュール、銅張基板、及びコア基板の製造方法
WO2015151512A1 (ja) インターポーザ、半導体装置、インターポーザの製造方法、半導体装置の製造方法
JP7207461B2 (ja) 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
JP7068638B2 (ja) 配線基板及び実装基板
TW201427527A (zh) 多層基板
JP7276403B2 (ja) 貫通電極基板及び実装基板
JP2023145618A (ja) 貫通電極基板、半導体装置及び貫通電極基板の製造方法
JP2018160607A (ja) 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
JP6378616B2 (ja) 電子部品内蔵プリント配線板
JP5660462B2 (ja) プリント配線板
JP2018170439A (ja) 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
JP2018170440A (ja) 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
CN116636003A (zh) 包括多个通孔的通孔连接结构以及包括其的基板
JP2019016653A (ja) 導電基板、電子部品搭載基板および導電基板の製造方法
JP2019091767A (ja) 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法
JP2019054053A (ja) 貫通配線を有する配線基板とその作製方法
JP2018160525A (ja) 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
JP2019029377A (ja) 貫通電極基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210715

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211210