CN103021972B - 芯片封装结构及方法 - Google Patents

芯片封装结构及方法 Download PDF

Info

Publication number
CN103021972B
CN103021972B CN201110284142.1A CN201110284142A CN103021972B CN 103021972 B CN103021972 B CN 103021972B CN 201110284142 A CN201110284142 A CN 201110284142A CN 103021972 B CN103021972 B CN 103021972B
Authority
CN
China
Prior art keywords
chip
heating column
substrate
metal level
packaging structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110284142.1A
Other languages
English (en)
Other versions
CN103021972A (zh
Inventor
杨望来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
- Core Of Electronic Science And Technology (zhongshan) Co Ltd
Original Assignee
- Core Of Electronic Science And Technology (zhongshan) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by - Core Of Electronic Science And Technology (zhongshan) Co Ltd filed Critical - Core Of Electronic Science And Technology (zhongshan) Co Ltd
Priority to CN201110284142.1A priority Critical patent/CN103021972B/zh
Publication of CN103021972A publication Critical patent/CN103021972A/zh
Application granted granted Critical
Publication of CN103021972B publication Critical patent/CN103021972B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73227—Wire and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

一种芯片封装结构，包括基板、芯片、导热柱、封胶体及屏蔽层。所述芯片电性连接于所述基板，所述导热柱设置于芯片之背离所述基板的一侧，所述封胶体封装所述芯片及所述导热柱，并使所述导热柱之一端裸露于所述封胶体外部，所述屏蔽层覆盖于所述封胶体并与所述导热柱之裸露端相接触。本发明还提供了一种芯片封装方法，将导热柱设置于所述芯片与所述屏蔽层之间并与所述屏蔽层接触。当所述芯片发热时，可通过所述导热柱将热量传导至所述屏蔽层进行散热。

Description

芯片封装结构及方法
技术领域
本发明涉及一种半导体封装技术，尤其是一种兼具电磁干扰屏蔽和散热功能的芯片封装结构及方法。
背景技术
通常，芯片封装结构采用金属屏蔽盖罩住芯片封装结构以防电磁干扰。然而，这种芯片封装结构之芯片在产生不必要的热能时，大部分的热能只能通过封装所述芯片的封胶体进行热传导，而这种方式大幅限制了散热效率，当所述芯片因长时间而产生大量能量时，所述封胶体将无法及时传导热能，导致热能滞留于所述芯片，而造成所述芯片的有源表面的电路可能烧毁。
发明内容
有鉴于此，需提供一种兼具电磁干扰屏蔽和散热功能的芯片封装结构及方法。
本发明一种实施方式中的芯片封装结构包括基板、芯片、导热柱、封胶体及屏蔽层。所述芯片电性连接于所述基板，所述导热柱设置于芯片之背离所述基板的一侧，所述封胶体封装所述芯片及所述导热柱，并使所述导热柱之一端裸露于所述封胶体外部，所述屏蔽层覆盖于所述封胶体并与所述导热柱之裸露端相接触。
优选地，所述芯片设有多个贯穿所述芯片的散热通孔，并包括多个连接部，所述散热通孔内壁涂布导热材料，所述连接部位于所述芯片之背离所述基板的一侧，并连接于所述散热通孔及所述导热柱之间。
优选地，所述芯片包括金属层，所述金属层设置于所述芯片之邻近所述基板的一侧，所述散热通孔连接于所述导热柱和所述金属层之间，以使所述芯片产生的热量经由所述金属层、所述散热通孔及所述导热柱传导至所述屏蔽层而进行散热。
优选地，所述基板包括间隔垫层，并设有多个贯穿所述基板的接地通孔，所述接地通孔电性连接所述间隔垫层以使所述间隔垫层接地。
优选地，所述间隔垫层位于所述基板之邻近所述芯片的一侧，利用粘合剂将所述金属层固定并电性连接于所述间隔垫层，以使所述金属层接地。
优选地，所述金属层的材质为金、镍金合金或者铜，所述粘合剂由导电材料制成。
优选地，所述屏蔽层经由所述导热柱、所述散热通孔、所述金属层及所述间隔垫层实现接地。
优选地，所述导热柱的材质为铜、锡等导热材料。
优选地，还包括保护层，所述保护层由绝缘材料制成并喷涂于所述屏蔽层的表面。
发明一种实施方式中的芯片封装方法，包括步骤：提供基板；提供多个芯片，每个芯片固定并电性连接于所述基板；设置多个导热柱于每个芯片之背离所述基板的一侧；利用封胶体封装所述芯片及所述导热柱以形成封装体，研磨所述封装体以使所述导热柱之一端裸露于所述封胶体外部，并切割所述封胶体以形成单个芯片封装结构；形成屏蔽层于所述封胶体的外表面并与所述导热柱之裸露端相接触。
优选地，还包括设置多个连接部于所述散热通孔和所述导热柱之间，所述连接部由导电材料制成并电性连接于所述散热通孔及所述导热柱。
优选地，还包括将粘合剂设置于所述间隔垫层以使所述间隔垫层固定并电性连接于所述金属层，所述基板包括第一焊垫，所述芯片包括第三焊垫，利用连接线电性连接于所述第三焊垫与所述第一焊垫之间以将所述芯片电性连接于所述基板。
相较于现有技术，本发明之芯片设有导热柱和金属层，导热柱通过连接部和散热通孔电性连接于金属层，利用粘合剂将金属层固定并电性连接于间隔垫层，而间隔垫层通过接地通孔接地，从而使得导热柱接地。导热柱裸露于封胶体以电性连接于屏蔽层，以防止电磁干扰。另外，芯片在发热过程中，可通过导热柱进行散热。因此，本发明之芯片封装结构不仅具有电磁干扰屏蔽功能，而且具有散热功能。
附图说明
图1是本发明的芯片封装结构的剖视示意图。
图2为本发明的芯片封装方法的流程示意图。
主要元件符号说明
芯片封装结构                100
基板                        10
第一表面                    11
第二表面                    12
第一焊垫                    13
第二焊垫                    14
间隔垫层                    15
接地通孔                    16
导电膜                      17
芯片                        20
第一侧面                    21
第二侧面                    22
第三焊垫                    23
金属层                      24
散热通孔                    26
连接部                      27
导热柱                      28
粘合剂                      30
连接线                      40
封胶体                      50
屏蔽层                      60
保护层                      70
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
图1是本发明的芯片封装结构100的剖视示意图，本发明的芯片封装结构100包括基板10、芯片20、多个连接线40、封胶体50、屏蔽层60及保护层70。
基板10包括第一表面11、与第一表面11相对的第二表面12、多个第一焊垫13、多个第二焊垫14及间隔垫层15，并设有多个接地通孔16。间隔垫层15和所述第一焊垫13均设于第一表面11，所述第二焊垫14设于第二表面12。所述第二焊垫14用于将芯片封装结构100通过焊接方式安装于电路板上。在本实施方式中，第一焊垫13、第二焊垫14及间隔垫层15均为导电材料，且均通过电镀方式生成。
所述接地通孔16贯穿第一表面11和第二表面12，所述接地通孔16内壁涂布导电膜17，以使所述第二焊垫14和间隔垫层15电性连接，从而使间隔垫层15接地。在本实施方式中，导电膜17可以为铝、铜、铬、锡、金、银、镍或者含有上述元素的合金。
芯片20固定安装于基板10上，包括背离所述基板10的第一侧面21、与所述基板10相对的第二侧面22、多个第三焊垫23、金属层24、多个连接部27及多个导热柱28，并设有多个散热通孔26。所述第三焊垫23、所述连接部27和所述导热柱28位于第一侧面21，所述金属层24位于第二侧面22。
利用连接线40电性连接于第三焊垫23与第一焊垫13之间以将芯片20电性连接于基板10。在本实施方式中，连接线40的材质为金、铜、铝或者其他导电材料。
所述金属层24设置于所述芯片20之邻近所述基板10的一侧，并利用粘合剂30将金属层24固定并电性连接于间隔垫层15。在本实施方式中，金属层24的材质为金、镍金合金或者铜，且所述金属层24通过电镀方式生成。在本实施方式中，粘合剂30由导电材料制成，如银胶。
所述散热通孔26贯穿第一侧面21和第二侧面22以分别连接连接部27和金属层24，以使所述芯片20产生的热量经由所述金属层24、散热通孔26、连接部27及所述导热柱28传导而出以实现散热。在本实施方式中，连接部27由导电材料制成。所述散热通孔26内壁涂布导热材料，并电性连接所述连接部27和金属层24。在本实施方式中，导电材料可以为铝、铜、铬、锡、金、银、镍或者含有上述元素的合金。
导热柱28固定并电性连接于连接部27。在本实施方式中，导热柱28的材质为铜、锡等导热材料，且通过电镀或者焊接的方式固定于连接部27。当芯片20在工作过程中发热时，其热量可通过导热柱28进行传导以进行散热。
另外，导热柱28电性连接于连接部27以实现接地，具体而言，由于芯片20设有电性连接连接部27和金属层24的散热通孔26，金属层24与间隔垫层15之间设有具有导电特性的粘合剂30以及间隔垫层15通过接地通孔16电性连接至第二焊垫14以实现接地，因此，导热柱28接地。
封胶体50包覆连接线40、芯片20的第一侧面21、导热柱28以及基板10以将芯片20封装成封装体结构，并使导热柱28之远离所述芯片20的端面裸露于封胶体50外部。在本实施方式中，封胶体50为黑胶。
屏蔽层60设置于封胶体50的外表面和基板10的侧边，以防电磁干扰。屏蔽层60与导热柱28之裸露端相接触，使得芯片20所产生的热通过导热柱28传导至屏蔽层60，以提高芯片封装结构100的散热能力。所述屏蔽层60经由导热柱28、散热通孔26、金属层24及间隔垫层15实现接地。屏蔽层60与所述第一焊垫13相隔一定的距离，即屏蔽层60与所述第一焊垫13之间绝缘，从而有效避免屏蔽层60在焊接过程中的粘锡问题，即避免芯片封装结构100在焊接的过程中的粘锡问题。在其它实施方式中，屏蔽层60也可只设置于封胶体50的外表面并与导热柱28电性连接而不覆盖基板10的侧边。在本实施方式中，屏蔽层60为金属层或其它能防电磁干扰的屏蔽材料。在本实施方式中，屏蔽层60通过化学气相沉积、化学电镀、电解电镀、喷涂、印刷或者溅渡的方式形成。
保护层70喷涂于屏蔽层60的外表面，从而防止芯片封装结构100与相邻的其它零件发生短路，同时避免了屏蔽层60在焊接过程中的粘锡问题。在本实施方式中，保护层70为透明绝缘材料。
因芯片封装结构100本身具有屏蔽层60，即不需在电路板上安装屏蔽盖就能防电磁干扰，从而减少了电路板的尺寸，即缩小了产品体积并节约了成本。
图2为本发明的芯片封装方法的流程示意图。
步骤210：提供基板10。在本实施方式中，基板10包括第一表面11、与第一表面11相对的第二表面12、多个第一焊垫13、多个第二焊垫14及间隔垫层15，并设有多个接地通孔16。间隔垫层15和所述第一焊垫13均位于第一表面11，所述第二焊垫14位于第二表面12，所述接地通孔16贯穿第一表面11和第二表面12以电性连接所述第二焊垫14和间隔垫层15，以使间隔垫层15接地。
步骤211：提供芯片20。在本实施方式中，芯片20包括背离所述基板10的第一侧面21、与所述基板10相对的第二侧面22、多个第三焊垫23及金属层24，并设有多个散热通孔26，所述第三焊垫23位于第一侧面21以及所述金属层24位于第二侧面22。所述散热通孔26贯穿第一侧面21和第二侧面22以连接金属层24。
步骤212：设置多个连接部27、多个导热柱28于芯片20之背离所述基板10的一侧。在本实施方式中，所述连接部27和所述导热柱28位于第一侧面21，所述连接部27由导电材料制成并连接于散热通孔26，导热柱28固定于连接部27。当芯片20在工作过程中发热时，其热量可通过导热柱28进行传导以进行散热。由于芯片20设有电性连接连接部27和金属层24的散热通孔26，金属层24与间隔垫层15之间设有具有导电特性的粘合剂30以及间隔垫层15通过接地通孔16电性连接至第二焊垫14以实现接地，因此，导热柱28接地。
步骤213：将芯片20固定并电性连接于基板10。在本实施方式中，利用粘合剂30将芯片20之金属层24固定并电性连接于间隔垫层15，利用连接线40电性连接于第三焊垫23与第一焊垫13之间以将芯片20电性连接于第一焊垫13。
步骤214：利用封胶体50封装所述芯片20和所述导热柱28以形成封装体。在本实施方式中，封胶体50覆盖连接线40、芯片20的第一侧面21和导热柱28以及基板10的第一侧面21。在本实施方式中，封胶体50为黑胶。
步骤215：研磨封装体以使所述导热柱28之端面裸露于封胶体50外部。
步骤216：切割封装体以形成单个芯片封装结构。
步骤217：将屏蔽层60设置于封胶体50的外表面和基板10的侧边，以防电磁干扰。所述屏蔽层60与导热柱28之裸露端面相接触，使得芯片20所产生的热通过导热柱28传导至屏蔽层60，以提高芯片20的散热能力。在其它实施方式中，屏蔽层60也可只喷涂于封胶体50的外表面并与导热柱28电性连接而不覆盖基板10的侧边。
步骤218：将保护层70设置于屏蔽层60的外表面，以防止芯片封装结构100与相邻的其它零件发生短路，同时避免屏蔽层60在焊接过程中的粘锡问题。在本实施方式中，保护层70为透明绝缘材料。
本发明之芯片20设有导热柱28和金属层24，导热柱28通过连接部27和散热通孔26电性连接于金属层24，利用粘合剂30将金属层24固定并电性连接于间隔垫层15，而间隔垫层15通过接地通孔16接地，从而使得导热柱28接地。导热柱28裸露于封胶体50以电性连接于屏蔽层60，以防止电磁干扰。另外，芯片20在发热过程中，可通过导热柱28进行散热。因此，本发明之芯片封装结构100不仅具有电磁干扰屏蔽功能，而且具有散热功能。

Claims (10)

1.一种芯片封装结构，焊接于电路板上，其特征在于，所述芯片封装结构包括：
基板；
芯片，电性连接于所述基板；
接地通孔，贯穿于所述基板，并将所述芯片与所述电路板电性导通；
导热柱，设置于芯片之背离所述基板的一侧；
封胶体，封装所述芯片及所述导热柱，并使所述导热柱之一端裸露于所述封胶体外部；以及
屏蔽层，覆盖于所述封胶体并与所述导热柱之裸露端相接触。
2.如权利要求1所述的芯片封装结构，其特征在于，所述芯片设有多个贯穿所述芯片的散热通孔，并包括多个连接部，所述散热通孔内壁涂布导热材料，所述连接部位于所述芯片之背离所述基板的一侧，并连接于所述散热通孔及所述导热柱之间。
3.如权利要求2所述的芯片封装结构，其特征在于，所述芯片包括金属层，所述金属层设置于所述芯片之邻近所述基板的一侧，所述散热通孔连接于所述导热柱和所述金属层之间，以使所述芯片产生的热量经由所述金属层、所述散热通孔及所述导热柱传导至所述屏蔽层而进行散热。
4.如权利要求3所述的芯片封装结构，其特征在于，所述基板包括间隔垫层，所述接地通孔电性连接所述间隔垫层以使所述间隔垫层接地。
5.如权利要求4所述的芯片封装结构，其特征在于，所述间隔垫层位于所述基板之邻近所述芯片的一侧，利用粘合剂将所述金属层固定并电性连接于所述间隔垫层，以使所述金属层接地。
6.如权利要求5所述的芯片封装结构，其特征在于，所述金属层的材质为金、镍金合金或者铜，所述粘合剂由导电材料制成。
7.如权利要求6所述的芯片封装结构，其特征在于，所述屏蔽层经由所述导热柱、所述散热通孔、所述金属层及所述间隔垫层实现接地。
8.如权利要求1所述的芯片封装结构，其特征在于，所述导热柱的材质为铜、锡导热材料。
9.如权利要求1所述的芯片封装结构，其特征在于，还包括保护层，所述保护层由绝缘材料制成并喷涂于所述屏蔽层的表面。
10.一种芯片封装方法，其特征在于，所述芯片封装方法包括下列步骤：
提供基板；
提供多个芯片，每个芯片固定并电性连接于所述基板；
设置多个导热柱于每个芯片之背离所述基板的一侧；
利用封胶体封装所述芯片及所述导热柱以形成封装体，研磨所述封装体以使所述导热柱之一端裸露于所述封胶体外部，并切割所述封胶体以形成单个芯片封装结构；以及
形成屏蔽层于所述封胶体的外表面并与所述导热柱之裸露端相接触。
CN201110284142.1A 2011-09-22 2011-09-22 芯片封装结构及方法 Active CN103021972B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110284142.1A CN103021972B (zh) 2011-09-22 2011-09-22 芯片封装结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110284142.1A CN103021972B (zh) 2011-09-22 2011-09-22 芯片封装结构及方法

Publications (2)

Publication Number Publication Date
CN103021972A CN103021972A (zh) 2013-04-03
CN103021972B true CN103021972B (zh) 2015-09-09

Family

ID=47970410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110284142.1A Active CN103021972B (zh) 2011-09-22 2011-09-22 芯片封装结构及方法

Country Status (1)

Country Link
CN (1) CN103021972B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441106A (zh) * 2013-08-28 2013-12-11 江苏长电科技股份有限公司 一种芯片倒装bga封装结构
CN103441085B (zh) * 2013-08-28 2015-12-23 江苏长电科技股份有限公司 一种芯片倒装bga封装方法
CN103441080A (zh) * 2013-08-28 2013-12-11 江苏长电科技股份有限公司 一种芯片正装bga封装方法
CN103441108A (zh) * 2013-08-28 2013-12-11 江苏长电科技股份有限公司 一种芯片正装bga封装结构
CN103779236B (zh) * 2014-02-19 2016-06-08 无锡江南计算技术研究所 一种散热片导热脂分配方法
KR101501735B1 (ko) * 2014-09-23 2015-03-12 제너셈(주) 반도체패키지의 ｅｍｉ 쉴드 처리공법
CN104868872A (zh) * 2015-04-21 2015-08-26 江苏长电科技股份有限公司 声表面波滤波器封装结构
CN106816431B (zh) * 2015-11-30 2019-08-30 讯芯电子科技（中山）有限公司 一种电磁屏蔽封装结构及其制造方法
US9865570B1 (en) * 2017-02-14 2018-01-09 Globalfoundries Inc. Integrated circuit package with thermally conductive pillar
CN107369662B (zh) * 2017-06-19 2020-11-24 北京嘉楠捷思信息技术有限公司 一种散热装置
US10332862B2 (en) * 2017-09-07 2019-06-25 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
CN108172570B (zh) * 2017-12-25 2020-07-03 维沃移动通信有限公司 一种光学器件、制备方法及设备
CN109273418A (zh) * 2018-11-08 2019-01-25 中国科学院苏州纳米技术与纳米仿生研究所南昌研究院 一种芯片封装结构及方法
CN112799180A (zh) 2019-11-14 2021-05-14 讯芯电子科技（中山）有限公司 光通讯模块及其制作方法
CN112151469A (zh) * 2020-09-21 2020-12-29 青岛歌尔微电子研究院有限公司 一种散热封装结构及其制备方法、以及电子器件
CN114864517B (zh) * 2022-04-21 2022-12-09 中山市木林森微电子有限公司 一种用于半导体器件的封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1665025A (zh) * 2004-03-05 2005-09-07 硕达科技股份有限公司 可避免电磁干扰的半导体封装件及其制法
CN1774804A (zh) * 2003-04-15 2006-05-17 波零公司 用于电子元件封装的emi屏蔽
CN2909521Y (zh) * 2006-05-26 2007-06-06 江阴长电先进封装有限公司 芯片级硅穿孔散热结构
CN101877958A (zh) * 2009-04-28 2010-11-03 英业达股份有限公司 具电磁屏蔽及散热的电子装置及其组装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1774804A (zh) * 2003-04-15 2006-05-17 波零公司 用于电子元件封装的emi屏蔽
CN1665025A (zh) * 2004-03-05 2005-09-07 硕达科技股份有限公司 可避免电磁干扰的半导体封装件及其制法
CN2909521Y (zh) * 2006-05-26 2007-06-06 江阴长电先进封装有限公司 芯片级硅穿孔散热结构
CN101877958A (zh) * 2009-04-28 2010-11-03 英业达股份有限公司 具电磁屏蔽及散热的电子装置及其组装方法

Also Published As

Publication number Publication date
CN103021972A (zh) 2013-04-03

Similar Documents

Publication Publication Date Title
CN103021972B (zh) 芯片封装结构及方法
CN103022011B (zh) 半导体封装结构及其制造方法
CN106449556B (zh) 具有散热结构及电磁干扰屏蔽的半导体封装件
CN107275241B (zh) 具有热增强型共形屏蔽的半导体封装及相关方法
US9236356B2 (en) Semiconductor package with grounding and shielding layers
US8772088B2 (en) Method of manufacturing high frequency module and high frequency module
US8410584B2 (en) Semiconductor device packages with electromagnetic interference shielding
CN102194769A (zh) 芯片封装结构及方法
CN100502631C (zh) 半导体器件、噪声减小方法以及屏蔽盖
CN205645792U (zh) 电子封装体
CN106298743B (zh) 具有屏蔽效果的封装结构及其制作方法
CN107005228A (zh) 电子部件及其制造方法
CN106340498B (zh) 一种具有电磁屏蔽接地功能的封装结构及其制造方法
CN103311226A (zh) 半导体装置及其制造方法
CN106449440B (zh) 一种具有电磁屏蔽功能的封装结构的制造方法
CN106409774A (zh) 屏蔽罩、封装结构及封装结构制作方法
US10347571B1 (en) Intra-package interference isolation
CN102368494A (zh) 一种抗电磁干扰的芯片封装结构
CN106340506A (zh) 一种半导体封装结构及其制作方法
CN103035591A (zh) 半导体封装件及其制造方法
CN112234048B (zh) 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法
JP6737634B2 (ja) 放熱チップ及び放熱構造
JP2002026178A (ja) 半導体装置及びその製造方法並びに電子装置
EP3723121A1 (en) Wafer package device
CN117238896B (zh) 芯片电磁屏蔽结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Address after: 528437 No. 9 Jianye East Road, Torch Development Zone, Guangdong, Zhongshan

Applicant after: - the core of Electronic Science and Technology (Zhongshan) Co., Ltd.

Address before: 528437 export processing zone of Torch Development Zone, Guangdong, Zhongshan

Applicant before: Ambit Electronics (Zhongshan) Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: AMBIT MICROSYSTEMS (ZHONGSHAN) CORPORATION TO: XUNXIN ELECTRONIC TECHNOLOGY (ZHONGSHAN) CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant