CN106298743B - 具有屏蔽效果的封装结构及其制作方法 - Google Patents

具有屏蔽效果的封装结构及其制作方法 Download PDF

Info

Publication number
CN106298743B
CN106298743B CN201610913795.4A CN201610913795A CN106298743B CN 106298743 B CN106298743 B CN 106298743B CN 201610913795 A CN201610913795 A CN 201610913795A CN 106298743 B CN106298743 B CN 106298743B
Authority
CN
China
Prior art keywords
metallic plate
circuit layer
metallic
packaging material
plastic packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610913795.4A
Other languages
English (en)
Other versions
CN106298743A (zh
Inventor
王亚琴
王孙艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201610913795.4A priority Critical patent/CN106298743B/zh
Publication of CN106298743A publication Critical patent/CN106298743A/zh
Application granted granted Critical
Publication of CN106298743B publication Critical patent/CN106298743B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明涉及一种具有屏蔽效果的封装结构及其制作方法，所述结构包括引线框架，所述引线框架包括金属线路层（1）和外引脚（2），所述金属线路层（1）和外引脚（2）外围包封有第一塑封料（3），所述引线框架正面设置有金属板（4），所述金属板（4）上设置有开孔（5），所述开孔（5）区域内设置有芯片（6），所述金属板（4）和芯片（6）外围包封有第二塑封料（7），所述引线框架侧面、金属板（4）侧面以及第二塑封料（7）外表面均包覆有屏蔽金属层（8），所述屏蔽金属层（8）与金属板（4）侧面相连接。本发明能够解决现有技术中接地效果不良的问题，能提高生产效率，简化工艺，起到很好的电磁屏蔽效果。

Description

具有屏蔽效果的封装结构及其制作方法
技术领域
本发明涉及一种具有屏蔽效果的封装结构及其制作方法，属于半导体封装技术领域。
背景技术
由于射频封装结构容易受到外界的电磁干扰，当其被安装在电路板上时，应特别注意相互间的干扰，以免运作发生异常。为了达到屏蔽的效果，在芯片上方设置屏蔽组件，并将屏蔽组件接地，这样就能屏蔽芯片以免受到外界的电磁干扰。屏蔽组件接地的方式有多种，有如图1所示，在基板上方设置多个接地导体40，屏蔽层70，屏蔽层70和接地导体40接触，并接地，以此进行电磁屏蔽，该结构中接地导体是一个个放置在基板上的，作业时间较长，而且接地导体是用锡膏或者导电胶，通过回流焊或者加热固化之后形成，可能形成的高度有差异，导致切割的时候可能没有切割到相应的位置，这就会使得屏蔽层和接地导体接触不良，屏蔽层无法接地，当然影响了屏蔽功能。
发明内容
本发明所要解决的技术问题是针对上述现有技术提供一种具有屏蔽效果的封装结构及其制作方法，它能够解决现有技术中接地效果不良的问题，能提高生产效率，简化工艺，起到很好的电磁屏蔽效果。
本发明解决上述问题所采用的技术方案为：一种具有屏蔽效果的封装结构，它包括引线框架，所述引线框架包括金属线路层和外引脚，所述金属线路层和外引脚外围包封有第一塑封料，所述引线框架正面设置有金属板，所述金属板上设置有开孔，所述开孔区域内设置有芯片，所述金属板和芯片均与金属线路层电性连接，所述金属板和芯片外围包封有第二塑封料，所述引线框架侧面、金属板侧面以及第二塑封料外表面均包覆有屏蔽金属层，所述屏蔽金属层与金属板侧面相连接。
一种具有屏蔽效果的封装结构的制作方法，所述方法包括以下步骤：
步骤一、取一金属板；
步骤二、在金属板正面电镀金属线路层；
步骤三、在金属线路层正面电镀外引脚；
步骤四、金属线路层和外引脚外围采用塑封料进行包封，然后研磨露出外引脚；
步骤五、金属板背面进行蚀刻开窗，露出金属线路层；
步骤六、在露出的金属线路层上贴装芯片；
步骤七、金属板和芯片外围进行塑封料包封；
步骤六、将包封后的半成品切割成单颗单元，侧面露出金属板；
步骤七、将切割后的单颗单元表面覆盖屏蔽金属层。
所述覆盖方式是化学汽相沉积、化学电镀、电解电镀、喷涂、印刷或溅镀的工艺方法。
与现有技术相比，本发明的优点在于：
1、线路是由电镀形成，可形成密间距的线路设计，可针对客户的需求设计不同的线路；
2、接地导体直接和线路一体成型，与线路有良好的接触效果；
3、接地导体不需要单颗进行设置，可整体形成，提高效率，增加产品可靠性。
附图说明
图1为现有的一种屏蔽组件接地方式的示意图。
图2为本发明一种具有屏蔽效果的封装结构的示意图。
图3~图11为本发明一种具有屏蔽效果的封装结构的制作方法的各工序流程图。
其中：
金属线路层1
外引脚2
第一塑封料3
金属板4
开孔5
芯片6
第二塑封料7
屏蔽金属层8。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
如图2所示，本实施例中的一种具有屏蔽效果的封装结构，它包括引线框架，所述引线框架包括金属线路层1和外引脚2，所述金属线路层1和外引脚2外围包封有第一塑封料3，所述引线框架正面设置有金属板4，所述金属板4上设置有开孔5，所述开孔5区域内设置有芯片6，所述金属板4和芯片6均与金属线路层1电性连接，所述金属板4和芯片6外围包封有第二塑封料7，所述引线框架侧面、金属板4侧面以及第二塑封料7外表面均包覆有屏蔽金属层8，所述屏蔽金属层8与金属板4侧面相连接。
其制作方法如下：
步骤一、参见图3，取一金属板；
步骤二、参见图4，在金属板正面电镀金属线路层；
步骤三、参见图5，在金属线路层正面电镀外引脚；
步骤四、参见图6，金属线路层和外引脚外围采用塑封料进行包封，然后研磨露出外引脚；
步骤五、参见图7，金属板背面进行蚀刻开窗，露出金属线路层；
步骤六、参见图8，在露出的金属线路层上贴装芯片；
步骤七、参见图9，金属板和芯片外围进行塑封料包封；
步骤六、参见图10，将包封后的半成品切割成单颗单元，侧面露出金属板；
步骤七、参见图11，将切割后的单颗单元表面覆盖屏蔽金属层，屏蔽金属层可为金、银、铜、镍、铬、锡、铝等或以上多种金属材料的组合，覆盖方式可以是化学汽相沉积、化学电镀、电解电镀、喷涂、印刷或溅镀等工艺方法。
除上述实施例外，本发明还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本发明权利要求的保护范围之内。

Claims (2)

1.一种具有屏蔽效果的封装结构的制作方法，其特征在于所述方法包括以下步骤：
步骤一、取一金属板；
步骤二、在金属板正面电镀金属线路层；
步骤三、在金属线路层正面电镀外引脚；
步骤四、金属线路层和外引脚外围采用塑封料进行包封，然后研磨露出外引脚；
步骤五、金属板背面进行蚀刻开窗，露出金属线路层；
步骤六、在露出的金属线路层上贴装芯片；
步骤七、金属板和芯片外围进行塑封料包封；
步骤六、将包封后的半成品切割成单颗单元，侧面露出金属板；
步骤七、将切割后的单颗单元表面覆盖屏蔽金属层。
2.根据权利要求1所述的一种具有屏蔽效果的封装结构的制作方法，其特征在于：所述覆盖方式是化学汽相沉积、化学电镀、电解电镀、喷涂、印刷或溅镀的工艺方法。
CN201610913795.4A 2016-10-20 2016-10-20 具有屏蔽效果的封装结构及其制作方法 Active CN106298743B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610913795.4A CN106298743B (zh) 2016-10-20 2016-10-20 具有屏蔽效果的封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610913795.4A CN106298743B (zh) 2016-10-20 2016-10-20 具有屏蔽效果的封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN106298743A CN106298743A (zh) 2017-01-04
CN106298743B true CN106298743B (zh) 2018-11-09

Family

ID=57719672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610913795.4A Active CN106298743B (zh) 2016-10-20 2016-10-20 具有屏蔽效果的封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN106298743B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108063130B (zh) * 2017-12-29 2020-05-15 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的电磁屏蔽封装结构及其制造工艺
CN108417555A (zh) * 2018-04-28 2018-08-17 上海飞骧电子科技有限公司 一种防电磁干扰的射频模块结构及实现方法
CN109801884A (zh) * 2018-12-31 2019-05-24 江苏长电科技股份有限公司 一种集成电路半导体封装结构及其制作工艺
CN110010507A (zh) * 2019-04-04 2019-07-12 中电海康无锡科技有限公司 Sip模块分区电磁屏蔽封装方法
CN112309873B (zh) * 2019-07-26 2023-11-10 江苏长电科技股份有限公司 电磁屏蔽封装结构及其封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728364A (zh) * 2008-10-31 2010-06-09 日月光半导体制造股份有限公司 芯片封装体及制作方法
CN102376628A (zh) * 2010-08-17 2012-03-14 环旭电子股份有限公司 系统封装模块的制造方法及其封装结构
CN103413766A (zh) * 2013-08-06 2013-11-27 江苏长电科技股份有限公司 先蚀后封芯片正装三维系统级金属线路板结构及工艺方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7643311B2 (en) * 2005-04-21 2010-01-05 Stmicroelectronics Sa Electronic circuit protection device
US8061012B2 (en) * 2007-06-27 2011-11-22 Rf Micro Devices, Inc. Method of manufacturing a module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728364A (zh) * 2008-10-31 2010-06-09 日月光半导体制造股份有限公司 芯片封装体及制作方法
CN102376628A (zh) * 2010-08-17 2012-03-14 环旭电子股份有限公司 系统封装模块的制造方法及其封装结构
CN103413766A (zh) * 2013-08-06 2013-11-27 江苏长电科技股份有限公司 先蚀后封芯片正装三维系统级金属线路板结构及工艺方法

Also Published As

Publication number Publication date
CN106298743A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
CN106298743B (zh) 具有屏蔽效果的封装结构及其制作方法
CN106816431B (zh) 一种电磁屏蔽封装结构及其制造方法
CN106340498B (zh) 一种具有电磁屏蔽接地功能的封装结构及其制造方法
US9137934B2 (en) Compartmentalized shielding of selected components
US10074614B2 (en) EMI/RFI shielding for semiconductor device packages
US8614120B2 (en) Semiconductor chip package and method of making same
CN103400825B (zh) 半导体封装件及其制造方法
CN100527399C (zh) 半导体芯片、制造半导体芯片的方法及半导体芯片封装件
CN103021972B (zh) 芯片封装结构及方法
CN106449440B (zh) 一种具有电磁屏蔽功能的封装结构的制造方法
US9269673B1 (en) Semiconductor device packages
CN102074552B (zh) 半导体元件封装及其制作方法
CN102074516B (zh) 半导体元件封装及其制作方法
CN103996670B (zh) 半导体装置
CN104022106B (zh) 具有波导管天线的半导体封装件及其制造方法
CN103400829A (zh) 半导体封装件及其制造方法
CN101840910A (zh) 半导体器件及其制造方法
CN104659007B (zh) 半导体封装件及其制造方法
CN106340506A (zh) 一种半导体封装结构及其制作方法
CN206584922U (zh) 预包封无导线可电镀引线框架封装结构
CN108807360A (zh) 半导体封装设备和制造半导体封装设备的方法
JP6683542B2 (ja) 電磁シールドを備えた半導体装置の製造方法
CN206364008U (zh) 一种具有电磁屏蔽功能的半导体封装件
CN203691741U (zh) 一种柔性线路板的接地结构
CN206834164U (zh) 集成电路封装体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant